JP2005123354A - Thin film of electron donor acceptor complex and field effect transistor - Google Patents

Thin film of electron donor acceptor complex and field effect transistor Download PDF

Info

Publication number
JP2005123354A
JP2005123354A JP2003355819A JP2003355819A JP2005123354A JP 2005123354 A JP2005123354 A JP 2005123354A JP 2003355819 A JP2003355819 A JP 2003355819A JP 2003355819 A JP2003355819 A JP 2003355819A JP 2005123354 A JP2005123354 A JP 2005123354A
Authority
JP
Japan
Prior art keywords
layer
donor
acceptor
molecule
donor molecule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003355819A
Other languages
Japanese (ja)
Other versions
JP4892810B2 (en
Inventor
Akihito Ugawa
彰人 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003355819A priority Critical patent/JP4892810B2/en
Publication of JP2005123354A publication Critical patent/JP2005123354A/en
Application granted granted Critical
Publication of JP4892810B2 publication Critical patent/JP4892810B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor having a high operational performance. <P>SOLUTION: The field effect transistor is equipped with (A) a source/drain electrode 14, (B) a channel forming region layer 16 formed between the source electrode 14 and the drain electrode 14, and (C) a gate electrode 12 provided so as to be opposed to the channel forming region layer 16 through the gate insulating film 13. The channel forming region layer 16 is constituted of a separated lamination type electron donor acceptor complex thin film 15 consisting of an electron-donative donor molecular layer and an electron receptive acceptor molecular layer, laminated sequentially in the direction of thickness of the layer 16. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電荷移動錯体薄膜及び電界効果型トランジスタに関する。   The present invention relates to a charge transfer complex thin film and a field effect transistor.

従来のシリコン半導体基板等から半導体装置を製造する場合、フォトリソグラフィ技術や各種の薄膜形成技術が用いられている。ところが、これらの生産技術は複雑であり、半導体装置の製造に長時間を必要とし、半導体装置の製造コストの低減に対する大きな障害となっている。また、従来の半導体装置は所謂バルクであり、可撓性や柔軟性が要求される分野への応用が困難である。更には、ムーアの法則に象徴されるように、高速化(集積)の限界が見えつつある。   When manufacturing a semiconductor device from a conventional silicon semiconductor substrate or the like, a photolithography technique and various thin film forming techniques are used. However, these production techniques are complicated, require a long time for manufacturing the semiconductor device, and are a great obstacle to reducing the manufacturing cost of the semiconductor device. Further, the conventional semiconductor device is so-called bulk, and it is difficult to apply it to a field where flexibility and flexibility are required. Furthermore, as symbolized by Moore's Law, the limits of speeding up (accumulation) are becoming visible.

このような従来のシリコン半導体基板等に基づく半導体装置に代わる電子素子、例えば、電界効果型トランジスタ(FET)として、導電性高分子材料を用いた素子の研究、開発が鋭意進められており、柔軟、且つ、安価な有機エレクトロニクスという新しい分野が拓かれつつある。このような有機エレクトロニクスの一分野である電界効果型トランジスタが、例えば、特開平7−221313や特開平7−249775から公知である。   Research and development of an electronic element that replaces a semiconductor device based on such a conventional silicon semiconductor substrate, such as a field effect transistor (FET), using an electroconductive polymer material has been eagerly advanced. A new field of inexpensive organic electronics is being developed. Field effect transistors which are one field of such organic electronics are known from, for example, Japanese Patent Application Laid-Open Nos. 7-221313 and 7-249775.

特開平7−221313JP-A-7-221313 特開平7−249775JP-A-7-249775 "Organic Field Effect Transistors", by Yuval Ofir, Vladimir Burtman, and Shlomo Yitzchaik, in The 66th Annual Meeting of the Israel Chemical Society, Tel-Aviv, February 2001、[平成15年3月17日検索]、インターネット<URL:http://www.weizmann.ac.il/ICS/chemistry66/024Ofir.html>"Organic Field Effect Transistors", by Yuval Ofir, Vladimir Burtman, and Shlomo Yitzchaik, in The 66th Annual Meeting of the Israel Chemical Society, Tel-Aviv, February 2001, [Search March 17, 2003], Internet <URL : Http://www.weizmann.ac.il/ICS/chemistry66/024Ofir.html> "Organic Quantum-Confined Structures through Molecular Layer Epitaxy", by V. Burtman, A. Zelichenok, and S. Yitzchaik, Angew. Chem. Int. Ed. 38, 2041-2045 (1999)"Organic Quantum-Confined Structures through Molecular Layer Epitaxy", by V. Burtman, A. Zelichenok, and S. Yitzchaik, Angew. Chem. Int. Ed. 38, 2041-2045 (1999)

有機エレクトロニクスはポスト・シリコン・テクノロジーの候補の1つであるが、実際には、実現している例は未だ極めて少ない。チャネル形成領域層に従来の有機化合物を用いた電界効果型トランジスタ(FET)においては、その動作メカニズム自体、未だ統一的な解釈が得られるには至っておらず、また、その特性も無機物質であるシリコン系の材料から見ると、キャリア移動度で3桁以上も劣るのが現状である。   Organic electronics is one of the candidates for post-silicon technology, but in reality, very few examples have been realized. In a field effect transistor (FET) using a conventional organic compound in the channel formation region layer, the operation mechanism itself has not yet been able to obtain a unified interpretation, and its characteristics are also an inorganic substance. From the viewpoint of silicon-based materials, the carrier mobility is currently inferior by three orders of magnitude or more.

エピタキシャル成長させた有機薄膜から成るチャネル形成領域層と絶縁層とを交互に積層した構造を有する有機FETは、量子閉じ込め効果により、従来の有機FETのキャリア移動度を2桁も上回るという最新の報告がある("Organic Field Effect Transistors", by Yuval Ofir, Vladimir Burtman, and Shlomo Yitzchaik, in The 66th Annual Meeting of the Israel Chemical Society, Tel-Aviv, February 2001.(http://www.weizmann.ac.il/ICS/chemistry66/024Ofir.html)を参照)。しかしながら、この文献において報告されているチャネル形成領域層を構成する材料はポリアセン等の芳香族縮環化合物のみであり、また、この高いキャリア移動度の検証もされていない。   An organic FET having a structure in which channel formation region layers and insulating layers made of epitaxially grown organic thin films are alternately stacked has the latest report that the carrier mobility of conventional organic FETs is more than two orders of magnitude due to the quantum confinement effect. ("Organic Field Effect Transistors", by Yuval Ofir, Vladimir Burtman, and Shlomo Yitzchaik, in The 66th Annual Meeting of the Israel Chemical Society, Tel-Aviv, February 2001. (http://www.weizmann.ac.il See /ICS/chemistry66/024Ofir.html). However, the material composing the channel forming region layer reported in this document is only an aromatic fused compound such as polyacene, and the high carrier mobility has not been verified.

従って、本発明の目的は、高い動作性能を有する電界効果型トランジスタ、及び、限定するものではないが、係る電界効果型トランジスタのチャネル形成領域層を構成するのに適した電荷移動錯体薄膜を提供することにある。   Accordingly, it is an object of the present invention to provide a field effect transistor having high operating performance and a charge transfer complex thin film suitable for constituting a channel formation region layer of the field effect transistor, although not limited thereto. There is to do.

上記の目的を達成するための本発明の電荷移動錯体薄膜は、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成ることを特徴とする分離積層型の電荷移動錯体薄膜である。   In order to achieve the above object, the charge transfer complex thin film of the present invention comprises an electron donating donor molecule layer and an electron accepting acceptor molecule layer, which are sequentially laminated. It is a complex thin film.

また、上記の目的を達成するための本発明の電界効果型トランジスタは、
(A)ソース/ドレイン電極、
(B)該ソース/ドレイン電極の間に形成されたチャネル形成領域層、及び、
(C)ゲート絶縁膜を介してチャネル形成領域層に対向して設けられたゲート電極、
を備えた電界効果型トランジスタであって、
チャネル形成領域層は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る分離積層型の電荷移動錯体薄膜から構成されていることを特徴とする。
In addition, the field effect transistor of the present invention for achieving the above object is
(A) source / drain electrodes,
(B) a channel formation region layer formed between the source / drain electrodes, and
(C) a gate electrode provided to face the channel formation region layer with the gate insulating film interposed therebetween,
A field effect transistor comprising:
The channel forming region layer is composed of a separate layered charge transfer complex thin film in which an electron donating donor molecule layer and an electron accepting acceptor molecule layer are sequentially laminated in the thickness direction. And

本発明の電界効果型トランジスタにあっては、ゲート電極への電圧の印加によってチャネル形成領域層の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層を低抵抗状態とする構成とすることができる。   In the field effect transistor of the present invention, the donor molecule and the acceptor molecule layer forming the donor molecule layer are generated by generating an electric field in the thickness direction of the channel formation region layer by applying a voltage to the gate electrode. An incomplete charge transfer state can be induced between the acceptor molecules forming the channel and the channel formation region layer can be in a low resistance state.

あるいは又、本発明の電界効果型トランジスタにおいては、前記ゲート電極と対向した第2のゲート電極が、第2のゲート絶縁膜を介して前記チャネル形成領域層に対向して設けられている構成とすることもできる。そして、このような構成にあっては、ゲート電極及び第2のゲート電極への電圧の印加によってチャネル形成領域層の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層を低抵抗状態とする構成とすることができる。尚、ゲート電極、第2のゲート電極、チャネル形成領域等が、それぞれ、異なる水平面内に配され、しかも、チャネル形成領域の上方にゲート電極あるいは第2のゲート電極が配置され、チャネル形成領域の下方に第2のゲート電極あるいはゲート電極が配置された構造とすることもできるし、ゲート電極、第2のゲート電極、チャネル形成領域等が、それぞれ、異なる垂直面内に配され、しかも、チャネル形成領域の一方の垂直面に沿ってゲート電極あるいは第2のゲート電極が配置され、チャネル形成領域の他方の垂直面に沿って第2のゲート電極あるいはゲート電極が配置された構造とすることもできる。   Alternatively, in the field effect transistor of the present invention, the second gate electrode facing the gate electrode is provided facing the channel formation region layer with the second gate insulating film interposed therebetween. You can also In such a configuration, the donor molecule layer is formed by generating an electric field in the thickness direction of the channel formation region layer by applying a voltage to the gate electrode and the second gate electrode. An incomplete charge transfer state is induced between the molecule and the acceptor molecule forming the acceptor molecule layer, so that the channel formation region layer can be in a low resistance state. Note that the gate electrode, the second gate electrode, the channel formation region, and the like are arranged in different horizontal planes, and the gate electrode or the second gate electrode is disposed above the channel formation region. The second gate electrode or the gate electrode may be arranged below, and the gate electrode, the second gate electrode, the channel formation region, etc. are arranged in different vertical planes, and the channel The gate electrode or the second gate electrode may be arranged along one vertical plane of the formation region, and the second gate electrode or the gate electrode may be arranged along the other vertical plane of the channel formation region. it can.

ここで、不完全な電荷移動状態とは、電荷移動量をρとしたとき、0<ρ<1、好ましくは、0.5<ρ<1であることを意味する。   Here, the incomplete charge transfer state means that 0 <ρ <1, preferably 0.5 <ρ <1, where ρ is the charge transfer amount.

本発明の電荷移動錯体薄膜、あるいは、上記の好ましい形態を含む本発明の電界効果型トランジスタ(以下、これらを総称して、単に本発明と呼ぶ場合がある)においては、ドナー分子層は、そのZ方向(厚さ方向)が1ドナー分子から形成されており、そのXY方向にはドナー分子のみが存在していることが好ましく、アクセプター分子層も、そのZ方向(厚さ方向)が1アクセプター分子から形成されており、そのXY方向にはアクセプター分子のみが存在していることが好ましい。即ち、ドナー分子層を形成しているドナー分子を[D]で表記し、アクセプター分子層を形成しているアクセプター分子を[A]で表記し、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との化学的結合を「=」で表記した場合、本発明において、「ドナー分子層とアクセプター分子層とが順次積層されている」とは、電荷移動錯体薄膜が、その厚さ方向において[A]=[D]の状態にあり(即ち、ドナー分子層が1層であり、アクセプター分子層も1層であり、ドナー分子層とアクセプター分子層とが積層された構成)、あるいは又、[A]=[D]=[A]の状態にあり(即ち、ドナー分子層が1層であり、アクセプター分子層が2層であり、アクセプター分子層、ドナー分子層、アクセプター分子層が順次積層された構成)、あるいは又、[D]=[A]=[D]の状態にあり(即ち、ドナー分子層が2層であり、アクセプター分子層が1層であり、ドナー分子層、アクセプター分子層、ドナー分子層が順次積層された構成)、あるいは又、[A]=[D]=[A]=[D]の状態にあり(即ち、ドナー分子層が2層であり、アクセプター分子層も2層であり、アクセプター分子層、ドナー分子層、アクセプター分子層、ドナー分子層が順次積層された構成)、あるいは又、[A]=[D]=[A]=[D]・・・・・の状態にあること(即ち、ドナー分子層が2層以上の多層であり、アクセプター分子層も2層以上の多層であり、しかも、ドナー分子層とアクセプター分子層の層数の合計が5以上である構成)を意味する。このような状態は、分離積層型(Segregated stack)と呼ばれる。尚、この分離積層型と対照的な概念として、交互積層型(Mixed stack)が知られている。ここで交互積層型の電荷移動錯体薄膜とは、1つの層内において[A]=[D]=[A]=[D]・・・・・の状態にあり、このような層が多数積層された薄膜を指す。交互積層型にあっては、同種の分子のみによって形成された層が積層された構造を取ることはない。   In the charge transfer complex thin film of the present invention or the field effect transistor of the present invention including the above-mentioned preferred forms (hereinafter, these may be collectively referred to as the present invention), the donor molecular layer is The Z direction (thickness direction) is formed from one donor molecule, and it is preferable that only the donor molecule exists in the XY direction, and the acceptor molecule layer also has one acceptor in the Z direction (thickness direction). It is preferably formed of molecules, and only acceptor molecules are present in the XY directions. That is, the donor molecule forming the donor molecule layer is represented by [D], the acceptor molecule forming the acceptor molecule layer is represented by [A], and the donor molecule and the acceptor forming the donor molecule layer. When the chemical bond with the acceptor molecule forming the molecular layer is represented by “=”, in the present invention, “the donor molecular layer and the acceptor molecular layer are sequentially laminated” means “charge transfer complex thin film” However, it is in the state of [A] = [D] in the thickness direction (that is, the donor molecule layer is one layer, the acceptor molecule layer is also one layer, and the donor molecule layer and the acceptor molecule layer are laminated). Or [A] = [D] = [A] (ie, the donor molecule layer is one layer, the acceptor molecule layer is two layers, the acceptor molecule layer, the donor molecule layer). , Or a state in which [D] = [A] = [D] (that is, the donor molecule layer is two layers and the acceptor molecule layer is one layer, A donor molecule layer, an acceptor molecule layer, and a donor molecule layer are sequentially stacked) or [A] = [D] = [A] = [D] (that is, two donor molecule layers) And the acceptor molecule layer is also composed of two layers, and the acceptor molecule layer, the donor molecule layer, the acceptor molecule layer, and the donor molecule layer are sequentially laminated), or [A] = [D] = [A] = [D]... (That is, the donor molecule layer is a multilayer of two or more layers, the acceptor molecule layer is also a multilayer of two or more layers, and the donor molecule layer and the acceptor molecule layer are Means that the total number of layers is 5 or more)Such a state is called a segregated stack. As a concept contrasting with the separated stack type, an alternating stack type (Mixed stack) is known. Here, the alternately stacked charge transfer complex thin film is in a state of [A] = [D] = [A] = [D]... In a single layer, and a large number of such layers are stacked. Refers to a thin film. In the alternately stacked type, a structure in which layers formed only by the same kind of molecules are not stacked.

本明細書において、ドナー分子層を「構成する」ドナー分子とは、アクセプター分子等と反応する前のドナー分子を指し、アクセプター分子層を「構成する」アクセプター分子とは、ドナー分子等と反応する前のアクセプター分子を指す。一方、ドナー分子層を「形成している」ドナー分子とは、アクセプター分子等と反応した後のドナー分子であり、電荷移動錯体薄膜を形成している状態のドナー分子を指し、アクセプター分子層を「形成している」アクセプター分子とは、ドナー分子等と反応した後のアクセプター分子であり、電荷移動錯体薄膜を形成している状態のアクセプター分子を指す。   In this specification, the donor molecule “composing” the donor molecule layer refers to the donor molecule before reacting with the acceptor molecule or the like, and the acceptor molecule “composing” the acceptor molecule layer reacts with the donor molecule or the like. Refers to the previous acceptor molecule. On the other hand, a donor molecule that “forms” a donor molecule layer is a donor molecule that has reacted with an acceptor molecule or the like, and refers to a donor molecule that has formed a charge transfer complex thin film. The “forming” acceptor molecule is an acceptor molecule after reacting with a donor molecule or the like, and refers to an acceptor molecule in a state of forming a charge transfer complex thin film.

本発明における電荷移動錯体薄膜は、例えば、分子エピタキシャル成長法(Molecular Layer Epitaxy 法,MLE法)により形成することができるし、また、溶液プロセスによる自己組織化によって形成することもできる。このMLE法については、"Organic Quantum-Confined Structures through Molecular Layer Epitaxy", by V. Burtman, A. Zelichenok, and S. Yitzchaik, Angew. Chem. Int. Ed. 38, 2041-2045 (1999) にその詳細が記述されている。その概略を述べると、先ず、例えばOH末端処理された基体に、シランカップリング剤を反応させて末端にアミノ基を露出させる。これにアミノ基と反応するような官能基、例えばカルボキシル基又は酸無水物基(カルボキシル基2つから水1分子が脱水したもの)を有するドナー分子若しくはアクセプター分子を気相中で導入し、シランカップリング処理した表面に一層だけドナー分子若しくはアクセプター分子を成長させる。カルボキシル基同士又は酸無水物基同士は反応しないから、この成長は一層のみに限られる。引き続いて、今度は、カルボキシル基又は酸無水物基と反応するような官能基を有するアクセプター分子若しくはドナー分子を気相中で導入し、新しい下地となったドナー分子上若しくはアクセプター分子上に一層だけ成長させる。この操作を繰り返すことにより、例えば、[D]=[A]=[D]=[A]・・・・の構造を有する電荷移動錯体薄膜を得ることができる。   The charge transfer complex thin film in the present invention can be formed, for example, by molecular epitaxial growth (Molecular Layer Epitaxy, MLE), or by self-assembly by a solution process. The MLE method is described in "Organic Quantum-Confined Structures through Molecular Layer Epitaxy", by V. Burtman, A. Zelichenok, and S. Yitzchaik, Angew. Chem. Int. Ed. 38, 2041-2045 (1999). Details are described. In brief, first, for example, a substrate treated with an OH terminal is reacted with a silane coupling agent to expose an amino group at the terminal. A donor molecule or an acceptor molecule having a functional group that reacts with an amino group, such as a carboxyl group or an acid anhydride group (two water dehydrated from one carboxyl group) is introduced in the gas phase, Only one donor molecule or acceptor molecule is grown on the coupled surface. Since the carboxyl groups or acid anhydride groups do not react with each other, this growth is limited to only one layer. Subsequently, an acceptor molecule or donor molecule having a functional group that reacts with a carboxyl group or an acid anhydride group is introduced in the gas phase, and only one layer on the donor molecule or acceptor molecule that becomes the new base. Grow. By repeating this operation, for example, a charge transfer complex thin film having a structure of [D] = [A] = [D] = [A]... Can be obtained.

上記の好ましい形態を含む本発明にあっては、ドナー分子層を構成するドナー分子のイオン化ポテンシャルをID、アクセプター分子層を構成するアクセプター分子の電子親和力をEAとしたとき、(ID−EA)=0.3±0.1(V)を満足することが好ましい。(ID−EA)の値をこのように規定することによって、確実に中性−イオン性相転移を得ることができる。このような(ID−EA)の値を有するドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子との組合せを図8に示す。尚、図8の縦軸はアクセプター分子の電子親和力(単位:ボルト)であり、横軸はドナー分子のイオン化ポテンシャル(単位:ボルト)である。また、図8に示した各種のドナー分子の一部等の分子構造を図9及び図10に示し、アクセプター分子の一部等の分子構造を図11、図12、図13に示す。 In the present invention including the above preferred embodiment, when the ionization potential of the donor molecule constituting the donor molecule layer is I D and the electron affinity of the acceptor molecule constituting the acceptor molecule layer is E A , (I D − E A ) = 0.3 ± 0.1 (V) is preferably satisfied. By defining the value of (I D -E A ) in this way, a neutral-ionic phase transition can be reliably obtained. FIG. 8 shows a combination of a donor molecule constituting the donor molecule layer having such a value of (I D -E A ) and an acceptor molecule constituting the acceptor molecule layer. In FIG. 8, the vertical axis represents the electron affinity (unit: volt) of the acceptor molecule, and the horizontal axis represents the ionization potential (unit: volt) of the donor molecule. Moreover, molecular structures, such as a part of various donor molecules shown in FIG. 8, are shown in FIGS. 9 and 10, and molecular structures such as a part of the acceptor molecule are shown in FIGS. 11, 12, and 13. FIG.

上記の各種の好ましい形態を含む本発明にあっては、ドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子との間に化学的結合を生じさせる官能基を、ドナー分子層を構成するドナー分子及びアクセプター分子層を構成するアクセプター分子が有していることが好ましく、官能基として、具体的には、−NH2、−COOH、−OH、−COCl、−C=O−O−C=O−を例示することができる。ここで、(ドナー分子層を構成するドナー分子の有する官能基)/(アクセプター分子層を構成するアクセプター分子の有する官能基)の組合せとして、具体的には、(−C=O−O−C=O−)/(−NH2)、(−COOH)/(−NH2)、(−COOH)/(−OH)、(−COCl)/(−OH)を挙げることができる。あるいは又、(ドナー分子層を構成するドナー分子)/(アクセプター分子層を構成するアクセプター分子)の組合せとして、以下の構造を有する組合せを例示することができる。但し、但し、R、R’、R”は炭素数n=0〜10の炭化水素鎖である。尚、R、R’、R”の鎖中又は鎖端にエーテル基、チオエーテル基、カルボニル基、チオカルボニル基を有することができ、あるいは又、この鎖中又は鎖端にフェニル基等の芳香族置換基を有していてもよい。また、n=0であるとは、官能基が、直接、母骨格に付いている状態を表す。 In the present invention including the various preferred embodiments described above, a functional group that generates a chemical bond between a donor molecule constituting the donor molecule layer and an acceptor molecule constituting the acceptor molecule layer is provided with a donor molecule layer. It is preferable that the donor molecule and the acceptor molecule constituting the acceptor molecule layer have, and as the functional group, specifically, —NH 2 , —COOH, —OH, —COCl, —C═O—O -C = O- can be exemplified. Here, as a combination of (functional group possessed by donor molecule constituting donor molecule layer) / (functional group possessed by acceptor molecule constituting acceptor molecule layer), specifically, (—C═O—O—C ═O —) / (— NH 2 ), (—COOH) / (— NH 2 ), (—COOH) / (— OH), (—COCl) / (— OH). Alternatively, as a combination of (donor molecule constituting the donor molecule layer) / (acceptor molecule constituting the acceptor molecule layer), a combination having the following structure can be exemplified. Provided that R, R ′ and R ″ are hydrocarbon chains having n = 0 to 10 carbon atoms. In the chain of R, R ′ and R ″ or at the chain end, an ether group, a thioether group or a carbonyl group , May have a thiocarbonyl group, or may have an aromatic substituent such as a phenyl group in this chain or at the chain end. Further, n = 0 represents a state in which the functional group is directly attached to the mother skeleton.

(−R−C=O−O−C=O−R’)/(−R”−NH2
(−R−COOH)/(−R’−NH2
(−R−COOH)/(−R’−OH)
(−R−COCl)/(−R’−OH)
(—R—C═O—O—C═O—R ′) / (— R ″ —NH 2 )
(-R-COOH) / (- R'-NH 2)
(-R-COOH) / (-R'-OH)
(-R-COCl) / (-R'-OH)

上記の各種の好ましい形態を含む本発明にあっては、電荷移動錯体薄膜あるいはチャネル形成領域層を基体上に形成する必要がある。ここで、基体として、SiO2系材料を例示することができる。また、基体とドナー分子層を構成するドナー分子とを化学的に結合させる必要があり、あるいは又、基体とアクセプター分子層を構成するアクセプター分子とを化学的に結合させる必要がある。そのためには、基体の表面を、例えば、シランカップリング処理することが好ましい。尚、本発明の電荷移動錯体薄膜にあっては、最表面がOH基で終端されていればシランカップリング処理が可能であるので、最表面にOH基を有していれば、本質的にどのような材料から基体が構成されていてもよく、SiO2系材料以外にも、MOX(ここで、Mは金属を意味し、X>0であり、より具体的には、例えば、ZrO2、SnO2、In23、Nb25、ZnO)を挙げることができるし、あるいは又、ポリビニルフェノール(PVP)やポリヒドロキシアルキルメタクリレートにて例示される有機系絶縁材料を挙げることもできる。また、本発明の電界効果型トランジスタにあっては、基体として、その他、ゲート絶縁膜を挙げることができる。 In the present invention including the various preferred embodiments described above, it is necessary to form a charge transfer complex thin film or a channel forming region layer on a substrate. Here, examples of the substrate include SiO 2 -based materials. Further, it is necessary to chemically bond the substrate and the donor molecule constituting the donor molecule layer, or it is necessary to chemically bond the substrate and the acceptor molecule constituting the acceptor molecule layer. For this purpose, the surface of the substrate is preferably subjected to, for example, silane coupling treatment. Incidentally, in the charge transfer complex thin film of the present invention, if the outermost surface is terminated with an OH group, a silane coupling treatment is possible. The substrate may be composed of any material. In addition to the SiO 2 -based material, MO X (where M represents a metal and X> 0, and more specifically, for example, ZrO 2 , SnO 2 , In 2 O 3 , Nb 2 O 5 , ZnO), or organic insulating materials exemplified by polyvinylphenol (PVP) and polyhydroxyalkyl methacrylate. it can. In the field effect transistor of the present invention, a gate insulating film can be used as the substrate.

ここで、SiO2系材料として、二酸化シリコン(SiO2)、BPSG、PSG、BSG、AsSG、PbSG、酸化窒化シリコン(SiON)、SOG(スピンオングラス)、低誘電率を有するSiO2系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)を例示することができる。 Here, as the SiO 2 material, silicon dioxide (SiO 2 ), BPSG, PSG, BSG, AsSG, PbSG, silicon oxynitride (SiON), SOG (spin on glass), SiO 2 material having a low dielectric constant (for example, , Polyaryl ether, cycloperfluorocarbon polymer and benzocyclobutene, cyclic fluororesin, polytetrafluoroethylene, fluorinated aryl ether, fluorinated polyimide, amorphous carbon, and organic SOG).

SiO2系材料から構成される基体やゲート絶縁膜を、真空蒸着法やスパッタリング法に例示される物理的気相成長法(PVD法、Physical Vapor Deposition 法);各種の化学的気相成長法(CVD法、Chemical Vapor Deposition 法);スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;後述する各種コーティング法;浸漬法(ディッピング法);キャスティング法;スプレー法等の公知のプロセスによって形成することができる。 Physical vapor deposition method (PVD method, Physical Vapor Deposition method) exemplified by vacuum deposition method and sputtering method, and various chemical vapor deposition methods (substrates and gate insulating films made of SiO 2 materials; CVD method, Chemical Vapor Deposition method); spin coating method; printing method such as screen printing method and inkjet printing method; various coating methods described later; dipping method (dipping method); casting method; be able to.

あるいは又、ゲート絶縁膜を、ゲート電極の表面を酸化することによって形成することができる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、熱酸化法、O2プラズマを用いた酸化法、陽極酸化法を例示することができる。更には、例えば、金(Au)からゲート電極を構成する場合、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面にゲート絶縁膜を形成することもできる。 Alternatively, the gate insulating film can be formed by oxidizing the surface of the gate electrode. Examples of a method for oxidizing the surface of the gate electrode include a thermal oxidation method, an oxidation method using O 2 plasma, and an anodic oxidation method, although depending on the material constituting the gate electrode. Furthermore, for example, when a gate electrode is made of gold (Au), an insulating material having a functional group capable of forming a chemical bond with the gate electrode, such as a linear hydrocarbon modified at one end with a mercapto group. The gate insulating film can also be formed on the surface of the gate electrode by covering the surface of the gate electrode with a sex molecule by a method such as an immersion method.

シランカップリング剤は、一般に、X−Si(OR)3で表すことができる。ここで、「X」は、チオール基(メルカプト基)、アミノ基、ビニル基、エポキシ基、クロル基、メタクリル基といった官能基を意味し、「OR」は加水分解可能な基(例えば、メトキシ基やエトキシ基)を意味する。シランカップリング剤として、具体的には、[(R−O)3Si−(CH2n−NH2](但し、R=CH3,C25等)を例示することができる。 The silane coupling agent can generally be represented by X—Si (OR) 3 . Here, “X” means a functional group such as a thiol group (mercapto group), amino group, vinyl group, epoxy group, chloro group, methacryl group, and “OR” means a hydrolyzable group (for example, methoxy group). Or ethoxy group). Specific examples of the silane coupling agent include [(R—O) 3 Si— (CH 2 ) n —NH 2 ] (where R═CH 3 , C 2 H 5, etc.).

シランカップリング処理の方法として、基体やゲート絶縁膜を、シランカップリング剤の蒸気に暴露する方法、シランカップリング剤溶液に浸漬する方法(ディッピング法)、シランカップリング剤溶液を各種のコーティング法にて塗布する方法、各種の印刷法、シランカップリング剤溶液をスピンコートする方法を挙げることができる。ここで、コーティング法として、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法を例示することができる。   Silane coupling treatment methods include exposing the substrate and gate insulating film to silane coupling agent vapor, dipping the silane coupling agent solution (dipping method), and various coating methods using the silane coupling agent solution. The method of apply | coating, and various printing methods and the method of spin-coating a silane coupling agent solution can be mentioned. Here, as a coating method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method, spray Examples thereof include a coater method, a slit orifice coater method, and a calendar coater method.

本発明の電界効果型トランジスタにおけるゲート電極やソース/ドレイン電極の構成材料として、金(Au)、白金(Pt)、銀(Ag)、パラジウム(Pd)、ルビジウム(Rb)、ロジウム(Rh)、アルミニウム(Al)、銅(Cu)、ニッケル(Ni)、クロム(Cr)、タングステン(W)、タンタル(Ta)、チタン(Ti)、インジウム(In)、錫(Sn)等の金属や、各種の合金、あるいは又、これらの金属から成る導電性粒子、あるいは、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった各種の導電性高分子を挙げることもできる。   As a constituent material of the gate electrode and the source / drain electrode in the field effect transistor of the present invention, gold (Au), platinum (Pt), silver (Ag), palladium (Pd), rubidium (Rb), rhodium (Rh), Various metals such as aluminum (Al), copper (Cu), nickel (Ni), chromium (Cr), tungsten (W), tantalum (Ta), titanium (Ti), indium (In), tin (Sn), etc. In addition, conductive particles made of these metals, or conductive particles made of these metals, or conductive particles made of alloys containing these metals, or a layered structure of layers containing these elements can be used. Furthermore, various conductive polymers such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] can also be exemplified.

ソース/ドレイン電極やゲート電極の形成方法として、これらを構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるPVD法;MOCVD法を含む各種のCVD法;スピンコート法;各種導電性ペーストや各種導電性高分子溶液を用いたスクリーン印刷法やインクジェット印刷法といった印刷法;上述した各種コーティング法;リフトオフ法;シャドウマスク法;電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法;及び、スプレー法の内のいずれか、あるいは、更には必要に応じてパターニング技術との組合せを挙げることができる。尚、PVD法として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、(d)DC(direct current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。   Although the source / drain electrode and gate electrode are formed depending on the materials constituting them, PVD method exemplified by vacuum deposition method and sputtering method; various CVD methods including MOCVD method; spin coating method; Printing methods such as screen printing and ink jet printing methods using conductive paste and various conductive polymer solutions; various coating methods as described above; lift-off method; shadow mask method; plating such as electrolytic plating method, electroless plating method or a combination thereof And any one of spraying methods, or a combination with a patterning technique as necessary. In addition, as the PVD method, (a) various vacuum deposition methods such as electron beam heating method, resistance heating method, flash deposition, (b) plasma deposition method, (c) bipolar sputtering method, direct current sputtering method, direct current magnetron sputtering method Various sputtering methods such as high-frequency sputtering method, magnetron sputtering method, ion beam sputtering method, bias sputtering method, (d) DC (direct current) method, RF method, multi-cathode method, activation reaction method, electric field evaporation method, high-frequency method Various ion plating methods such as an ion plating method and a reactive ion plating method can be given.

本発明の電界効果型トランジスタの具体的な構造として、以下の2種類の構造を例示することができる。   The following two types of structures can be illustrated as specific structures of the field effect transistor of the present invention.

即ち、第1の構造を有する電界効果型トランジスタは、所謂ボトムゲート型であり、且つ、トップコンタクト型であり、
(A)支持体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜(基体に相当する)、
(C)ゲート絶縁膜上に形成され、分離積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、並びに、
(D)電荷移動錯体薄膜上に形成されたソース/ドレイン電極、
を備えている。
That is, the field effect transistor having the first structure is a so-called bottom gate type and a top contact type.
(A) a gate electrode formed on a support;
(B) a gate insulating film (corresponding to a substrate) formed on the gate electrode;
(C) a channel forming region layer formed on the gate insulating film and composed of a separate stacked type charge transfer complex thin film; and
(D) source / drain electrodes formed on the charge transfer complex thin film,
It has.

また、第2の構造を有する電界効果型トランジスタは、所謂トップゲート型であり、且つ、トップコンタクト型であり、
(A)基体上に形成され、分離積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、
(B)分離積層型の電荷移動錯体薄膜上に形成されたソース/ドレイン電極、
(C)ソース/ドレイン電極及びチャネル形成領域層上に形成されたゲート絶縁膜、並びに、
(D)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
The field effect transistor having the second structure is a so-called top gate type and a top contact type.
(A) a channel-forming region layer formed on a substrate and composed of a separate stacked charge transfer complex thin film;
(B) source / drain electrodes formed on a separate stacked type charge transfer complex thin film,
(C) a gate insulating film formed on the source / drain electrodes and the channel formation region layer, and
(D) a gate electrode formed on the gate insulating film,
It has.

尚、電界効果型トランジスタとして、その他、ボトムゲート型でボトムコンタクト型の電界効果型トランジスタやトップゲート型でボトムコンタクト型の電界効果型トランジスタを挙げることもできる。ここで、ボトムゲート型でボトムコンタクト型の電界効果型トランジスタは、
(A)支持体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜(基体に相当する)、
(C)ゲート絶縁膜上に形成されたソース/ドレイン電極、並びに、
(D)少なくともゲート絶縁膜上に形成され、分離積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、並びに、
を備えている。また、トップゲート型でボトムコンタクト型の電界効果型トランジスタは、
(A)基体上に形成されたソース/ドレイン電極、
(B)少なくとも基体上に形成され、分離積層型の電荷移動錯体薄膜から構成されたチャネル形成領域層、
(C)ソース/ドレイン電極及びチャネル形成領域層上に形成されたゲート絶縁膜、並びに、
(D)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
Other examples of the field effect transistor include a bottom gate type bottom contact type field effect transistor and a top gate type bottom contact type field effect transistor. Here, the bottom gate type bottom contact type field effect transistor is
(A) a gate electrode formed on a support;
(B) a gate insulating film (corresponding to a substrate) formed on the gate electrode;
(C) source / drain electrodes formed on the gate insulating film, and
(D) a channel forming region layer formed on at least a gate insulating film and composed of a separate stacked charge transfer complex thin film, and
It has. The top-gate and bottom-contact field effect transistors are
(A) Source / drain electrodes formed on the substrate,
(B) a channel forming region layer formed on at least a substrate and composed of a separate stacked charge transfer complex thin film;
(C) a gate insulating film formed on the source / drain electrodes and the channel formation region layer, and
(D) a gate electrode formed on the gate insulating film,
It has.

本発明の電界効果型トランジスタは、より具体的には、支持体や支持部材の上に設けられるが、支持体や支持部材として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。尚、表面に絶縁層が形成された各種ガラス基板、表面に絶縁層が形成された石英基板、あるいは、表面に絶縁層が形成されたシリコン基板は、それ自体が基体を構成し得る。更には、支持体や支持部材として、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート、ポリエチレンテレフタレート(PET)に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された支持体や支持部材を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。また、電界効果型トランジスタを樹脂にて封止してもよい。   More specifically, the field effect transistor of the present invention is provided on a support or a support member. As the support or support member, various glass substrates or various glass substrates having an insulating layer formed on the surface thereof are used. And a quartz substrate, a quartz substrate with an insulating layer formed on the surface, and a silicon substrate with an insulating layer formed on the surface. Various glass substrates having an insulating layer formed on the surface, a quartz substrate having an insulating layer formed on the surface, or a silicon substrate having an insulating layer formed on the surface can itself constitute a substrate. Furthermore, examples of the support and the support member include a plastic film, a plastic sheet, and a plastic substrate made of a polymer material exemplified by polyethersulfone (PES), polyimide, polycarbonate, and polyethylene terephthalate (PET). If a support or support member made of such a flexible polymer material is used, for example, a field effect transistor can be incorporated or integrated into a display device or electronic device having a curved shape. It becomes possible. Further, the field effect transistor may be sealed with resin.

本発明の電界効果型トランジスタを、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数の電界効果型トランジスタを集積したモノリシック集積回路としてもよいし、各電界効果型トランジスタを切断して個別化し、ディスクリート部品として使用してもよい。   When the field effect transistor of the present invention is applied to and used in a display device or various electronic devices, a monolithic integrated circuit in which a large number of field effect transistors are integrated on a support or a support member may be used. Transistors may be cut and individualized and used as discrete components.

本発明の電荷移動錯体薄膜は、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る分離積層型の電荷移動錯体薄膜であり、本発明の電界効果型トランジスタのチャネル形成領域層は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る分離積層型の電荷移動錯体薄膜から構成されている。そして、このような構造を有する分離積層型の電荷移動錯体薄膜あるいはチャネル形成領域層においては、これらの厚さ方向に電界を加えることによって、中性−イオン性相転移を生じさせることができる。即ち、ドナー分子層とアクセプター分子層との界面において、電荷の移動を生じさせることができる。尚、電界は、例えばゲート電極に電圧を印加することで生じさせることができる。そして、その結果、電界を加える前には高抵抗状態であった分離積層型の電荷移動錯体薄膜あるいはチャネル形成領域層は、低抵抗状態となる。これによって、本発明の電界効果型トランジスタにおいてはオン/オフ動作を行うことができる。しかも、このような相転移は速やかに生じるが故に、本発明の電界効果型トランジスタは高い動作性能を有する。   The charge transfer complex thin film of the present invention is a separate stacked type charge transfer complex thin film in which an electron donating donor molecular layer and an electron accepting acceptor molecular layer are sequentially stacked. The channel forming region layer is composed of a separate stacked charge transfer complex thin film in which an electron donating donor molecular layer and an electron accepting acceptor molecular layer are sequentially stacked in the thickness direction. In the separated-stack type charge transfer complex thin film or channel forming region layer having such a structure, a neutral-ionic phase transition can be caused by applying an electric field in the thickness direction. That is, charge transfer can be caused at the interface between the donor molecular layer and the acceptor molecular layer. The electric field can be generated, for example, by applying a voltage to the gate electrode. As a result, the separated stacked type charge transfer complex thin film or channel formation region layer that was in a high resistance state before applying an electric field is in a low resistance state. Thus, the field effect transistor of the present invention can be turned on / off. In addition, since such a phase transition occurs quickly, the field effect transistor of the present invention has high operating performance.

以下、図面を参照して、好ましい実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on preferred embodiments with reference to the drawings.

実施例1は、本発明の分離積層型の電荷移動錯体薄膜及び電界効果型トランジスタ(以下、FETと呼ぶ)に関する。この分離積層型の電荷移動錯体薄膜は、電子供与性のドナー分子層と電子受容性のアクセプター分子層が順次積層されて成る。実施例1においては、ドナー分子層を構成するドナー分子(アクセプター分子等と反応する前のドナー分子)は、図1に示す式(1)の構造を有し、アクセプター分子層を構成するアクセプター分子(ドナー分子等と反応する前のアクセプター分子)は、図1に示す式(2)の構造を有する。   Example 1 relates to the separated stacked charge-transfer complex thin film and field effect transistor (hereinafter referred to as FET) of the present invention. This separated stacked charge transfer complex thin film is formed by sequentially stacking an electron donating donor molecule layer and an electron accepting acceptor molecule layer. In Example 1, the donor molecule constituting the donor molecule layer (donor molecule before reacting with the acceptor molecule or the like) has the structure of the formula (1) shown in FIG. 1 and acceptor molecules constituting the acceptor molecule layer. (Acceptor molecule before reacting with a donor molecule or the like) has a structure of the formula (2) shown in FIG.

実施例1の分離積層型の電荷移動錯体薄膜は、ドナー分子層を形成しているドナー分子(アクセプター分子等と反応した後のドナー分子)を[D]で表記し、アクセプター分子層を形成しているアクセプター分子(ドナー分子等と反応した後のアクセプター分子)を[A]で表記し、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との化学的結合を「=」で表記した場合、電荷移動錯体薄膜の厚さ方向において、[D]=[A]=[D]=[A]の状態にある。即ち、ドナー分子層が2層であり、アクセプター分子層が2層であり、合計4層構造を有し、ドナー分子層、アクセプター分子層、ドナー分子層、アクセプター分子層が順次積層された構成を有する。しかも、各層は、同種の分子のみによって形成されている。   In the separated stacked charge transfer complex thin film of Example 1, the donor molecule forming the donor molecule layer (the donor molecule after reacting with the acceptor molecule or the like) is represented by [D] to form the acceptor molecule layer. The acceptor molecule (acceptor molecule after reacting with the donor molecule, etc.) is represented by [A], and the chemical bond between the donor molecule forming the donor molecule layer and the acceptor molecule forming the acceptor molecule layer Is represented by “=”, it is in a state of [D] = [A] = [D] = [A] in the thickness direction of the charge transfer complex thin film. That is, there are two donor molecular layers, two acceptor molecular layers, and a total four-layer structure, in which a donor molecular layer, an acceptor molecular layer, a donor molecular layer, and an acceptor molecular layer are sequentially stacked. Have. Moreover, each layer is formed only by the same kind of molecules.

実施例1のFETは、ソース/ドレイン電極14、ソース/ドレイン電極14の間に形成されたチャネル形成領域層16、及び、ゲート絶縁膜13を介してチャネル形成領域層に対向して設けられたゲート電極12を備えている。そして、チャネル形成領域層16は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る分離積層型の電荷移動錯体薄膜15から構成されている。尚、分離積層型の電荷移動錯体薄膜15は、上述した構造、構成を有する。   The FET of Example 1 was provided to face the channel formation region layer with the source / drain electrode 14, the channel formation region layer 16 formed between the source / drain electrodes 14, and the gate insulating film 13 interposed therebetween. A gate electrode 12 is provided. The channel forming region layer 16 is composed of a separate stacked charge transfer complex thin film 15 in which an electron donating donor molecule layer and an electron accepting acceptor molecule layer are sequentially stacked in the thickness direction. Yes. Note that the separation-type charge transfer complex thin film 15 has the above-described structure and configuration.

より具体的には、ゲート電極の延びる方向と直角の仮想垂直面でFETを切断したときの模式的な一部断面図を図6の(B)に示すように、第1の構造を有する実施例1のFETは、所謂、ボトムゲート型であり、且つ、トップコンタクト型の薄膜トランジスタ(TFT)であり、
(A)支持体上に(より具体的には、支持部材10上に設けられた支持体11の上に)形成されたゲート電極12、
(B)ゲート電極12上及び支持体11上に形成されたゲート絶縁膜13(基体に相当する)、
(C)ゲート絶縁膜13上に形成され、分離積層型の電荷移動錯体薄膜15から構成されたチャネル形成領域層16、並びに、
(D)電荷移動錯体薄膜15上に形成されたソース/ドレイン電極14、
を備えている。
More specifically, an implementation having the first structure as shown in FIG. 6B is a schematic partial sectional view when the FET is cut along a virtual vertical plane perpendicular to the extending direction of the gate electrode. The FET of Example 1 is a so-called bottom gate type and top contact type thin film transistor (TFT),
(A) a gate electrode 12 formed on a support (more specifically, on a support 11 provided on a support member 10);
(B) a gate insulating film 13 (corresponding to a substrate) formed on the gate electrode 12 and the support 11;
(C) a channel forming region layer 16 formed on the gate insulating film 13 and composed of a separate stacked type charge transfer complex thin film 15, and
(D) a source / drain electrode 14 formed on the charge transfer complex thin film 15;
It has.

実施例1のFETにあっては、ゲート電極12への電圧の印加によってチャネル形成領域層16の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態(具体的には、電荷移動量をρとしたとき、ρの値は0.5<ρ<1)を誘発させる。その結果、チャネル形成領域層16が高抵抗状態から低抵抗状態へと変化する。より具体的には、ゲート電極12へ電圧を印加しない場合のチャネル形成領域層16の抵抗値をR0、ゲート電極12へ10ボルトの電圧を印加したときのチャネル形成領域層16の抵抗値をR1としたとき、R1/R0の値は概ね106以上である。 In the FET of Example 1, the donor molecule and the acceptor molecule layer forming the donor molecule layer are generated by generating an electric field in the thickness direction of the channel forming region layer 16 by applying a voltage to the gate electrode 12. Induces an incomplete charge transfer state (specifically, the value of ρ is 0.5 <ρ <1 when the amount of charge transfer is ρ). As a result, the channel formation region layer 16 changes from the high resistance state to the low resistance state. More specifically, the resistance value of the channel formation region layer 16 when no voltage is applied to the gate electrode 12 is R 0 , and the resistance value of the channel formation region layer 16 when a voltage of 10 volts is applied to the gate electrode 12. When R 1 is set, the value of R 1 / R 0 is approximately 10 6 or more.

以下、先ず、図2の(A)、(B)、図3及び図4の概念図を参照して、実施例1の分離積層型の電荷移動錯体薄膜の形成方法を説明する。   Hereinafter, first, a method for forming a separate stacked charge transfer complex thin film of Example 1 will be described with reference to the conceptual diagrams of FIGS. 2A, 2B, 3 and 4. FIG.

[工程−10]
先ず、SiO2層から成る基体1の表面を水素末端化する(図2の(A)参照)。これによって、基体1の表面は水酸基で終端される。水素末端化の方法として、具体的には、ピランハ溶液処理、酸素プラズマ処理、UV−オゾン処理を挙げることができる。
[Step-10]
First, the surface of the substrate 1 composed of the SiO 2 layer is hydrogen-terminated (see FIG. 2A). As a result, the surface of the substrate 1 is terminated with a hydroxyl group. Specific examples of the hydrogen termination method include piranha solution treatment, oxygen plasma treatment, and UV-ozone treatment.

[工程−20]
次に、基体1であるSiO2層に対してシランカップリング剤を用いた表面処理を行う(図2の(B)参照)。これによって、次の工程で電荷移動錯体薄膜を形成する際、電荷移動錯体薄膜を自己組織化(エピタキシャル成長)させることが可能となる。シランカップリング剤は、例えば、以下の式(3)の構造式を有する。但し、Rは、CH3,C25等のアルキル基を意味する。例えば、3−アミノプロピルトリメトキシシランの乾燥トルエン溶液(濃度3ミリモル、温度80〜100゜C)中に基体1を6〜10時間浸漬することで、シランカップリング剤のアルコキシ基と基体1の水酸基とが反応して化学的結合を形成し、基体1の表面は、アミノ基が末端に現れた構造を有するものとなる。尚、式(3)における(CH2nを、図面においては「R0」で表示している。
[Step-20]
Next, surface treatment using a silane coupling agent is performed on the SiO 2 layer as the substrate 1 (see FIG. 2B). Accordingly, when the charge transfer complex thin film is formed in the next step, the charge transfer complex thin film can be self-assembled (epitaxial growth). The silane coupling agent has, for example, the following structural formula (3). Here, R denotes an alkyl group such as CH 3, C 2 H 5. For example, the substrate 1 is immersed in a dry toluene solution of 3-aminopropyltrimethoxysilane (concentration 3 mmol, temperature 80 to 100 ° C.) for 6 to 10 hours, whereby the alkoxy group of the silane coupling agent and the substrate 1 The hydroxyl group reacts to form a chemical bond, and the surface of the substrate 1 has a structure in which an amino group appears at the terminal. Note that (CH 2 ) n in the formula (3) is indicated by “R 0 ” in the drawing.

(R−O)3Si−(CH2n−NH2 (3) (R—O) 3 Si— (CH 2 ) n —NH 2 (3)

[工程−30]
その後、シランカップリング剤で表面処理した基体1の表面に、ドナー分子層あるいはアクセプター分子層を、化学反応に基づき1層のみエピタキシャル成長させる。図1の式(1)にて示したドナー分子層を構成するドナー分子に基づき、ドナー分子層を1層のみエピタキシャル成長させた状態を、図3に示す。尚、積層させるドナー分子層を構成するドナー分子は、例えばヒドロキシ基と反応して化学的結合を生じさせるような官能基、例えば、−COClを分子の両端に有することが好ましい。具体的には、気相プロセスにおける分子エピタキシャル成長法(Molecular Layer Epitaxy 法)を用いることができるし、また、液相プロセスにおける自己組織化法を用いることができる。これらの方法においては、ドナー分子同士又はアクセプター分子同士は互いに結合を形成することがなく、ドナー分子の有する官能基とアクセプター分子の有する官能基の間においてのみ化学結合が形成され得るという原理に基づき、基体1の表面に、ドナー分子層を1層のみエピタキシャル成長させることができる。
[Step-30]
Thereafter, only one layer of a donor molecular layer or an acceptor molecular layer is epitaxially grown on the surface of the substrate 1 surface-treated with a silane coupling agent based on a chemical reaction. FIG. 3 shows a state in which only one donor molecule layer is epitaxially grown based on the donor molecules constituting the donor molecule layer represented by the formula (1) in FIG. In addition, it is preferable that the donor molecule which comprises the donor molecule layer to laminate | stack has a functional group which reacts with a hydroxyl group, for example, and produces a chemical bond, for example, -COCl, at the both ends of a molecule | numerator. Specifically, a molecular epitaxial growth method (Molecular Layer Epitaxy method) in a gas phase process can be used, and a self-organization method in a liquid phase process can be used. In these methods, the donor molecules or acceptor molecules do not form a bond with each other, and a chemical bond can be formed only between the functional group of the donor molecule and the functional group of the acceptor molecule. Only one layer of donor molecules can be epitaxially grown on the surface of the substrate 1.

次に、ドナー分子層を1層のみエピタキシャル成長させた場合には、例えば、ヒドロキシ基を両端に有し、アクセプター分子層を構成するアクセプター分子(図1の式(2)にて示したアクセプター分子)に基づき、アクセプター分子層を1層のみ、ドナー分子層上にエピタキシャル成長させる。この状態を、図4に示す。尚、アクセプター分子層を1層のみエピタキシャル成長させた場合には、例えば、−COClを両端に有し、ドナー分子層を構成するドナー分子に基づき、ドナー分子層を1層のみ、アクセプター分子層上にエピタキシャル成長させる。具体的には、気相プロセスにおける分子エピタキシャル成長法(Molecular Layer Epitaxy 法)を用いることができるし、また、液相プロセスにおける自己組織化法を用いることができる。これらの方法においては、ドナー分子同士又はアクセプター分子同士は互いに結合を形成することがなく、ドナー分子の有する官能基とアクセプター分子の有する官能基の間においてのみ化学結合が形成され得るという原理に基づき、ドナー分子層上に、アクセプター分子層を1層のみエピタキシャル成長させることができる。   Next, when only one donor molecule layer is epitaxially grown, for example, an acceptor molecule having an hydroxyl group at both ends and constituting an acceptor molecule layer (acceptor molecule shown by the formula (2) in FIG. 1). Based on the above, only one acceptor molecular layer is epitaxially grown on the donor molecular layer. This state is shown in FIG. In the case where only one acceptor molecular layer is epitaxially grown, for example, based on donor molecules that have —COCl at both ends and constitute the donor molecular layer, only one donor molecular layer is formed on the acceptor molecular layer. Epitaxially grow. Specifically, a molecular epitaxial growth method (Molecular Layer Epitaxy method) in a gas phase process can be used, and a self-organization method in a liquid phase process can be used. In these methods, the donor molecules or acceptor molecules do not form a bond with each other, and a chemical bond can be formed only between the functional group of the donor molecule and the functional group of the acceptor molecule. Only one acceptor molecular layer can be epitaxially grown on the donor molecular layer.

以下、順次、ドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子とを化学反応させることにより、所望の積層数(実施例1においては、2層のアクセプター分子層と2層のドナー分子層)を有する分離積層型の電荷移動錯体薄膜を形成することができる。   Hereinafter, by sequentially reacting the donor molecule constituting the donor molecule layer and the acceptor molecule constituting the acceptor molecule layer, a desired number of layers (in Example 1, two acceptor molecule layers and two acceptor molecule layers are formed). A separate stacked charge transfer complex thin film having a donor molecular layer) can be formed.

以下、支持体等の模式的な一部断面図である図5の(A)〜(D)、図6の(A)〜(B)を参照して、実施例1のFETの製造方法を説明する。   Hereinafter, with reference to FIGS. 5A to 5D and FIGS. 6A to 6B which are schematic partial cross-sectional views of a support and the like, a method for manufacturing the FET of Example 1 will be described. explain.

[工程−100]
先ず、支持体上にゲート電極を形成する。具体的には、シリコン基板から成る支持部材10に接着されたポリエーテルスルホン(PES)から成る支持体11上に、レジスト層21に基づきゲート電極形成用のパターンを形成する(図5の(A)参照)。
[Step-100]
First, a gate electrode is formed on a support. Specifically, a pattern for forming a gate electrode is formed on a support 11 made of polyethersulfone (PES) bonded to a support member 10 made of a silicon substrate based on a resist layer 21 ((A in FIG. 5). )reference).

次いで、密着層としてのチタン(Ti)層、ゲート電極12としての金(Au)層を、支持体11及びレジスト層21上に真空蒸着法によって形成する(図5の(B)参照)。図面においては、密着層の図示を省略した。蒸着を行う際、支持体11が接着されている支持部材10は温度を調整することができる支持体ホルダーに載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体11の変形を最小限に抑えた成膜を行うことができる。   Next, a titanium (Ti) layer as an adhesion layer and a gold (Au) layer as a gate electrode 12 are formed on the support 11 and the resist layer 21 by a vacuum deposition method (see FIG. 5B). In the drawings, the adhesion layer is not shown. When vapor deposition is performed, the support member 10 to which the support 11 is bonded is placed on a support holder that can adjust the temperature, and the increase in the support temperature during vapor deposition can be suppressed. Film formation with minimal deformation of the support 11 can be performed.

その後、リフトオフ法によりレジスト層21を除去することで、ゲート電極12を得ることができる(図5の(C)参照)。   Thereafter, the resist layer 21 is removed by a lift-off method, whereby the gate electrode 12 can be obtained (see FIG. 5C).

[工程−110]
次に、ゲート電極12上を含む支持体11上に、基体に相当するゲート絶縁膜13を形成する(図5の(D)参照)。具体的には、SiO2から成るゲート絶縁膜13を、スパッタリング法に基づき、ゲート電極12及び支持体11上に形成する。ゲート絶縁膜13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極12の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜13の成膜時、支持体11が接着されている支持部材10は温度を調整することができる支持体ホルダーに載置されており、SiO2の成膜中の支持体温度の上昇を抑制することができるので、支持体11の変形を最小限に抑えた成膜を行うことができる。
[Step-110]
Next, a gate insulating film 13 corresponding to a base is formed over the support 11 including the gate electrode 12 (see FIG. 5D). Specifically, the gate insulating film 13 made of SiO 2 is formed on the gate electrode 12 and the support 11 based on the sputtering method. When forming the gate insulating film 13, by covering a part of the gate electrode 12 with a hard mask, an extraction portion (not shown) of the gate electrode 12 can be formed without a photolithography process. Further, when the gate insulating film 13 is formed, the support member 10 to which the support 11 is bonded is placed on a support holder whose temperature can be adjusted, and the support temperature during the SiO 2 film formation is set. Therefore, it is possible to perform film formation with minimal deformation of the support 11.

[工程−120]
次に、基体に相当するゲート絶縁膜13上に電荷移動錯体薄膜15を形成する(図6の(A)参照)。具体的には、[工程−10]〜[工程−30]を実行すればよい。
[Step-120]
Next, a charge transfer complex thin film 15 is formed on the gate insulating film 13 corresponding to the substrate (see FIG. 6A). Specifically, [Step-10] to [Step-30] may be executed.

[工程−130]
次いで、密着層としてのチタン(Ti)層、ソース/ドレイン電極14としての金(Au)層を、電荷移動錯体薄膜15上に真空蒸着法によって形成する(図6の(B)参照)。図面においては、密着層の図示を省略した。電荷移動錯体薄膜15の一部をハードマスクで覆うことによって、ソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。蒸着を行う際、支持体11が接着されている支持部材10は温度を調整することができる支持体ホルダーに載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体11の変形を最小限に抑えた成膜を行うことができる。
[Step-130]
Next, a titanium (Ti) layer as an adhesion layer and a gold (Au) layer as a source / drain electrode 14 are formed on the charge transfer complex thin film 15 by a vacuum deposition method (see FIG. 6B). In the drawings, the adhesion layer is not shown. By covering a part of the charge transfer complex thin film 15 with a hard mask, the source / drain electrode 14 can be formed without a photolithography process. When vapor deposition is performed, the support member 10 to which the support 11 is bonded is placed on a support holder that can adjust the temperature, and the increase in the support temperature during vapor deposition can be suppressed. Film formation with minimal deformation of the support 11 can be performed.

[工程−140]
その後、全面に層間絶縁層を形成し、ソース/ドレイン電極、ゲート電極に接続された配線を層間絶縁層上に形成することで、FET(より具体的には、TFT)を完成することができる。
[Step-140]
Thereafter, an interlayer insulating layer is formed on the entire surface, and wirings connected to the source / drain electrodes and the gate electrode are formed on the interlayer insulating layer, whereby an FET (more specifically, a TFT) can be completed. .

実施例2は実施例1のFETの変形である。実施例2のFETは第2の構造を有する。即ち、ゲート電極の延びる方向と直角の仮想垂直面でFETを切断したときの模式的な一部断面図を図7の(A)に示すように、実施例2のFETは、所謂、トップゲート型であり、且つ、トップコンタクト型のTFTであり、
(A)基体111上に形成され、分離積層型の電荷移動錯体薄膜15から構成されたチャネル形成領域層16、
(B)分離積層型の電荷移動錯体薄膜15上に形成されたソース/ドレイン電極14、
(C)ソース/ドレイン電極14及びチャネル形成領域層16上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
The second embodiment is a modification of the FET of the first embodiment. The FET of Example 2 has the second structure. That is, as shown in FIG. 7A, which is a schematic partial cross-sectional view when the FET is cut along a virtual vertical plane perpendicular to the extending direction of the gate electrode, the FET of Example 2 is a so-called top gate. Type and top contact type TFT,
(A) a channel forming region layer 16 formed on the substrate 111 and composed of a separate stacked charge transfer complex thin film 15;
(B) a source / drain electrode 14 formed on a separate stacked type charge transfer complex thin film 15;
(C) a gate insulating film 13 formed on the source / drain electrode 14 and the channel formation region layer 16, and
(D) a gate electrode 12 formed on the gate insulating film 13,
It has.

尚、実施例2のFETは、このように、構造上、実施例1のFETと異なっているが、各構成要素を構成する材料等は実施例1のFETと同じとすることができる。それ故、実施例2のFETの詳細な説明は省略する。以下、実施例2のFETの製造方法の概要を説明する。   The FET of the second embodiment is thus different in structure from the FET of the first embodiment, but the materials constituting each component can be the same as the FET of the first embodiment. Therefore, detailed description of the FET of Example 2 is omitted. The outline of the method for manufacturing the FET of Example 2 will be described below.

[工程−200]
先ず、実施例1の[工程−120]と同様にして、SiO2から成る基体111上に電荷移動錯体薄膜15を形成する。尚、このSiO2から成る基体111は、シリコン基板から成る支持部材10の表面に形成されている。
[Step-200]
First, similarly to [Step-120] of Example 1, to form a charge transfer complex thin film 15 on a substrate 111 made of SiO 2. The base body 111 made of SiO 2 is formed on the surface of the support member 10 made of a silicon substrate.

[工程−210]
次に、実施例1の[工程−130]と同様にして、電荷移動錯体薄膜15上にソース/ドレイン電極14を形成する。
[Step-210]
Next, the source / drain electrodes 14 are formed on the charge transfer complex thin film 15 in the same manner as in [Step-130] of Example 1.

[工程−220]
その後、実施例1の[工程−110]と同様にして、ソース/ドレイン電極14及び電荷移動錯体薄膜15上にゲート絶縁膜13を形成する。
[Step-220]
Thereafter, the gate insulating film 13 is formed on the source / drain electrodes 14 and the charge transfer complex thin film 15 in the same manner as in [Step-110] in Example 1.

[工程−230]
次いで、実施例1の[工程−100]と同様にして、ゲート絶縁膜13上にゲート電極12を形成する。
[Step-230]
Next, the gate electrode 12 is formed on the gate insulating film 13 in the same manner as in [Step-100] in Example 1.

[工程−240]
その後、全面にSiO2から成る層間絶縁層30を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の層間絶縁層30に開口部を形成し、これらの開口部内を含む層間絶縁層30上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線31を形成する。こうして、図7の(A)に示した実施例2のFETを得ることができる。
[Step-240]
Thereafter, an interlayer insulating layer 30 made of SiO 2 is formed on the entire surface, and then an opening is formed in the interlayer insulating layer 30 above the gate electrode 12 and the source / drain electrode 14, and the interlayer insulating layer 30 including the inside of these openings is formed. A wiring material layer is formed thereon, and this wiring material layer is patterned to form a wiring (not shown) connected to the gate electrode 12 and a wiring 31 connected to the source / drain electrode 14. Thus, the FET of Example 2 shown in FIG. 7A can be obtained.

実施例3も実施例1のFETの変形である。ゲート電極の延びる方向と直角の仮想垂直面でFETを切断したときの模式的な一部断面図を図7の(B)に示すように、実施例3のFETは、ゲート電極12と対向した第2のゲート電極41が、第2のゲート絶縁膜40を介してチャネル形成領域層16に対向して設けられている。尚、ゲート電極12、第2のゲート電極41、チャネル形成領域16等は、それぞれ、異なる水平面内に配され、しかも、チャネル形成領域16の上方に第2のゲート電極41が配置され、チャネル形成領域16の下方にゲート電極12が配置された構造を有する。   Example 3 is also a modification of the FET of Example 1. As shown in FIG. 7B, a schematic partial cross-sectional view when the FET is cut along a virtual vertical plane perpendicular to the extending direction of the gate electrode is shown, the FET of Example 3 faces the gate electrode 12. A second gate electrode 41 is provided to face the channel formation region layer 16 with the second gate insulating film 40 interposed therebetween. Note that the gate electrode 12, the second gate electrode 41, the channel formation region 16 and the like are arranged in different horizontal planes, and the second gate electrode 41 is disposed above the channel formation region 16 to form the channel. The gate electrode 12 is arranged below the region 16.

具体的には、実施例3のFETは、
(A)支持体上に(より具体的には、支持部材10上に設けられた支持体11の上に)形成されたゲート電極12、
(B)ゲート電極12上及び支持体11上に形成されたゲート絶縁膜13(基体に相当する)、
(C)ゲート絶縁膜13上に形成され、分離積層型の電荷移動錯体薄膜15から構成されたチャネル形成領域層16、
(D)電荷移動錯体薄膜15上に形成されたソース/ドレイン電極14、
(E)ソース/ドレイン電極14及びチャネル形成領域層16上に形成された第2のゲート絶縁膜40、並びに、
(F)第2のゲート絶縁膜40上に形成された第2のゲート電極41、
を備えている。
Specifically, the FET of Example 3 is
(A) a gate electrode 12 formed on a support (more specifically, on a support 11 provided on a support member 10);
(B) a gate insulating film 13 (corresponding to a substrate) formed on the gate electrode 12 and the support 11;
(C) a channel forming region layer 16 formed on the gate insulating film 13 and composed of a separate stacked type charge transfer complex thin film 15;
(D) a source / drain electrode 14 formed on the charge transfer complex thin film 15;
(E) a second gate insulating film 40 formed on the source / drain electrode 14 and the channel formation region layer 16, and
(F) a second gate electrode 41 formed on the second gate insulating film 40;
It has.

実施例3のFETにおいても、ゲート電極12及び第2のゲート電極41への電圧の印加によってチャネル形成領域層16の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層16を低抵抗状態とする。   Also in the FET of Example 3, an electric field is generated in the thickness direction of the channel formation region layer 16 by applying a voltage to the gate electrode 12 and the second gate electrode 41, thereby forming a donor molecular layer. An incomplete charge transfer state is induced between the molecule and the acceptor molecule forming the acceptor molecule layer, so that the channel forming region layer 16 is brought into a low resistance state.

実施例3のFETは、実施例1の[工程−100]〜[工程−130]を実行し、その後、実施例2の[工程−220]〜[工程−240]を実行することで得ることができるので、詳細な説明は省略する。   The FET of Example 3 is obtained by executing [Step-100] to [Step-130] of Example 1 and then executing [Step-220] to [Step-240] of Example 2. Therefore, detailed description is omitted.

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例1〜実施例3においては、ドナー分子層を2層、アクセプター分子層を2層の4層構造としたが、電荷移動錯体薄膜、あるいは、電界効果型トランジスタにおけるチャネル形成領域層の構造は、これに限定するものではなく、最低、ドナー分子層を1層、アクセプター分子層を1層とする2層構成であればよい。電荷移動錯体薄膜の構成材料や作製方法、電界効果型トランジスタの構造、構成材料や作製方法は例示であり、適宜変更することができる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. In Example 1 to Example 3, the donor molecule layer has two layers and the acceptor molecule layer has a four-layer structure. However, the structure of the channel formation region layer in the charge transfer complex thin film or the field effect transistor is as follows. However, the present invention is not limited to this, and it may be a two-layer structure having at least one donor molecule layer and one acceptor molecule layer. The constituent material and manufacturing method of the charge transfer complex thin film, the structure, the constituent material, and the manufacturing method of the field effect transistor are examples, and can be changed as appropriate.

図1は、実施例1の分離積層型の電荷移動錯体薄膜の形成にて使用したドナー分子層を構成するドナー分子及びアクセプター分子層を構成するアクセプター分子の構造式を示す図である。FIG. 1 is a diagram showing the structural formulas of donor molecules constituting the donor molecule layer and acceptor molecules constituting the acceptor molecule layer used in the formation of the separated stacked charge transfer complex thin film of Example 1. 図2の(A)及び(B)は、実施例1の分離積層型の電荷移動錯体薄膜の形成工程を説明するための概念図である。2A and 2B are conceptual diagrams for explaining a process of forming the separated stacked charge transfer complex thin film of Example 1. FIG. 図3は、図2の(B)に引き続き、実施例1の分離積層型の電荷移動錯体薄膜の形成工程を説明するための概念図である。FIG. 3 is a conceptual diagram for explaining the step of forming the separated stacked charge transfer complex thin film of Example 1 following FIG. 図4は、図3に引き続き、実施例1の分離積層型の電荷移動錯体薄膜の形成工程を説明するための概念図である。FIG. 4 is a conceptual diagram for explaining the process of forming the separated stacked charge transfer complex thin film of Example 1 following FIG. 3. 図5の(A)〜(D)は、実施例1の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。5A to 5D are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field-effect transistor of Example 1. FIG. 図6の(A)及び(B)は、図5の(D)に引き続き、実施例1の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。6A and 6B are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field effect transistor of Example 1 following FIG. 5D. . 図7の(A)及び(B)は、それぞれ、実施例2及び実施例3の電界効果型トランジスタの模式的な一部断面図である。FIGS. 7A and 7B are schematic partial cross-sectional views of the field effect transistors of Example 2 and Example 3, respectively. 図8は、(ID−EA)=0.3±0.1(V)の値を満足するドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子との組合せを例示するグラフである。FIG. 8 illustrates a combination of a donor molecule constituting the donor molecule layer and an acceptor molecule constituting the acceptor molecule layer satisfying a value of (I D −E A ) = 0.3 ± 0.1 (V). It is a graph. 図9は、図8に示した各種のドナー分子の分子構造を示す図である。FIG. 9 is a diagram showing molecular structures of various donor molecules shown in FIG. 図10は、図8に示した各種のドナー分子の分子構造を示す図である。FIG. 10 is a diagram showing molecular structures of various donor molecules shown in FIG. 図11は、図8に示した各種のアクセプター分子の分子構造を示す図である。FIG. 11 is a diagram showing the molecular structures of the various acceptor molecules shown in FIG. 図12は、図8に示した各種のアクセプター分子の分子構造を示す図である。FIG. 12 is a diagram showing the molecular structures of the various acceptor molecules shown in FIG. 図13は、図8に示した各種のアクセプター分子の分子構造を示す図である。FIG. 13 is a diagram showing the molecular structures of the various acceptor molecules shown in FIG.

符号の説明Explanation of symbols

1・・・基体、10・・・支持部材、11・・・支持体、111・・・基体、12・・・ゲート電極、13・・・ゲート絶縁膜、14・・・ソース/ドレイン電極、15・・・分離積層型の電荷移動錯体薄膜、16・・・チャネル形成領域層、21・・・レジスト層、30・・・層間絶縁層、31・・・配線、40・・・第2のゲート絶縁膜、41・・・第2のゲート電極
DESCRIPTION OF SYMBOLS 1 ... Base | substrate, 10 ... Support member, 11 ... Support body, 111 ... Base | substrate, 12 ... Gate electrode, 13 ... Gate insulating film, 14 ... Source / drain electrode, DESCRIPTION OF SYMBOLS 15 ... Separation | stacking type | mold charge transfer complex thin film, 16 ... Channel formation area layer, 21 ... Resist layer, 30 ... Interlayer insulation layer, 31 ... Wiring, 40 ... 2nd Gate insulating film, 41 ... second gate electrode

Claims (13)

電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成ることを特徴とする分離積層型の電荷移動錯体薄膜。 A separated-stacked charge transfer complex thin film comprising an electron-donating donor molecular layer and an electron-accepting acceptor molecular layer sequentially stacked. ドナー分子層及びアクセプター分子層は、それぞれ、エピタキシャル成長法若しくは自己組織化法にて形成されていることを特徴とする請求項1に記載の電荷移動錯体薄膜。 The charge transfer complex thin film according to claim 1, wherein the donor molecular layer and the acceptor molecular layer are each formed by an epitaxial growth method or a self-organization method. ドナー分子層を構成するドナー分子のイオン化ポテンシャルをID、アクセプター分子層を構成するアクセプター分子の電子親和力をEAとしたとき、(ID−EA)=0.3±0.1(V)を満足することを特徴とする請求項1に記載の電荷移動錯体薄膜。 When the ionization potential of the donor molecule constituting the donor molecule layer is I D and the electron affinity of the acceptor molecule constituting the acceptor molecule layer is E A , (I D −E A ) = 0.3 ± 0.1 (V The charge transfer complex thin film according to claim 1, wherein: ドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子との間に化学的結合を生じさせる官能基を、ドナー分子層を構成するドナー分子及びアクセプター分子層を構成するアクセプター分子が有していることを特徴とする請求項1に記載の電荷移動錯体薄膜。 The donor molecule constituting the donor molecule layer and the acceptor molecule constituting the acceptor molecule layer have a functional group that causes a chemical bond between the donor molecule constituting the donor molecule layer and the acceptor molecule constituting the acceptor molecule layer. The charge transfer complex thin film according to claim 1, wherein (ドナー分子層を構成するドナー分子の有する官能基)/(アクセプター分子層を構成するアクセプター分子の有する官能基)の組合せは、(−C=O−O−C=O−)/(−NH2)、(−COOH)/(−NH2)、(−COOH)/(−OH)、(−COCl)/(−OH)であることを特徴とする請求項4に記載の電荷移動錯体薄膜。 The combination of (functional group possessed by donor molecule constituting donor molecule layer) / (functional group possessed by acceptor molecule constituting acceptor molecule layer) is (-C═O—O—C═O —) / (— NH 2 ), (—COOH) / (— NH 2 ), (—COOH) / (— OH), (—COCl) / (— OH), The charge transfer complex thin film according to claim 4 . (A)ソース/ドレイン電極、
(B)該ソース/ドレイン電極の間に形成されたチャネル形成領域層、及び、
(C)ゲート絶縁膜を介してチャネル形成領域層に対向して設けられたゲート電極、
を備えた電界効果型トランジスタであって、
チャネル形成領域層は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが順次積層されて成る分離積層型の電荷移動錯体薄膜から構成されていることを特徴とする電界効果型トランジスタ。
(A) source / drain electrodes,
(B) a channel formation region layer formed between the source / drain electrodes, and
(C) a gate electrode provided to face the channel formation region layer with the gate insulating film interposed therebetween,
A field effect transistor comprising:
The channel forming region layer is composed of a separate layered charge transfer complex thin film in which an electron donating donor molecule layer and an electron accepting acceptor molecule layer are sequentially laminated in the thickness direction. A field effect transistor.
ゲート電極への電圧の印加によってチャネル形成領域層の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層を低抵抗状態とすることを特徴とする請求項6に記載の電界効果型トランジスタ。 By applying a voltage to the gate electrode, an electric field is generated in the thickness direction of the channel formation region layer, so that a non-adhesion is formed between the donor molecule forming the donor molecule layer and the acceptor molecule forming the acceptor molecule layer. 7. The field effect transistor according to claim 6, wherein a complete charge transfer state is induced, so that the channel forming region layer is brought into a low resistance state. 前記ゲート電極と対向した第2のゲート電極が、第2のゲート絶縁膜を介して前記チャネル形成領域層に対向して設けられていることを特徴とする請求項6に記載の電界効果型トランジスタ。 7. The field effect transistor according to claim 6, wherein a second gate electrode facing the gate electrode is provided facing the channel formation region layer with a second gate insulating film interposed therebetween. . ゲート電極及び第2のゲート電極への電圧の印加によってチャネル形成領域層の厚さ方向に電界を生ぜしめることで、ドナー分子層を形成しているドナー分子とアクセプター分子層を形成しているアクセプター分子との間に不完全な電荷移動状態を誘発させ、以て、チャネル形成領域層を低抵抗状態とすることを特徴とする請求項8に記載の電界効果型トランジスタ。 The donor molecule forming the donor molecule layer and the acceptor molecule layer are formed by generating an electric field in the thickness direction of the channel formation region layer by applying a voltage to the gate electrode and the second gate electrode. 9. The field effect transistor according to claim 8, wherein an incomplete charge transfer state is induced between the molecules and the channel forming region layer is brought into a low resistance state. ドナー分子層及びアクセプター分子層は、それぞれ、エピタキシャル成長法若しくは自己組織化法にて形成されていることを特徴とする請求項6に記載の電界効果型トランジスタ。 The field effect transistor according to claim 6, wherein the donor molecular layer and the acceptor molecular layer are each formed by an epitaxial growth method or a self-organization method. ドナー分子層を構成するドナー分子のイオン化ポテンシャルをID、アクセプター分子層を構成するアクセプター分子の電子親和力をEAとしたとき、(ID−EA)=0.3±0.1(V)を満足することを特徴とする請求項6に記載の電界効果型トランジスタ。 When the ionization potential of the donor molecule constituting the donor molecule layer is I D and the electron affinity of the acceptor molecule constituting the acceptor molecule layer is E A , (I D −E A ) = 0.3 ± 0.1 (V The field effect transistor according to claim 6, wherein: ドナー分子層を構成するドナー分子とアクセプター分子層を構成するアクセプター分子との間に化学的結合を生じさせる官能基を、ドナー分子層を構成するドナー分子及びアクセプター分子層を構成するアクセプター分子が有していることを特徴とする請求項6に記載の電界効果型トランジスタ。 The donor molecule constituting the donor molecule layer and the acceptor molecule constituting the acceptor molecule layer have a functional group that causes a chemical bond between the donor molecule constituting the donor molecule layer and the acceptor molecule constituting the acceptor molecule layer. The field effect transistor according to claim 6, wherein (ドナー分子層を構成するドナー分子の有する官能基)/(アクセプター分子層を構成するアクセプター分子の有する官能基)の組合せは、(−C=O−O−C=O−)/(−NH2)、(−COOH)/(−NH2)、(−COOH)/(−OH)、(−COCl)/(−OH)であることを特徴とする請求項12に記載の電界効果型トランジスタ。
The combination of (functional group possessed by donor molecule constituting donor molecule layer) / (functional group possessed by acceptor molecule constituting acceptor molecule layer) is (-C═O—O—C═O —) / (— NH 2), (- COOH) / (- NH 2), (- COOH) / (- OH), (- COCl) / (- OH) field effect transistor according to claim 12, characterized in that the .
JP2003355819A 2003-10-16 2003-10-16 Field effect transistor Expired - Fee Related JP4892810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003355819A JP4892810B2 (en) 2003-10-16 2003-10-16 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003355819A JP4892810B2 (en) 2003-10-16 2003-10-16 Field effect transistor

Publications (2)

Publication Number Publication Date
JP2005123354A true JP2005123354A (en) 2005-05-12
JP4892810B2 JP4892810B2 (en) 2012-03-07

Family

ID=34613248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355819A Expired - Fee Related JP4892810B2 (en) 2003-10-16 2003-10-16 Field effect transistor

Country Status (1)

Country Link
JP (1) JP4892810B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115986A (en) * 2005-10-21 2007-05-10 Sharp Corp Thin film device and manufacturing method therefor
JP2007305807A (en) * 2006-05-11 2007-11-22 National Institute Of Advanced Industrial & Technology Manufacturing method for organic semiconductor device
JP2008041728A (en) * 2006-08-02 2008-02-21 Sony Corp Charge transfer complex thin film, and field effect transistor
JP2008192752A (en) * 2007-02-02 2008-08-21 Sharp Corp Organic device and manufacturing method therefor
JP2009266865A (en) * 2008-04-22 2009-11-12 Sumitomo Chemical Co Ltd Organic thin-film transistor, and method for manufacturing thereof
WO2010049871A2 (en) 2008-10-29 2010-05-06 Koninklijke Philips Electronics N.V. Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
JP2011063492A (en) * 2009-09-18 2011-03-31 Fuji Electric Holdings Co Ltd Method for producing graphene thin film, and graphene thin film
CN104795496A (en) * 2015-04-08 2015-07-22 深圳市华星光电技术有限公司 Bigrid device and manufacturing method thereof
WO2016013270A1 (en) * 2014-07-24 2016-01-28 東京エレクトロン株式会社 Method for forming organic monomolecular film and surface treatment method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166528A (en) * 1987-12-23 1989-06-30 Fujitsu Ltd Manufacture of organic film
JPH0279401A (en) * 1988-09-14 1990-03-20 Mitsubishi Petrochem Co Ltd Nonlinear electric conduction element
JPH03173832A (en) * 1989-09-26 1991-07-29 Semiconductor Energy Lab Co Ltd Preparation of charge transfer complex
JPH0695185A (en) * 1992-09-11 1994-04-08 Sumitomo Electric Ind Ltd Organic nonlinear optical material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166528A (en) * 1987-12-23 1989-06-30 Fujitsu Ltd Manufacture of organic film
JPH0279401A (en) * 1988-09-14 1990-03-20 Mitsubishi Petrochem Co Ltd Nonlinear electric conduction element
JPH03173832A (en) * 1989-09-26 1991-07-29 Semiconductor Energy Lab Co Ltd Preparation of charge transfer complex
JPH0695185A (en) * 1992-09-11 1994-04-08 Sumitomo Electric Ind Ltd Organic nonlinear optical material

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115986A (en) * 2005-10-21 2007-05-10 Sharp Corp Thin film device and manufacturing method therefor
JP2007305807A (en) * 2006-05-11 2007-11-22 National Institute Of Advanced Industrial & Technology Manufacturing method for organic semiconductor device
JP2008041728A (en) * 2006-08-02 2008-02-21 Sony Corp Charge transfer complex thin film, and field effect transistor
JP2008192752A (en) * 2007-02-02 2008-08-21 Sharp Corp Organic device and manufacturing method therefor
JP2009266865A (en) * 2008-04-22 2009-11-12 Sumitomo Chemical Co Ltd Organic thin-film transistor, and method for manufacturing thereof
WO2010049871A2 (en) 2008-10-29 2010-05-06 Koninklijke Philips Electronics N.V. Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
WO2010049871A3 (en) * 2008-10-29 2010-08-26 Koninklijke Philips Electronics N.V. Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
CN102203974A (en) * 2008-10-29 2011-09-28 皇家飞利浦电子股份有限公司 Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
JP2011063492A (en) * 2009-09-18 2011-03-31 Fuji Electric Holdings Co Ltd Method for producing graphene thin film, and graphene thin film
WO2016013270A1 (en) * 2014-07-24 2016-01-28 東京エレクトロン株式会社 Method for forming organic monomolecular film and surface treatment method
JP2016025315A (en) * 2014-07-24 2016-02-08 東京エレクトロン株式会社 Organic monomolecular film formation method and surface treatment method
CN104795496A (en) * 2015-04-08 2015-07-22 深圳市华星光电技术有限公司 Bigrid device and manufacturing method thereof

Also Published As

Publication number Publication date
JP4892810B2 (en) 2012-03-07

Similar Documents

Publication Publication Date Title
KR101164614B1 (en) Method of making a single metal layer, method of making a wiring, and method of making a field effect transistor
US7141816B2 (en) Field effect transistor
JP5544796B2 (en) Three-terminal electronic device and two-terminal electronic device
JP4884120B2 (en) Flat panel display device and manufacturing method thereof
JP2009152355A (en) Manufacturing method of organic thin film transistor, and organic thin film transistor
US20070243658A1 (en) Production method of crystalline organic semiconductor thin film, organic semiconductor thin film, electronic device, and thin film transistor
JP4951878B2 (en) Method for manufacturing field effect transistor
JP2008171978A (en) Organic thin-film transistor
JP2010161312A (en) Organic thin-film transistor and method of manufacturing the same
TW201244199A (en) Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
JP4547864B2 (en) Field effect transistor and manufacturing method thereof
JP4892810B2 (en) Field effect transistor
JP4826074B2 (en) Field effect transistor
JP2008060117A (en) Organic thin-film transistor and manufacturing method thereof
JP2012238753A (en) Thin film element assembly
JP4569207B2 (en) Method for manufacturing field effect transistor
WO2007135911A1 (en) Method for forming organic thin film transistor and organic thin film transistor
JP2008172059A (en) Organic thin-film transistor and manufacturing method therefor
JP2006278692A (en) Organic field effect transistor
JP5158010B2 (en) Method for manufacturing field effect transistor
WO2011065083A1 (en) Organic thin film transistor, and process for production thereof
JP2008300419A (en) Organic thin-film transistor
JP5194401B2 (en) Charge transfer complex thin film and field effect transistor
Zschieschang et al. Organic thin film transistors with printed gate electrodes
KR20080103893A (en) Organic semiconductor element and organic semiconductor thin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees