JP2010141048A - 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法 - Google Patents
積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法 Download PDFInfo
- Publication number
- JP2010141048A JP2010141048A JP2008314819A JP2008314819A JP2010141048A JP 2010141048 A JP2010141048 A JP 2010141048A JP 2008314819 A JP2008314819 A JP 2008314819A JP 2008314819 A JP2008314819 A JP 2008314819A JP 2010141048 A JP2010141048 A JP 2010141048A
- Authority
- JP
- Japan
- Prior art keywords
- surface energy
- high surface
- wettability changing
- energy region
- changing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基板上に、高表面エネルギー領域と低表面エネルギー領域が形成されている濡れ性変化層を形成する工程と、高表面エネルギー領域を覆うように、濡れ性変化層から所定の間隔を隔て対向基板を設置する工程と、高表面エネルギー領域上に導電性材料を含む溶液を供給する工程と、導電性材料を含む溶液を乾燥または硬化させることにより、高表面エネルギー領域上に導電層を形成する工程を有することを特徴とする積層構造体の製造方法を提供することにより上記課題を解決する。
【選択図】 図3
Description
次に、本実施の形態における積層構造体の製造方法について図3及び図4に基づき説明する。
実施例1として本実施の形態に係る積層構造体を作製した。本実施例について図7及び図8に基づき説明する。図7(a)は、実施例1の積層構造体の製造工程の一部を示す上面図であり、図7(b)は、破線7A1−7A2において切断した断面図であり、図7(c)は、破線7B1−7B2において切断した断面図であり、図7(d)は、破線7C1−7C2において切断した断面図である。また、図8(a)は、実施例1の積層構造体の製造工程の一部を示す上面図であり、図8(b)は、破線8A1−8A2において切断した断面図であり、図8(c)は、破線8B1−8B2において切断した断面図であり、図8(d)は、破線8C1−8C2において切断した断面図である。
実施例2として本実施の形態に係る積層構造体を作製した。
実施例3として本実施の形態に係る積層構造体を作製した。本実施例について図9に基づき説明する。図9(a)は、本実施例の積層構造体の製造工程を示す上面図であり、図9(b)は、破線9A1−9A2において切断した断面図であり、図9(c)は、破線9B1−9B2において切断した断面図であり、図9(d)は、破線9C1−9C2において切断した断面図である。
実施例4として本実施の形態に係る積層構造体を作製した。本実施例について図10に基づき説明する。図10(a)は、本実施例の積層構造体の製造工程の一部を示す上面図であり、図10(b)は、本実施例に用いられる対向基板の斜視図であり、
図10(c)は、破線10A1−10A2において切断した断面図であり、図10(d)は、破線10B1−10B2において切断した断面図であり、図10(e)は、破線10C1−10C2において切断した断面図である。
実施例5として本実施の形態に係る積層構造体を作製した。本実施例について図11に基づき説明する。図11(a)は、本実施例の積層構造体の製造工程の一部を示す上面図であり、図11(b)は、本実施例に用いられる対向基板の斜視図であり、
図11(c)は、破線11A1−11A2において切断した断面図であり、図11(d)は、破線11B1−11B2において切断した断面図であり、図11(e)は、破線11C1−11C2において切断した断面図である。
実施例6として本実施の形態に係る積層構造体を作製した。
比較例1として、下記の方法により積層構造体を作製した。比較例1について図12に基づき説明する。図12(a)は、比較例1の積層構造体の製造工程の一部を示す上面図であり、図12(b)は、破線12A1−12A2において切断した断面図であり、図12(c)は、破線12B1−12B2において切断した断面図であり、図12(d)は、破線12C1−12C2において切断した断面図である。
実施例7は、有機薄膜トランジスタの形成方法に関するものである。図13に基づき本実施例について説明する。
130 濡れ性変化層
140 高表面エネルギー領域
150 低表面エネルギー領域
160 導電性材料を含む機能液(導電性材料を含む溶液)
170 対向基板
180 導電層
Claims (13)
- 基板上に、高表面エネルギー領域と低表面エネルギー領域が形成されている濡れ性変化層を形成する工程と、
前記高表面エネルギー領域を覆うように、前記濡れ性変化層から所定の間隔を隔て対向基板を設置する工程と、
前記高表面エネルギー領域上に導電性材料を含む溶液を供給する工程と、
前記導電性材料を含む溶液を乾燥または硬化させることにより、前記高表面エネルギー領域上に導電層を形成する工程と、
を有することを特徴とする積層構造体の製造方法。 - 基板上にエネルギーの付与により表面エネルギーが変化する濡れ性変化材料を含む濡れ性変化層を形成する工程と、
前記濡れ性変化層の表面に前記エネルギーを付与することにより、高表面エネルギー領域を形成する工程と、
前記高表面エネルギー領域を覆うように、前記濡れ性変化層から所定の間隔を隔て対向基板を設置する工程と、
前記高表面エネルギー領域上に導電性材料を含む溶液を供給する工程と、
前記導電性材料を含む溶液を乾燥または硬化させることにより、前記高表面エネルギー領域上に導電層を形成する工程と、
を有することを特徴とする積層構造体の製造方法。 - 前記高表面エネルギー領域は、幅の広い第1の領域と、前記第1の領域から延設された前記第1の領域よりも幅の狭い第2の領域から構成されており、
前記対向基板は、前記第2の領域の上方を覆うものであって、
前記導電性材料を含む溶液は、前記第1の領域より供給されるものであることを特徴とする請求項1又は2に記載の積層構造体の製造方法。 - 前記高表面エネルギー領域への前記導電性材料を含む溶液の供給は、インクジェット法であることを特徴とする請求項1から3のいずれかに記載の積層構造体の製造方法。
- 前記導電層を形成する工程の後、前記対向基板を除去することを特徴とする請求項1から4のいずれかに記載の積層構造体の製造方法。
- 前記濡れ性変化層から所定の間隔は、100nm〜150μmであることを特徴とする請求項1から5のいずれかに記載の積層構造体の製造方法。
- 前記対向基板において、前記基板の濡れ性変化層に対向する側における表面エネルギーは、前記濡れ性変化層における高表面エネルギー領域の表面エネルギーよりも低いことを特徴とする請求項1から6のいずれかに記載の積層構造体の製造方法。
- 前記対向基板には、前記基板の濡れ性変化層が形成されている側に、対向基板濡れ性変化層が形成されており、
前記対向基板濡れ性変化層の表面には対向基板高表面エネルギー領域が形成されており、
前記濡れ性変化層における高表面エネルギー領域に対向する位置に、前記対向基板高表面エネルギー領域が配置されていることを特徴とする請求項1から7のいずれかに記載の積層構造体の製造方法。 - 前記濡れ性変化層高表面エネルギー領域の幅は、前記高表面エネルギー領域における幅と同じであるか、又は狭いものであることを特徴とする請求項8に記載の積層構造体の製造方法。
- 前記対向基板は、前記基板の濡れ性変化層が形成されている側に、突起部が形成されており、
前記濡れ性変化層における高表面エネルギー領域に対向する位置に、前記突起部が配置されており、
前記突起部と前記濡れ性変化層の間隔は略一定であることを特徴とする請求項1から7のいずれかに記載の積層構造体の製造方法。 - 前記突起部は、前記対向基板面内に一次元または二次元的に延設され、突起部の延設方向に垂直な断面における突起部の幅は、前記濡れ性変化層における高表面エネルギー領域の幅と同じであるか、又は狭い幅であり、その断面形状は矩形、半円形、角形の一次元状の突起部であることを特徴とする請求項10に記載の積層構造体の製造方法。
- 基板上にゲート電極が形成し、前記ゲート電極上にゲート絶縁膜が形成し、前記ゲート絶縁膜上に、隔てて形成されたソース電極及びドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間に有機半導体層を形成し、前記ゲート電極に電圧を印加することにより動作する有機トランジスタの製造方法において、
前記ゲート電極、前記ソース電極及び前記ドレイン電極のいずれかは、請求項1から11に記載されている積層構造体の製造方法により形成された導電層であることを特徴とする有機薄膜トランジスタの製造方法。 - 請求項1から11のいずれかに記載の積層構造体の製造方法により、電極又は配線層を形成する工程と、
前記電極のうちソース電極とドレイン電極との間に有機半導体層を形成する工程と、
を有することを特徴とする有機薄膜トランジスタアレイの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314819A JP5453793B2 (ja) | 2008-12-10 | 2008-12-10 | 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314819A JP5453793B2 (ja) | 2008-12-10 | 2008-12-10 | 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141048A true JP2010141048A (ja) | 2010-06-24 |
JP5453793B2 JP5453793B2 (ja) | 2014-03-26 |
Family
ID=42350939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008314819A Expired - Fee Related JP5453793B2 (ja) | 2008-12-10 | 2008-12-10 | 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5453793B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014112402A1 (ja) * | 2013-01-17 | 2014-07-24 | 株式会社ブイ・テクノロジー | 電子デバイスの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204529A (ja) * | 1998-01-19 | 1999-07-30 | Seiko Epson Corp | パターン形成方法および基板製造装置 |
JP2002164635A (ja) * | 2000-06-30 | 2002-06-07 | Seiko Epson Corp | 導電膜パターンの形成方法および電気光学装置、電子機器 |
JP2005010203A (ja) * | 2003-06-16 | 2005-01-13 | Seiko Epson Corp | パターン製造装置およびパターン製造方法 |
JP2005310962A (ja) * | 2003-06-02 | 2005-11-04 | Ricoh Co Ltd | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
JP2007115778A (ja) * | 2005-10-18 | 2007-05-10 | Seiko Epson Corp | 構造体の製造方法、構造体、およびデバイス |
WO2007105405A1 (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置 |
-
2008
- 2008-12-10 JP JP2008314819A patent/JP5453793B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204529A (ja) * | 1998-01-19 | 1999-07-30 | Seiko Epson Corp | パターン形成方法および基板製造装置 |
JP2002164635A (ja) * | 2000-06-30 | 2002-06-07 | Seiko Epson Corp | 導電膜パターンの形成方法および電気光学装置、電子機器 |
JP2005310962A (ja) * | 2003-06-02 | 2005-11-04 | Ricoh Co Ltd | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
JP2005010203A (ja) * | 2003-06-16 | 2005-01-13 | Seiko Epson Corp | パターン製造装置およびパターン製造方法 |
JP2007115778A (ja) * | 2005-10-18 | 2007-05-10 | Seiko Epson Corp | 構造体の製造方法、構造体、およびデバイス |
WO2007105405A1 (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014112402A1 (ja) * | 2013-01-17 | 2014-07-24 | 株式会社ブイ・テクノロジー | 電子デバイスの製造方法 |
JP2014138107A (ja) * | 2013-01-17 | 2014-07-28 | Yamagata Univ | 電子デバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5453793B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772622B2 (en) | Field effect transistor and manufacturing method thereof | |
KR100900014B1 (ko) | 적층 구조체 및 그 제조방법, 다층 회로 기판, 액티브매트릭스 기판 및 전자 표시장치 | |
JP4996846B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US9153524B2 (en) | Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element | |
US7723133B2 (en) | Method for forming pattern, and method for manufacturing liquid crystal display | |
JP5978577B2 (ja) | 多層配線基板 | |
JP2013016773A (ja) | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 | |
US8413576B2 (en) | Method of fabricating a structure | |
JP2006156426A (ja) | 導電性パターンの形成方法 | |
JP5453793B2 (ja) | 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法 | |
JP2005268693A (ja) | パターン形成方法、回路基板および電子機器 | |
Liang et al. | Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes | |
JP2009075252A (ja) | 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置 | |
US20140138345A1 (en) | Methods of forming conductive patterns using inkjet printing methods | |
JP2011187492A (ja) | 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置、及び積層構造体の製造方法 | |
JP2013223854A (ja) | 表面処理装置、表面処理方法、パターン形成装置、及び構造体 | |
JP6002894B2 (ja) | 電子デバイスの製造方法 | |
JP2009056402A (ja) | パターン膜の製造方法、パターン膜、有機薄膜トランジスタ、有機発光デバイス、溶液滴下装置、パターン膜製造用マスク | |
JP6139611B2 (ja) | パターン形成方法および導電パターン | |
JP2008089760A (ja) | カラーフィルタ製造装置、カラーフィルタ製造方法、乾燥装置、乾燥方法、表示装置の製造装置、表示装置の製造方法 | |
JP2010027862A (ja) | 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法 | |
JP5799885B2 (ja) | 機能膜を有する構造体の製造方法 | |
JP2008028292A (ja) | 配線形成用基板、配線の形成方法、及びプラズマディスプレイの製造方法 | |
KR101079420B1 (ko) | 열영동 방법으로 나노입자를 제어 및 증착하는 장치 및 방법 | |
JP6094738B2 (ja) | 電子デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
LAPS | Cancellation because of no payment of annual fees |