JP2010135879A - デジタル信号処理回路及びその信号処理方法 - Google Patents
デジタル信号処理回路及びその信号処理方法 Download PDFInfo
- Publication number
- JP2010135879A JP2010135879A JP2008307137A JP2008307137A JP2010135879A JP 2010135879 A JP2010135879 A JP 2010135879A JP 2008307137 A JP2008307137 A JP 2008307137A JP 2008307137 A JP2008307137 A JP 2008307137A JP 2010135879 A JP2010135879 A JP 2010135879A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- data
- signal
- signal processing
- filtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】従来のデジタル信号処理回路では、無信号状態の前後においてデータの線形性を保つことができない問題があった。
【解決手段】本発明にかかるデジタル信号処理回路の一態様は、デジタルデータAに対してフィルタリング処理を行いフィルタリングデータBを生成するデジタルフィルタ部10と、デジタルデータAの有無を検出して無信号検出フラグ値Cを設定する無信号検出部20と、フィルタリングデータBの下位mビット(mは整数)の値を所定の固定値に置き換えた無信号フィルタリングデータと、フィルタリングデータBとのいずれか一方を無信号検出フラグ値Cに応じて選択して後段回路に出力する量子化器30と、を有する。
【選択図】図1
【解決手段】本発明にかかるデジタル信号処理回路の一態様は、デジタルデータAに対してフィルタリング処理を行いフィルタリングデータBを生成するデジタルフィルタ部10と、デジタルデータAの有無を検出して無信号検出フラグ値Cを設定する無信号検出部20と、フィルタリングデータBの下位mビット(mは整数)の値を所定の固定値に置き換えた無信号フィルタリングデータと、フィルタリングデータBとのいずれか一方を無信号検出フラグ値Cに応じて選択して後段回路に出力する量子化器30と、を有する。
【選択図】図1
Description
本発明はデジタル信号処理回路及びその信号処理方法に関し、特にデジタルデータに対してフィルタリングを行うデジタルフィルタ部を有するデジタル信号処理回路及びその信号処理方法に関する。
デジタル信号を扱うデジタル信号処理回路において音声データを扱い場合、デジタルデータに対してフィルタリング処理を行うフィルタリング回路を用いる。このフィルタリング回路の一例に無限長インパルス応答(Infinite Impulse Response:IIR)フィルタがある。
IIRフィルタでは、フィルタの遮断周波数又は中心周波数付近において微少レベルの発振現象、いわゆるリミットサイクル発振が発生することが知られている。このリミットサイクル発振は、フィルタ回路を限られたビット長で構成するために乗算器の出力ビットの切り捨てや丸めを行うために発生する。リミットサイクル発振が発生すると、無信号状態(一定期間以上信号に変化がない状態)であっても聴覚上認識できるノイズが発生することがある。そこで、このリミットサイクル発振によるノイズ低減技術が特許文献1に提案されている。
ここで、特許文献1に記載されているデジタル信号処理装置100のブロック図を図7に示す。図7に示すように、デジタル信号処理装置100は、ゼロデータ検出部102、デジタルフィルタ部103、アッテネータ部104、2入力NAND回路105を有する。ゼロデータ検出部102は、入力データFの一定時間以上のゼロデータ又は直流信号を検出してゼロ検出フラグHを出力する。デジタルフィルタ部103は、レジスタ131〜134、乗算器135〜138、加算器139を有する。そして、デジタルフィルタ部103は、レジスタ131〜134、乗算器135〜138、加算器139により巡回型フィルタを構成する。また、デジタルフィルタ部103は、ゼロデータ検出部によるゼロ検出フラグHに応答して、少なくとも機関側の加算信号をゼロにする。アッテネータ部104は、ゼロ検出フラグHに応答してデジタルフィルタ部103の出力信号Gに乗算する係数値Iを1.0から0に漸減させる。また、アッテネータ部104は、係数値Iが0になるとゼロアッテネート信号Lを出力する。さらに、アッテネータ部104は、2入力NAND回路105が出力するレジスタクリア信号Kに応じて係数値Iを1.0にセットする。2入力NAND回路105は、ゼロアッテネート信号Lとゼロ検出フラグHが共にアクティブのとき、レジスタクリア信号Kを出力する。
続いて、デジタル信号処理装置100の動作のフローチャートを図8に示す。図8に示すように、デジタル信号処理装置100は、まず、アッテネータ部104の係数値Iを1.0にセットする(ステップS101)。続いて、デジタルデータ入力部からデータの入力を開始する(ステップS102)。そして、ゼロデータ検出部102でゼロデータを判断し、一定時間以上、入力データFが無信号状態であればステップS104に進む(ステップS103)。一方、ステップS103で入力データFの無信号状態が検出されなければ、その後もゼロデータの検出を続ける。ステップS104では、係数値Iを1.0から0に徐々に小さくする(ステップS104)。そして、ステップS105において係数値Iが0になったことが検出されるとデジタルフィルタ部103のレジスタ133、134をクリアする(ステップS106)。その後、係数値Iを1.0にセット(ステップS107)し、ゼロデータ検出及び判定に戻る。
デジタル信号処理装置100では、デジタルフィルタ部103の帰還側に設けられるレジスタ133、134の値をクリアすることでリミットサイクル発振によるノイズを低減している。
特開2002−57554号公報
しかしながら、デジタル信号処理装置100では、無信号状態において、レジスタ133、134の値をクリアする。そのため、入力データが無信号状態から復帰した後に、レジスタ133、134に保持されていたデータが消去されてしまう。これによって、デジタル信号処理装置100では、復帰の前後における出力信号Gの線形性を維持することができない問題がある。
本発明にかかるデジタル信号処理回路の一態様は、デジタルデータに対してフィルタリング処理を行いフィルタリングデータを生成するデジタルフィルタ部と、前記デジタルデータの有無を検出して無信号検出フラグ値を設定する無信号検出部と、前記フィルタリングデータの下位mビット(mは整数)の値を所定の固定値に置き換えた無信号フィルタリングデータと、前記フィルタリングデータとのいずれか一方を前記無信号検出フラグ値に応じて選択して後段回路に出力する量子化器と、を有する。
本発明にかかるデジタル信号処理回路の信号処理方法の一態様は、デジタルデータをフィルタリングして後段回路に出力するデジタル信号処理回路の信号処理方法であって、前記デジタルデータをフィルタリングしてフィルタリングデータを生成し、前記デジタルデータの有無を検出し、前記デジタルデータが無信号状態であれば、前記フィルタリングデータの下位mビット(mは整数)を固定値に置き換えて出力する。
本発明にかかるデジタル信号処理回路及びその信号処理方法では、入力されるデジタルデータが無信号状態となった場合には、フィルタリング処理後に生成されるフィルタリングデータの下位mビットを固定値とする。これにより、リミットサイクル発振が発生した場合であっても、この発振現象に起因する出力データの変動を抑制することができる。
本発明にかかるデジタル信号処理回路及びその信号処理方法によれば、デジタルフィルタ部においてリミットサイクル発振が発生したか否かにかかわらず無信号状態におけるノイズを低減することができる。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかるデジタル信号処理回路1のブロック図を示す。図1に示すようにデジタル信号処理回路1は、デジタルフィルタ部10、無信号検出部20、量子化器30を有している。
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかるデジタル信号処理回路1のブロック図を示す。図1に示すようにデジタル信号処理回路1は、デジタルフィルタ部10、無信号検出部20、量子化器30を有している。
デジタルフィルタ部10はデジタルデータ入力部から入力されるデジタルデータAに対してフィルタリング処理を施し、フィルタリングデータBを出力する。本実施の形態では、デジタルデータAはパラレルデータであるものとする。デジタルフィルタ部10は、レジスタ11〜14、乗算器15〜18、加算器19を有する。レジスタ11、12は直列に接続され、図示ないクロック信号に応じてデジタルデータAを保持する。レジスタ13、14は直列に接続され、図示しないクロック信号に応じてフィルタリングデータBを保持する。つまり、レジスタ11〜14は、遅延回路として動作する。乗算器15〜18は、それぞれレジスタ11〜14の出力を入力とする。そして、乗算器15〜18は、レジスタ11〜14の出力と、予め設定されたフィルタ係数と、を乗算する。加算器19は、乗算器15〜18から出力される乗算結果とデジタルデータAとを加算してフィルタリングデータBとして出力する。本実施の形態におけるデジタルフィルタ部10の回路構成は3D型IIR(Infinite Impulse Response)フィルタと呼ばれる。なお、本実施の形では、フィルタリングデータBはパラレルデータであるものとする。
無信号検出部20は、デジタルデータAの有無を検出して無信号検出フラグ値Cを設定する。より具体的には、無信号検出部20は、デジタルデータAに一定時間以上変化がなければ、無信号と判断し無信号検出フラグ値Cを1とする。そして、無信号検出部20は、再びデジタルデータAが非無信号状態(デジタルデータAが変化する状態)となると無信号検出フラグ値Cを0とする。無信号検出部20の詳細な説明は後述する。
量子化器30は、フィルタリングデータBの下位mビット(mは整数)の値を所定の固定値に置き換えた無信号フィルタリングデータEと、フィルタリングデータBとのいずれか一方を無信号検出フラグ値Cに応じて選択して、後段回路にデジタル出力データDとして出力する。本実施の形態では、量子化器30は、無信号検出フラグ値Cが1であれば無信号フィルタリングデータEをデジタル出力データDとして出力し、無信号検出フラグ値Cが0であればフィルタリングデータBをデジタル出力データDとして出力する。量子化器30の詳細については後述する。
ここで、無信号検出部20の詳細について説明する。無信号検出部20のブロック図を図2に示す。図2に示すように、無信号検出部20は、レジスタ21、22、一致比較回路23、26、AND回路24、カウンタ25、インバータ27を有する。レジスタ21はデジタルデータ入力部からデジタルデータAが入力される。レジスタ22は、レジスタ21の出力を受ける。レジスタ21、22は、図示しないクロック信号に同期してデジタルデータAの値を保持する。つまり、レジスタ21、22は遅延回路として動作する。一致比較回路23は、レジスタ21、22の出力を受けて、これら2つのレジスタに保持されている値が一致していれば1を出力し、不一致であれば0を出力する。AND回路24は、一方の入力端子に一致比較回路23の出力を受け、他方の入力端子にインバータ27が出力する反転フラグ値C1を受ける。そして、AND回路24は2つの入力の論理積演算結果を出力する。カウンタ25は、AND回路24の出力をイネーブル信号ENとして、図示しないクロック信号のクロック数をカウントし、そのカウント値を出力する。また、カウンタ25は、一致比較回路23の出力の反転論理をリセット信号として受ける。一致比較回路26は、カウンタ25から出力されたカウント値と、予め設定されている設定値Nと、を比較して2つの値が一致した場合に無信号検出フラグ値Cを1とする。また、一致比較回路26は、入力される2つの値が不一致である場合は、無信号検出フラグ値Cを0とする。インバータ27は、無信号検出フラグ値Cの反転論理を反転フラグ値C1として出力する。
つまり、無信号検出部20は、レジスタ21、22において現時点におけるデジタルデータAの値と前時点のデジタルデータAの値とを比較し、この比較の結果が一致していることでデジタルデータAの変化の状態を検出する。そして、デジタルデータAが無変化である期間の長さをカウンタ25により検出し、設定値Nにより与えられる所定の期間以上デジタルデータAが無変化である期間が続いた場合にデジタルデータAの無信号状態を検出(例えば、無信号検出フラグ値Cを1とする)する。
続いて、量子化器30の詳細について説明する。量子化器30のブロック図を図3に示す。図3に示すように、量子化器30は、下位ビット固定部31とセレクタ32とを有する。下位ビット固定部31は、デジタルフィルタ部10からフィルタリングデータBを受信し、フィルタリングデータBのうち下位mビットを予め設定された固定値に置き換えて無信号フィルタリングデータEを出力する。ここで、フィルタリングデータBと無信号フィルタリングデータEのデータの概略図を図4に示す。図4に示すように、フィルタリングデータBは、最上位ビットMSB(Most Significant Bit)から最下位ビットLSB(Last Significant Bit)まですべてに0又は1の値(図4ではXで示した)が与えられる。一方、無信号フィルタリングデータEでは下位mビットを固定値(図4に示す例では0)としている。
セレクタ32は、無信号検出フラグ値Cの値に応じて、フィルタリングデータBと無信号フィルタリングデータEのいずれか一方を選択して、選択したデータをデジタル出力データDとして出力する。本実施の形態では、セレクタ32は、無信号検出フラグ値Cが無信号状態を示す場合(例えば、値が1のとき)は無信号フィルタリングデータEを出力し、無信号検出フラグ値Cが非無信号状態を示す場合(例えば、フラグ値が0のとき)はフィルタリングデータBを出力する。
つまり、量子化器30は、デジタルデータAが無信号状態のときに出力すべき無信号フィルタリングデータEを常に生成し、無信号検出フラグ値Cが無信号状態となったときにのみ無信号フィルタリングデータEを出力する。
次に、本実施の形態にかかるデジタル信号処理回路1の動作を図5に示すフローチャートを参照しながら説明する。図5に示すように、デジタル信号処理回路1は、処理が開始された時点において、デジタル出力データDをフィルタリングデータBとする(ステップS1)。続いて、デジタルデータAの入力を開始する(ステップS2)。そして、無信号検出部20において、設定値Nに基づき設定される一定時間以上の間デジタルデータAが一定の値を維持するか否かを判断する(ステップS3)。このステップS3において、一定時間以上デジタルデータAの値が変化しなければ、無信号状態が検出されるまでデジタルフィルタ部10及び量子化器30による信号処理を継続する(ステップS3のNoの枝)。一方、ステップS3において一定時間以上デジタルデータAが変化しない無信号状態が検出された場合(ステップS3のYesの枝)、量子化器30は無信号検出フラグ値Cに基づきデジタル出力データDを無信号フィルタリングデータEとする(ステップS4)。
続いて、無信号検出部20は一定時間以上デジタルデータAが一定値を保つか否かを判断し、デジタルデータAの信号状態を監視する(ステップS5)。ステップS5においてデジタルデータAの次の変化が検出されるまでの間、無信号フィルタリングデータEをデジタル出力データDとする状態が維持される(ステップS5のNoの枝)。一方、ステップS5において、デジタルデータAの変化が検出された場合(ステップS5のYesの枝)、無信号検出フラグ値Cは0に戻されるため、量子化器30はデジタル出力データDとしてフィルタリングデータBを出力する(ステップS6)。その後、デジタル信号処理回路1は、処理はステップS3に戻し、次の無信号状態の検出を待つ。なお、デジタル信号処理回路1では、デジタルデータAが無信号状態のときにのみフィルタリングデータBの下位mビットの置き換えを行うため、非無信号状態のときの音質劣化は生じない。
上記説明より、本実施の形態にかかるデジタル信号処理回路1は、デジタルデータAが無信号状態となった場合に、フィルタリング処理後に生成されるフィルタリングデータBの下位mビットを固定値に置き換えた無信号フィルタリングデータEを出力する。デジタルフィルタ部10においてリミットサイクル発振が発生した場合、フィルタリングデータBの下位ビット側の値が変動し、この変動がノイズとなる。しかし、本実施の形態にかかるデジタル信号処理回路1では、無信号時にはフィルタリングデータBの下位mビットを固定した無信号フィルタリングデータEを出力するため、デジタル出力データDにリミットサイクル発振の影響が現れない。従って、本実施の形態にかかるデジタル信号処理回路1は、無信号時のノイズ特性(例えば、デジタル出力データDのS/N特性)が向上する。
さらに、本実施の形態にかかるデジタル信号処理回路1は、フィルタリング処理後のフィルタリングデータBの下位mビットを固定して無信号フィルタリングデータEを生成するため、無信号時においてデジタルフィルタ部10のレジスタ11〜14に保持された値は維持される。従って、本実施の形態にかかるデジタル信号処理回路1は、無信号状態から非無信号状態に復帰する場合においてもデジタルフィルタ部10のレジスタ11〜14に保持された値の連続性が保たれる。つまり。本実施の形態にかかるデジタル信号処理回路1では、デジタルデータAが無信号状態となる前後でデータの線形性が保たれる。
また、特許文献1に記載のデジタル信号処理装置100では、アッテネータ部104において段階的に係数値を切り替えるために、アッテネータ部104において複数の係数値を設定しなければならない。そのため、アッテネータ部104の構造が複雑になる問題があった。これに対して、本実施の形態にかかるデジタル信号処理回路1では、量子化器30は複数の係数値を設定することなく、単に、下位mビットの置き換えに用いる値のみを保持してればよい。そのため、本実施の形態にかかるデジタル信号処理回路1では、デジタル信号処理装置100のアッテネータ部104に対応する量子化器30の構造をアッテネータ部104よりも簡単にすることができる。従って、デジタル信号処理回路1は、デジタル信号処理装置100よりも回路規模を小さくすることができる。
実施の形態2
実施の形態2にかかるデジタル信号処理回路2のブロック図を図6に示す。図6に示す世に、デジタル信号処理回路2は、実施の形態1にかかるデジタル信号処理回路1の無信号検出部20の構成を変更したものである。デジタル信号処理回路1では、図2に示したように、無信号検出部20が独立してレジスタ21、22を有していた。これに対して、デジタル信号処理回路2の無信号検出部40は、デジタルフィルタ部10のレジスタ11、12の出力を参照してデジタルデータAの無信号状態を検出する。つまり、デジタル信号処理回路2では、レジスタ11、12をデジタルフィルタ部10と無信号検出部40とで共用する。
実施の形態2にかかるデジタル信号処理回路2のブロック図を図6に示す。図6に示す世に、デジタル信号処理回路2は、実施の形態1にかかるデジタル信号処理回路1の無信号検出部20の構成を変更したものである。デジタル信号処理回路1では、図2に示したように、無信号検出部20が独立してレジスタ21、22を有していた。これに対して、デジタル信号処理回路2の無信号検出部40は、デジタルフィルタ部10のレジスタ11、12の出力を参照してデジタルデータAの無信号状態を検出する。つまり、デジタル信号処理回路2では、レジスタ11、12をデジタルフィルタ部10と無信号検出部40とで共用する。
これにより、デジタル信号処理回路2では、レジスタの数をデジタル信号処理回路1よりも減らすことができる。つまり、デジタル信号処理回路2は、デジタル信号処理回路1よりも回路規模を小さくすることができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、デジタルフィルタ部10の構成は、実施の形態において説明した形態に限られず、デジタル信号処理回路の仕様に応じて変更することが可能である。
1、2 デジタル信号処理回路
10 デジタルフィルタ部
11〜14 レジスタ
15〜18 乗算器
19 加算器
20、40 無信号検出部
21、22 レジスタ
23、26 一致比較回路
24 AND回路
25 カウンタ
26 一致比較回路
27 インバータ
30 量子化器
31 下位ビット固定部
32 セレクタ
A デジタルデータ
B フィルタリングデータ
C 無信号検出フラグ値
C1 反転フラグ値
D デジタル出力データ
E 無信号フィルタリングデータ
EN イネーブル信号
N 設定値
10 デジタルフィルタ部
11〜14 レジスタ
15〜18 乗算器
19 加算器
20、40 無信号検出部
21、22 レジスタ
23、26 一致比較回路
24 AND回路
25 カウンタ
26 一致比較回路
27 インバータ
30 量子化器
31 下位ビット固定部
32 セレクタ
A デジタルデータ
B フィルタリングデータ
C 無信号検出フラグ値
C1 反転フラグ値
D デジタル出力データ
E 無信号フィルタリングデータ
EN イネーブル信号
N 設定値
Claims (8)
- デジタルデータに対してフィルタリング処理を行いフィルタリングデータを生成するデジタルフィルタ部と、
前記デジタルデータの有無を検出して無信号検出フラグ値を設定する無信号検出部と、
前記フィルタリングデータの下位mビット(mは整数)の値を所定の固定値に置き換えた無信号フィルタリングデータと、前記フィルタリングデータとのいずれか一方を前記無信号検出フラグ値に応じて選択して後段回路に出力する量子化器と、
を有するデジタル信号処理回路。 - 前記デジタルフィルタ部は、無限長インパルス応答フィルタである請求項1に記載のデジタル信号処理回路。
- 前記量子化器は、前記無信号検出フラグ値が前記デジタルデータの無信号状態を示す場合に前記無信号フィルタリングデータを前記後段回路に出力する請求項1又は2に記載のデジタル信号処理回路。
- 前記量子化器は、前記フィルタリングデータの下位mビットを固定値に置き換えた無信号フィルタリングデータを生成する下位ビット固定部と、前記無信号検出フラグ値に基づき前記フィルタリングデータと前記無信号フィルタリングデータとのいずれか一方を選択して出力するセレクタとを有する請求項1乃至3のいずれか1項に記載のデジタル信号処理回路。
- 前記無信号検出部は、前記デジタルデータに所定の期間の間変化がない場合に前記デジタルデータが無信号であるとして前記無信号検出フラグ値を無信号状態とする請求項1乃至4のいずれか1項に記載のデジタル信号処理回路。
- 前記無信号検出部は、前記デジタルフィルタ部に内蔵される少なくとも2つの遅延回路の出力信号に基づき前記デジタルデータの有無を検出する請求項1乃至5のいずれか1項に記載のデジタル信号処理回路。
- デジタルデータをフィルタリングして後段回路に出力するデジタル信号処理回路の信号処理方法であって、
前記デジタルデータをフィルタリングしてフィルタリングデータを生成し、
前記デジタルデータの有無を検出し、
前記デジタルデータが無信号状態であれば、前記フィルタリングデータの下位mビット(mは整数)を固定値に置き換えて出力するデジタル信号処理回路の信号処理方法。 - 前記下位mビットは、前記デジタルデータが無信号状態のときに生じるリミットサイクル発振により変動が生じるビット数である請求項7に記載のデジタル信号処理回路の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307137A JP2010135879A (ja) | 2008-12-02 | 2008-12-02 | デジタル信号処理回路及びその信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307137A JP2010135879A (ja) | 2008-12-02 | 2008-12-02 | デジタル信号処理回路及びその信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135879A true JP2010135879A (ja) | 2010-06-17 |
Family
ID=42346753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008307137A Pending JP2010135879A (ja) | 2008-12-02 | 2008-12-02 | デジタル信号処理回路及びその信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135879A (ja) |
-
2008
- 2008-12-02 JP JP2008307137A patent/JP2010135879A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5894428A (en) | Recursive digital filter | |
JP2005236713A (ja) | ハウリング検出方法及び装置、並びにこれを備えた音響装置 | |
KR101110168B1 (ko) | 필터 장치 | |
JP2006332945A (ja) | 半導体集積回路 | |
JP2000252795A (ja) | 移動平均フィルタ | |
JP2010135879A (ja) | デジタル信号処理回路及びその信号処理方法 | |
JP3833884B2 (ja) | ディジタルフィルタ | |
US8645442B2 (en) | Method and apparatus for a finite impulse response filter | |
US8380772B2 (en) | Multi-rate filter bank | |
JP4362407B2 (ja) | デジタルノイズフィルタ | |
JP4838206B2 (ja) | フィルタ回路および方法 | |
JP6311601B2 (ja) | 多段フィルタ処理装置及び方法 | |
JP4038634B2 (ja) | Fod回路 | |
JP5829829B2 (ja) | フィルタ回路およびフィルタ回路を含む集積回路 | |
US20220139416A1 (en) | Digital audio processing device, digital audio processing method, and digital audio processing program | |
JP3230270B2 (ja) | 信号処理装置 | |
JP2007267204A (ja) | フィルタ装置 | |
JPS60261210A (ja) | デイジタルフイルタ回路 | |
JP6289041B2 (ja) | イコライザ | |
JP2004128858A (ja) | Firデジタルフィルタ | |
KR20150103157A (ko) | 노이즈 판정 장치 | |
JPH06196966A (ja) | 移動平均フィルタ | |
JP2002118444A (ja) | デジタルフィルタ回路 | |
WO2006100967A1 (ja) | デジタルフィルタ | |
JP2007251659A (ja) | 信号切替装置及び信号判定装置 |