JP2010135879A - デジタル信号処理回路及びその信号処理方法 - Google Patents

Abstract

【課題】従来のデジタル信号処理回路では、無信号状態の前後においてデータの線形性を保つことができない問題があった。
【解決手段】本発明にかかるデジタル信号処理回路の一態様は、デジタルデータＡに対してフィルタリング処理を行いフィルタリングデータＢを生成するデジタルフィルタ部１０と、デジタルデータＡの有無を検出して無信号検出フラグ値Ｃを設定する無信号検出部２０と、フィルタリングデータＢの下位ｍビット（ｍは整数）の値を所定の固定値に置き換えた無信号フィルタリングデータと、フィルタリングデータＢとのいずれか一方を無信号検出フラグ値Ｃに応じて選択して後段回路に出力する量子化器３０と、を有する。
【選択図】図１

Description

本発明はデジタル信号処理回路及びその信号処理方法に関し、特にデジタルデータに対してフィルタリングを行うデジタルフィルタ部を有するデジタル信号処理回路及びその信号処理方法に関する。

デジタル信号を扱うデジタル信号処理回路において音声データを扱い場合、デジタルデータに対してフィルタリング処理を行うフィルタリング回路を用いる。このフィルタリング回路の一例に無限長インパルス応答（Infinite Impulse Response：ＩＩＲ）フィルタがある。

ＩＩＲフィルタでは、フィルタの遮断周波数又は中心周波数付近において微少レベルの発振現象、いわゆるリミットサイクル発振が発生することが知られている。このリミットサイクル発振は、フィルタ回路を限られたビット長で構成するために乗算器の出力ビットの切り捨てや丸めを行うために発生する。リミットサイクル発振が発生すると、無信号状態（一定期間以上信号に変化がない状態）であっても聴覚上認識できるノイズが発生することがある。そこで、このリミットサイクル発振によるノイズ低減技術が特許文献１に提案されている。

ここで、特許文献１に記載されているデジタル信号処理装置１００のブロック図を図７に示す。図７に示すように、デジタル信号処理装置１００は、ゼロデータ検出部１０２、デジタルフィルタ部１０３、アッテネータ部１０４、２入力ＮＡＮＤ回路１０５を有する。ゼロデータ検出部１０２は、入力データＦの一定時間以上のゼロデータ又は直流信号を検出してゼロ検出フラグＨを出力する。デジタルフィルタ部１０３は、レジスタ１３１〜１３４、乗算器１３５〜１３８、加算器１３９を有する。そして、デジタルフィルタ部１０３は、レジスタ１３１〜１３４、乗算器１３５〜１３８、加算器１３９により巡回型フィルタを構成する。また、デジタルフィルタ部１０３は、ゼロデータ検出部によるゼロ検出フラグＨに応答して、少なくとも機関側の加算信号をゼロにする。アッテネータ部１０４は、ゼロ検出フラグＨに応答してデジタルフィルタ部１０３の出力信号Ｇに乗算する係数値Ｉを１．０から０に漸減させる。また、アッテネータ部１０４は、係数値Ｉが０になるとゼロアッテネート信号Ｌを出力する。さらに、アッテネータ部１０４は、２入力ＮＡＮＤ回路１０５が出力するレジスタクリア信号Ｋに応じて係数値Ｉを１．０にセットする。２入力ＮＡＮＤ回路１０５は、ゼロアッテネート信号Ｌとゼロ検出フラグＨが共にアクティブのとき、レジスタクリア信号Ｋを出力する。

続いて、デジタル信号処理装置１００の動作のフローチャートを図８に示す。図８に示すように、デジタル信号処理装置１００は、まず、アッテネータ部１０４の係数値Ｉを１．０にセットする（ステップＳ１０１）。続いて、デジタルデータ入力部からデータの入力を開始する（ステップＳ１０２）。そして、ゼロデータ検出部１０２でゼロデータを判断し、一定時間以上、入力データＦが無信号状態であればステップＳ１０４に進む（ステップＳ１０３）。一方、ステップＳ１０３で入力データＦの無信号状態が検出されなければ、その後もゼロデータの検出を続ける。ステップＳ１０４では、係数値Ｉを１．０から０に徐々に小さくする（ステップＳ１０４）。そして、ステップＳ１０５において係数値Ｉが０になったことが検出されるとデジタルフィルタ部１０３のレジスタ１３３、１３４をクリアする（ステップＳ１０６）。その後、係数値Ｉを１．０にセット（ステップＳ１０７）し、ゼロデータ検出及び判定に戻る。

デジタル信号処理装置１００では、デジタルフィルタ部１０３の帰還側に設けられるレジスタ１３３、１３４の値をクリアすることでリミットサイクル発振によるノイズを低減している。
特開２００２−５７５５４号公報

しかしながら、デジタル信号処理装置１００では、無信号状態において、レジスタ１３３、１３４の値をクリアする。そのため、入力データが無信号状態から復帰した後に、レジスタ１３３、１３４に保持されていたデータが消去されてしまう。これによって、デジタル信号処理装置１００では、復帰の前後における出力信号Ｇの線形性を維持することができない問題がある。

本発明にかかるデジタル信号処理回路の一態様は、デジタルデータに対してフィルタリング処理を行いフィルタリングデータを生成するデジタルフィルタ部と、前記デジタルデータの有無を検出して無信号検出フラグ値を設定する無信号検出部と、前記フィルタリングデータの下位ｍビット（ｍは整数）の値を所定の固定値に置き換えた無信号フィルタリングデータと、前記フィルタリングデータとのいずれか一方を前記無信号検出フラグ値に応じて選択して後段回路に出力する量子化器と、を有する。

本発明にかかるデジタル信号処理回路の信号処理方法の一態様は、デジタルデータをフィルタリングして後段回路に出力するデジタル信号処理回路の信号処理方法であって、前記デジタルデータをフィルタリングしてフィルタリングデータを生成し、前記デジタルデータの有無を検出し、前記デジタルデータが無信号状態であれば、前記フィルタリングデータの下位ｍビット（ｍは整数）を固定値に置き換えて出力する。

本発明にかかるデジタル信号処理回路及びその信号処理方法では、入力されるデジタルデータが無信号状態となった場合には、フィルタリング処理後に生成されるフィルタリングデータの下位ｍビットを固定値とする。これにより、リミットサイクル発振が発生した場合であっても、この発振現象に起因する出力データの変動を抑制することができる。

本発明にかかるデジタル信号処理回路及びその信号処理方法によれば、デジタルフィルタ部においてリミットサイクル発振が発生したか否かにかかわらず無信号状態におけるノイズを低減することができる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかるデジタル信号処理回路１のブロック図を示す。図１に示すようにデジタル信号処理回路１は、デジタルフィルタ部１０、無信号検出部２０、量子化器３０を有している。

デジタルフィルタ部１０はデジタルデータ入力部から入力されるデジタルデータＡに対してフィルタリング処理を施し、フィルタリングデータＢを出力する。本実施の形態では、デジタルデータＡはパラレルデータであるものとする。デジタルフィルタ部１０は、レジスタ１１〜１４、乗算器１５〜１８、加算器１９を有する。レジスタ１１、１２は直列に接続され、図示ないクロック信号に応じてデジタルデータＡを保持する。レジスタ１３、１４は直列に接続され、図示しないクロック信号に応じてフィルタリングデータＢを保持する。つまり、レジスタ１１〜１４は、遅延回路として動作する。乗算器１５〜１８は、それぞれレジスタ１１〜１４の出力を入力とする。そして、乗算器１５〜１８は、レジスタ１１〜１４の出力と、予め設定されたフィルタ係数と、を乗算する。加算器１９は、乗算器１５〜１８から出力される乗算結果とデジタルデータＡとを加算してフィルタリングデータＢとして出力する。本実施の形態におけるデジタルフィルタ部１０の回路構成は３Ｄ型ＩＩＲ（Infinite Impulse Response）フィルタと呼ばれる。なお、本実施の形では、フィルタリングデータＢはパラレルデータであるものとする。

無信号検出部２０は、デジタルデータＡの有無を検出して無信号検出フラグ値Ｃを設定する。より具体的には、無信号検出部２０は、デジタルデータＡに一定時間以上変化がなければ、無信号と判断し無信号検出フラグ値Ｃを１とする。そして、無信号検出部２０は、再びデジタルデータＡが非無信号状態（デジタルデータＡが変化する状態）となると無信号検出フラグ値Ｃを０とする。無信号検出部２０の詳細な説明は後述する。

量子化器３０は、フィルタリングデータＢの下位ｍビット（ｍは整数）の値を所定の固定値に置き換えた無信号フィルタリングデータＥと、フィルタリングデータＢとのいずれか一方を無信号検出フラグ値Ｃに応じて選択して、後段回路にデジタル出力データＤとして出力する。本実施の形態では、量子化器３０は、無信号検出フラグ値Ｃが１であれば無信号フィルタリングデータＥをデジタル出力データＤとして出力し、無信号検出フラグ値Ｃが０であればフィルタリングデータＢをデジタル出力データＤとして出力する。量子化器３０の詳細については後述する。

ここで、無信号検出部２０の詳細について説明する。無信号検出部２０のブロック図を図２に示す。図２に示すように、無信号検出部２０は、レジスタ２１、２２、一致比較回路２３、２６、ＡＮＤ回路２４、カウンタ２５、インバータ２７を有する。レジスタ２１はデジタルデータ入力部からデジタルデータＡが入力される。レジスタ２２は、レジスタ２１の出力を受ける。レジスタ２１、２２は、図示しないクロック信号に同期してデジタルデータＡの値を保持する。つまり、レジスタ２１、２２は遅延回路として動作する。一致比較回路２３は、レジスタ２１、２２の出力を受けて、これら２つのレジスタに保持されている値が一致していれば１を出力し、不一致であれば０を出力する。ＡＮＤ回路２４は、一方の入力端子に一致比較回路２３の出力を受け、他方の入力端子にインバータ２７が出力する反転フラグ値Ｃ１を受ける。そして、ＡＮＤ回路２４は２つの入力の論理積演算結果を出力する。カウンタ２５は、ＡＮＤ回路２４の出力をイネーブル信号ＥＮとして、図示しないクロック信号のクロック数をカウントし、そのカウント値を出力する。また、カウンタ２５は、一致比較回路２３の出力の反転論理をリセット信号として受ける。一致比較回路２６は、カウンタ２５から出力されたカウント値と、予め設定されている設定値Ｎと、を比較して２つの値が一致した場合に無信号検出フラグ値Ｃを１とする。また、一致比較回路２６は、入力される２つの値が不一致である場合は、無信号検出フラグ値Ｃを０とする。インバータ２７は、無信号検出フラグ値Ｃの反転論理を反転フラグ値Ｃ１として出力する。

つまり、無信号検出部２０は、レジスタ２１、２２において現時点におけるデジタルデータＡの値と前時点のデジタルデータＡの値とを比較し、この比較の結果が一致していることでデジタルデータＡの変化の状態を検出する。そして、デジタルデータＡが無変化である期間の長さをカウンタ２５により検出し、設定値Ｎにより与えられる所定の期間以上デジタルデータＡが無変化である期間が続いた場合にデジタルデータＡの無信号状態を検出（例えば、無信号検出フラグ値Ｃを１とする）する。

続いて、量子化器３０の詳細について説明する。量子化器３０のブロック図を図３に示す。図３に示すように、量子化器３０は、下位ビット固定部３１とセレクタ３２とを有する。下位ビット固定部３１は、デジタルフィルタ部１０からフィルタリングデータＢを受信し、フィルタリングデータＢのうち下位ｍビットを予め設定された固定値に置き換えて無信号フィルタリングデータＥを出力する。ここで、フィルタリングデータＢと無信号フィルタリングデータＥのデータの概略図を図４に示す。図４に示すように、フィルタリングデータＢは、最上位ビットＭＳＢ（Most Significant Bit）から最下位ビットＬＳＢ（Last Significant Bit）まですべてに０又は１の値（図４ではＸで示した）が与えられる。一方、無信号フィルタリングデータＥでは下位ｍビットを固定値（図４に示す例では０）としている。

セレクタ３２は、無信号検出フラグ値Ｃの値に応じて、フィルタリングデータＢと無信号フィルタリングデータＥのいずれか一方を選択して、選択したデータをデジタル出力データＤとして出力する。本実施の形態では、セレクタ３２は、無信号検出フラグ値Ｃが無信号状態を示す場合（例えば、値が１のとき）は無信号フィルタリングデータＥを出力し、無信号検出フラグ値Ｃが非無信号状態を示す場合（例えば、フラグ値が０のとき）はフィルタリングデータＢを出力する。

つまり、量子化器３０は、デジタルデータＡが無信号状態のときに出力すべき無信号フィルタリングデータＥを常に生成し、無信号検出フラグ値Ｃが無信号状態となったときにのみ無信号フィルタリングデータＥを出力する。

次に、本実施の形態にかかるデジタル信号処理回路１の動作を図５に示すフローチャートを参照しながら説明する。図５に示すように、デジタル信号処理回路１は、処理が開始された時点において、デジタル出力データＤをフィルタリングデータＢとする（ステップＳ１）。続いて、デジタルデータＡの入力を開始する（ステップＳ２）。そして、無信号検出部２０において、設定値Ｎに基づき設定される一定時間以上の間デジタルデータＡが一定の値を維持するか否かを判断する（ステップＳ３）。このステップＳ３において、一定時間以上デジタルデータＡの値が変化しなければ、無信号状態が検出されるまでデジタルフィルタ部１０及び量子化器３０による信号処理を継続する（ステップＳ３のＮｏの枝）。一方、ステップＳ３において一定時間以上デジタルデータＡが変化しない無信号状態が検出された場合（ステップＳ３のＹｅｓの枝）、量子化器３０は無信号検出フラグ値Ｃに基づきデジタル出力データＤを無信号フィルタリングデータＥとする（ステップＳ４）。

続いて、無信号検出部２０は一定時間以上デジタルデータＡが一定値を保つか否かを判断し、デジタルデータＡの信号状態を監視する（ステップＳ５）。ステップＳ５においてデジタルデータＡの次の変化が検出されるまでの間、無信号フィルタリングデータＥをデジタル出力データＤとする状態が維持される（ステップＳ５のＮｏの枝）。一方、ステップＳ５において、デジタルデータＡの変化が検出された場合（ステップＳ５のＹｅｓの枝）、無信号検出フラグ値Ｃは０に戻されるため、量子化器３０はデジタル出力データＤとしてフィルタリングデータＢを出力する（ステップＳ６）。その後、デジタル信号処理回路１は、処理はステップＳ３に戻し、次の無信号状態の検出を待つ。なお、デジタル信号処理回路１では、デジタルデータＡが無信号状態のときにのみフィルタリングデータＢの下位ｍビットの置き換えを行うため、非無信号状態のときの音質劣化は生じない。

上記説明より、本実施の形態にかかるデジタル信号処理回路１は、デジタルデータＡが無信号状態となった場合に、フィルタリング処理後に生成されるフィルタリングデータＢの下位ｍビットを固定値に置き換えた無信号フィルタリングデータＥを出力する。デジタルフィルタ部１０においてリミットサイクル発振が発生した場合、フィルタリングデータＢの下位ビット側の値が変動し、この変動がノイズとなる。しかし、本実施の形態にかかるデジタル信号処理回路１では、無信号時にはフィルタリングデータＢの下位ｍビットを固定した無信号フィルタリングデータＥを出力するため、デジタル出力データＤにリミットサイクル発振の影響が現れない。従って、本実施の形態にかかるデジタル信号処理回路１は、無信号時のノイズ特性（例えば、デジタル出力データＤのＳ／Ｎ特性）が向上する。

さらに、本実施の形態にかかるデジタル信号処理回路１は、フィルタリング処理後のフィルタリングデータＢの下位ｍビットを固定して無信号フィルタリングデータＥを生成するため、無信号時においてデジタルフィルタ部１０のレジスタ１１〜１４に保持された値は維持される。従って、本実施の形態にかかるデジタル信号処理回路１は、無信号状態から非無信号状態に復帰する場合においてもデジタルフィルタ部１０のレジスタ１１〜１４に保持された値の連続性が保たれる。つまり。本実施の形態にかかるデジタル信号処理回路１では、デジタルデータＡが無信号状態となる前後でデータの線形性が保たれる。

また、特許文献１に記載のデジタル信号処理装置１００では、アッテネータ部１０４において段階的に係数値を切り替えるために、アッテネータ部１０４において複数の係数値を設定しなければならない。そのため、アッテネータ部１０４の構造が複雑になる問題があった。これに対して、本実施の形態にかかるデジタル信号処理回路１では、量子化器３０は複数の係数値を設定することなく、単に、下位ｍビットの置き換えに用いる値のみを保持してればよい。そのため、本実施の形態にかかるデジタル信号処理回路１では、デジタル信号処理装置１００のアッテネータ部１０４に対応する量子化器３０の構造をアッテネータ部１０４よりも簡単にすることができる。従って、デジタル信号処理回路１は、デジタル信号処理装置１００よりも回路規模を小さくすることができる。

実施の形態２
実施の形態２にかかるデジタル信号処理回路２のブロック図を図６に示す。図６に示す世に、デジタル信号処理回路２は、実施の形態１にかかるデジタル信号処理回路１の無信号検出部２０の構成を変更したものである。デジタル信号処理回路１では、図２に示したように、無信号検出部２０が独立してレジスタ２１、２２を有していた。これに対して、デジタル信号処理回路２の無信号検出部４０は、デジタルフィルタ部１０のレジスタ１１、１２の出力を参照してデジタルデータＡの無信号状態を検出する。つまり、デジタル信号処理回路２では、レジスタ１１、１２をデジタルフィルタ部１０と無信号検出部４０とで共用する。

これにより、デジタル信号処理回路２では、レジスタの数をデジタル信号処理回路１よりも減らすことができる。つまり、デジタル信号処理回路２は、デジタル信号処理回路１よりも回路規模を小さくすることができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、デジタルフィルタ部１０の構成は、実施の形態において説明した形態に限られず、デジタル信号処理回路の仕様に応じて変更することが可能である。

実施の形態１にかかるデジタル信号処理回路のブロック図である。 実施の形態１にかかる無信号検出部のブロック図である。 実施の形態１にかかる量子化器のブロック図である。 実施の形態１にかかる量子化器のブロック図である。 実施の形態１にかかるデジタル信号処理回路におけるフィルタリングデータの概略と無信号フィルタリングデータの概略とを示す図である。 実施の形態２にかかるデジタル信号処理回路のブロック図である。 特許文献１に記載のデジタル信号処理装置のブロック図である。 特許文献１に記載のデジタル信号処理装置の動作を示すフローチャートである。

符号の説明

１、２ デジタル信号処理回路
１０ デジタルフィルタ部
１１〜１４ レジスタ
１５〜１８ 乗算器
１９ 加算器
２０、４０ 無信号検出部
２１、２２ レジスタ
２３、２６ 一致比較回路
２４ ＡＮＤ回路
２５ カウンタ
２６ 一致比較回路
２７ インバータ
３０ 量子化器
３１ 下位ビット固定部
３２ セレクタ
Ａ デジタルデータ
Ｂ フィルタリングデータ
Ｃ 無信号検出フラグ値
Ｃ１ 反転フラグ値
Ｄ デジタル出力データ
Ｅ 無信号フィルタリングデータ
ＥＮ イネーブル信号
Ｎ 設定値

Claims (8)

1. デジタルデータに対してフィルタリング処理を行いフィルタリングデータを生成するデジタルフィルタ部と、
   前記デジタルデータの有無を検出して無信号検出フラグ値を設定する無信号検出部と、
   前記フィルタリングデータの下位ｍビット（ｍは整数）の値を所定の固定値に置き換えた無信号フィルタリングデータと、前記フィルタリングデータとのいずれか一方を前記無信号検出フラグ値に応じて選択して後段回路に出力する量子化器と、
   を有するデジタル信号処理回路。
2. 前記デジタルフィルタ部は、無限長インパルス応答フィルタである請求項１に記載のデジタル信号処理回路。
3. 前記量子化器は、前記無信号検出フラグ値が前記デジタルデータの無信号状態を示す場合に前記無信号フィルタリングデータを前記後段回路に出力する請求項１又は２に記載のデジタル信号処理回路。
4. 前記量子化器は、前記フィルタリングデータの下位ｍビットを固定値に置き換えた無信号フィルタリングデータを生成する下位ビット固定部と、前記無信号検出フラグ値に基づき前記フィルタリングデータと前記無信号フィルタリングデータとのいずれか一方を選択して出力するセレクタとを有する請求項１乃至３のいずれか１項に記載のデジタル信号処理回路。
5. 前記無信号検出部は、前記デジタルデータに所定の期間の間変化がない場合に前記デジタルデータが無信号であるとして前記無信号検出フラグ値を無信号状態とする請求項１乃至４のいずれか１項に記載のデジタル信号処理回路。
6. 前記無信号検出部は、前記デジタルフィルタ部に内蔵される少なくとも２つの遅延回路の出力信号に基づき前記デジタルデータの有無を検出する請求項１乃至５のいずれか１項に記載のデジタル信号処理回路。
7. デジタルデータをフィルタリングして後段回路に出力するデジタル信号処理回路の信号処理方法であって、
   前記デジタルデータをフィルタリングしてフィルタリングデータを生成し、
   前記デジタルデータの有無を検出し、
   前記デジタルデータが無信号状態であれば、前記フィルタリングデータの下位ｍビット（ｍは整数）を固定値に置き換えて出力するデジタル信号処理回路の信号処理方法。
8. 前記下位ｍビットは、前記デジタルデータが無信号状態のときに生じるリミットサイクル発振により変動が生じるビット数である請求項７に記載のデジタル信号処理回路の信号処理方法。

Images