JP2010130710A

JP2010130710A - コントロールセンタ

Info

Publication number: JP2010130710A
Application number: JP2008299127A
Authority: JP
Inventors: Yoichi Nakamura; 洋一中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-11-25
Filing date: 2008-11-25
Publication date: 2010-06-10

Abstract

【課題】
ＣＰＵの単一故障でコントロールセンタの当該ユニットの給電負荷の制御・保護が不能になる可能性を低減することを目的とする。
【解決手段】
コントロールセンタは、制御を分担する制御ＣＰＵと、制御ＣＰＵの異常を診断する制御ＣＰＵ自己診断手段と、電気保護を分担する保護ＣＰＵと、保護ＣＰＵの異常を診断する保護ＣＰＵ自己診断手段と、制御ＣＰＵおよび保護ＣＰＵのデータ並びに制御ＣＰＵ自己診断手段および保護ＣＰＵ自己診断手段のデータを蓄積する第１の共有メモリとを備え、制御ＣＰＵが故障した場合には、保護ＣＰＵが第１の共通メモリから必要な情報を取り込んで故障した制御ＣＰＵの機能を分担することを特徴とする。
【選択図】図１

Description

本発明は、本発明は、変流器や零相変流器の検出電流により漏電、欠相・不平衡に対する電気保護処理や電磁接触器の開閉動作を行うマルチリレーおよびマルチリレーが設置されたユニットを集合的に組み込んだコントロールセンタに関する。

原子力発電所にはポンプや弁開閉装置等を操作するために約２０００もの低圧モータが使用されている。

これら多数の低圧モータへの給電は、コントロールセンタと呼ばれる開閉制御装置において集中的に行なわれる。

ここで、コントロールセンタとは、図３にその外観を示すが、低圧電路に接続される低圧モータなどの開閉保護を目的とし、主回路開閉器、保護装置、監視器具などを単位回路ごとにまとめた単位装置（以下ユニットと称す）1ａ〜1ｇ、２ａ〜２ｇを、閉鎖した外箱1、２に集合的に組み込んだ装置をいい、主回路開閉器、保護装置、監視器具とは、それぞれ配線用遮断器と電磁接触器、熱動継電器、表示灯などをいう。

また、コントロールセンタの外部に設備される装置には、コントロールセンタの二次側に接続される上記低圧モータなど以外に、コントロールセンタのユニットの電磁接触器に対して運転指令や停止指令を与える制御盤がある。

この制御盤は、一般的に、コントロールセンタがプラント内に分散して配置されている低圧モータへの給電を目的として、分散して設置されたり、いくつかの電気室に設置されるのに対し、設備全般を監視する中央制御室と称するエリアに設置されることなる。

よって、コントロールセンタに対して、中央制御室に設置される制御盤は距離的に離れていることになる。

最近のコントロールセンタのユニットにおいては、個々のモータ毎にマルチリレーと呼ばれる負荷制御装置が取り付けられている。

このマルチリレーは、２台のＣＰＵをもってコントロールセンタを構成するユニットごとに設置され、当該マルチリレーは主回路から操作変圧器を介して制御電源を受け、変流器や零相変流器の検出電流により漏電、欠相・不平衡に対する電気保護処理行うＣＰＵと、電気保護が動作したことを外部（例えば、中央制御室に設置の警報表示盤）に送信し、前述の中央制御室の制御盤からの運転指令信号や停止指令信号を受け、ユニットの主回路に接続されている電磁接触器の開閉動作を行うＣＰＵとを備えている。すなわち、ＣＰＵを電気保護用と制御用に分けて設けている（例えば、特許文献１参照）。
特開2001-350501公報

上述したマルチリレーにおいては、プラントの安全を司る安全系負荷に給電するコントロールセンタのユニットを有する原子力発電所に採用するに当たり、２台のＣＰＵを制御用と電気保護用に分けるだけでは、当該の１台のＣＰＵの故障にて、安全系に係る低圧モータの制御または保護が不能になるおそれがある。

本発明は、これらの課題を解決するために、ＣＰＵの単一故障でコントロールセンタの当該ユニットの給電負荷の制御・保護が不能になる可能性を低減することを目的とする。

本発明に係るコントロールセンタは、制御を分担する制御ＣＰＵと、制御ＣＰＵの異常を診断する制御ＣＰＵ自己診断手段と、電気保護を分担する保護ＣＰＵと、保護ＣＰＵの異常を診断する保護ＣＰＵ自己診断手段と、制御ＣＰＵおよび保護ＣＰＵのデータ並びに制御ＣＰＵ自己診断手段および保護ＣＰＵ自己診断手段のデータを蓄積する第１の共有メモリとを備え、制御ＣＰＵが故障した場合には、保護ＣＰＵが第１の共通メモリから必要な情報を取り込んで故障した制御ＣＰＵの機能を分担することを特徴とするものである。

また、本発明に係るコントロールセンタは、制御を分担する制御ＣＰＵと、制御ＣＰＵの異常を診断する制御ＣＰＵ自己診断手段と、電気保護を分担する保護ＣＰＵと、保護ＣＰＵの異常を診断する保護ＣＰＵ自己診断手段と、制御ＣＰＵおよび保護ＣＰＵのデータ並びに制御ＣＰＵ自己診断手段および保護ＣＰＵ自己診断手段のデータを蓄積する第１の共有メモリとを備え、保護ＣＰＵが故障した場合には、制御ＣＰＵが第１の共通メモリから必要な情報を取り込んで故障した保護ＣＰＵの機能を分担することを特徴とするものである。

本発明によれば、ＣＰＵの単一故障でコントロールセンタの当該ユニットの給電負荷の制御・保護が不能になる可能性を低減することができる。

以下、本発明に係るコントロールセンタの実施形態について、図面を参照して説明する。

図１は本発明におけるマルチリレーの第１の実施形態を示す図である。

第１の実施形態のコントロールセンタは、コントロールセンタの母線１０から分岐して給電されるユニット２０が、配線用遮断器２１、電磁接触器２４を介して、負荷であるモータ３１に接続される。この回路を一般に主回路と呼ぶ。

配線用遮断器２１、電磁接触器２４の間には、操作変圧器２２および変流器２３が設置されている。操作変圧器２２の二次側は、ヒューズ２５および変流器２６を介して操作電源回路２７が接続されている。操作電源回路２７は、励磁接点２９を介して電磁接触器操作コイル３０に接続されている。電磁接触器操作コイル３０は、電磁接触器２４の開閉操作を行う。

マルチリレー５０ａ、５０ｂは、リレー用電源５１ａ、５１ｂ、ＣＰＵ５２ａ、５２ｂ、ＣＰＵ自己診断回路５３ａ、５３ｂおよびＡＮＤ回路５４ａ、５４ｂを有し、各々のマルチリレー５０ａ、５０ｂは、設定されている制御機能或いは電気保護機能を分担し、信号の処理を行う。

操作変圧器２２の三次側は、リレー用電源５１ａ、５１ｂに接続されている。

ＣＰＵ５２ａ、５２ｂには、図示しない制御装置（例えば、中央制御室の制御盤）からの開閉操作信号６０が入力され、変流器２３からの主回路電流データと変流器２６からの操作電源回路電流データが入力される。

ＣＰＵ自己診断回路５３ａ、５３ｂは、ＣＰＵ５２ａ、５２ｂの処理信号が入力され、ＣＰＵ５２ａ、５２ｂが異常でなければ信号を出す。

ＡＮＤ回路５４ａ、５４ｂには、ＣＰＵ５２ａ、５２ｂの処理信号が入力され、ＣＰＵ自己診断回路５３ａ、５３ｂの信号が反転して入力される。

ＯＲ回路５５は、ＡＮＤ回路５４ａ、５４ｂの信号が入力され、励磁接点２９に動作信号を出力する。

ＣＰＵ５２ａ、５２ｂは、変流器２６により、操作電源の電流データを時系列データとともに処理し、ユニットの共通メモリ５６に送信され、時系列データとして蓄積される。また、共通メモリ５６は、常時ＣＰＵ５２ａ、５２ｂの状態監視を行っている。さらに共通メモリ５６には、ＣＰＵ自己診断回路５３ａ、５３ｂのデータも入力され、ＣＰＵ自己診断回路５３ａ、５３ｂのデータは、共通メモリ５６を介して、お互いのマルチリレー５０ａ、５０ｂを構築するＣＰＵ５２ａ、５２ｂにデータの授受を行っている。

このように構成された本実施の形態において、例えば、マルチリレー５０ａが制御機能を分担し、マルチリレー５０ｂが電気保護機能を分担している場合、図示しない制御装置（例えば、中央制御室の制御盤）からの開閉操作信号６０が入力されたマルチリレー５０ａは、ＡＮＤ回路５４ａおよびＯＲ回路５５を介して、操作コイル３０の励磁接点２９に動作信号を出力して電磁接触器２４の開閉操作を行う。電気保護機能を分担するマルチリレー５０ｂは、変流器２３により負荷であるモータ３１の始動電流、運転電流データを監視し過負荷保護、欠相保護、地絡保護、不足電流保護に相当する演算処理を行い保護すべき状態を検知した場合には、電磁接触器２４への開信号を出力する。この開信号は、ＡＮＤ回路５４ｂおよびＯＲ回路５５を介して、操作コイル３０の励磁接点２９に動作信号を出力して電磁接触器２４の開閉操作を行う。

上記の場合に、ＣＰＵ５２ａがＣＰＵ自己診断回路５３ｂにより異常データを共通メモリ５６を介して受けた場合には、ＣＰＵ５２ａは、あらかじめ設定されていた制御機能に加えて、マルチリレー５０ｂが分担していた電気保護機能も実行するようになる。このとき、ＣＰＵ５２ａは、共通メモリ５６から制御機能と電気保護機能との両方に必要な情報を取り込む。また、ＣＰＵ５２ｂがＣＰＵ自己診断回路５３ａにより異常データを共通メモリ５６を介して受けた場合には、ＣＰＵ５２ｂは、あらかじめ設定されていた電気保護機能に加えて、マルチリレー５０ａが分担していた制御機能も実行するようになる。このとき、ＣＰＵ５２ｂは、共通メモリ５６から制御機能と電気保護機能との両方に必要な情報を取り込む。

また、通常運用時は２台のＣＰＵ５２ａ、５２ｂにそれぞれ制御と電気保護の機能を分担させ、各ＣＰＵ５２ａ、５２ｂの処理負荷を軽減することにより、各々のＣＰＵ５２ａ、５２ｂの余剰処理能力を利用し、ヒューズ２５の寿命判定や電磁接触器２４の健全性や寿命判定のための当該ユニットの電流値の時系列データの収集と監視、ならびにその負荷であるモータ３１についての診断に使用するデータとして、当該主回路の電流値と電圧値と周波数の時系列データの収集と監視を行い、共通メモリに時系列データとして蓄積する。

本実施の形態によれば、通常運用時は１つのＣＰＵは制御を分担し、もう１つのＣＰＵは電気保護を分担させ、２台のＣＰＵ間のデータ並びに各ＣＰＵの自己診断信号を共有メモリに伝送、蓄積することにより、１台のＣＰＵが故障した場合にも、健全側のＣＰＵが共通メモリから、故障したＣＰＵの故障信号を受信し、直ちに故障したＣＰＵの機能を分担することができるため、マルチリレーのＣＰＵの単一故障でコントロールセンタの当該ユニットの給電負荷の制御・保護が不能になる可能性を大幅に低減できる。

また、通常運用時は２台のＣＰＵにそれぞれ制御と電気保護の機能を分担させ、各ＣＰＵの処理負荷を軽減することにより、各々のＣＰＵの余剰処理能力を利用してデータの収集と監視を行うことができる。

図２は、本発明におけるコントロールセンタの第２の実施形態を示す図である。

第２の本実施形態のコントロールセンタは、図１で説明したユニット２０を複数ユニット２０ａ〜２０ｇの集合体として図示しない閉鎖した外箱に組み込んだ装置である。

各ユニット２０ａ〜２０ｇは、前述の通り、配線用遮断器２１ａ〜ｇと電磁接触器２４ａ〜ｇの間の操作変圧器２２ａ〜ｇを電源として運用しているため、配線用遮断器２１ａ〜ｇが過電流により遮断された場合は、監視・制御機能は働かないことになる。また、配線用遮断器２１ａ〜ｇが運転員などにより人為的に開路されても、当該ユニットの監視・制御機能は働かないことになる。

このように、各ユニット２０ａ〜２０ｇの監視・制御機能は、事故により、また人為的に配線用遮断器２１ａ〜ｇが開路された場合には、その機能を喪失することになるが、機能喪失原因が事故か人為的かは判断できないことになる。

このような状況を防止するために、複数ユニット２０ａ〜２０ｇとは独立してコントロールセンタの母線１０から分岐して給電されるユニット２０ｈを設けた。ユニット２０ｈは、変圧器７１を介して母線１０と接続された当該コントロールセンタの共通電源７２と、共通電源７２にて運用されるＣＰＵ７３および大容量共通メモリ７４とを有する。

大容量共通メモリ７４には、複数ユニット２０ａ〜２０ｇから、それぞれのユニットの運転状態データと電気保護データと当該ユニットが給電している負荷（例えば、モータ）の負荷電流データと当該ユニットの操作電源回路２７の変流器２６からの操作電源回路電流データと、当該ユニットの配線用遮断器２１ａ〜ｇの補助接点を用いた開閉状態データ並びにトリップ状態データとが入力される。

このように構成された本実施の形態において、複数ユニット２０ａ〜２０ｇのそれぞれのユニットからのデータには、ユニットを特定する情報（例えば、原子力発電所のコントロールセンタのユニットに一義的に付与されているユニットが特定できるＩＤ）が付加されて当該コントロールセンタの共通電源７２とＣＰＵ７３と大容量共通メモリ７４に伝送され蓄積される。

本実施の形態によれば、当該共通メモリの容量を考慮し、順次古いデータから当該ユニットを特定する情報（例えば、原子力発電所のコントロールセンタのユニットに一義的に付与されているユニットが特定できるＩＤ）を付加して当該コントロールセンタの大容量共通メモリに転送することにより、当該コントロールセンタの各ユニットおよびユニットの負荷である低圧モータについて、その状態をモニタリングし、収集データを貯え、必要に応じ分析及び評価のために出力することができる。

なお、以上の説明は単なる例示であり、本発明は上述の実施の形態に限定されず、様々な形態で実施することができる。例えば、３台のＣＰＵを用いて機能を分担させてもよい。

本発明におけるコントロールセンタの第１の実施形態を示す図。本発明におけるコントロールセンタの第２の実施形態を示す図。コントロールセンタの外観を示す図。

符号の説明

１０コントロールセンタの母線
２０ユニット
２１配線用遮断器
２２操作変圧器
５０マルチリレー
５２、７３ＣＰＵ
５６共通メモリ
７３大容量共通メモリ

Claims

母線から分岐して給電される複数ユニットを備え、前記ユニットがマルチリレーを備えたコントロールセンタにおいて、
制御を分担する制御ＣＰＵと、前記制御ＣＰＵの異常を診断する制御ＣＰＵ自己診断手段と、
電気保護を分担する保護ＣＰＵと、前記保護ＣＰＵの異常を診断する保護ＣＰＵ自己診断手段と、
前記制御ＣＰＵおよび前記保護ＣＰＵのデータ並びに前記制御ＣＰＵ自己診断手段および前記保護ＣＰＵ自己診断手段のデータを蓄積する第１の共有メモリと
を備え、
前記制御ＣＰＵが故障した場合には、前記保護ＣＰＵが前記第１の共通メモリから必要な情報を取り込んで故障した前記制御ＣＰＵの機能を分担することを特徴とするコントロールセンタ。
母線から分岐して給電される複数ユニットを備え、前記ユニットがマルチリレーを備えたコントロールセンタにおいて、
制御を分担する制御ＣＰＵと、前記制御ＣＰＵの異常を診断する制御ＣＰＵ自己診断手段と、
電気保護を分担する保護ＣＰＵと、前記保護ＣＰＵの異常を診断する保護ＣＰＵ自己診断手段と、
前記制御ＣＰＵおよび前記保護ＣＰＵのデータ並びに前記制御ＣＰＵ自己診断手段および前記保護ＣＰＵ自己診断手段のデータを蓄積する第１の共有メモリと
を備え、
前記保護ＣＰＵが故障した場合には、前記制御ＣＰＵが前記第１の共通メモリから必要な情報を取り込んで故障した前記保護ＣＰＵの機能を分担することを特徴とするコントロールセンタ。
前記制御ＣＰＵおよび前記保護ＣＰＵの余剰処理能力を利用して、データの収集および監視を行うことを特徴とする請求項１または請求項２記載のコントロールセンタ。
前記複数ユニットとは独立して、前記母線から分岐して給電されるユニットに第２の共通メモリを設け、前記第２の共通メモリに前記複数ユニットの状態データを蓄積することを特徴とする請求項１または請求項２記載のコントロールセンタ。
前記第２の共通メモリに、前記複数ユニットのどのユニットであるかを特定する情報を付加して前記複数ユニットの状態データを蓄積することを特徴とする請求項４記載のコントロールセンタ。