JP2010129907A - Ｉｃ内蔵コンデンサ容量補正装置 - Google Patents

Abstract

【課題】本発明は、ＩＣ内蔵コンデンサ容量補正装置に関し、簡易な回路構造でＩＣ内蔵コンデンサの容量を精度良いものに補正することにある。
【解決手段】集積回路外に設けられ、該集積回路の外部端子に接続される外付けコンデンサと、その外付けコンデンサに電荷を注入する電流源と、集積回路内に設けられた内蔵コンデンサ及び抵抗からなり、電流源により外付けコンデンサに電荷が注入される際の該外付けコンデンサの電位の変化傾きを検出する微分回路と、を設ける。そして、その微分回路により検出される変化傾きと基準値との差を増幅することにより、所定回路の有する内蔵コンデンサの容量バラツキを検出し、その検出される容量バラツキに基づいて、該所定回路の有する内蔵コンデンサの容量を補正する。
【選択図】図１

Description

本発明は、ＩＣ内蔵コンデンサ容量補正装置に係り、特に、集積回路内に設けられた所定回路の有する内蔵コンデンサの容量を補正する装置に関する。

従来、集積回路（ＩＣ）内に設けられた内蔵コンデンサの製造上のバラツキを補正する装置が知られている（例えば、特許文献１参照）。この補正装置は、ＩＣ外に設けられた、そのＩＣの外部端子に接続される外付けコンデンサを備えている。この外付けコンデンサは、内蔵コンデンサに比べて、絶対精度の高い容量を有している。上記の補正装置は、内蔵コンデンサの容量制御を行う際、外付けコンデンサの容量との比較を行うことで、内蔵コンデンサの容量バラツキを検出する。そして、その容量バラツキに基づいて内蔵コンデンサ容量の補正を行う。従って、上記した装置によれば、ＩＣ内蔵コンデンサの容量に製造上のバラツキが生じている場合にも、その内蔵コンデンサの容量特性を外付けコンデンサの容量特性に近づけることができ、ＩＣ内蔵コンデンサの適切な容量制御を行うことが可能となる。
特開平９−３６３０６号公報

ところで、上記した特許文献１記載の装置では、内蔵コンデンサに対してスイッチトキャパシタ回路を用いてフィードバックを施すことで、その内蔵コンデンサの容量値を制御する。しかし、かかる装置では、内蔵コンデンサの容量制御を行うのに、スイッチ素子の切り替え動作が必要となるので、回路構造が複雑化してしまう。

本発明は、上述の点に鑑みてなされたものであり、簡易な回路構造でＩＣ内蔵コンデンサの容量を精度良いものに補正することが可能なＩＣ内蔵コンデンサ容量補正装置を提供することを目的とする。

上記の目的は、集積回路内に設けられた所定回路の有する内蔵コンデンサの容量を補正する装置であって、集積回路外に設けられ、該集積回路の外部端子に接続される外付けコンデンサと、前記外付けコンデンサに電荷を注入する電流源と、集積回路内に設けられた内蔵コンデンサ及び抵抗からなり、前記電流源により前記外付けコンデンサに電荷が注入される際の該外付けコンデンサの電位の変化傾きを検出する微分回路と、前記微分回路により検出される前記変化傾きと基準値との差を増幅することにより、前記所定回路の有する内蔵コンデンサの容量バラツキを検出する容量バラツキ検出手段と、前記容量バラツキ検出手段により検出される前記容量バラツキに基づいて、該所定回路の有する内蔵コンデンサの容量を補正する補正手段と、を備えるＩＣ内蔵コンデンサ容量補正装置により達成される。

この態様の発明において、内蔵コンデンサ及び抵抗からなる微分回路は、電流源により外付けコンデンサに電荷が注入される際に、その外付けコンデンサの電位の変化傾きを検出する。この検出される外付けコンデンサの電位の変化傾きには、微分回路の有する内蔵コンデンサの容量特性が現われている。本発明においては、検出される外付けコンデンサの電位の変化傾きと基準値との差が増幅されることにより、集積回路内に設けられた所定回路内の内蔵コンデンサの容量バラツキが検出され、そして、その内蔵コンデンサの容量が補正される。かかる構成においては、精度の高い外付けコンデンサの電位の変化傾きを用いてＩＣ内蔵コンデンサの容量バラツキを検出できるので、ＩＣ内蔵コンデンサの容量を精度良いものに補正することができる。また、ＩＣ内蔵コンデンサの容量バラツキを微分回路を用いて検出できるので、ＩＣ内蔵コンデンサの容量補正を簡易な構造で実現することができる。

尚、上記したＩＣ内蔵コンデンサ容量補正装置において、前記外付けコンデンサの容量を発振させる発振手段と、前記微分回路により検出される前記変化傾きを発振周期ごとにサンプルホールドするホールド回路と、を備え、前記容量バラツキ検出手段は、発振周期ごとに、前記ホールド回路によりサンプルホールドされる前記変化傾きと基準値との差を増幅することにより、前記所定回路の有する内蔵コンデンサの容量バラツキを検出し、前記補正手段は、発振周期ごとに、前記容量バラツキ検出手段により検出される前記容量バラツキに基づいて、該所定回路の有する内蔵コンデンサの容量を補正することとすれば、ＩＣ内蔵コンデンサの容量補正をリアルタイムで行うことができる。

また、上記したＩＣ内蔵コンデンサ容量補正装置において、前記所定回路の有する内蔵コンデンサは、集積回路内に全体として複数有り、前記補正手段は、前記容量バラツキ検出手段により検出される前記容量バラツキに基づいて、すべての前記所定回路の有する内蔵コンデンサの容量を補正することとすれば、集積回路内のすべての内蔵コンデンサについて容量補正を行うことができる。

本発明によれば、簡易な回路構造でＩＣ内蔵コンデンサの容量を精度良いものに補正することができる。

以下、図面を用いて、本発明の具体的な実施の形態について説明する。

図１は、本発明の第１実施例であるＩＣ内蔵コンデンサ容量補正装置１０の構成図を示す。本実施例のＩＣ内蔵コンデンサ容量補正装置（以下、単に補正装置と称す）１０は、半導体により構成された集積回路（以下、ＩＣと称す）１２に内蔵されるコンデンサ（以下、内蔵コンデンサと称す）１４の容量を補正する装置である。内蔵コンデンサ１４は、ＩＣ１２内に形成された接合容量、Ｐ層−ポリ層間容量、Ｎ層−ポリ層間容量、及び多層配線間容量の何れか一つからなるコンデンサである。

図１に示す如く、ＩＣ１２内には、上記した内蔵コンデンサ１４を有する回路（以下、特定回路と称す）１６が設けられている。特定回路１６は、内蔵コンデンサ１４を用いて作動する回路であって、例えば発振回路などである。特定回路１６は、ＩＣ１２内に少なくとも一つ以上設けられている。尚、本実施例において、ＩＣ１２は、複数の特定回路１６を備えているものとする。ＩＣ１２内の各内蔵コンデンサ１４はそれぞれ、自内蔵コンデンサ１４が設けられている特定回路１６が適切に作動するうえで必要な容量を有している。

補正装置１０は、ＩＣ１２内に設けられる電流源２０と、ＩＣ１２外に設けられるコンデンサ（以下、外付けコンデンサと称す）２２と、を備えている。外付けコンデンサ２２は、複数の内蔵コンデンサ１４が設けられるＩＣ１２に対して唯一つ設けられている。外付けコンデンサ２２は、一端がＩＣ１２に設けられた外部接続端子２４に接続されていると共に、他端がグラウンドに接地されている。電流源２０は、外部接続端子２４に接続されており、外部接続端子２４を介して外付けコンデンサ２２に接続されている。電流源２０は、一定の電流Ｉｏｕｔを外部接続端子２４を介して外付けコンデンサ２２に向けて流通させることで外付けコンデンサ２２に電荷を注入する機能を有している。外付けコンデンサ２２は、上記した内蔵コンデンサ１４に比べて絶対精度の高いコンデンサであり、電流源２０からの電荷注入により電荷を蓄えることが可能である。

補正装置１０は、また、ＩＣ１２内に設けられる微分回路２６を備えている。微分回路２６の入力は、上記した外部接続端子２４すなわち電流源２０と外付けコンデンサ２２との接続点に接続されている。微分回路２６は、内蔵コンデンサ１４を有する上記した特定回路１６の一つである。微分回路２６は、内蔵コンデンサ１４と抵抗２８とからなり、外部接続端子２４に生ずる外付けコンデンサ２２の電位Ｖｃ（ｔ）を時間微分して出力する回路である。すなわち、微分回路２６は、外付けコンデンサ２２の電位Ｖｃ（ｔ）を内蔵コンデンサ１４を用いて時間微分した時間変化傾きＶｄ（ｔ）を出力する回路である。尚、ＩＣ１２内のすべての内蔵コンデンサ１４のうち微分回路２６の有する内蔵コンデンサ１４は、補正装置１０による容量補正の対象から除外される。

微分回路２６の出力には、電圧保持回路３０が接続されている。電圧保持回路３０は、微分回路２６の出力Ｖｄ（ｔ）をサンプル保持する回路であり、上記した時間変化傾きＶｄ（ｔ）をＤＣ電圧値Ｖｄに変換して出力する。

電圧保持回路３０の出力には、容量バラツキ量検出回路３２が接続されている。容量バラツキ量検出回路３２は、電圧保持回路３０の出力である上記の時間変化傾きＶｄ（ｔ）のＤＣ電圧値Ｖｄと基準電圧Ｖｂｇとの差を増幅するオペアンプである。尚、基準電圧Ｖｂｇは、内蔵コンデンサ１４に容量バラツキが全くない場合に電圧保持回路３０が保持すべき所望の電圧値である。

容量バラツキ量検出回路３２は、上記の時間変化傾きＶｄ（ｔ）のＤＣ電圧値Ｖｄと基準電圧Ｖｂｇとの差を、ＩＣ１２内の内蔵コンデンサ１４の製造上生じた容量バラツキ量として信号出力する。具体的には、両電圧間の変化率；ＤＣ電圧値Ｖｄが基準電圧Ｖｂｇに一致する場合は“０”ボルトを出力し、例えば、ＤＣ電圧値Ｖｄが基準電圧Ｖｂｇよりも大きい場合は“０”ボルトよりも大きな電圧値を出力し、一方、ＤＣ電圧値Ｖｄが基準電圧Ｖｂｇよりも小さい場合は“０”ボルトよりも小さな電圧値を出力する。尚、オペアンプの２つの入力端子を互いに入れ替えることにより、ＤＣ電圧値Ｖｄが基準電圧Ｖｂｇよりも大きい場合は“０”ボルトよりも小さな電圧値を出力し、一方、ＤＣ電圧値Ｖｄが基準電圧Ｖｂｇよりも小さい場合は“０”ボルトよりも大きな電圧値を出力することとしてもよい。また、容量バラツキ量検出回路３２は、オペアンプの入力又は出力にオフセットを持たせることにより、ＤＣ電圧値Ｖｄが基準電圧Ｖｂｇに一致する場合の出力を“０”ボルトよりも高い電圧に設定することとしてもよい。この場合は、容量バラツキ量検出回路３２の出力に負電圧を用いない構成とすることが可能となる。

容量バラツキ量検出回路３２の出力には、ＩＣ１２内のすべての特定回路１６が接続されている。各特定回路１６はそれぞれ、容量バラツキ量検出回路３２の出力に基づいて自回路１６の有する内蔵コンデンサ１４の容量を補正したうえで、その補正後の内蔵コンデンサ１４の容量値を用いて作動する。

次に、図２乃至図４を参照して、本実施例の補正装置１０の動作について説明する。図２は、本実施例の補正装置１０において実行される制御ルーチンの一例のフローチャートを示す。図３は、本実施例の補正装置１０の各点における時間波形を表した図を示す。また、図４は、本実施例において特定回路１６の一つとして三角波発振回路が設けられるＩＣ１２の構成図を示す。

本実施例の補正装置１０においては、ＩＣ１２内の特定回路１６の有する内蔵コンデンサ１４の容量を補正するうえで、電流源２０から外部接続端子２４を介して外付けコンデンサ２２へ向けて一定の電流Ｉｏｕｔが流通される（ステップ１００）。この場合、外付けコンデンサ２２には、電流源２０からの電荷が注入される。外付けコンデンサ２２に電流源２０からの電荷が注入されると、その外付けコンデンサ２２の電位Ｖｃ（ｔ）が次式（１）に示す如く時間の経過と共に上昇する（ステップ１０２）。

Ｖｃ（ｔ）＝Ｉｏｕｔ×ｔ／Ｃｏｕｔ ・・・（１）
但し、Ｃｏｕｔは外付けコンデンサ２２の容量であり、ｔは電荷注入開始からの経過時間である。

外部接続端子２４に現われる外付けコンデンサ２２の電位Ｖｃ（ｔ）は、微分回路２６にて時間微分される（ステップ１０４）。この場合には、微分回路２６から次式（２）に示す如きその電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）が取り出される。

但し、Ｃｉｎは微分回路２６の内蔵する内蔵コンデンサ１４の容量であり、Ｒは抵抗２８の抵抗値である。

微分回路２６から出力される外付けコンデンサ２２の電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）は、電圧保持回路３０にてサンプルホールドされてＤＣ電圧値に変換される（ステップ１０６）。この場合には、電圧保持回路３０から次式（３）に示す如き外付けコンデンサ２２の電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）のホールド値Ｖｄが取り出される。

Ｖｄ＝Ｃｉｎ×Ｒ×Ｉｏｕｔ／Ｃｏｕｔ ・・・（３）
ここで、抵抗２８の抵抗値Ｒは一定であり、電流源２０の流す電流Ｉｏｕｔは一定であり、また、絶対精度の高い外付けコンデンサ２２の容量Ｃｏｕｔは一定であるので、上記したホールド値Ｖｄは、ＩＣ１２に内蔵される内蔵コンデンサ１４の容量Ｃｉｎに依存し、その容量Ｃｉｎに応じて変動したものとなる。

電圧保持回路３０から出力されるＤＣ電圧値Ｖｄは、容量バラツキ量検出回路３２にて基準電圧Ｖｂｇと比較され、そのＤＣ電圧値Ｖｄと基準電圧Ｖｂｇとの差が増幅される（ステップ１０８）。この場合には、内蔵コンデンサ１４の容量の基準値からのバラツキ量ΔＣが検出されることとなり、容量バラツキ量検出回路３２からその内蔵コンデンサ１４の容量バラツキ量ΔＣに応じた信号が取り出される（ステップ１１０）。

容量バラツキ量検出回路３２から出力される内蔵コンデンサ１４の容量バラツキ量ΔＣに応じた信号は、ＩＣ１２内のすべての特定回路１６に送信され、各特定回路１６にて自回路１６の有する内蔵コンデンサ１４の容量を補正するためのパラメータとして用いられる。この場合には、各特定回路１６において内蔵コンデンサ１４の容量バラツキ量ΔＣの情報が受信されることとなり、その容量バラツキ量ΔＣに基づいて内蔵コンデンサ１４の容量補正が行われる（ステップ１１２）。

例えば、ある一つの特定回路１６が、図４に示す如く内蔵コンデンサ１４Ｃｔ（容量値Ｃｔ）を有する三角波発振回路であるものとすると、その内蔵コンデンサ１４Ｃｔには、一定の充放電電流ｉｃが流通する。この際、その発振周波数ｆは、一般的には、次式（４）に示す如きものとなる筈である。

ｆ＝ｉｃ／（２×Ｃｔ×（Ｖ１−Ｖ２）） ・・・（４）
但し、Ｖ１は特定回路１６の有するオペアンプ又はコンパレータＡ１の反転入力端子に入力される基準電圧であり、Ｖ２は特定回路１６の有するオペアンプ又はコンパレータＡ２の非反転入力端子に入力される基準電圧である。

しかし、内蔵コンデンサ１４Ｃｔの容量に容量バラツキ量ΔＣのバラツキが生じているものとすると、発振周波数ｆが、次式（５）に示す如く、所望の上記した（４）式のものからずれたものとなる。具体的には、発振周波数ｆは、内蔵コンデンサ１４Ｃｔの容量が大きくなる方向でばらついた場合は通常よりも低周波側となり、内蔵コンデンサ１４Ｃｔの容量が小さくなる方向でばらついた場合は通常よりも高周波側となる。

ｆ＝ｉｃ／（２×（Ｃｔ×ΔＣ）×（Ｖ１−Ｖ２）） ・・・（５）
そこで、本実施例において、内蔵コンデンサ１４の容量バラツキ量ΔＣが容量バラツキ量検出回路３２にて検出されると、その情報が各特定回路１６に送信されて内蔵コンデンサ１４の容量補正に使用される。具体的には、上記した特定回路１６の一つが三角波発振回路である場合は、内蔵コンデンサ１４Ｃｔに発生した容量バラツキが相殺されて発振周波数ｆのずれが抑制されるように、内蔵コンデンサ１４Ｃｔの充放電電流ｉｃが次式（６）に示す如く増減される。

ｆ＝ｉｃ×ΔＣ／（２×（Ｃｔ×ΔＣ）×（Ｖ１−Ｖ２）） ・・・（６）
かかる構成においては、精度の高い外付けコンデンサ２２とＩＣ１２内の微分回路２６の有する内蔵コンデンサ１４とを用いて、その内蔵コンデンサ１４の容量特性が反映される外付けコンデンサ２２の電位の時間変化傾きＶｄを検出することで、ＩＣ１２に内蔵される内蔵コンデンサ１４の、所望容量からの容量バラツキ量ΔＣを検出することができる。このため、本実施例によれば、上記の如く検出した容量バラツキ量ΔＣに基づいてＩＣ１２内のすべての特定回路１６の内蔵コンデンサ１４の容量を精度よいものに補正することができる。

また、かかる構成においては、ＩＣ１２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを、高精度の外付けコンデンサ２２及び内蔵コンデンサ１４と抵抗２８とからなる微分回路２６を用いて検出することができる。このため、本実施例によれば、ＩＣ１２内の内蔵コンデンサ１４の容量補正を比較的簡易な構造で実現することができる。

従って、本実施例の補正装置１０によれば、簡易な回路構造でＩＣ１２内の内蔵コンデンサ１４の容量を精度よいものに補正することが可能となっている。このため、本実施例によれば、ＩＣ１２内の特定回路１６に精度の比較的低い内蔵コンデンサ１４が設けられる場合にも、その特定回路１６をその内蔵コンデンサ１４が精度の高いものとして作動させること、すなわち、その特定回路１６の作動を高精度なものとすることが可能となっている。

例えば、特定回路１６の一つが上記の如き三角波発振回路である場合は、内蔵コンデンサ１４の容量バラツキ量ΔＣに対して内蔵コンデンサ１４の充放電電流ｉｃの電流量を調整することで、その三角波発振回路の発振周波数ｆを精度の比較的低い内蔵コンデンサ１４を用いたとしても高精度に得ることができ、その三角波発振回路の発振を高精度なものとすることが可能となっている。

尚、上記の第１実施例においては、特定回路１６が特許請求の範囲に記載した「所定回路」に相当していると共に、容量バラツキ量検出回路３２がＩＣ１２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを検出することにより特許請求の範囲に記載した「容量バラツキ検出手段」が、各特定回路１６が容量バラツキ量ΔＣに基づいてＩＣ１２内のすべての内蔵コンデンサ１４の容量を補正することにより特許請求の範囲に記載した「補正手段」が、それぞれ実現されている。

図５は、本発明の第２実施例であるＩＣ内蔵コンデンサ容量補正装置１００の構成図を示す。尚、図５において、上記図１及び図４に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。本実施例のＩＣ内蔵コンデンサ容量補正装置（以下、単に補正装置と称す）１００は、半導体により構成された集積回路（以下、ＩＣと称す）１０２に内蔵される内蔵コンデンサ１４の容量を補正する装置である。

ＩＣ１０２内には、特定回路１６（複数あってもよい。）が設けられている。図５に示す如く、補正装置１００は、一定の電流Ｉｃｏを外付けコンデンサ２２に向けて流通させる電流源２０と、内蔵コンデンサ１４に比して絶対精度の高い外付けコンデンサ２２と、を備えている。外部接続端子２４には、内蔵コンデンサ１４と抵抗２８とからなる微分回路２６が接続されている。微分回路２６は、外部接続端子２４に生ずる外付けコンデンサ２２の電位Ｖｃｏ（ｔ）を時間微分して出力する回路である。

補正装置１００は、また、ＩＣ１０２内に上記の電流源２０とは別に設けられる電流源１０４と、ＩＣ１０２内にその電流源１０４に接続される内蔵コンデンサ１４Ｃｉと、を備えている。電流源１０４は、一定の電流Ｉｃｉを内蔵コンデンサ１４Ｃｉに向けて流通させることで内蔵コンデンサ１４Ｃｉに電荷を注入する機能を有している。電流源１０４は、電流源２０と同じ性能を有するようにすなわち同じ一定電流を流すように構成されている。また、内蔵コンデンサ１４Ｃｉは、絶対精度の比較的低いコンデンサであり、電流源１０４からの電荷注入により電荷を蓄えることが可能である。内蔵コンデンサ１４Ｃｉは、製造上は、外付けコンデンサ２２と同じ容量を有するように設計されている。

補正装置１００は、また、ＩＣ１０２内に設けられる微分回路１０６を備えている。微分回路１０６の入力は、電流源１０４と内蔵コンデンサ１４Ｃｉとの接続点に接続されている。微分回路１０６は、内蔵コンデンサ１４を有する特定回路１６の一つであり、上記した微分回路２６と同じ性能を有するように構成されている。微分回路１０６は、内蔵コンデンサ１４と抵抗１０８とからなり、電流源１０４と内蔵コンデンサ１４Ｃｉとの接続点に生ずるその内蔵コンデンサ１４Ｃｉの電位Ｖｃｉ（ｔ）を時間微分して出力する回路である。尚、ＩＣ１０２内のすべての内蔵コンデンサ１４のうち電流源１０４に接続する内蔵コンデンサ１４Ｃｉ及び微分回路２６，１０６の有する内蔵コンデンサ１４は、補正装置１００による容量補正の対象から除外される。

微分回路２６の出力には、Ａ／Ｄ変換器１１０が接続されている。また、微分回路１０６の出力には、Ａ／Ｄ変換器１１２が接続されている。Ａ／Ｄ変換器１１０，１１２はそれぞれ、微分回路２６，１０６の出力である上記した外付けコンデンサ２２の電位Ｖｃｏ（ｔ）又は内蔵コンデンサ１４Ｃｉの電位Ｖｃｉ（ｔ）の時間変化傾きをサンプリングしてディジタル変換する変換器である。

Ａ／Ｄ変換器１１０の出力及びＡ／Ｄ変換器１１２の出力には、ＩＣ１０２内に設けられる除算器１１４が接続されている。除算器１１４は、Ａ／Ｄ変換器１１２の出力である内蔵コンデンサ１４Ｃｉの電位Ｖｃｉ（ｔ）の時間変化傾きを、Ａ／Ｄ変換器１１０の出力である外付けコンデンサ２２の電位Ｖｃｏ（ｔ）の時間変化傾きで除算する回路である。除算器１１４は、除算結果（電位Ｖｃｉ（ｔ）の時間変化傾きが電位Ｖｃｏ（ｔ）の時間変化傾きと一致する場合を基準とし、電位Ｖｃｉ（ｔ）の時間変化傾きが電位Ｖｃｏ（ｔ）の時間変化傾きよりも大きい場合は基準よりも大きい値であり、電位Ｖｃｉ（ｔ）の時間変化傾きが電位Ｖｃｏ（ｔ）の時間変化傾きよりも小さい場合は基準よりも小さい値である。）を、ＩＣ１０２内の内蔵コンデンサ１４の製造上生じた容量バラツキ量として信号出力する。

除算器１１４の出力には、ＩＣ１０２内のすべての特定回路１６が接続されている。各特定回路１６はそれぞれ、除算器１１４の出力に基づいて自回路１６の有する内蔵コンデンサ１４の容量を補正したうえで、その補正後の内蔵コンデンサ１４の容量値を用いて作動する。

かかる補正装置１００においては、ＩＣ１０２内の特定回路１６の有する内蔵コンデンサ１４の容量を補正するうえで、電流源２０から外部接続端子２４を介して外付けコンデンサ２２へ向けて一定の電流Ｉｃｏが流通されると共に、電流源１０４から内蔵コンデンサ１４ｃｉへ向けて一定の電流Ｉｃｉが流通される。この場合、外付けコンデンサ２２には、電流源２０からの電荷が注入されると共に、内蔵コンデンサ１４ｃｉには、電流源１０４からの電荷が注入される。かかる電荷注入が行われると、外付けコンデンサ２２の電位Ｖｃｏ（ｔ）が次式（１１）に示す如く時間の経過と共に上昇すると共に、内蔵コンデンサ１４ｃｉの電位Ｖｃｉ（ｔ）が次式（１２）に示す如く時間の経過と共に上昇する。

Ｖｃｏ（ｔ）＝Ｉｃｏ×ｔ／Ｃｏ ・・・（１１）
Ｖｃｉ（ｔ）＝Ｉｃｉ×ｔ／Ｃｉ ・・・（１２）
但し、Ｃｏは外付けコンデンサ２２の容量であり、Ｃｉは内蔵コンデンサ１４Ｃｉの容量であり、ｔは電荷注入開始からの経過時間である。

外付けコンデンサ２２の電位Ｖｃｏ（ｔ）及び内蔵コンデンサ１４Ｃｉの電位Ｖｃｉ（ｔ）はそれぞれ、微分回路２６，１０６にて時間微分される。この場合には、微分回路２６，１０６から次式（１３）及び（１４）に示す如き上記した電位Ｖｃｏ（ｔ），Ｖｃｉ（ｔ）の時間変化傾きＶｄｏ（ｔ），Ｖｄｉ（ｔ）が取り出される。

但し、Ｃｉｎ１は微分回路２６の内蔵する内蔵コンデンサ１４の容量であり、Ｒｉｎ１は抵抗２８の抵抗値である。また、Ｃｉｎ２は微分回路１０６の内蔵する内蔵コンデンサ１４の容量であり、Ｒｉｎ２は抵抗１０８の抵抗値である。

微分回路２６，１０６から出力される上記した電位Ｖｃｏ（ｔ），Ｖｃｉ（ｔ）の時間変化傾きＶｄｏ（ｔ），Ｖｄｉ（ｔ）はそれぞれ、Ａ／Ｄ変換器１１０，１１２にてサンプリングされてディジタル変換される。この場合には、Ａ／Ｄ変換器１１０，１１２から次式（１５）及び（１６）に示す如き電位Ｖｄｏ，Ｖｄｉが取り出される。

Ｖｄｏ＝Ｃｉｎ１×Ｒｉｎ１×Ｉｃｏ／Ｃｏ ・・・（１５）
Ｖｄｉ＝Ｃｉｎ２×Ｒｉｎ２×Ｉｃｉ／Ｃｉ ・・・（１６）
Ａ／Ｄ変換器１１０，１１２から出力される上記の電位Ｖｄｏ，Ｖｄｉは、除算器１１４にて除算される。この場合には、除算器１１４から次式（１７）に示す如き計算値Ｖｄｉ／Ｖｄｏが取り出される。

ここで、微分回路２６，１０６は、同じＩＣ１０２に設けられて互いに同じ性能を有するように構成されているので、２つの内蔵コンデンサ１４の容量Ｃｉｎ１，Ｃｉｎ２には、製造上のバラツキが同じように重畳し、（１７）式内のＣｉｎ２／Ｃｉｎ１を計算すれば、両コンデンサの製造上の容量バラツキ量は互いにキャンセルされる。また、同様に、２つの抵抗２８，１０８の抵抗値Ｒｉｎ１，Ｒｉｎ２には、製造上のバラツキが同じように重畳し、（１７）式内のＲｉｎ２／Ｒｉｎ１を計算すれば、両抵抗の製造上のバラツキ量は互いにキャンセルされる。また、電流源２０，１０４は、同じＩＣ１０２に設けられて互いに同じ性能を有するようにすなわち同じ一定電流を流すように構成されているので、２つの電流源２０，１０４の流す電流Ｉｃｏ，Ｉｃｉには、製造上のバラツキが同じように重畳し、（１７）式内のＩｃｉ／Ｉｃｏを計算すれば、両電流源の製造上のバラツキ量は互いにキャンセルされる。

更に、絶対精度の高い外付けコンデンサ２２の容量Ｃｏは一定である。従って、上記した除算値Ｖｄｉ／Ｖｄｏは、ＩＣ１０２に内蔵される内蔵コンデンサ１４Ｃｉの容量Ｃｉに依存して、その容量Ｃｉに応じて変動したものとなり、内蔵コンデンサ１４の容量Ｃｉの、外付けコンデンサ２２の容量Ｃｏに対するバラツキ量ΔＣとして得られることとなる。

除算器１１４から出力される除算値Ｖｄｉ／Ｖｄｏは、内蔵コンデンサ１４の容量バラツキ量ΔＣとして、ＩＣ１０２内のすべての特定回路１６に送信され、各特定回路１６にて自回路１６の有する内蔵コンデンサ１４の容量を補正するためのパラメータとして用いられる。この場合には、各特定回路１６において内蔵コンデンサ１４の容量バラツキ量ΔＣの情報が受信されることとなり、その容量バラツキ量ΔＣに基づいて内蔵コンデンサ１４の容量補正が行われる。

かかる構成においては、精度の高い外付けコンデンサ２２の電位の時間変化傾きＶｄｏを検出しつつ、精度の低いＩＣ１０２内の内蔵コンデンサ１４Ｃｉの電位の時間変化傾きＶｄｉを検出することで、ＩＣ１０２に内蔵される内蔵コンデンサ１４の、所望容量からの容量バラツキ量ΔＣを検出することができる。このため、本実施例によれば、上記の如く検出した容量バラツキ量ΔＣに基づいてＩＣ１０２内のすべての特定回路１６の内蔵コンデンサ１４の容量を精度よいものに補正することができる。

また、かかる構成においては、ＩＣ１０２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを、高精度の外付けコンデンサ２２、内蔵コンデンサ１４と抵抗２８とからなる微分回路２６、及び内蔵コンデンサ１４と抵抗１０８とからなる微分回路１０６を用いて検出することができる。このため、本実施例によれば、ＩＣ１０２内の内蔵コンデンサ１４の容量補正を比較的簡易な構造で実現することができる。

従って、本実施例の補正装置１００によれば、簡易な回路構造でＩＣ１０２内の内蔵コンデンサ１４の容量を精度よいものに補正することが可能となっている。このため、本実施例によれば、ＩＣ１０２内の特定回路１６に精度の比較的低い内蔵コンデンサ１４が設けられる場合にも、その特定回路１６をその内蔵コンデンサ１４が精度の高いものとして作動させること、すなわち、その特定回路１６の作動を高精度なものとすることが可能となっている。

尚、上記の第２実施例においては、除算器１１４がＩＣ１０２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを検出することにより特許請求の範囲に記載した「容量バラツキ検出手段」が、各特定回路１６が容量バラツキ量ΔＣに基づいてＩＣ１０２内のすべての内蔵コンデンサ１４の容量を補正することにより特許請求の範囲に記載した「補正手段」が、それぞれ実現されている。

図６は、本発明の第３実施例であるＩＣ内蔵コンデンサ容量補正装置２００の構成図を示す。尚、図６において、上記図１及び図４に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。本実施例のＩＣ内蔵コンデンサ容量補正装置（以下、単に補正装置と称す）２００は、半導体により構成された集積回路（以下、ＩＣと称す）２０２に内蔵される内蔵コンデンサ１４の容量を補正する装置である。

ＩＣ２０２内には、特定回路１６（複数あってもよい。）が設けられている。補正装置２００は、一定の電流Ｉｏｕｔを外付けコンデンサ２２に向けて流通させる電流源２０と、内蔵コンデンサ１４に比して絶対精度の高い外付けコンデンサ２２と、外部接続端子２４に接続する微分回路２６と、微分回路２６の出力に接続する電圧保持回路３０と、を備えている。

ＩＣ２０２内には、また、一定周期でパルス状の発振信号を出力する発振器２０４が設けられている。発振器２０４の出力は、スイッチ素子２０６のゲート入力に接続されていると共に、電圧保持回路３０に接続されている。スイッチ素子２０６は、上記の外部接続端子２４とグラウンド端子との間に設けられており、両端子間を導通・遮断する機能を有している。スイッチ素子２０６は、発振器２０４からの発振信号を受信した際に、上記の外部接続端子２４とグラウンド端子との間を導通させるべくオン動作される。また、電圧保持回路３０は、発振器２０４からの発振信号を受信するタイミングに従い、微分回路２６の出力Ｖｄ（ｔ）が安定するタイミングでその出力Ｖｄ（ｔ）をサンプルホールドして、外付けコンデンサ２２の電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）をＤＣ電圧値Ｖｄに変換する。

電圧保持回路３０の出力には、容量バラツキ・温特変動量検出回路２０８が接続されている。容量バラツキ・温特変動量検出回路２０８は、電圧保持回路３０の出力である上記の時間変化傾きＶｄ（ｔ）のＤＣ電圧値Ｖｄと基準電圧Ｖｂｇとの差を増幅するオペアンプであり、上記の時間変化傾きＶｄ（ｔ）のＤＣ電圧値Ｖｄと基準電圧Ｖｂｇとの差を、ＩＣ２０２内の内蔵コンデンサ１４の製造上生じた容量バラツキ量或いは温度変化により生じた容量変動量として信号出力する。

容量バラツキ・温特変動量検出回路２０８の出力には、ＩＣ２０２内のすべての特定回路１６が接続されている。各特定回路１６はそれぞれ、容量バラツキ・温特変動量検出回路２０８の出力に基づいて自回路１６の有する内蔵コンデンサ１４の容量を補正したうえで、その補正後の内蔵コンデンサ１４の容量値を用いて作動する。

次に、図７を参照して、本実施例の補正装置２００の動作について説明する。図７は、本実施例の補正装置２００の各点における時間波形を表した図を示す。

本実施例の補正装置２００においては、電流源２０から外部接続端子２４を介して外付けコンデンサ２２へ向けて一定の電流Ｉｏｕｔが流通されることにより外付けコンデンサ２２に電荷が注入されると、外付けコンデンサ２２の電位Ｖｃ（ｔ）が時間の経過と共に上昇する。また、所定の発振周期ごとに発振器２０４からスイッチ素子２０６へ向けてパルス状の発振信号が出力されると、その発振信号をスイッチ素子２０６が受信している間だけそのスイッチ素子２０６がオンする。このため、スイッチ素子２０６に発振器２０４からの発振信号が受信されたときは、外付けコンデンサ２２が放電されて、その外付けコンデンサ２２の電位Ｖｃ（ｔ）が急減する。そして、その後、発振器２０４から発振信号が出力されなくなると、スイッチ素子２０６がオフして、上記の如く、電流源２０からの電荷注入により外付けコンデンサ２２の電位Ｖｃ（ｔ）が時間の経過と共に上昇する。

従って、本実施例によれば、外付けコンデンサ２２の電位Ｖｃ（ｔ）を、発振器２０４による発振信号の発振周期ごとに上昇と下降とを繰り返すノコギリ波又は三角波とすることができる。

また、本実施例において、所定の発振周期ごとに発振器２０４から電圧保持回路３０へ向けてパルス状の発振信号が出力されると、電圧保持回路３０は、その発振周期ごとに、微分回路２６の出力Ｖｄ（ｔ）をサンプルホールドして、外付けコンデンサ２２の電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）をＤＣ電圧値Ｖｄに変換する。そして、所定周期（好ましくは上記の発振周期）ごとに、容量バラツキ・温特変動量検出回２０８にてそのＤＣ電圧値Ｖｄと基準電圧Ｖｂｇとの差が増幅されることで、内蔵コンデンサ１４の容量の基準値からのバラツキ量ΔＣに応じた信号が取り出される。以降、上記した第１実施例の構成と同様に、そのバラツキ量ΔＣに基づいて内蔵コンデンサ１４の容量補正が行われる。

従って、本実施例によれば、上記した第１実施例の構成と同様の効果を得ることができると共に、所定周期ごとに連続して、ＩＣ２０２内の内蔵コンデンサ１４の所望容量からの容量バラツキ量ΔＣを検出することができ、その容量バラツキ量ΔＣに基づいてＩＣ１２内のすべての特定回路１６の内蔵コンデンサ１４の容量を精度よいものに補正することができる。このため、本実施例の補正装置２００によれば、ＩＣ２０２内の特定回路１６に精度の比較的低い内蔵コンデンサ１４が設けられる場合だけでなく、周辺温度の変化などに起因して内蔵コンデンサ１４の容量特性が製造後に変動する場合にも、リアルタイムで、ＩＣ２０２内の特定回路１６をその内蔵コンデンサ１４が精度の高いものとして作動させること、すなわち、その特定回路１６の作動を高精度なものとすることが可能となっている。

尚、上記の第３実施例においては、発振器２０４が特許請求の範囲に記載した「発振手段」に、電圧保持回路３０が特許請求の範囲に記載した「ホールド回路」に、それぞれ相当している。容量バラツキ・温特変動量検出回路２０８が発振器２０４による発振周期ごとにＩＣ２０２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを検出することにより特許請求の範囲に記載した「容量バラツキ検出手段」が、各特定回路１６が容量バラツキ量ΔＣに基づいてＩＣ２０２内のすべての内蔵コンデンサ１４の容量を補正することにより特許請求の範囲に記載した「補正手段」が、それぞれ実現されている。

図８は、本発明の第４実施例であるＩＣ内蔵コンデンサ容量補正装置３００の構成図を示す。尚、図８において、上記図１及び図４に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。本実施例のＩＣ内蔵コンデンサ容量補正装置（以下、単に補正装置と称す）３００は、半導体により構成された集積回路（以下、ＩＣと称す）３０２に内蔵される内蔵コンデンサ１４の容量を補正する装置である。

ＩＣ３０２内には、特定回路１６（複数あってもよい。）が設けられている。補正装置３００は、一定の電流Ｉｏｕｔを外付けコンデンサ２２に向けて流通させる電流源２０と、内蔵コンデンサ１４に比して絶対精度の高い外付けコンデンサ２２と、外部接続端子２４に接続する微分回路２６と、微分回路２６の出力に接続する電圧保持回路としてのＡ／Ｄ変換器３０４と、を備えている。Ａ／Ｄ変換器３０４は、微分回路２６の出力である上記した外付けコンデンサ２２の電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）をサンプリングしてディジタル変換する変換器である。

ＩＣ３０２内には、また、パワーオンリセット回路３０６が設けられている。パワーオンリセット回路３０６は、電源起動に伴う初期設定時（例えば車両に搭載される補正装置３００にあっては、イグニションスイッチがオフからオンへ切り替わった際）に所定時間だけ駆動信号を出力する回路である。パワーオンリセット回路３０６の出力Ｖｐｏｒは、一対のスイッチ素子３１０，３１２のゲート入力に接続されている。

スイッチ素子３１０は、電流源２０と外部接続端子２４すなわち外付けコンデンサ２２との間に設けられており、両端子間を導通・遮断する機能を有している。このスイッチ素子３１０は、パワーオンリセット回路３０６からの駆動信号を受信した際に、上記の外部接続端子２４とグラウンド端子との間を導通させるべくオン動作される。

ＩＣ３０２には外部接続端子３１４を介してマイクロコンピュータ３１６が接続され、或いは、ＩＣ３０２には内蔵回路３１８が内蔵されている。マイコン３１６及び内蔵回路３１８は、スイッチ素子３１２を介して外部接続端子３１４に接続されている。マイコン３１６及び内蔵回路３１８は、スイッチ素子３１２がオフ状態にある場合は外付けコンデンサ２２を用いて作動することはできないが、スイッチ素子３１２がオン状態にある場合は外付けコンデンサ２２を用いて作動することが可能である。

スイッチ素子３１２は、マイコン３１６又は内蔵回路３１８と外部接続端子２４すなわち外付けコンデンサ２２との間に設けられており、両端子間を導通・遮断する機能を有している。このスイッチ素子３１２は、パワーオンリセット回路３０６からの駆動信号を受信した際に、上記の外部接続端子２４とグラウンド端子との間を遮断させるべくオフ動作され、一方、パワーオンリセット回路３０６からの駆動信号を受信しない場合には、上記の外部接続端子２４とグラウンド端子との間を導通させるべくオン動作される。

Ａ／Ｄ変換器３０４の出力及びパワーオンリセット回路３０６の出力Ｖｐｏｒには、容量バラツキ量検出回路３２が接続されている。容量バラツキ量検出回路３２は、パワーオンリセット回路３０６からの駆動信号を受信している期間中だけ、Ａ／Ｄ変換器３０４の出力である上記の時間変化傾きＶｄ（ｔ）のディジタル値Ｖｄと基準電圧Ｖｂｇとの差を増幅するオペアンプである。容量バラツキ量検出回路３２は、上記の時間変化傾きＶｄ（ｔ）のディジタル値Ｖｄと基準電圧Ｖｂｇとの差を、ＩＣ３０２内の内蔵コンデンサ１４の製造上生じた容量バラツキ量として信号出力する。

容量バラツキ量検出回路３２の出力には、Ｄ／Ａ変換器３２０を介してＩＣ３０２内のすべての特定回路１６が接続されている。Ｄ／Ａ変換器３２０は、外付けコンデンサ２２の電位Ｖｃ（ｔ）の時間変化傾きＶｄ（ｔ）のディジタル値Ｖｄと基準電圧Ｖｂｇとの差すなわちＩＣ３０２内の内蔵コンデンサ１４の製造上生じた容量バラツキ量ΔＣをアナログ値に変換して、ＩＣ３０２内の特定回路１６へ供給する。各特定回路１６はそれぞれ、Ｄ／Ａ変換器３２０を介する容量バラツキ量検出回路３２の出力に基づいて自回路１６の有する内蔵コンデンサ１４の容量を補正し、その補正後は、その補正後の内蔵コンデンサ１４の容量値を用いて作動する。

次に、図９を参照して、本実施例の補正装置３００の動作について説明する。図９は、本実施例の補正装置３００の有するパワーオンリセット回路３０６の動作タイムチャートを示す。

本実施例の補正装置３００においては、電源オフ時は、パワーオンリセット回路３０６から駆動信号が出力されないので、外付けコンデンサ２２に電荷注入が行われず、その外付けコンデンサ２２の電位Ｖｃ（ｔ）が上昇することはない。

かかる電源オフ状態から電源が起動されて初期設定が行われる場合は、パワーオンリセット回路３０６から一対のスイッチ素子３１０，３１２及び容量バラツキ量検出回路３２へ所定時間だけ駆動信号が供給される。この場合には、所定時間だけスイッチ素子３１０がオンされると共にスイッチ素子３１２がオフされるので、外付けコンデンサ２２が外部接続端子２４及びスイッチ素子３１２を介して電流源２０に接続される。かかる状態では、電流源２０からの一定電流Ｉｏｕｔが外付けコンデンサ２２に向けて流通してその外付けコンデンサ２２に電荷が注入され、その外付けコンデンサ２２の電位Ｖｃ（ｔ）が時間の経過と共に上昇すると共に、更に、容量バラツキ量検出回路３２にてその電位Ｖｃ（ｔ）に基づいたＩＣ３０２内の内蔵コンデンサ１４の容量バラツキ量ΔＣが検出される。容量バラツキ量検出回路３２にて内蔵コンデンサ１４の容量バラツキ量ΔＣが検出されると、以後、特定回路１６にてその容量バラツキ量ΔＣに基づいて内蔵コンデンサ１４の容量補正が行われる。

一方、パワーオンリセット回路３０６からの駆動信号の供給が停止されると、以後、スイッチ素子３１０がオフされると共にスイッチ素子３１２がオンされる。この場合には、電流源２０から外付けコンデンサ２２への電流供給が停止されると共に、外付けコンデンサ２２が外部接続端子２４及びスイッチ素子３１２を介してマイコン３１６及び内蔵回路３１８に接続される。かかる状態では、マイコン３１６及び内蔵回路３１８が、外付けコンデンサ２２を用いて作動することができる。

このように本実施例においては、パワーオンリセット回路３０６から駆動信号が出力される期間中（パワーオンリセット中）は、外付けコンデンサ２２への電荷注入が行われることで、ＩＣ３０２に内蔵される内蔵コンデンサ１４の容量バラツキ量ΔＣを検出することができる。かかる容量バラツキ量ΔＣが検出されると、以後、内蔵コンデンサ１４の容量補正が行われる。このため、本実施例によれば、パワーオンリセット中だけＩＣ３０２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを検出するので、その内蔵コンデンサ１４に製造上のバラツキが生じていても、ＩＣ１０２内のすべての特定回路１６の内蔵コンデンサ１４の容量を精度よいものに補正することができる。

また、本実施例においては、パワーオンリセット後は、外付けコンデンサ２２を、上記の如く内蔵コンデンサ１４の容量補正を行うためでなく、マイコン３１６や内蔵回路３１８の機能確保のために用いることができる。

このため、本実施例によれば、一つの外付けコンデンサ２２をパワーオンリセット中の内蔵コンデンサ１４の容量補正時とパワーオンリセット後のマイコン３１６や内蔵回路３１８の機能時とで兼用させることができ、すなわち、ＩＣ内蔵ディジタル回路用のバイパスコンデンサ（外付け）を内蔵コンデンサ１４の容量補正に用いることができるので、内蔵コンデンサ１４の容量補正を必要な構成をあまり増やすことなく実現することが可能となっている。

尚、上記の第４実施例においては、容量バラツキ量検出回路３２がＩＣ３０２内の内蔵コンデンサ１４の容量バラツキ量ΔＣを検出することにより特許請求の範囲に記載した「容量バラツキ検出手段」が、各特定回路１６が容量バラツキ量ΔＣに基づいてＩＣ３０２内のすべての内蔵コンデンサ１４の容量を補正することにより特許請求の範囲に記載した「補正手段」が、それぞれ実現されている。

ところで、上記の第１〜第４実施例においては、微分回路２６，１０６の出力をサンプリングする手段として電圧保持回路３０又はＡ／Ｄ変換器１１０，１１２を用いることとしているが、その微分回路２６，１０６の出力はアナログ処理されることとしてもよいし、また、ディジタル処理されることとしてもよい。

本発明の第１実施例であるＩＣ内蔵コンデンサ容量補正装置の構成図である。 本実施例の補正装置において実行される制御ルーチンの一例のフローチャートである。 本実施例の補正装置の各点における時間波形を表した図である。 本実施例において特定回路の一つとして三角波発振回路が設けられるＩＣの構成図である。 本発明の第２実施例であるＩＣ内蔵コンデンサ容量補正装置の構成図である。 本発明の第３実施例であるＩＣ内蔵コンデンサ容量補正装置の構成図である。 本実施例の補正装置の各点における時間波形を表した図である。 本発明の第４実施例であるＩＣ内蔵コンデンサ容量補正装置の構成図である。 本実施例の補正装置の有するパワーオンリセット回路の動作タイムチャートである。

符号の説明

１０，１００，２００，３００ ＩＣ内蔵コンデンサ容量補正装置
１２，１０２，２０２，３０２ 集積回路（ＩＣ）
１４ 内蔵コンデンサ
１６ 特定回路
２０，１０４ 電流源
２２ 外付けコンデンサ
２６，１０６ 微分回路
３０ 電圧保持回路
３２ 容量バラツキ量検出回路
１１４ 除算器
２０４ 発振器
３０６ パワーオンリセット回路
２０６，３１０，３１２ スイッチ素子
Ｖｃ（ｔ），Ｖｃｏ（ｔ） 外付けコンデンサの両端電位
Ｖｄ（ｔ），Ｖｄｏ（ｔ），Ｖｄｉ（ｔ） 微分回路の出力電圧
Ｖｄ，Ｖｄｏ，Ｖｄｉ 微分回路の出力電圧のホールド値

Claims (3)

1. 集積回路内に設けられた所定回路の有する内蔵コンデンサの容量を補正する装置であって、
   集積回路外に設けられ、該集積回路の外部端子に接続される外付けコンデンサと、
   前記外付けコンデンサに電荷を注入する電流源と、
   集積回路内に設けられた内蔵コンデンサ及び抵抗からなり、前記電流源により前記外付けコンデンサに電荷が注入される際の該外付けコンデンサの電位の変化傾きを検出する微分回路と、
   前記微分回路により検出される前記変化傾きと基準値との差を増幅することにより、前記所定回路の有する内蔵コンデンサの容量バラツキを検出する容量バラツキ検出手段と、
   前記容量バラツキ検出手段により検出される前記容量バラツキに基づいて、該所定回路の有する内蔵コンデンサの容量を補正する補正手段と、
   を備えることを特徴とするＩＣ内蔵コンデンサ容量補正装置。
2. 前記外付けコンデンサの容量を発振させる発振手段と、
   前記微分回路により検出される前記変化傾きを発振周期ごとにサンプルホールドするホールド回路と、を備え、
   前記容量バラツキ検出手段は、発振周期ごとに、前記ホールド回路によりサンプルホールドされる前記変化傾きと基準値との差を増幅することにより、前記所定回路の有する内蔵コンデンサの容量バラツキを検出し、
   前記補正手段は、発振周期ごとに、前記容量バラツキ検出手段により検出される前記容量バラツキに基づいて、該所定回路の有する内蔵コンデンサの容量を補正することを特徴とする請求項１記載のＩＣ内蔵コンデンサ容量補正装置。
3. 前記所定回路の有する内蔵コンデンサは、集積回路内に全体として複数有り、
   前記補正手段は、前記容量バラツキ検出手段により検出される前記容量バラツキに基づいて、すべての前記所定回路の有する内蔵コンデンサの容量を補正することを特徴とする請求項１又は２記載のＩＣ内蔵コンデンサ容量補正装置。

Images