JP2010128881A - 情報処理装置、情報処理方法、及びプログラム - Google Patents

Abstract

【課題】変調信号の一部分が検出されない場合においても、正確に、変調信号を復調する。
【解決手段】アンテナ部２１は、送信データにより搬送波が振幅変調されている変調信号を受信する。そして、ダイオード検波器１０１は、受信された変調信号を、包絡線検波により復調する。本発明は、例えば、送信データにより搬送波が振幅変調された変調信号を復調する情報処理装置として、例えば、非接触ICカードやリーダライタ等に適用することができる。
【選択図】図６

Description

本発明は、情報処理装置、情報処理方法、及びプログラムに関し、特に、非接触近接無線通信において、搬送波の振幅を変化させて変調を行う振幅変調により変調された変調信号を、正確に復調できるようにした情報処理装置、情報処理方法、及びプログラムに関する。

従来、非接触IC(integrated circuit)カードとリーダライタとの間で非接触近接無線通信を行う非接触通信システムが存在する。

この非接触通信システムでは、例えば、非接触ICカードが、リーダライタに送信するビット列（送信データ）に応じて、例えば、周波数が13.56[MHz]である搬送波の振幅を変化させるASK(Amplitude Shift Keying)変調等の振幅変調を行い、その結果得られた変調信号を、非接触近接無線通信により、リーダライタに出力する。

そして、リーダライタは、非接触ICカードからの変調信号を受信し、受信した変調信号に対して、搬送波と同一の周波数であって、搬送波との位相差が０[rad]又はπ[rad]である基準信号を用いた同期検波を行うことにより、変調信号の振幅を検出し、変調信号を復調する。

反対に、リーダライタが、非接触ICカードに対して変調信号を送信したとき、非接触ICカードは、リーダライタと同様にして同期検波を行うことにより、リーダライタからの変調信号を復調する。

なお、同期検波では、変調信号と基準信号の位相差が０又はπに近い（一致している）ほどに、変調信号の振幅を精度良く検出できるため、より正確に、変調信号を復調できる。

また、非接触近接無線通信においては、複数の通信方式に対応できる通信プロトコルとして、NFC(near field communication)が存在する。このNFCを用いた非接触近接無線通信によれば、例えば、リーダライタが、それぞれ異なる通信方式に対応した複数の非接触ICカードと、非接触近接無線通信を行うことができる。

NFCを用いた非接触近接無線通信では、例えば、変調信号に対して、変調信号との位相差が０である基準信号を用いた同期検波を行うとともに、その基準信号との位相差がπ/２である他の基準信号を用いた同期検波を行い、その結果得られた検波結果のうち、より正確に、変調信号の振幅を表す検波結果を、最終的な復調結果として選択する復調技術が存在する（例えば、特許文献１を参照）。

なお、この復調技術において、変調信号との位相差が０である基準信号を用いた同期検波を行うとともに、その基準信号との位相差がπ/２である他の基準信号を用いた同期検波を行うのは、非接触ICカードからの変調信号として、振幅変調された変調信号の他、搬送波の位相を変化させる位相変調により得られた変調信号を復調できるようにするためである。

次に、図１を参照して、従来の復調技術を説明する。

図１は、従来の復調技術により、変調信号を復調する情報処理装置１の構成例を示している。

この情報処理装置１は、アンテナ部２１、DC(direct current)カットコンデンサ２２、保護ダイオード２３及び２４、電源２５、発振回路２６、乗算器２７、信号処理回路２８、乗算器２９、信号処理回路３０、選択回路３１、CPU(central processing unit)３２、及び記憶部３３により構成される。

アンテナ部２１は、コイルL、コンデンサC、及び抵抗Rが並列的に接続された閉回路として構成されている。すなわち、アンテナ部２１は、コイルLの部分がループアンテナとして動作するとともに、コイルL、コンデンサC、及び抵抗RからなるLCR共振回路としても動作する。

アンテナ部２１は、外部から電波を受信し、その結果得られた変調信号を、DCカットコンデンサ２２に供給する。

DCカットコンデンサ２２は、アンテナ部２１からの変調信号のDC成分を削除し、削除後の変調信号を、発振回路２６、乗算器２７及び２９に供給する。

保護ダイオード２３及び２４は、電流が逆流すること等により、情報処理装置１が破壊されることを防止する。また、電源２５は、各回路に、適宜、必要な電力を供給する。

発振回路２６は、変調信号を搬送する搬送波と周波数が同一である基準信号を発振し、発振した基準信号を、DCカットコンデンサ２２からの変調信号との位相差が０となるように調整する。そして、その調整により得られたI信号を、乗算器２７に供給する。

また、発振回路２６は、発振した基準信号を、DCカットコンデンサ２２からの変調信号との位相差がπ/２となるように調整する。そして、その調整により得られたQ信号を、乗算器２９に供給する。

乗算器２７は、発振回路２６からのI信号と、DCカットコンデンサ２２からの変調信号とを乗算する同期検波により変調信号を復調し、その結果得られた復調信号を信号処理回路２８に供給する。

信号処理回路２８は、乗算器２７からの復調信号に対して、AD(analog to digital)変換等の処理を行い、処理後の復調信号を選択回路３１に供給する。

乗算器２９は、発振回路２６からのQ信号と、DCカットコンデンサ２２からの変調信号とを乗算する同期検波により変調信号を復調し、その結果得られた復調信号を信号処理回路３０に供給する。

信号処理回路３０は、乗算器２９からの復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路３１に供給する。

選択回路３１は、信号処理回路２８からの復調信号、及び信号処理回路３０からの復調信号それぞれが表す振幅値を比較し、振幅値が大きい方の復調信号を、最終的な復調結果として選択する。

なお、振幅値とは、変調信号の振幅の大きさを表す値をいう。

また、選択回路３１は、最終的な復調結果として選択された復調信号の復調データ（変調信号を復調して得られるデータ）に対して、CRC（cyclic redundancy check、巡回冗長検査）等の誤り検出を行い、復調データにエラー（誤り）がないことを確認して、図示せぬ復号回路等に供給する。

CPU３２は、記憶部３３に記憶されているプログラムを実行することにより、発振回路２６乃至選択回路３１等を制御し、各種の処理を行わせる。

記憶部３３は、書き換え可能で、電源が遮断されても記録内容を保持できる、いわゆる不揮発性の記憶媒体からなり、例えば、ハードディスク、フラッシュメモリ、EEPROM（electrically erasable programmable read only memory）、MRAM（magnetoresistive random access memory（磁気抵抗メモリ））、又はFeRAM（ferroelectric random access memory（強誘電体メモリ））等により構成される。

記憶部３３は、CPU３２により書込みが指示されたデータや、CPU３２が発振回路２６乃至選択回路３１等を制御するためのプログラムを記憶している。

次に、図２を参照して、乗算器２７及び２９が行う同期検波について説明する。

図２Aに示す波形は、アンテナ部２１により受信されて、DCカットコンデンサ２２を介して乗算器２７及び２９に供給される変調信号を示している。

また、図２中側に示す波形は、周波数が搬送波と同一であって、位相が変調信号と一致するI信号を示している。

さらに、図２Cに示す波形は、周波数が搬送波と同一であって、位相が変調信号の位相よりもπ/２だけ進んでいるQ信号を示している。

乗算器２７は、DCカットコンデンサ２２からの変調信号を、発振回路２６からのI信号を用いた同期検波により復調し、その結果得られる復調信号として、変調信号の振幅を表す振幅値を取得する。すなわち、例えば、乗算器２７は、I信号の極大点（丸●で示す）に対応する、変調信号の極大点（丸●で示す）についての振幅の大きさを、変調信号の振幅を表す振幅値として取得する。

そして、乗算器２７は、取得した振幅値を、信号処理回路２８に供給する。

信号処理回路２８は、乗算器２７から供給される振幅値に対して、AD変換等の処理を行い、処理後の振幅値を、選択回路３１に供給する。

乗算器２９は、DCカットコンデンサ２２からの変調信号を、発振回路２６からのQ信号を用いた同期検波により復調し、その結果得られる復調信号として、変調信号の振幅値を取得する。すなわち、例えば、乗算器２９は、Q信号の極大点（矩形■で示す）に対応する、変調信号の点（矩形■で示す）についての振幅の大きさを、振幅値として取得する。

そして、乗算器２９は、取得した振幅値を、信号処理回路３０に供給する。

信号処理回路３０は、乗算器２９から供給される振幅値に対して、AD変換等の処理を行い、処理後の振幅値を選択回路３１に供給する。

選択回路３１は、信号処理回路２８からの振幅値と、信号処理回路３０からの振幅値のうち、振幅値が大きい方を、変調信号の振幅をより正確に表す振幅値として選択し、図示せぬ復号回路等に供給する。

図２において、I信号を用いた同期検波により取得される振幅値は、Q信号を用いた同期検波により取得される振幅値よりも大きい。

したがって、選択回路３１は、I信号を用いた同期検波により取得された振幅値を選択し、図示せぬ復号回路等に供給する。

なお、I信号を用いた同期検波により取得された振幅値と比較して、Q信号を用いた同期検波により取得された振幅値の方が大きくなった場合には、Q信号を用いた同期検波により取得された振幅値が、変調信号の振幅をより正確に表す振幅値として選択される。

このように、従来の復調技術では、I信号による同期検波の検波結果（振幅値）と、Q信号による同期検波の検波結果のうち、振幅が大きいほうを、変調信号の振幅の大きさをより正確に表す振幅値として選択するようにしたので、比較的、変調信号を正確に復調できる。

特開２００８−３５１０４号公報

しかしながら、図１のアンテナ部２１を構成する抵抗Rを、MOS（metal oxide semiconductor）を用いて実現した場合において、アンテナ部２１により受信される変調信号の振幅が比較的大きいときには、図３に示すように、アンテナ部２１に寄生ダイオードが形成されてしまう。

アンテナ部２１に寄生ダイオードが形成された場合には、図４に示すように、アンテナ部２１により受信した変調信号の下側の信号が検出されなくなってしまい、従来の復調技術においては、変調信号の振幅を精度良く検出できないことが生じ得る。

すなわち、例えば、変調信号において、所定の時間における位相の変化の程度を表す位相変化量が変化し、変調信号とI信号との位相差が、０からπに変化した場合、図５に示すように、I信号及びQ信号のいずれによる同期検波おいても、変調信号の振幅を取得することができなくなってしまう。

また、アンテナ部２１により受信した変調信号の下側の信号が検出されなくなってしまった場合において、変調信号との位相差がπであるI信号と、I信号との位相差がπ/２であるQ信号とを用いたときにも、図５に示したように、I信号及びQ信号のいずれによる同期検波おいても、変調信号の振幅を取得することができなくなってしまう。

なお、アンテナ部２１により受信した変調信号の上側の信号が検出されなくなってしまった場合においても同様のことが言える。

本発明は、このような状況に鑑みてなされたものであり、寄生ダイオードの形成等により、変調信号の一部分が検出されない場合においても、変調信号の振幅を精度良く検出し、正確に変調信号を復調できるようにするものである。

本発明の第１の側面の情報処理装置は、送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置であって、前記変調信号を受信する受信手段と、受信された前記変調信号を、包絡線検波により復調する包絡線検波手段とを含む。

本発明の第１の側面の情報処理装置においては、受信された前記変調信号を、前記搬送波と周波数が同一であって位相差が０[rad]又はπ[rad]である第１の基準信号を用いた同期検波により復調する第１の同期検波手段と、受信された前記変調信号を、前記搬送波と周波数が同一であって、前記第１の基準信号との位相差がπ/２[rad]である第２の基準信号を用いた同期検波により復調する第２の同期検波手段と、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データのうちの所定の復調データを、最終的な復調結果として選択する選択手段とをさらに設けるようにすることができる。

本発明の第１の側面の情報処理装置においては、前記変調信号には、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られる、前記変調信号の復調データの誤りを検出する誤り検出符号が付加されており、前記選択手段では、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データに対して、前記誤り検出符号を用いた誤り検出を行い、誤りが検出されなかった復調データを、最終的な復調結果として選択することができる。

本発明の第１の側面の情報処理装置においては、前記選択手段では、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データのうち、前記変調信号の振幅が最大である前記変調信号の復調データを、最終的な復調結果として選択することができる。

本発明の第１の側面の情報処理装置においては、前記受信手段に、受信された前記変調信号のうち、信号のレベルが所定の閾値以上、又は前記所定の閾値未満のいずれか一方の信号の検出を妨害する寄生ダイオードが形成された場合、前記包絡線検波手段では、受信された前記変調信号のうち、検出される他方の信号を、前記包絡線検波により復調することができる。

本発明の第１の側面の情報処理装置は、非接触ICカード、前記非接触ICカードと通信を行うリーダライタ、又は、前記非接触ICカード若しくは前記リーダライタと同等のICが内蔵された電子機器のいずれかであるようにすることができる。

本発明の第１の側面の情報処理方法は、送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置の情報処理方法であって、前記情報処理装置は、受信手段と、包絡線検波手段とを含み、前記受信手段が、前記変調信号を受信し、前記包絡線検波手段が、受信された前記変調信号を、包絡線検波により復調するステップを含む。

本発明の第１の側面のプログラムは、送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置を制御する制御用のコンピュータに、前記変調信号を受信し、受信された前記変調信号を、包絡線検波により復調するステップを含む処理を実行させる。

本発明の第１の側面によれば、送信データにより搬送波が振幅変調されている変調信号が受信され、受信された前記変調信号が、包絡線検波により復調される。

本発明の第２の側面の情報処理装置は、送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置であって、前記変調信号を受信する受信手段と、受信された前記変調信号の位相の変化に追従させて、同期検波に用いる第１の検波用信号の位相を、前記変調信号の位相に一致させる位相追従手段と、受信された前記変調信号を、前記位相追従手段により得られた、前記変調信号と位相が一致した第２の前記検波用信号を用いた同期検波により復調する第１の同期検波手段とを含む。

前記位相追従手段では、第１の前記検波用信号の位相から、前記変調信号の位相を減算して得られる位相差が、所定の閾値未満である場合、第１の前記検波用信号の位相を遅らせるように調整し、前記位相差が前記所定の閾値以上である場合、第１の前記検波用信号の位相を進めるように調整して、第１の前記検波用信号の位相を、前記変調信号の位相に一致させるようにすることができる。

本発明の第２の側面の情報処理装置においては、受信された前記変調信号を、第２の前記検波用信号の位相との位相差がπ/２[rad]である第３の前記検波用信号を用いた同期検波により復調する第２の同期検波手段と、前記第１及び第２の同期検波手段それぞれにより得られた、前記変調信号の復調データのうちの所定の復調データを、最終的な復調結果として選択する選択手段とをさらに設けることができる。

本発明の第２の側面の情報処理装置においては、前記変調信号には、前記第１及び第２の同期検波手段のそれぞれにより得られる、前記変調信号の復調データの誤りを検出する誤り検出符号が付加されており、前記選択手段では、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データに対して、前記誤り検出符号を用いた誤り検出を行い、誤りが検出されなかった復調データを、最終的な復調結果として選択することができる。

本発明の第２の側面の情報処理装置においては、前記選択手段では、前記第１及び第２の同期検波手段それぞれにより得られた、前記変調信号の復調データのうち、前記変調信号の振幅が最大である前記変調信号の復調データを、最終的な復調結果として選択することができる。

前記受信手段に、受信された前記変調信号のうち、信号のレベルが所定の閾値以上、又は前記所定の閾値未満のいずれか一方の信号の検出を妨害する寄生ダイオードが形成された場合、前記位相追従手段では、受信された前記変調信号のうち、検出される他方の信号の位相の変化に追従させて、第１の前記同期検波用信号の位相を、前記他方の信号の位相に一致させ、前記第１の同期検波手段では、前記他方の信号を、第２の前記検波用信号を用いた同期検波により復調することができる。

本発明の第２の側面の情報処理装置は、非接触ICカード、前記非接触ICカードと通信を行うリーダライタ、又は、前記非接触ICカード若しくは前記リーダライタと同等のICが内蔵された電子機器のいずれかであるようにすることができる。

本発明の第２の側面によれば、送信データにより搬送波が振幅変調されている変調信号が受信され、受信された前記変調信号の位相の変化に追従させて、同期検波に用いる第１の検波用信号の位相が、前記変調信号の位相に一致させられ、受信された前記変調信号が、前記変調信号と位相が一致した第２の前記検波用信号を用いた同期検波により復調される。

本発明によれば、寄生ダイオードの形成等により、変調信号の一部分が検出されない場合においても、正確に、変調信号を復調できる。

以下、発明を実施するための最良の形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（変調信号の復調：I信号及びQ信号による同期検波、並びにダイオード検波を使用する例）
２．第２の実施の形態（変調信号の復調：PLL(phase locked loop)回路を使用する例）
３．その他の変形例

＜１．第１の実施の形態＞
[情報処理装置の構成例]
図６は、第１の実施の形態である情報処理装置８１の構成例を示している。

この情報処理装置８１は、例えばユーザ操作等により設定されるモードに応じて、リーダライタ、又は非接触ICカードのいずれか一方として機能する。

すなわち、例えば、情報処理装置８１は、リーダライタとして機能するリーダライタモードに設定された場合、リーダライタとして、通信相手である非接触ICカードに送信する送信データを変調して出力する他、非接触ICカードからの変調信号を復調する。

情報処理装置８１が、リーダライタモードに設定された場合、通信相手である非接触ICカードからは、振幅変調の他、例えば位相変調された変調信号が入力される。これは、非接触ICカードにおいては、対応する通信方式によって、異なる変調方法が採用されていることによる。

また、情報処理装置８１は、非接触ICカードとして機能するカードモードに設定された場合、非接触ICカードとして、通信相手であるリーダライタに送信する送信データを変調して出力する他、リーダライタからの変調信号を復調する。

情報処理装置８１が、カードモードに設定された場合、通信相手であるリーダライタからは、振幅変調された変調信号が入力される。これは、リーダライタにおいては、いずれの通信方式によっても、振幅変調による変調方法が採用されていることによる。

なお、情報処理装置８１では、通信相手から、振幅変調された変調信号を受信した場合、リーダライタモード及びカードモードのいずれに設定されているときでも、受信した変調信号を、同一の復調回路により復調する。

図６では、情報処理装置８１の構成要素のうち、情報処理装置８１が非接触ICカード又はリーダライタとして機能する場合に、振幅変調された変調信号を復調するための復調回路の回路構成を図示しており、その他の部分は省略している。このことは、後述する図８及び図９についても同様である。

なお、情報処理装置８１は、図１に示された従来の情報処理装置１の構成要素のうち、共通するものについては同一の符号を付しているので、その説明は適宜省略する。

すなわち、情報処理装置８１において、新たにダイオード検波器１０１及び信号処理回路１０２が設けられているとともに、選択回路３１乃至記憶部３３に代えて、選択回路１０３乃至記憶部１０５が設けられている他は、従来の情報処理装置１と同様に構成されている。

ダイオード検波器１０１には、DCカットコンデンサ２２から、変調信号が供給される。

ダイオード検波器１０１は、ダイオード１０１aのカソードに、接地されたコンデンサ１０１bの一端、及び、接地された抵抗１０１cの一端が接続されているとともに、コンデンサ１０１b及び抵抗１０１cが並列的に接続された回路として構成されている。

ダイオード検波器１０１は、DCカットコンデンサ２２からの変調信号を、ダイオード検波（包絡線検波）により復調する。これにより、変調信号における包絡線の振幅の大きさが、変調信号の振幅値として取得される。

ダイオード検波器１０１は、取得した変調信号の振幅値を、復調信号として、信号処理回路１０２に供給する。

信号処理回路１０２は、ダイオード検波器１０１から供給される復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路１０３に供給する。

選択回路１０３には、信号処理回路１０２の他、信号処理回路２８、及び信号処理回路３０から、それぞれ、復調信号が供給される。

選択回路１０３は、信号処理回路２８からの復調信号、信号処理回路３０からの復調信号、及び信号処理回路１０２からの復調信号それぞれが表す振幅値を比較し、振幅値が最大の復調信号を、最終的な復調結果として選択する。

また、選択回路１０３は、最終的な復調結果として選択された復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーがないことを確認して、図示せぬ復号回路等に供給する。

なお、選択回路１０３は、信号処理回路２８、信号処理回路３０、及び信号処理回路１０２それぞれからの復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーのないものを、最終的な復調結果として採用してもよい。

CPU１０４は、記憶部１０５に記憶されているプログラムを実行することにより、発振回路２６乃至信号処理回路３０、信号処理回路１０２、及び選択回路１０３等を制御し、各種の処理を行わせる。

記憶部１０５は、書き換え可能で、電源が遮断されても記録内容を保持できる、いわゆる不揮発性の記憶媒体からなり、例えば、ハードディスク、フラッシュメモリ、EEPROM、MRAM、又はFeRAM等により構成される。

記憶部１０５は、CPU１０４により書込みが指示されたデータや、CPU１０４が発振回路２６乃至信号処理回路３０、信号処理回路１０２、及び選択回路１０３等を制御するためのプログラムを記憶している。記憶部１０５に記憶されたプログラムは、書き換えることにより、バージョンアップさせることができる。

なお、情報処理装置８１が、リーダライタモードに設定されている場合、通信相手から、位相変調された変調信号が入力され得る。情報処理装置８１は、通信相手から、位相変調された変調信号が入力されたときには、発振回路２６乃至信号処理装置３０を用いて、位相変調された変調信号を復調する。

[情報処理装置８１が行う復調処理の動作説明]
次に、図７のフローチャートを参照して、情報処理装置８１が行う復調処理を説明する。

なお、この復調処理は、情報処理装置８１が、リーダライタモード又はカードモードのいずれに設定されている場合においても、通信相手から、振幅変調された変調信号が入力されたときに開始される。

ステップＳ１において、アンテナ部２１は、外部から電波を受信し、その結果得られた変調信号を、DCカットコンデンサ２２に供給する。

ステップＳ２において、DCカットコンデンサ２２は、アンテナ部２１からの変調信号のDC成分を削除し、削除後の変調信号を、発振回路２６、乗算器２７、乗算器２９、及びダイオード検波器１０１に供給する。

ステップＳ３において、発振回路２６は、変調信号を搬送する搬送波と周波数が同一である基準信号を発振し、発振した基準信号を、DCカットコンデンサ２２からの変調信号との位相差が０となるように調整する。そして、その調整により得られたI信号を、乗算器２７に供給する。

また、発振回路２６は、発振した基準信号を、DCカットコンデンサ２２からの変調信号との位相差がπ/２となるように調整する。そして、その調整により得られたQ信号を、乗算器２９に供給する。

ステップＳ４において、乗算器２７は、発振回路２６からのI信号と、DCカットコンデンサ２２からの変調信号とを乗算する同期検波により変調信号を復調し、その結果得られた復調信号を、信号処理回路２８に供給する。

ステップＳ５において、信号処理回路２８は、乗算器２７からの復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路１０３に供給する。

ステップＳ６において、乗算器２９は、発振回路２６からのQ信号と、DCカットコンデンサ２２からの変調信号とを乗算する同期検波により変調信号を復調し、その結果得られた復調信号を、信号処理回路３０に供給する。

ステップＳ７において、信号処理回路３０は、乗算器２９からの復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路１０３に供給する。

ステップＳ８において、ダイオード検波器１０１は、DCカットコンデンサ２２からの変調信号を、ダイオード検波（包絡線検波）により復調する。これにより、変調信号における包絡線の振幅の大きさが、変調信号の振幅値として取得される。

ダイオード検波器１０１は、取得した変調信号の振幅値を、復調信号として、信号処理回路１０２に供給する。

ステップＳ９において、信号処理回路１０２は、ダイオード検波器１０１から供給される復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路１０３に供給する。

ステップＳ１０において、選択回路１０３は、信号処理回路２８からの復調信号、信号処理回路３０からの復調信号、及び信号処理回路１０２からの復調信号それぞれが表す振幅値を比較し、振幅値が最大の復調信号を、最終的な復調結果として選択する。

また、選択回路１０３は、最終的な復調結果として選択された復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーがないことを確認して、図示せぬ復号回路等に供給する。

なお、選択回路１０３は、信号処理回路２８、信号処理回路３０、及び信号処理回路１０２それぞれからの復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーのないものを、最終的な復調結果として採用してもよい。

以上説明したように、情報処理装置８１が行う復調処理によれば、受信した変調信号を、ダイオード検波、I信号及びQ信号を用いた同期検波により復調し、その結果得られた復調信号それぞれが表す振幅値を比較して、振幅値が最大の復調信号を、最終的な復調結果として選択するようにした。

したがって、図４に示したように、形成された寄生ダイオードにより、受信した変調信号の下側（又は上側）を検出できない場合には、I信号及びQ信号を用いた同期検波により適切な復調結果を得られないが、ダイオード検波により、変調信号における包絡線の振幅を、変調信号の振幅として精度良く検出できるため、正確に、変調信号を復調できる。

また、寄生ダイオードが形成されない場合には、ダイオード検波の他、I信号及びQ信号を用いた同期検波によっても、比較的、精度良く、変調信号の振幅を検出できる。したがって、ダイオード検波、I信号及びQ信号を用いた同期検波により復調して得られた復調信号の中から、振幅値が最大の復調信号を、最終的な復調結果として選択することにより、従来の復調技術と比較して、より正確に、変調信号を復調できる。

なお、寄生ダイオードが形成されない場合に、ダイオード検波、I信号及びQ信号を用いた同期検波により復調して得られた復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーのないものを、最終的な復調結果として選択することによっても、従来の復調技術と比較して、より正確に、変調信号を復調できる。

ところで、上述したように、情報処理装置８１が、リーダライタモードに設定されている場合、通信相手から、位相変調された変調信号が入力されたときには、発振回路２６乃至信号処理装置３０を用いて、位相変調された変調信号を復調する。

したがって、情報処理装置８１が、リーダライタモードに設定されている場合には、通信相手から、位相変調された変調信号が入力されたときに備えて、発振回路２６乃至信号処理装置３０を、常に動作させておく必要がある。

しかしながら、情報処理装置８１が、カードモードに設定されている場合には、通信相手から、振幅変調された変調信号のみが入力され、位相変調された変調信号は入力されない。

したがって、情報処理装置８１が、カードモードに設定されている場合には、発振回路２６乃至信号処理回路３０の動作を停止させて、ダイオード検波器１０１のみを用いて、振幅変調された変調信号を復調するように構成することが可能である。このように構成すれば、発振回路２６乃至信号処理回路３０の動作に必要な電力の消費を節約することが可能となる。

また、情報処理装置８１が、カードモードの他、リーダライタモードに設定されている場合においても、通信相手から、振幅変調された変調信号のみが入力されるときには、図８に示すように、ダイオード検波器１０１のみを用いて、振幅変調された変調信号を復調するように構成してもよい。

この場合、I信号及びQ信号を用いた同期検波により変調信号を復調するために、I信号及びQ信号を用いた同期検波用に２つのバッファリングメモリや、発振回路２６等が必要な従来の復調技術と比較して、簡易な回路構成で、振幅変調された変調信号の振幅を、精度良く検出できるため、情報処理装置８１の製造コストを少なくすることが可能である。

また、ダイオード検波器１０１のみを用いて変調信号を復調しているため、発振回路２６等により消費される消費電力を節約することが可能である。

なお、ダイオード検波器１０１において、リーク電流が発生した場合、リーク電流の大きさに応じて消費電力が大きくなる。したがって、ダイオード検波器１０１は、リーク電流が発生しないように構成することが望ましい。

＜２．第２の実施の形態＞
[情報処理装置の構成例]
次に、図９は、第２の実施の形態である情報処理装置１６１の構成例を示している。

なお、この情報処理装置１６１は、図１に示した従来の情報処理装置１に対応する部分については同一の符号を付しているため、その説明は適宜省略する。

すなわち、情報処理装置１６１は、発振回路２６、CPU３２、及び記憶部３３に代えて、PLL回路１８１、CPU１８２、及び記憶部１８３が設けられている他は、従来の情報処理装置１と同様に構成されている。

PLL回路１８１には、DCカットコンデンサ２２からの変調信号が供給される。

PLL回路１８１は、通信距離等に起因して、DCカットコンデンサ２２からの変調信号の位相変化量が変化したとしても、その変化に追従して、I信号及びQ信号の位相を調整する位相調整処理を行う。

すなわち、例えば、PLL回路１８１は、搬送波と同一の周波数の発振信号を発振し、発振した発振信号の位相を、DCカットコンデンサ２２からの変調信号の位相と一致させるように調整する。そして、調整後の発振信号を、I信号として、乗算器２７に供給する。

また、PLL回路１８１は、発振した発振信号の位相を、I信号の位相からπ/２だけ進めさせ、π/２だけ進んだ発振信号を、Q信号として、乗算器２９に供給する。

CPU１８２は、記憶部１８３に記憶されているプログラムを実行することにより、乗算器２７乃至選択回路３１、及びPLL回路１８１等を制御し、各種の処理を行わせる。

記憶部１８３は、書き換え可能で、電源が遮断されても記録内容を保持できる、いわゆる不揮発性の記憶媒体からなり、例えば、ハードディスク、フラッシュメモリ、EEPROM、MRAM、又はFeRAM等により構成される。記憶部１８３に記憶されたプログラムは、書き換えることにより、バージョンアップさせることができる。

記憶部１８３は、CPU１８２により書込みが指示されたデータや、CPU１８２が乗算器２７乃至選択回路３１、及びPLL回路１８１等を制御するためのプログラムを記憶している。

次に、図１０は、PLL回路１８１により出力されるI信号及びQ信号を示している。

PLL回路１８１は、DCカットコンデンサ２２からの変調信号（図１０A）と、位相が一致したI信号（図１０B）を生成し、乗算器２７に供給する。

また、PLL回路１８１は、位相が、I信号の位相からπ/２だけ進んだQ信号（図１０C）を生成し、乗算器２９に供給する。

[PLL回路１８１の構成例]
図１１は、図９のPLL回路１８１の詳細な構成例を示している。

このPLL回路１８１は、コンパレータ（comparator）２０１、フェーズディテクタ(phase detector)２０２、ローパスフィルタ(low pass filter)２０３、VCO(voltage controlled oscillator)２０４、正弦波変換器２０５、位相シフト器２０６、及び正弦波変換器２０７により構成される。

コンパレータ２０１には、DCカットコンデンサ２２から、変調信号が供給される。

コンパレータ２０１は、DCカットコンデンサ２２からの変調信号が表す電圧の値（信号レベル）と、値０とを比較する。

また、コンパレータ２０１は、その比較結果に基づいて、変調信号のうち、信号レベルが値０よりも大きな値に対応する部分をH(high)レベルとし、値０に対応する部分をL(low)レベルとする方形波（矩形波）に、変調信号を変換する。

そして、コンパレータ２０１は、その変換の結果得られた方形波である変調信号Vinを、フェーズディテクタ２０２に供給する。

フェーズディテクタ２０２は、後述するVCO２０４から出力される出力信号Voutの位相が、コンパレータ２０１からの変調信号Vinの位相よりも進んでいるか、又は遅れているかを表す情報として、例えば、出力信号Voutの位相から、変調信号Vinの位相を減算して得られる位相差を算出し、VCO２０４に供給する。

また、フェーズディテクタ２０２は、変調信号Vinの信号レベルと、出力信号Voutの信号レベルとのEXOR（exclusive or、排他的論理和）を算出し、その結果得られる論理信号Vpdを、ローパスフィルタ２０３に供給する。

すなわち、フェーズディテクタ２０２は、変調信号Vinと、対応する出力信号Voutとの信号レベルがいずれもHレベル又はLレベルである場合、Lレベルの論理信号Vpdを生成して、ローパスフィルタ２０３に供給する。

また、フェーズディテクタ２０２は、変調信号Vinと、対応する出力信号Voutとの信号レベルのいずれか一方がHレベルであり、他方がLレベルである場合、Hレベルの論理信号Vpdを生成して、ローパスフィルタ２０３に供給する。

ローパスフィルタ２０３は、フェーズディテクタ２０２からの論理信号Vpdを積分するとともに平均化し、その結果得られたVCO入力電圧Vpd'をVCO２０４に出力する。

VCO２０４は、搬送波と同一の周波数である出力信号Voutを発振する発振器２０４aを内蔵している。

VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'、及びフェーズディテクタ２０２からの位相差に基づいて、発振器２０４aにより発振された出力信号Voutの位相を、変調信号Vinの位相と一致するように調整する。なお、VCO２０４が行う位相の調整方法の詳細は、後述する図１４を参照して説明する。

また、VCO２０４は、位相が調整された出力信号Voutを、フェーズディテクタ２０２、正弦波変換器２０５、及び、位相シフト器２０６に出力する。

正弦波変換器２０５は、VCO２０４からの出力信号Voutを、方形波から正弦波に変換し、I信号として、図９の乗算器２７に出力する。

位相シフト器２０６は、VCO２０４からの出力信号Voutの位相を、π/２だけ進めさせ、その結果得られた出力信号Voutを、正弦波変換器２０７に供給する。

正弦波変換器２０７は、位相シフト器２０６からの出力信号Voutを、方形波から正弦波に変換し、Q信号として、図９の乗算器２９に出力する。

次に、図１２乃至図１４を参照して、フェーズディテクタ２０２乃至VCO２０４が行う処理を説明する。

図１２は、コンパレータ２０１からフェーズディテクタ２０２に入力される変調信号Vin、VCO２０４からフェーズディテクタ２０２に入力される出力信号Vout、及び、フェーズディテクタ２０２からローパスフィルタ２０３に出力される論理信号Vpdの一例を示している。

図１２Aには、コンパレータ２０１からフェーズディテクタ２０２に入力される変調信号Vinが示されている。また、図１２Bには、変調信号Vinとの位相差がπ/８である出力信号Vout_1が示されている。

さらに、図１２Cには、変調信号Vinと出力信号Vout_1との排他的論理和を算出することにより得られる論理信号Vpd_1が示されている。

なお、図１２A乃至図１２Cにおいて、縦軸は電圧を表しており、横軸は位相を表している。

図１２A及び図１２Bにおいて、出力信号Vout_1の位相は、変調信号Vinの位相と比較して、位相π/８だけ進んでいる。

したがって、フェーズディテクタ２０２は、出力信号Vout_1の位相から、変調信号Vinの位相を減算し、その結果得られる位相差π/８を、VCO２０４に供給する。

また、フェーズディテクタ２０２は、変調信号Vinの信号レベルと、出力信号Vout_1の信号レベルとのEXOR（排他的論理和）を算出し、その結果得られた論理信号Vpd_1（図１２C）を、ローパスフィルタ２０３に供給する。

ローパスフィルタ２０３は、図１２Cに示すように、フェーズディテクタ２０２からの論理信号Vpd_1を積分し、その積分結果として、斜線で示した６個の矩形部分の面積の総和を算出する。

また、ローパスフィルタ２０３は、算出した積分結果を、斜線で示した矩形の個数６で除算する平均化を行う。そして、平均化により得られた値を、VCO入力電圧Vpd_1'として、VCO２０４に供給する。

VCO２０４は、フェーズディテクタ２０２からの位相差π/８、及びローパスフィルタ２０３からのVCO入力電圧Vpd_1'に基づいて、図１２Bに示すように、出力信号Vout_1の位相を遅らせて、出力信号Vout_1を、図中、左側方向に移動させる。

そして、VCO２０４は、出力信号Vout_1と変調信号Vinの位相が一致した場合、その状態を維持し続ける。

次に、図１３は、コンパレータ２０１からフェーズディテクタ２０２に入力される変調信号Vin、VCO２０４からフェーズディテクタ２０２に入力される出力信号Vout、及び、フェーズディテクタ２０２からローパスフィルタ２０３に出力される論理信号Vpdの他の例を示している。

なお、図１３において、図１３A及び図１３Cについては、図１２A及び図１２Cと同様に構成されているため、以下説明は省略する。

図１３Bには、変調信号Vinとの位相差が-π/８である出力信号Vout_2が示されている。

図１３A及び図１３Bにおいて、出力信号Vout_2の位相は、変調信号Vinの位相と比較して、位相-π/８（=１５π/８）だけ進んでいる（位相π/８だけ遅れている）。

したがって、フェーズディテクタ２０２は、出力信号Vout_2の位相から、変調信号Vinの位相を減算し、その結果得られる位相差-π/８（=１５π/８）を、VCO２０４に供給する。

また、フェーズディテクタ２０２は、変調信号Vinの信号レベルと、出力信号Vout_2の信号レベルとのEXOR（排他的論理和）を算出し、その結果得られた論理信号Vpd_2（図１３C）を、ローパスフィルタ２０３に供給する。

ローパスフィルタ２０３は、図１３Cに示すように、フェーズディテクタ２０２からの論理信号Vpd_2を積分し、その積分結果として、斜線で示した６個の矩形部分の面積の総和を算出する。

また、ローパスフィルタ２０３は、算出した積分結果を、斜線で示した矩形の個数６で除算する平均化を行う。そして、平均化により得られた値を、VCO入力電圧Vpd_2'として、VCO２０４に供給する。

VCO２０４は、フェーズディテクタ２０２からの位相差-π/８（=１５π/８）、及びローパスフィルタ２０３からのVCO入力電圧Vpd_2'に基づいて、図１３Bに示すように、出力信号Vout_2の位相を進ませて、出力信号Vout_2を、図中、右側方向に移動させる。

そして、VCO２０４は、出力信号Vout_2と変調信号Vinの位相が一致した場合、その状態を維持し続ける。

次に、図１４を参照して、VCO２０４が行う処理の詳細を説明する。

図１４において、縦軸はVCO入力電圧Vpd'を表しており、横軸は位相差を表している。

VCO２０４は、図１４に示すように、フェーズディテクタ２０２からの位相差がπ未満である場合、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０となるまで、すなわち、位相差が０となるまで、出力信号Voutの位相を遅らせる。そして、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０となった場合、その状態を維持し続ける。

また、VCO２０４は、図１４に示すように、フェーズディテクタ２０２からの位相差がπ以上である場合、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０となるまで、すなわち、位相差が２πとなるまで、出力信号Voutの位相を進ませる。そして、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０となった場合、その状態を維持し続ける。

[情報処理装置１６１が行う復調処理の動作説明]
次に、図１５のフローチャートを参照して、情報処理装置１６１が行う復調処理を説明する。

ステップＳ３１において、アンテナ部２１は、外部から電波を受信し、その結果得られた変調信号を、DCカットコンデンサ２２に供給する。

ステップＳ３２において、DCカットコンデンサ２２は、アンテナ部２１からの変調信号のDC成分を削除し、削除後の変調信号を、PLL回路１８１、乗算器２７及び２９に供給する。

ステップＳ３３において、PLL回路１８１は、DCカットコンデンサ２２からの変調信号の位相変化量の変化に追従して、I信号及びQ信号の位相を調整する位相調整処理を行う。そして、その位相調整処理により調整されたI信号を乗算器２７に供給するとともに、同じく調整されたQ信号を乗算器２９に供給する。

なお、ステップＳ３３における位相調整処理の詳細は、図１６を参照して後述する。

ステップＳ３４において、乗算器２７は、PLL回路１８１からのI信号と、DCカットコンデンサ２２からの変調信号とを乗算する同期検波により変調信号を復調し、その結果得られた復調信号を信号処理回路２８に供給する。

ステップＳ３５において、信号処理回路２８は、乗算器２７からの復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路３１に供給する。

ステップＳ３６において、乗算器２９は、PLL回路１８１からのQ信号と、DCカットコンデンサ２２からの変調信号とを乗算する同期検波により変調信号を復調し、その結果得られた復調信号を信号処理回路３０に供給する。

ステップＳ３７において、信号処理回路３０は、乗算器２９からの復調信号に対して、AD変換等の処理を行い、処理後の復調信号を、選択回路３１に供給する。

ステップＳ３８において、選択回路３１は、信号処理回路２８からの復調信号、及び信号処理回路３０からの復調信号それぞれが表す振幅値を比較し、振幅値が大きい方の復調信号を、最終的な復調結果として選択する。

そして、選択回路３１は、最終的な復調結果として選択された復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーがないことを確認して、後段の復号回路（図示せず）等に供給する。

なお、選択回路３１は、信号処理回路２８及び信号処理回路３０それぞれからの復調信号の復調データに対して、CRC等の誤り検出を行い、復調データにエラーのないものを、最終的な復調結果として採用してもよい。

[PLL回路１８１が行う位相調整処理の動作説明]
次に、図１６のフローチャートを参照して、図１５のステップＳ３３における位相調整処理の詳細を説明する。

ステップＳ５１において、コンパレータ２０１は、DCカットコンデンサ２２からの変調信号が表す電圧の値（信号レベル）と、値０とを比較する。

また、コンパレータ２０１は、その比較結果に基づいて、変調信号のうち、信号レベルが値０よりも大きな値に対応する部分をHレベルとし、値０に対応する部分をLレベルとする方形波に、変調信号を変換する。

そして、コンパレータ２０１は、その変換の結果得られた方形波である変調信号Vinを、フェーズディテクタ２０２に供給する。

ステップＳ５２において、フェーズディテクタ２０２は、後述するVCO２０４から出力される出力信号Voutの位相が、コンパレータ２０１からの変調信号Vinの位相よりも進んでいるか、又は遅れているかを表す情報として、例えば、出力信号Voutの位相から、変調信号Vinの位相を減算して得られる位相差を算出し、VCO２０４に供給する。

また、フェーズディテクタ２０２は、変調信号Vinの信号レベルと、出力信号Voutの信号レベルとのEXORを算出し、その結果得られる論理信号Vpdを、ローパスフィルタ２０３に供給する。

ステップＳ５３において、ローパスフィルタ２０３は、フェーズディテクタ２０２からの論理信号Vpdを積分するとともに平均化し、その結果得られたVCO入力電圧Vpd'をVCO２０４に出力する。

ステップＳ５４において、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０であるか否か、すなわち、変調信号Vinの位相と出力信号Voutの位相とが一致する否かを判定する。そして、VCO２０４は、VCO入力電圧Vpd'が０であると判定した場合、処理はステップＳ６０に進められる。なお、ステップＳ６０において行われる処理については後述する。

また、ステップＳ５４において、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０でないと判定した場合、処理はステップＳ５５に進められる。

ステップＳ５５において、VCO２０４は、フェーズディテクタ２０２からの位相差がπ未満であるか否かを判定し、π未満であると判定した場合に、処理はステップＳ５６に進められる。

ステップＳ５６において、VCO２０４は、変調信号Vinの位相と出力信号Voutの位相とが一致するように、出力信号Voutの位相を遅らせる調整を行い、処理はステップＳ５７に進められる。

ステップＳ５７において、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０であるか否か、すなわち、変調信号Vinの位相と出力信号Voutの位相とが一致したか否かを判定する。そして、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０でないと判定した場合には、処理はステップＳ５６に戻り、以下同様の処理を繰り返す。

一方、ステップＳ５７において、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０であると判定した場合、処理はステップＳ６０に進められる。

また、ステップＳ５５において、VCO２０４は、フェーズディテクタ２０２からの位相差がπ未満でないと判定した場合に、処理はステップＳ５８に進められる。

ステップＳ５８において、VCO２０４は、変調信号Vinの位相と出力信号Voutの位相とが一致するように、出力信号Voutの位相を進める調整を行い、処理はステップＳ５９に進められる。

ステップＳ５９において、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０であるか否かを判定する。そして、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０でないと判定した場合には、処理はステップＳ５８に戻り、以下同様の処理を繰り返す。

一方、ステップＳ５９において、VCO２０４は、ローパスフィルタ２０３からのVCO入力電圧Vpd'が０であると判定した場合、すなわち、変調信号Vinの位相と出力信号Voutの位相とが一致していると判定した場合、処理はステップＳ６０に進められる。

ステップＳ６０において、VCO２０４は、出力信号Voutの位相が、変調信号Vinの位相と一致している状態を維持し、その出力信号Voutを、フェーズディテクタ２０２、正弦波変換器２０５、及び、位相シフト器２０６に出力する。

なお、変調信号Vinの位相変化量の変化により、出力信号Voutの位相が、変調信号Vinの位相と一致しなくなった場合には、その変化に追従する形で、上述した処理が行われて、出力信号Voutの位相が、変調信号Vinの位相と一致するように調整される。

ステップＳ６１において、正弦波変換器２０５は、VCO２０４からの出力信号Voutを、方形波から正弦波に変換し、I信号として、図９の乗算器２７に出力する。

ステップＳ６２において、位相シフト器２０６は、VCO２０４からの出力信号Voutの位相を、π/２だけ進めさせ、その結果得られた出力信号Voutを、正弦波変換器２０７に供給する。

ステップＳ６３において、正弦波変換器２０７は、位相シフト器２０６からの出力信号Voutを、方形波から正弦波に変換し、Q信号として、図９の乗算器２９に出力する。

以上のように、位相調整処理が行われた後、処理は、図１５のステップＳ３３にリターンされる。

以上説明したように、第２の実施の形態である復号装置１６１が行う図１５の復調処理では、変調信号の位相変化量の変化に追従して、I信号及びQ信号の位相を調整し、調整後のI信号及びQ信号を用いた同期検波により、変調信号を復調して、振幅値が大きい方の復調信号を、最終的な復調結果として選択するようにした。

したがって、通信距離の変化等により、変調信号の位相変化量を一定に保つことができない場合においても、変調信号の位相の変化に追従して、I信号の位相が、変調信号の位相に一致するように調整されるため、I信号を用いた同期検波において、変調信号の振幅を、精度良く検出できる。

また、調整後のI信号及びQ信号を用いた同期検波により、変調信号を復調して、振幅値が大きい方の復調信号を、最終的な復調結果として選択するようにしたので、PLL回路１８１から乗算器２７に供給されるI信号の位相が、変調信号の位相に一致するまでの期間においても、比較的、変調信号の振幅を、精度良く検出できる。

<３．その他の変形例>
第２の実施の形態では、情報処理装置１６１において、第１の実施の形態である情報処理装置８１と同様にして、I信号を用いた同期検波を行う乗算器２７、及び、Q信号を用いた同期検波を行う乗算器２９の他、ダイオード検波を行うダイオード検波器１０１を含むように構成することが可能である。

また、第２の実施の形態では、乗算器２９乃至選択回路３１を構成要素に含めずに、乗算器２７のみにより、I信号を用いた同期検波により、変調信号を復調するようにしてもよい。

この場合、乗算器２９乃至選択回路３１を省略することができるため、情報処理装置１６１の回路構成を簡易にすることができ、情報処理装置１６１の製造コストを少なくすることが可能となる。また、乗算器２９乃至選択回路３１の動作に消費される消費電力を節約することが可能となる。

なお、このように構成した場合、PLL回路１８１は、I信号のみを生成して乗算器２７に出力する。

また、本発明は、リーダライタモード、又はカードモードのいずれかに設定される情報処理装置の他、振幅変調された変調信号を復調することが可能な非接触ICカード及びリーダライタ、又は、非接触ICカード若しくはリーダライタと同等のICが内蔵された携帯電話機等の電子機器についても適用できる。

本明細書において、図７及び図１５の復調処理、並びに図１６の位相調整処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

従来の情報処理装置の構成例を示す図である。 変調信号、I信号、及びQ信号の一例を示す図である。 寄生ダイオードが形成されたアンテナ部の一例を示す図である。 寄生ダイオードが形成されたアンテナ部から出力される変調信号の一例を示す図である。 従来の復調技術において、変調信号の振幅が取得できないときの一例を説明する図である。 第１の実施の形態である情報処理装置の構成例を示す図である。 図６の情報処理装置が行う復調処理を説明するフローチャートである。 第１の実施の形態に対する変形例を示す図である。 第２の実施の形態である情報処理装置の構成例を示す図である。 PLL回路により、位相が調整されたI信号及びQ信号を示す図である。 図９のPLL回路の詳細な構成例を示すブロック図である。 図１１のフェーズディテクタ乃至VCOが行う処理を説明する図である。 図１１のフェーズディテクタ乃至VCOが行う処理を説明する他の図である。 図１１のVCOが行う処理を詳細に説明する図である。 図９の情報処理装置が行う復調処理を説明するフローチャートである。 図１５のステップＳ３３における位相調整処理を説明するフローチャートである。

符号の説明

２１ アンテナ部， ２２ DCカットコンデンサ， ２６ 発振回路， ２７ 乗算器， ２８ 信号処理回路， ２９ 乗算器， ３０ 信号処理回路， ３１ 選択回路， ８１ 情報処理装置， １０１ ダイオード検波器， １０２ 信号処理回路， １０３ 選択回路， １０４ CPU， １０５ 記憶部， １６１ 情報処理装置， １８１ PLL回路， １８２ CPU， １８３ 記憶部， ２０１ コンパレータ， ２０２ フェーズディテクタ， ２０３ ローパスフィルタ， ２０４ VCO， ２０４a 発振器， ２０５ 正弦波変換器， ２０６ 位相シフト器， ２０７ 正弦波変換器

Claims (15)

1. 送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置において、
   前記変調信号を受信する受信手段と、
   受信された前記変調信号を、包絡線検波により復調する包絡線検波手段と
   を含む情報処理装置。
2. 受信された前記変調信号を、前記搬送波と周波数が同一であって位相差が０[rad]又はπ[rad]である第１の基準信号を用いた同期検波により復調する第１の同期検波手段と、
   受信された前記変調信号を、前記搬送波と周波数が同一であって、前記第１の基準信号との位相差がπ/２[rad]である第２の基準信号を用いた同期検波により復調する第２の同期検波手段と、
   前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データのうちの所定の復調データを、最終的な復調結果として選択する選択手段と
   をさらに含む
   請求項１に記載の情報処理装置。
3. 前記変調信号には、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られる、前記変調信号の復調データについての誤りを検出する誤り検出符号が付加されており、
   前記選択手段は、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データに対して、前記誤り検出符号を用いた誤り検出を行い、誤りが検出されなかった復調データを、最終的な復調結果として選択する
   請求項２に記載の情報処理装置。
4. 前記選択手段は、前記包絡線検波手段、並びに、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データのうち、前記変調信号の振幅が最大である前記変調信号の復調データを、最終的な復調結果として選択する
   請求項２に記載の情報処理装置。
5. 前記受信手段に、受信された前記変調信号のうち、信号のレベルが所定の閾値以上、又は前記所定の閾値未満のいずれか一方の信号の検出を妨害する寄生ダイオードが形成された場合、
   前記包絡線検波手段は、受信された前記変調信号のうち、検出される他方の信号を、前記包絡線検波により復調する
   請求項１に記載の情報処理装置。
6. 前記情報処理装置は、非接触IC(integrated circuit)カード、前記非接触ICカードと通信を行うリーダライタ、又は、前記非接触ICカード若しくは前記リーダライタと同等のICが内蔵された電子機器のいずれかである
   請求項１に記載の情報処理装置。
7. 送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置の情報処理方法において、
   前記情報処理装置は、
   受信手段と、
   包絡線検波手段と
   を含み、
   前記受信手段が、前記変調信号を受信し、
   前記包絡線検波手段が、受信された前記変調信号を、包絡線検波により復調する
   ステップを含む情報処理方法。
8. 送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置を制御する制御用のコンピュータに、
   前記変調信号を受信し、
   受信された前記変調信号を、包絡線検波により復調する
   ステップを含む処理を実行させるためのプログラム。
9. 送信データにより搬送波が振幅変調されている変調信号を復調する情報処理装置において、
   前記変調信号を受信する受信手段と、
   受信された前記変調信号の位相の変化に追従させて、同期検波に用いる第１の検波用信号の位相を、前記変調信号の位相に一致させる位相追従手段と、
   受信された前記変調信号を、前記位相追従手段により得られた、前記変調信号と位相が一致した第２の前記検波用信号を用いた同期検波により復調する第１の同期検波手段と
   を含む情報処理装置。
10. 前記位相追従手段は、第１の前記検波用信号の位相から、前記変調信号の位相を減算して得られる位相差が、所定の閾値未満である場合、第１の前記検波用信号の位相を遅らせるように調整し、前記位相差が前記所定の閾値以上である場合、第１の前記検波用信号の位相を進めるように調整して、第１の前記検波用信号の位相を、前記変調信号の位相に一致させる
    請求項９に記載の情報処理装置。
11. 受信された前記変調信号を、第２の前記検波用信号の位相との位相差がπ/２[rad]である第３の前記検波用信号を用いた同期検波により復調する第２の同期検波手段と、
    前記第１及び第２の同期検波手段それぞれにより得られた、前記変調信号の復調データのうちの所定の復調データを、最終的な復調結果として選択する選択手段と
    をさらに含む
    請求項９に記載の情報処理装置。
12. 前記変調信号には、前記第１及び第２の同期検波手段のそれぞれにより得られる、前記変調信号の復調データの誤りを検出する誤り検出符号が付加されており、
    前記選択手段は、前記第１及び第２の同期検波手段のそれぞれにより得られた、前記変調信号の復調データに対して、前記誤り検出符号を用いた誤り検出を行い、誤りが検出されなかった復調データを、最終的な復調結果として選択する
    請求項１１に記載の情報処理装置。
13. 前記選択手段は、前記第１及び第２の同期検波手段それぞれにより得られた、前記変調信号の復調データのうち、前記変調信号の振幅が最大である前記変調信号の復調データを、最終的な復調結果として選択する
    請求項１１に記載の情報処理装置。
14. 前記受信手段に、受信された前記変調信号のうち、信号のレベルが所定の閾値以上、又は前記所定の閾値未満のいずれか一方の信号の検出を妨害する寄生ダイオードが形成された場合、
    前記位相追従手段は、受信された前記変調信号のうち、検出される他方の信号の位相の変化に追従させて、第１の前記同期検波用信号の位相を、前記他方の信号の位相に一致させ、
    前記第１の同期検波手段は、前記他方の信号を、第２の前記検波用信号を用いた同期検波により復調する
    請求項９に記載の情報処理装置。
15. 前記情報処理装置は、非接触ICカード、前記非接触ICカードと通信を行うリーダライタ、又は、前記非接触ICカード若しくは前記リーダライタと同等のICが内蔵された電子機器のいずれかである
    請求項９に記載の情報処理装置。

Images