JP2010122521A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2010122521A
JP2010122521A JP2008297058A JP2008297058A JP2010122521A JP 2010122521 A JP2010122521 A JP 2010122521A JP 2008297058 A JP2008297058 A JP 2008297058A JP 2008297058 A JP2008297058 A JP 2008297058A JP 2010122521 A JP2010122521 A JP 2010122521A
Authority
JP
Japan
Prior art keywords
film
tft
microcrystalline
display device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008297058A
Other languages
Japanese (ja)
Inventor
Eiji Oue
栄司 大植
Jun Goto
順 後藤
Takuo Kaito
拓生 海東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008297058A priority Critical patent/JP2010122521A/en
Publication of JP2010122521A publication Critical patent/JP2010122521A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device having a driving circuit formed thereon using a CMOSTFT around a display region and capable of stabilizing characteristics of a PMOSTFT constituting the CMOSTFT. <P>SOLUTION: In a right PMOSTFT in the CMOSTFT, an N-type channel region 8 is formed and a P-type region 7b is formed around a channel width direction. In a source region 14, which is P-type, a first N-type region 12b is formed in contact with the P-type region 7b in the channel region, and a second N-type region 11a having a larger impurity density than that of the first N-type region 12b is formed in contact with the first N-type region 12b. The current flowing through the P-type region 7b around the channel region is suppressed by a PN junction formed in the first and second N-type regions and the source region 14, which is P-type to make the characteristics of the PMOSTFT stable. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は表示装置に係り、特に、表示領域周辺に薄膜トランジスタによる駆動回路を形成した液晶表示装置または有機ＥＬ表示装置に関する。   The present invention relates to a display device, and more particularly to a liquid crystal display device or an organic EL display device in which a driving circuit using thin film transistors is formed around a display region.

液晶表示装置は薄型にできることから色々な分野に用途が広がっている。液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板に画素電極と対応する場所にカラーフィルタ等が形成されたカラーフィルタ基板が対向し、ＴＦＴ基板とカラーフィルタ基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。   Since the liquid crystal display device can be made thin, its application is extended to various fields. In a liquid crystal display device, a color filter substrate on which a color filter or the like is formed is opposed to a TFT substrate on which pixel electrodes and thin film transistors (TFTs) are formed in a matrix so as to correspond to the pixel electrodes. A liquid crystal is sandwiched between them. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.

ＴＦＴ基板には、縦方向に延在し、横方向に配列したデータ線と、横方向に延在して縦方向に配列した走査線とが存在し、データ線と走査線とで囲まれた領域に画素が形成される。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）から構成される。このようにマトリクス状に形成された多くの画素によって表示領域が形成される。   The TFT substrate has a data line extending in the vertical direction and arranged in the horizontal direction, and a scanning line extending in the horizontal direction and arranged in the vertical direction, and is surrounded by the data lines and the scanning lines. Pixels are formed in the region. The pixel is mainly composed of a pixel electrode and a thin film transistor (TFT) which is a switching element. In this way, a display region is formed by many pixels formed in a matrix.

表示領域の外側には走査線を駆動する走査線駆動回路、データ線を駆動するデータ線駆動回路が設置される。表示領域を確保したまま、表示装置全体を小さくしたいという要求等から、表示領域周辺にＴＦＴによって駆動回路を形成する技術が開発されている。駆動回路を形成するＴＦＴはキャリアの移動度が大きい必要があるので、ＴＦＴにはｐｏｌｙ−Ｓｉ半導体膜が使用される。   A scanning line driving circuit for driving scanning lines and a data line driving circuit for driving data lines are installed outside the display area. In order to reduce the size of the entire display device while securing the display area, a technique for forming a drive circuit with TFTs around the display area has been developed. Since the TFT forming the driving circuit needs to have high carrier mobility, a poly-Si semiconductor film is used for the TFT.

近年、ａ−ＳｉＴＦＴとｐｏｌｙ−ＳｉＴＦＴとの中間の性能をもつ、いわゆる微結晶ＳｉＴＦＴの要求が高まっている。それは、ｐｏｌｙ−ＳｉＴＦＴほどのＴＦＴ性能は必要がないが、ａ−ＳｉＴＦＴより高性能なＴＦＴが必要とされる製品分野である。この場合、当然、ｐｏｌｙ−ＳｉＴＦＴより低コスト化が必要であり、ａ−ＳｉＴＦＴのａ−Ｓｉチャネル部分を微結晶Ｓｉに変更する程度であることが望まれている。   In recent years, there has been a growing demand for so-called microcrystalline Si TFTs having intermediate performance between a-Si TFTs and poly-Si TFTs. This is a product field in which a TFT with a higher performance than that of an a-Si TFT is required, although a TFT performance as low as that of a poly-Si TFT is not required. In this case, naturally, lower cost than poly-Si TFT is required, and it is desired that the a-Si channel portion of the a-Si TFT be changed to microcrystalline Si.

また、ａ−ＳｉＴＦＴで用いられているボトムゲート構造は、チャネル膜下にゲート電極があるため、基板下からのバックライト光によってＴＦＴのオフ電流が増加するいわゆるフォトコンが発生しにくい。従って、画素ＴＦＴとして構造的に優れていると言える。   In addition, since the bottom gate structure used in the a-Si TFT has a gate electrode under the channel film, a so-called photo control in which the off current of the TFT is increased by backlight light from the bottom of the substrate is hardly generated. Therefore, it can be said that the pixel TFT is structurally excellent.

ボトムゲート型ＴＦＴにおいては、ゲート電極とソース・ドレイン電極とが平面的にオーバーラップしているが、チャンネル部をｐｏｌｙ−Ｓｉあるいは微結晶Ｓｉで形成すると、ＴＦＴをＯＦＦしたときに、ドレイン電界が強くなり、ＯＦＦ電流が大きくなるという問題もある。この問題の解決法として、ＮＭＯＳＬＴＰＳ−ＴＦＴで用いられているような、チャネルとソース・ドレイン間に段階緩和層であるＬＤＤ領域を設けることが考えられる。   In the bottom gate type TFT, the gate electrode and the source / drain electrode overlap in a plane. However, when the channel portion is formed of poly-Si or microcrystalline Si, the drain electric field is not generated when the TFT is turned off. There is also a problem that it becomes stronger and the OFF current becomes larger. As a solution to this problem, it is conceivable to provide an LDD region which is a step relaxation layer between the channel and the source / drain, as used in the NMOS LTPS-TFT.

ＬＤＤ領域には、フォトリソグラフィのレジストパターンを用いてｎ−インプラ（注入）を行うことが考えられるが、フォトリソグラフィ工程が１工程増加することと、インプラ工程が必要であるという問題がある。   Although it is conceivable to perform n-implantation (implantation) using a photolithography resist pattern in the LDD region, there is a problem that the number of photolithography processes is increased by one and an implantation process is necessary.

なお、ボトムゲート方式においては、チャネルエッチングが必要であるが、通常レーザーによって結晶化するｐｏｌｙ−Ｓｉ層は、５０μｍ程度の厚さであるので、チャネルエッチングが困難であるという問題がある。   Note that the bottom gate method requires channel etching, but the poly-Si layer that is usually crystallized by a laser has a thickness of about 50 μm, so that there is a problem that channel etching is difficult.

本発明の課題は、ボトムゲートタイプで、ＯＮ電流が大きく、ＯＦＦ電流の小さい、微結晶ＴＦＴ、あるいは、ｐｏｌｙ−ＳｉＴＦＴを実現することである。   An object of the present invention is to realize a microcrystalline TFT or a poly-Si TFT which is a bottom gate type and has a large ON current and a small OFF current.

本発明は上記課題を克服するものであり、具体的な手段は次のとおりである。   The present invention overcomes the above-described problems, and specific means are as follows.

（１）画素電極と画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。   (1) A liquid crystal display device in which a pixel electrode and a pixel including a pixel portion TFT are formed in a matrix, and a driver circuit including a driver TFT is formed outside the display region, wherein the pixel portion TFT, Alternatively, the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion, and the bottom gate type TFT has a gate electrode and a gate insulating film covering the gate electrode, A channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, n-Si films are formed on both sides of the channel portion, and an n + Si film is stacked on the n-Si film. A liquid crystal display device, wherein a source electrode or a drain electrode is formed on the n + Si film.

（２）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（１）に記載の液晶表示装置。   (2) The liquid crystal display device according to (1), wherein the n-Si film is formed to overlap the gate electrode in a plan view.

（３）画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオン注入（インプラ）したｎ−Ｓｉ膜が形成され、前記リンをインプラしたｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする液晶表示装置。   (3) A liquid crystal display device in which pixels including pixel electrodes and pixel unit TFTs are formed in a matrix, and a driver circuit including driver TFTs is formed outside the display region, wherein the pixel unit TFTs Alternatively, the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion, and the bottom gate type TFT has a gate electrode and a gate insulating film covering the gate electrode. A channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and an n-Si film in which phosphorus is ion-implanted (implanted) is formed on both sides of the channel portion, and the phosphorus is implanted. The n-Si film is connected to the a-Si film formed in a layer different from the microcrystalline Si or the poly-Si, and the a-Si film The liquid crystal display device on the the n + Si layer is formed, characterized in that on the n + Si layer is formed a source electrode or a drain electrode.

（４）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（１）に記載の液晶表示装置。   (4) The liquid crystal display device according to (1), wherein the n-Si film is formed to overlap the gate electrode in a plan view.

（５）画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロン（ホウ素、Ｂ）をイオンインプラすることによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオンインプラしたｎ−Ｓｉ膜は前記ボロンをイオンインプラされていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンをインプラされていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。   (5) A liquid crystal display device in which pixels including pixel electrodes and pixel portion TFTs are formed in a matrix, and a driver circuit including driver TFTs is formed outside the display region, the pixel portion TFTs Alternatively, the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion, and the bottom gate type TFT has a gate electrode and a gate insulating film covering the gate electrode. A channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and boron (boron, B) is initially ion-implanted on both sides of the channel portion, which was originally an n + Si film. The n-Si film formed by ion implantation of the boron is formed into an n-Si film formed by ion implantation of the boron. The liquid crystal display device which is connected to the n + Si layer that is not La, characterized in that the source electrode or the drain electrode is formed on the n + Si which has not been implanted with the boron is formed.

（６）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（５）に記載の液晶表示装置。   (6) The liquid crystal display device according to (5), wherein the n-Si film is formed so as to overlap the gate electrode in plan view.

（７）画素電極と複数の画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。   (7) An organic EL display device in which a pixel electrode and a pixel including a plurality of pixel portion TFTs are formed in a matrix, and a driver circuit including a driver TFT is formed outside the display region. The part TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in the channel part, and the bottom gate type TFT has a gate electrode and a gate insulating film covering the gate electrode. A channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, n-Si films are formed on both sides of the channel portion, and n + Si is formed on the n-Si film. An organic EL display device, wherein films are stacked, and a source electrode or a drain electrode is formed on the n + Si film.

（８）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（７）に記載の有機ＥＬ表示装置。   (8) The organic EL display device according to (7), wherein the n-Si film is formed so as to overlap the gate electrode in plan view.

（９）画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオンインプラしたｎ−Ｓｉ膜が形成され、前記リンをインプラしたｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。   (9) An organic EL display device in which pixels including pixel electrodes and a plurality of pixel portion TFTs are formed in a matrix, and a driver circuit including driver TFTs is formed outside the display region, The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in the channel portion, and the bottom gate type TFT is a gate insulating film covering the gate electrode and the gate electrode. A channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and an n-Si film in which phosphorus is ion-implanted is formed on both sides of the channel portion, and the phosphorus is implanted. The n-Si film is connected to the a-Si film formed in a layer different from the microcrystalline Si or the poly-Si, and the a-S On the membrane n + Si film is formed, an organic EL display device, characterized in that the source electrode or the drain electrode is formed on the n + Si layer.

（１０）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（９）に記載の有機ＥＬ表示装置。   (10) The organic EL display device according to (9), wherein the n-Si film is formed so as to overlap the gate electrode in plan view.

（１１）画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロンをイオンインプラすることによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオンインプラしたｎ−Ｓｉ膜は前記ボロンをイオンインプラされていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンをインプラされていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。   (11) An organic EL display device in which pixels including a pixel electrode and a plurality of pixel portion TFTs are formed in a matrix, and a driver circuit including a driver TFT is formed outside the display region, The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in the channel portion, and the bottom gate type TFT is a gate insulating film covering the gate electrode and the gate electrode. And a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and both sides of the channel portion are originally n + Si films by ion implantation of boron. An n-Si film obtained by ion-implanting boron is formed into an ion-implanted boron film. Is connected to the n + Si layer not, the organic EL display device, characterized in that the source electrode or the drain electrode is formed on the n + Si which has not been implanted with the boron.

（１２）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（１１）に記載の有機ＥＬ表示装置。   (12) The organic EL display device according to (11), wherein the n-Si film is formed so as to overlap the gate electrode in plan view.

本発明の構成によれば、液晶表示装置または有機ＥＬ表示装置において、表示領域における画素部ＴＦＴ、または、表示領域の外側における駆動回路に形成されるドライバＴＦＴを、チャンネル部を微結晶Ｓｉまたはｐｏｌｙ−Ｓｉによって形成し、ＯＦＦ時にゲート電極の影響が大きい部分はｎ−Ｓｉ膜によって形成するので、ＯＮ電流が大きく、ＯＦＦ電流の小さいＴＦＴを得ることが出来る。   According to the configuration of the present invention, in the liquid crystal display device or the organic EL display device, the pixel portion TFT in the display region or the driver TFT formed in the drive circuit outside the display region is formed, and the channel portion is formed of microcrystalline Si or poly. The portion formed by -Si and having a large influence of the gate electrode at the time of OFF is formed by the n-Si film, so that a TFT having a large ON current and a small OFF current can be obtained.

本発明によれば、液晶表示装置または有機ＥＬ表示装置において、画素部ＴＦＴもドライバＴＦＴも基本的には同じ構成を有するので、駆動部にＯＮ電流の大きな、したがって、回路を高速で動作させるＴＦＴを微結晶Ｓｉまたはｐｏｌｙ−Ｓｉでチャンネル部を形成したボトム型ＴＦＴを形成することが出来る。   According to the present invention, in the liquid crystal display device or the organic EL display device, the pixel unit TFT and the driver TFT basically have the same configuration, so that the driving unit has a large ON current, and therefore the TFT that operates the circuit at high speed. A bottom type TFT having a channel portion made of microcrystalline Si or poly-Si can be formed.

さらに、液晶表示装置においては、画素部にＯＦＦ電流の小さなａ−ＳｉＴＦＴを形成し、駆動回路部にＯＮ電流が大きく、ＯＦＦ電流の小さい微結晶Ｓｉあるいはｐｏｌｙ−ＳｉＴＦＴを形成することが出来る。   Further, in the liquid crystal display device, an a-Si TFT having a small OFF current can be formed in the pixel portion, and a microcrystalline Si or a poly-Si TFT having a large ON current and a small OFF current can be formed in the driver circuit portion.

具体的な実施例を説明する前に液晶表示装置の概要を説明する。図７は液晶表示装置の例である。図７において、液晶表示装置１００内の大部分は画像が形成される表示領域１０２によって占められている。本発明のＴＦＴはＯＦＦ電流が小さくＯＮ電流が大きいので、表示領域１０２内の画素に形成されたＴＦＴも、表示領域周辺に形成された駆動回路に使用されるＴＦＴも基本的には同じ構造で、かつ、同じプロセスで形成することが出来る。また、表示領域１０２に内の画素部ＴＦＴをａ−Ｓｉで形成し、表示領域周辺の駆動回路に形成されるドライバＴＦＴに対し本発明のボトムゲート型ＴＦＴを使用することも出来る。   An outline of the liquid crystal display device will be described before a specific embodiment is described. FIG. 7 shows an example of a liquid crystal display device. In FIG. 7, most of the liquid crystal display device 100 is occupied by a display area 102 where an image is formed. Since the TFT of the present invention has a small OFF current and a large ON current, the TFT formed in the pixel in the display region 102 and the TFT used in the drive circuit formed around the display region basically have the same structure. And can be formed by the same process. In addition, the bottom gate type TFT of the present invention can be used for the driver TFT formed in the driver circuit around the display region by forming the pixel portion TFT in the display region 102 from a-Si.

液晶表示装置に対して入力表示データ１０９、入力信号群１１０がホストである携帯電話本体、コンピュータ等から転送され、コントロールＩＣ１０３に入力される。コントロールＩＣ１０３からはゲートドライバ制御信号群がゲートドライバ回路に出力される。ゲートドライバ回路１０５は本発明によるボトムゲート型微結晶ＴＦＴが用いられる。ゲートドライバ制御信号群は１ラインの走査期間を規定するシフト信号、先頭ラインの走査開始を規定するスタート信号で構成される。ゲートドライバ回路は画面の両側に形成され、左右のゲートドライバ回路１０５からは走査信号線１０７が交互に表示領域に延在している。   The input display data 109 and the input signal group 110 are transferred to the liquid crystal display device from the mobile phone main body, computer, etc. as a host and input to the control IC 103. A gate driver control signal group is output from the control IC 103 to the gate driver circuit. The gate driver circuit 105 uses a bottom gate type microcrystalline TFT according to the present invention. The gate driver control signal group includes a shift signal that defines the scanning period for one line and a start signal that defines the start of scanning of the first line. The gate driver circuits are formed on both sides of the screen, and the scanning signal lines 107 alternately extend from the left and right gate driver circuits 105 to the display area.

コントロールＩＣ１０３からはデータドライバ制御信号群１１２は本発明によるボトムゲート型微結晶ＴＦＴが用いられる。データドライバ制御信号群１１２は表示データ、表示データに基づく階調電圧の出力タイミングを規定する出力信号、ソース電圧の極性を決定する交流化信号、表示データと同期したクロック信号等で構成される。階調電圧生成回路１０４からは階調電圧１１３がデータドライバ回路１７０に出力される。データドライバ回路１７０ではデータドライバ制御信号に基づき、階調電圧生成回路からの階調電圧を選択し、適当なタイミングで画像表示電圧をデータ信号線１０８に出力する。   A bottom gate type microcrystalline TFT according to the present invention is used as the data driver control signal group 112 from the control IC 103. The data driver control signal group 112 includes display data, an output signal that defines the output timing of the gradation voltage based on the display data, an AC signal that determines the polarity of the source voltage, a clock signal that is synchronized with the display data, and the like. The gradation voltage 113 is output from the gradation voltage generation circuit 104 to the data driver circuit 170. The data driver circuit 170 selects a gradation voltage from the gradation voltage generation circuit based on the data driver control signal, and outputs an image display voltage to the data signal line 108 at an appropriate timing.

表示領域内において、走査信号線およびデータ信号線によって囲まれた部分に画素１４が形成される。画素１４は、ソース電極、ゲート電極、ドレイン電極からなるＴＦＴと、液晶層、対向電極から構成される。走査信号をゲート電極に印加することでＴＦＴのスイッチング動作を行い、ＴＦＴが開状態ではデータ電圧がドレイン電極を介して液晶層の一方と接続したソース電極に書き込まれ、閉状態ではソース電極に書き込まれた電圧が保持される。このソース電極の電圧をＶｓとし、対向電極の電圧をＶｃｏｍとする。液晶層はソース電極電圧Ｖｓと対向電極電圧Ｖｃｏｍの電位差に基づき偏光方向を変えるとともに、液晶層の上下に配置された偏光板を介することで、裏面に配置されたバックライトからの透過光量が変化し、画像表示を行う。   In the display region, the pixel 14 is formed in a portion surrounded by the scanning signal line and the data signal line. The pixel 14 includes a TFT including a source electrode, a gate electrode, and a drain electrode, a liquid crystal layer, and a counter electrode. A switching signal is applied to the gate electrode by applying a scanning signal to the gate electrode. When the TFT is open, the data voltage is written to the source electrode connected to one of the liquid crystal layers via the drain electrode, and when the TFT is closed, the data voltage is written to the source electrode. Voltage is maintained. The source electrode voltage is Vs, and the counter electrode voltage is Vcom. The liquid crystal layer changes the polarization direction based on the potential difference between the source electrode voltage Vs and the counter electrode voltage Vcom, and the amount of light transmitted from the backlight disposed on the back surface changes through the polarizing plates disposed above and below the liquid crystal layer. And display the image.

以下に実施例に従い、図面を用いて、本発明の内容を詳細に説明する。以下の説明では、微結晶Ｓｉをチャンネル部に用いたＴＦＴについて説明するが、通常のｐｏｌｙ−Ｓｉ型ＴＦＴの場合にも同様にして適用することが出来る。なお、微結晶Ｓｉはｐｏｌｙ−Ｓｉに含まれる概念であり、微結晶Ｓｉは、結晶粒は０．３μｍ程度あるいはそれよりも小さい結晶の場合であり、ｐｏｌｙ−Ｓｉはそれ以上の場合である。以後微結晶Ｓｉを用いたＴＦＴを微結晶ＴＦＴとよび、ｐｏｌｙ−Ｓｉを用いたＴＦＴはｐｏｌｙ−ＳｉＴＦＴと呼ぶ。   In the following, the contents of the present invention will be described in detail with reference to the drawings in accordance with examples. In the following description, a TFT using microcrystalline Si for the channel portion will be described. However, the present invention can be similarly applied to a case of a normal poly-Si TFT. Note that microcrystalline Si is a concept included in poly-Si, and microcrystalline Si is a crystal having a crystal grain of about 0.3 μm or smaller, and poly-Si is a case of larger than that. Hereinafter, a TFT using microcrystalline Si is referred to as a microcrystalline TFT, and a TFT using poly-Si is referred to as a poly-Si TFT.

図１および図２は本発明による微結晶ＴＦＴを製作するプロセスである。図１（ａ）において、ＴＦＴ基板１にゲート電極メタル２が全面にスパッタリング等によって形成される。ゲート電極メタル２は単層でもよいし、多層でもよい。ゲート電極メタル２としては抵抗の小さいＡｌが比較的多く使用されるが、特に限定は無い。   1 and 2 show a process for fabricating a microcrystalline TFT according to the present invention. In FIG. 1A, a gate electrode metal 2 is formed on the entire surface of a TFT substrate 1 by sputtering or the like. The gate electrode metal 2 may be a single layer or a multilayer. As the gate electrode metal 2, Al having a small resistance is used in a relatively large amount, but there is no particular limitation.

図１（ｂ）において、ゲート電極メタル２を加工するパターンを有するフォトレジスト３を用いてゲート電極メタル２を例えば、ウェットエッチングにて加工する。ドライエッチングによって加工しても良い。その後、フォトレジスト３を除去し、図１（ｃ）に示すように、ゲート絶縁膜およびｎ＋Ｓｉ膜７とｎ−Ｓｉ膜６、さらにソース・ドレイン電極を構成するソース・ドレインメタル８を被着する。   In FIG. 1B, the gate electrode metal 2 is processed by, for example, wet etching using a photoresist 3 having a pattern for processing the gate electrode metal 2. You may process by dry etching. Thereafter, the photoresist 3 is removed, and the gate insulating film, the n + Si film 7 and the n-Si film 6, and the source / drain metal 8 constituting the source / drain electrodes are deposited as shown in FIG. .

図１（ｃ）において、ゲート絶縁膜は2層で形成されており、第１層はシリコン窒化膜４、第２層はシリコン酸化膜５である。シリコン酸化膜５の上にはｎ−Ｓｉ膜６が１００ｎｍ〜１５０ｎｍの厚さで形成される。さらに、ｎ−Ｓｉ膜６の上に、ｎ＋Ｓｉ膜７が５０ｎｍの厚さで形成される。ｎ＋Ｓｉ膜７の上にはソース・ドレインメタル８が３００ｎｍ程度の厚さに形成される。ソース・ドレインメタル８は単層でも多層でもよい。ソース・ドレインメタル８の基材はＡｌで形成し、膜の接着性を上げるためとＡｌのヒロックを抑制するために、Ａｌ膜の上下をＭｏあるいはＣｒ等でサンドイッチする構成が多く使用される。   In FIG. 1C, the gate insulating film is formed of two layers, the first layer is a silicon nitride film 4 and the second layer is a silicon oxide film 5. On the silicon oxide film 5, an n-Si film 6 is formed with a thickness of 100 nm to 150 nm. Further, an n + Si film 7 is formed on the n-Si film 6 with a thickness of 50 nm. A source / drain metal 8 is formed on the n + Si film 7 to a thickness of about 300 nm. The source / drain metal 8 may be a single layer or a multilayer. The base material of the source / drain metal 8 is made of Al, and a structure in which the upper and lower sides of the Al film are sandwiched with Mo, Cr, or the like is often used in order to improve the adhesion of the film and to suppress Al hillocks.

その後、ＴＦＴのチャンネル部を形成するために、図１（ｄ）に示すように、フォトレジスト９を形成する。このフォトレジスト９を用いて、ソース・ドレインメタル８をウェットエッチングによって加工する。その後、図１（ｅ）に示すように、ｎ＋Ｓｉ膜７およびｎ−Ｓｉ膜層６をドライエッチングによって加工する。このドライエッチングはソース・ドレインメタル８をレジストにして行われる。   Thereafter, in order to form the channel portion of the TFT, a photoresist 9 is formed as shown in FIG. Using this photoresist 9, the source / drain metal 8 is processed by wet etching. Thereafter, as shown in FIG. 1E, the n + Si film 7 and the n-Si film layer 6 are processed by dry etching. This dry etching is performed using the source / drain metal 8 as a resist.

その後、図２（ａ）に示すように、フォトレジスト９を用いてソース・ドレインメタル８をウェットエッチングによってサイドエッチングする。サイドエッチングの量は０．５〜１μｍ程度である。このサイドエッチングによってｎ＋Ｓｉ膜７およびｎ−Ｓｉ膜６が０．５〜１μｍ程度ソース・ドレインメタル８からせり出すことになる。   Thereafter, as shown in FIG. 2A, the source / drain metal 8 is side-etched by wet etching using a photoresist 9. The amount of side etching is about 0.5 to 1 μm. By this side etching, the n + Si film 7 and the n-Si film 6 protrude from the source / drain metal 8 by about 0.5 to 1 μm.

その後、図２（ｂ）に示すように、フォトレジスト９を除去し、ｎ＋Ｓｉ膜７をドライエッチングする。このとき、オーバーエッチングされることにより、ｎ−Ｓｉ膜６もエチングされ、ｎ−Ｓｉ膜６の膜厚が薄くなる。ｎ＋Ｓｉ膜７のドライエッチングはソース・ドレインメタル８をレジストとして行われる。   Thereafter, as shown in FIG. 2B, the photoresist 9 is removed, and the n + Si film 7 is dry-etched. At this time, by over-etching, the n-Si film 6 is also etched, and the thickness of the n-Si film 6 is reduced. Dry etching of the n + Si film 7 is performed using the source / drain metal 8 as a resist.

その後、図２（ｃ）に示すように、ａ−Ｓｉ膜１０を５０ｎｍ程度の厚さにＣＶＤによって被着する。被着したａ−Ｓｉ膜１０に対し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒａｍａｌ Ａｎｎｅａｌｉｎｇ）によって微結晶Ｓｉ膜とする。ＲＴＡは赤外線等によって、ａ−Ｓｉ膜１０の温度を急激に上昇させ、ａ−Ｓｉを微結晶化する工程である。ａ−Ｓｉの微結晶化はレーザーアニーリングによって行うことも出来る。また、CVD法により直接微結晶Ｓｉを成膜しても良い。   Thereafter, as shown in FIG. 2C, the a-Si film 10 is deposited by CVD to a thickness of about 50 nm. The deposited a-Si film 10 is converted into a microcrystalline Si film by RTA (Rapid Thermal Annealing). RTA is a process in which the temperature of the a-Si film 10 is rapidly increased by infrared rays or the like to microcrystallize a-Si. The microcrystallization of a-Si can also be performed by laser annealing. Alternatively, the microcrystalline Si film may be formed directly by the CVD method.

ａ−Ｓｉ膜１０の脱水素化が必要な場合は、この処理を微結晶化前に行う。本実施例においては、ＴＦＴのアクティブ層としてａ−Ｓｉ膜を微結晶化したものを用いているが、この他にアクティブ層としてａ−ＳｉＧｅ、ａ−Ｇｅ、ａ−ＳｉＣ、ａ−ＳｉＧｅＣ等のＳｉとＧｅ、あるいはＣとの混晶を用いてもよい。   When dehydrogenation of the a-Si film 10 is necessary, this treatment is performed before microcrystallization. In this embodiment, an active layer of TFT is obtained by microcrystallizing an a-Si film, but other active layers such as a-SiGe, a-Ge, a-SiC, and a-SiGeC are also used. A mixed crystal of Si and Ge or C may be used.

その後、図２（ｄ）に示すように、ソース・ドレイン間をまたがり、チャンネル部を形成するようなフォトレジストパターン１１を形成して、微結晶Ｓｉ膜１０１をドライエッチングする。そうすると、必要な部分のみに微結晶Ｓｉ膜１０１が形成される。   Thereafter, as shown in FIG. 2D, a photoresist pattern 11 is formed so as to form a channel portion across the source and drain, and the microcrystalline Si film 101 is dry-etched. As a result, the microcrystalline Si film 101 is formed only in necessary portions.

その後、フォトレジスト１１を除去し、全面にパッシベーション膜１２としての、シリコン窒化膜１２を被着する。シリコン窒化膜１２は３００ｎｍ程度形成される。これで、ＴＦＴは完成したことになる。なお、画素部においては、シリコン窒化膜１２の上にさらに平坦化膜として、あるいは有機パッシベーション膜として、アクリル樹脂等の透明樹脂を厚さ２μｍ程度形成する場合もある。その上に画素電極が形成され、その上に液晶に初期配向を与えるための配向膜を形成することになる。   Thereafter, the photoresist 11 is removed, and a silicon nitride film 12 as a passivation film 12 is deposited on the entire surface. The silicon nitride film 12 is formed with a thickness of about 300 nm. This completes the TFT. In the pixel portion, a transparent resin such as an acrylic resin may be formed on the silicon nitride film 12 as a planarizing film or an organic passivation film with a thickness of about 2 μm. A pixel electrode is formed thereon, and an alignment film for giving initial alignment to the liquid crystal is formed thereon.

図２（ｅ）に示すような微結晶ＴＦＴは、ｎ−Ｓｉ膜６を電界緩和領域として使用しているので、ＴＦＴがＯＦＦのときにも、ｎ−Ｓｉ膜６において、正孔はブロックされてＯＦＦ電流が増加することを抑制することが出来る。   Since the microcrystalline TFT as shown in FIG. 2E uses the n-Si film 6 as an electric field relaxation region, holes are blocked in the n-Si film 6 even when the TFT is OFF. Therefore, it is possible to suppress an increase in OFF current.

図１および図２において、電界緩和領域としての、ｎ−Ｓｉ膜６はゲート電極メタル２とオーバーラップして形成されているが、ｎ−Ｓｉ膜６がゲート電極メタル２とオーバーラップしない構造とすることは、図１（ｄ）におけるフォトレジスト９のパターンを変えることによって行うことが出来る。この場合は、ＴＦＴのＯＦＦ電流はさらに減少するが、ＯＮ電流も減少する。ｎ−Ｓｉ膜６をゲート電極メタル２とオーバーラップさせるか否かはＴＦＴの使用目的によって決めれば良い。   1 and 2, the n-Si film 6 as the electric field relaxation region is formed so as to overlap the gate electrode metal 2, but the n-Si film 6 does not overlap the gate electrode metal 2. This can be done by changing the pattern of the photoresist 9 in FIG. In this case, the OFF current of the TFT further decreases, but the ON current also decreases. Whether or not the n-Si film 6 overlaps the gate electrode metal 2 may be determined according to the purpose of use of the TFT.

図３および図４は、ｎ−Ｓｉ膜を電界緩和層として用いる他の構成の製造方法であり、本発明の第２の実施例である。図３（ａ）において、ＴＦＴ基板１にゲート電極メタル２が全面にスパッタリング等によって形成されることは実施例１と同様である。また、図３（ｂ）において、ゲート電極メタル２を加工するパターンを有するフォトレジスト３を用いてゲート電極メタル２を例えば、ウェットエッチングにて加工することも実施例１と同様である。   3 and 4 show a manufacturing method of another configuration using an n-Si film as an electric field relaxation layer, which is a second embodiment of the present invention. In FIG. 3A, the gate electrode metal 2 is formed on the entire surface of the TFT substrate 1 by sputtering or the like, as in the first embodiment. Further, in FIG. 3B, the gate electrode metal 2 is processed by, for example, wet etching using a photoresist 3 having a pattern for processing the gate electrode metal 2, as in the first embodiment.

その後、フォトレジスト３を除去し、図３（ｃ）に示すように、ゲート絶縁膜の上に、インプラ用ａ−Ｓｉ膜２０を被着する。実施例１においては、ゲート絶縁膜の上にはｎ−Ｓｉ膜６が被着されているが、実施例２ではこの点が異なる。続いてｎ＋Ｓｉ膜７を被着し、その上にソース・ドレインメタル８を被着する。図３（ｃ）において、ゲート絶縁膜の構成、ｎ＋Ｓｉ膜７の構成、ソース・ドレインメタル８の構成は実施例１と同様である。   Thereafter, the photoresist 3 is removed, and an a-Si film 20 for implantation is deposited on the gate insulating film, as shown in FIG. In the first embodiment, the n-Si film 6 is deposited on the gate insulating film, but this point is different in the second embodiment. Subsequently, an n + Si film 7 is deposited, and a source / drain metal 8 is deposited thereon. In FIG. 3C, the configuration of the gate insulating film, the configuration of the n + Si film 7, and the configuration of the source / drain metal 8 are the same as those in the first embodiment.

その後、ＴＦＴのチャンネル部を形成するために、図３（ｄ）に示すように、フォトレジスト９を形成する。このフォトレジスト９を用いて、ソース・ドレインメタル８をウェットエッチングによって加工する。その後、図３（ｅ）に示すように、ｎ＋Ｓｉ膜７およびインプラ用ａ−Ｓｉ膜２０をドライエッチングによって加工する。このドライエッチングはソース・ドレインメタル８をレジストにして行われる。   Thereafter, in order to form a channel portion of the TFT, a photoresist 9 is formed as shown in FIG. Using this photoresist 9, the source / drain metal 8 is processed by wet etching. Thereafter, as shown in FIG. 3E, the n + Si film 7 and the a-Si film 20 for implantation are processed by dry etching. This dry etching is performed using the source / drain metal 8 as a resist.

その後、図４（ａ）に示すように、フォトレジスト９を用いてソース・ドレインメタル８をウェットエッチングによってサイドエッチングする。サイドエッチングの量は０．５〜１μｍ程度である。このサイドエッチングによってｎ＋Ｓｉ膜７およびインプラ用ａ−Ｓｉ膜２０が０．５〜１μｍ程度ソース・ドレインメタル８からせり出すことになる。これは実施例１と同様である。   Thereafter, as shown in FIG. 4A, the source / drain metal 8 is side-etched by wet etching using a photoresist 9. The amount of side etching is about 0.5 to 1 μm. By this side etching, the n + Si film 7 and the a-Si film 20 for implantation protrude from the source / drain metal 8 by about 0.5 to 1 μm. This is the same as in the first embodiment.

その後、図４（ｂ）に示すように、フォトレジスト９を除去し、ｎ＋Ｓｉ膜７をドライエッチングする。このとき、オーバーエッチングされることにより、ａ−Ｓｉ膜２０もエッチングされ、ａ−Ｓｉ膜２０の膜厚が薄くなる。ｎ＋Ｓｉ７膜およびインプラ用ａ−Ｓｉ膜２０のドライエッチングはソース・ドレインメタル８をレジストとして行われる。図４（ｂ）の状態では、薄くなったインプラ用ａ−Ｓｉ膜２０がソース・ドレインメタル８よりも０．５〜１μｍ程度せり出した形となっている。   Thereafter, as shown in FIG. 4B, the photoresist 9 is removed, and the n + Si film 7 is dry-etched. At this time, by over-etching, the a-Si film 20 is also etched, and the thickness of the a-Si film 20 is reduced. Dry etching of the n + Si 7 film and the a-Si film 20 for implantation is performed using the source / drain metal 8 as a resist. In the state of FIG. 4B, the thinned a-Si film 20 for implantation is in a form protruding about 0.5 to 1 μm from the source / drain metal 8.

この状態で、ソース・ドレインメタル８をマスクとして、リン（Ｐ）のイオンインプラを行い、ソース・ドレインメタル８からせり出しているインプラ用ａ−Ｓｉ膜をｎ−Ｓｉ膜２１に変換する。全面にＰをドープすることによる不純物濃度は１×１０１６ｃｍ−２〜１×１０１７ｃｍ−２程度とする。ソース・ドレインメタル８の下はａ−Ｓｉ膜２０のままである。 In this state, phosphorus (P) ion implantation is performed using the source / drain metal 8 as a mask to convert the implantation a-Si film protruding from the source / drain metal 8 into the n-Si film 21. The impurity concentration by doping P on the entire surface is about 1 × 10 16 cm −2 to 1 × 10 17 cm −2 . The a-Si film 20 remains under the source / drain metal 8.

その後、図４（ｃ）に示すように、ａ−Ｓｉ膜１０を５０ｎｍ程度の厚さにＣＶＤによって被着する。被着したａ−Ｓｉ膜１０に対し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）によって微結晶Ｓｉ膜１０１とする。ＲＴＡは赤外線等によって、ａ−Ｓｉ膜１０の温度を急激に上昇させ、ａ−Ｓｉを微結晶化する工程である。ａ−Ｓｉの微結晶化はレーザーアニーリングによって行うことも出来る。また、CVD法により直接微結晶Ｓｉを成膜しても良い。これは実施例１と同様である。また、アクティブ層はａ−Ｓｉに限らず、ａ−ＳｉＧｅ等でもよいことは実施例１と同様である。   Thereafter, as shown in FIG. 4C, the a-Si film 10 is deposited by CVD to a thickness of about 50 nm. The deposited a-Si film 10 is changed to a microcrystalline Si film 101 by RTA (Rapid Thermal Annealing). RTA is a process in which the temperature of the a-Si film 10 is rapidly increased by infrared rays or the like to microcrystallize a-Si. The microcrystallization of a-Si can also be performed by laser annealing. Alternatively, the microcrystalline Si film may be formed directly by the CVD method. This is the same as in the first embodiment. The active layer is not limited to a-Si, but may be a-SiGe or the like, as in the first embodiment.

その後、図４（ｄ）に示すように、ソース・ドレイン間をまたがり、チャンネル部を形成するようなフォトレジストパターン１１を形成して、微結晶Ｓｉ膜１０１をドライエッチングする。そうすると、必要な部分のみに微結晶Ｓｉ膜１０１が形成される。   Thereafter, as shown in FIG. 4D, a photoresist pattern 11 is formed so as to form a channel portion across the source and drain, and the microcrystalline Si film 101 is dry-etched. As a result, the microcrystalline Si film 101 is formed only in necessary portions.

その後、フォトレジスト１１を除去し、全面にパッシベーション膜としての、シリコン窒化膜１２を被着する。シリコン窒化膜１２は３００ｎｍ程度形成される。これで、ＴＦＴは完成したことになる。   Thereafter, the photoresist 11 is removed, and a silicon nitride film 12 as a passivation film is deposited on the entire surface. The silicon nitride film 12 is formed with a thickness of about 300 nm. This completes the TFT.

本実施例は、実施例１に比べて電界緩和層をイオンインプラを用いて形成している。そのため、インプラ工程が増加するが、電界緩和層の不純物濃度の調整精度がＣＶＤ法で形成する場合よりも優れている。また、フォトリソグラフィ工程は実施例１と同様である。   In this embodiment, the electric field relaxation layer is formed by using ion implantation as compared with the first embodiment. Therefore, although the implantation process is increased, the accuracy of adjusting the impurity concentration of the electric field relaxation layer is superior to the case of forming by the CVD method. The photolithography process is the same as that in the first embodiment.

図５および図６は、ｎ−Ｓｉ膜を電界緩和層として用いるさらに他の構成の製造方法であり、本発明の第３の実施例である。図５（ａ）において、ＴＦＴ基板１にゲート電極メタル２が全面にスパッタリング等によって形成されることは実施例１と同様である。また、図５（ｂ）において、ゲート電極メタル２を加工するパターンを有するフォトレジスト３を用いてゲート電極メタル２を例えば、ウェットエッチングにて加工することも実施例１と同様である。   FIG. 5 and FIG. 6 show a manufacturing method of still another configuration using an n-Si film as an electric field relaxation layer, and is a third embodiment of the present invention. In FIG. 5A, the gate electrode metal 2 is formed on the entire surface of the TFT substrate 1 by sputtering or the like, as in the first embodiment. 5B, the gate electrode metal 2 is processed by, for example, wet etching using a photoresist 3 having a pattern for processing the gate electrode metal 2, as in the first embodiment.

その後、フォトレジスト３を除去し、図５（ｃ）に示すように、ゲート絶縁膜の上に、ｎ＋Ｓｉ膜７を被着する。ｎ＋Ｓｉ膜７は５０ｎｍ程度の厚さに形成する。ゲート絶縁膜とｎ＋Ｓｉ膜７の間に、実施例１ではｎ−Ｓｉ膜６が、実施例２ではインプラ用ａ−Ｓｉ膜２０が形成されていたが、本実施例においては、これらの膜は存在せず、ゲート絶縁膜の上に直接ｎ＋Ｓｉ膜７が形成されている。ｎ＋Ｓｉ膜７の上にソース・ドレインメタル８を被着する。   Thereafter, the photoresist 3 is removed, and an n + Si film 7 is deposited on the gate insulating film as shown in FIG. The n + Si film 7 is formed to a thickness of about 50 nm. In the first embodiment, the n-Si film 6 is formed between the gate insulating film and the n + Si film 7, and in the second embodiment, the a-Si film 20 for implantation is formed. The n + Si film 7 is formed directly on the gate insulating film. A source / drain metal 8 is deposited on the n + Si film 7.

その後、ＴＦＴのチャンネル部を形成するために、図５（ｄ）に示すように、フォトレジスト９を形成する。このフォトレジスト９を用いて、ソース・ドレインメタル８をウェットエッチングによって加工する。その後、図５（ｅ）に示すように、ｎ＋Ｓｉ膜７をドライエッチングによって加工する。このドライエッチングはソース・ドレインメタル８をレジストにして行われる。   Thereafter, in order to form a channel portion of the TFT, a photoresist 9 is formed as shown in FIG. Using this photoresist 9, the source / drain metal 8 is processed by wet etching. Thereafter, as shown in FIG. 5E, the n + Si film 7 is processed by dry etching. This dry etching is performed using the source / drain metal 8 as a resist.

その後、図６（ａ）に示すように、フォトレジスト９を用いてソース・ドレインメタル８をウェットエッチングによってサイドエッチングする。サイドエッチングの量は０．５〜１μｍ程度である。このサイドエッチングによってｎ＋Ｓｉ膜７が０．５〜１μｍ程度ソース・ドレインメタル８からせり出すことになる。これは実施例１、実施例２と同様である。   Thereafter, as shown in FIG. 6A, the source / drain metal 8 is side-etched by wet etching using a photoresist 9. The amount of side etching is about 0.5 to 1 μm. By this side etching, the n + Si film 7 protrudes from the source / drain metal 8 by about 0.5 to 1 μm. This is the same as in the first and second embodiments.

その後、図６（ｂ）に示すように、フォトレジスト９を除去し、ｎ＋Ｓｉ膜７をドライエッチングする。このドライエッチングはチャンネル部の下部となるゲート絶縁膜の表面を清浄にする、あるいは、ｎ＋Ｓｉ膜７の表面を清浄にする程度でよい。プロセスによっては、このドライエッチングは不要である。   Thereafter, as shown in FIG. 6B, the photoresist 9 is removed, and the n + Si film 7 is dry-etched. This dry etching only needs to clean the surface of the gate insulating film which is the lower part of the channel portion, or clean the surface of the n + Si film 7. Depending on the process, this dry etching is not necessary.

その後、図６（ｂ）に示すように、ボロンをソース・ドレインメタル８をマスクにしてイオンインンプラする。これによってソース・ドレインメタル８で覆われた以外のｎ＋Ｓｉ膜は、ｎ−Ｓｉ膜７１に変換される。ｎ−Ｓｉ膜７１におけるｎ−の濃度は１×１０１６ｃｍ−２〜１×１０１７ｃｍ−２程度とする。ソース・ドレインメタル８の下側はｎ＋Ｓｉ膜７のままである。 Thereafter, as shown in FIG. 6B, ion implantation is performed using boron as a source / drain metal 8 as a mask. As a result, the n + Si film other than that covered with the source / drain metal 8 is converted into the n-Si film 71. The n- concentration in the n-Si film 71 is about 1 × 10 16 cm −2 to 1 × 10 17 cm −2 . The n + Si film 7 remains on the lower side of the source / drain metal 8.

その後、図６（ｃ）に示すように、ａ−Ｓｉ膜１０を５０ｎｍ程度の厚さにＣＶＤによって被着する。被着したａ−Ｓｉ膜１０に対し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）によって微結晶Ｓｉ膜とする。ＲＴＡは赤外線等によって、ａ−Ｓｉ膜の温度を急激に上昇させ、ａ−Ｓｉを微結晶化する工程である。ａ−Ｓｉの微結晶化はレーザーアニーリングによって行うことも出来る。これは実施例１と同様である。また、アクティブ層はａ−Ｓｉに限らず、ａ−ＳｉＧｅ等でもよいことは実施例１と同様である。   Thereafter, as shown in FIG. 6C, the a-Si film 10 is deposited by CVD to a thickness of about 50 nm. The deposited a-Si film 10 is converted into a microcrystalline Si film by RTA (Rapid Thermal Annealing). RTA is a process in which the temperature of the a-Si film is rapidly increased by infrared rays or the like to microcrystallize a-Si. The microcrystallization of a-Si can also be performed by laser annealing. This is the same as in the first embodiment. The active layer is not limited to a-Si, but may be a-SiGe or the like, as in the first embodiment.

その後、図６（ｄ）に示すように、ソース・ドレイン間をまたがり、チャンネル部を形成するようなフォトレジストパターン１１を形成して、微結晶Ｓｉ膜１０１をドライエッチングする。そうすると、必要な部分のみに微結晶Ｓｉ膜１０１が形成される。   Thereafter, as shown in FIG. 6D, a photoresist pattern 11 is formed so as to form a channel portion across the source and drain, and the microcrystalline Si film 101 is dry-etched. As a result, the microcrystalline Si film 101 is formed only in necessary portions.

その後、フォトレジスト１１を除去し、全面にパッシベーション膜としての、シリコン窒化膜１２を被着する。シリコン窒化膜１２は３００ｎｍ程度形成される。これで、ＴＦＴは完成したことになる。   Thereafter, the photoresist 11 is removed, and a silicon nitride film 12 as a passivation film is deposited on the entire surface. The silicon nitride film 12 is formed with a thickness of about 300 nm. This completes the TFT.

本実施例は、実施例１に比べて電界緩和層をイオンインプラを用いて形成している。そのため、インプラ工程が増加するが、電界緩和層の不純物濃度の調整精度がＣＶＤ法で形成する場合よりも優れている。また、本実施例では、実施例２に比較して、順電流はｎ−Ｓｉ膜およびｎ＋Ｓｉ膜を通ってソース・ドレインメタル８に到達する。これに対して、実施例２においては、順電流はａ−Ｓｉ膜の際を通るので、抵抗が大きい。したがって、本実施例は実施例２に比較して順電流を大きくとることが出来る。   In this embodiment, the electric field relaxation layer is formed by using ion implantation as compared with the first embodiment. Therefore, although the implantation process is increased, the accuracy of adjusting the impurity concentration of the electric field relaxation layer is superior to the case of forming by the CVD method. Further, in this embodiment, compared to the second embodiment, the forward current reaches the source / drain metal 8 through the n-Si film and the n + Si film. On the other hand, in Example 2, since the forward current passes through the a-Si film, the resistance is large. Therefore, this embodiment can increase the forward current as compared with the second embodiment.

以上説明したボトムゲート型の微結晶ＴＦＴまたはｐｏｌｙ−ＳｉＴＦＴを駆動回路部に形成することで、ＯＮ電流が大きく、ＯＦＦ電流が小さいＴＦＴによって優れた駆動特性を有する駆動回路を得ることができ、同時に、表示領域にａ−ＳｉＴＦＴを形成することで、ＯＦＦ電流の小さなＴＦＴを形成することが出来る。すなわち、チャンネル部が異なる材質の膜から形成されるＴＦＴを同じ基板に、大きなプロセスの変動を伴うことなく実現することが出来る。   By forming the bottom gate type microcrystalline TFT or poly-Si TFT described above in the driving circuit portion, a driving circuit having excellent driving characteristics can be obtained by a TFT having a large ON current and a small OFF current. By forming an a-Si TFT in the display region, a TFT with a small OFF current can be formed. In other words, TFTs formed of films of different channel parts can be realized on the same substrate without significant process variations.

本発明は液晶表示装置に限らず、ＴＦＴを用いる他の表示装置、例えば、有機ＥＬ表示装置等にも適用することができる。有機ＥＬ表示装置では、表示領域周辺に形成されるドライバ回路に本発明による微結晶ＴＦＴを使用することが出来る。また、有機ＥＬ表示装置では各画素における制御回路にも複数のＴＦＴを使用し、また、微結晶ＴＦＴを使用することによって高速動作が可能になる。したがって、有機ＥＬ表示装置における本発明の適用範囲は広い。   The present invention is not limited to a liquid crystal display device, but can be applied to other display devices using TFTs, such as an organic EL display device. In the organic EL display device, the microcrystalline TFT according to the present invention can be used for a driver circuit formed around the display region. In addition, in the organic EL display device, a plurality of TFTs are used in the control circuit in each pixel, and high-speed operation is possible by using microcrystalline TFTs. Therefore, the application range of the present invention in the organic EL display device is wide.

図８は有機ＥＬ表示装置の全体図である。有機ＥＬ表示装置は素子基板２１０が完成したあと、有機ＥＬ層を水分から保護するために、図示しない乾燥剤とともに図示しない背面ガラスによって気密封止される。図８は背面ガラスが取り付けられる前の、素子基板２１０の平面図である。素子基板２１０の中央の大部分には表示領域２２１が形成されている。有機ＥＬ表示装置においても、駆動回路を表示領域２２１周辺に作りこむことによっていわゆる額縁を小さくすることが出来る。   FIG. 8 is an overall view of the organic EL display device. After the element substrate 210 is completed, the organic EL display device is hermetically sealed with a back glass (not shown) together with a desiccant (not shown) in order to protect the organic EL layer from moisture. FIG. 8 is a plan view of the element substrate 210 before the rear glass is attached. A display region 221 is formed in most of the center of the element substrate 210. Also in the organic EL display device, a so-called frame can be reduced by forming a drive circuit around the display region 221.

表示領域２２１の両側に本発明のボトムゲート型微結晶ＴＦＴを含むゲートドライバ回路２２３が配置されている。各ゲートドライバ回路２２３からはゲート信号線が延在している。左側のゲートドライバ回路２２３からのゲート信号線２２４と右側のゲートドライバ回路２２３からのゲート信号線２２５とは交互に配置されている。   Gate driver circuits 223 including the bottom gate type microcrystalline TFT of the present invention are arranged on both sides of the display region 221. A gate signal line extends from each gate driver circuit 223. The gate signal lines 224 from the left gate driver circuit 223 and the gate signal lines 225 from the right gate driver circuit 223 are alternately arranged.

表示領域２２１の下側には本発明によるボトムゲート型微結晶ＴＦＴを含むデータドライバ回路２２６が配置され、このデータドライバ回路２２６からは表示領域２２１側にデータ信号線２２７が延在している。表示領域２２１の上側には電流供給母線２２８が配置され、この電流供給母線２２８からは表示領域２２１側に電流供給線２２９が延在している。   A data driver circuit 226 including a bottom gate type microcrystalline TFT according to the present invention is disposed below the display area 221, and a data signal line 227 extends from the data driver circuit 226 to the display area 221 side. A current supply bus 228 is disposed above the display area 221, and a current supply line 229 extends from the current supply bus 228 to the display area 221 side.

データ信号線２２７と電流供給線２２９は交互に配置され、データ信号線２２７、電流供給線２２９、および前記ゲート信号線２２４、ゲート信号線２２５で囲まれた各領域において一つの画素ＰＸの領域を構成する。   The data signal line 227 and the current supply line 229 are alternately arranged. In each area surrounded by the data signal line 227, the current supply line 229, and the gate signal line 224 and the gate signal line 225, one pixel PX region is defined. Constitute.

表示領域の上側にはコンタクトホール群２３０が形成されている。コンタクトホール群２３０は表示領域全域に形成される有機ＥＬ層の上部電極を、絶縁膜の下に形成されていて端子まで延在する配線と電気的に接続する役割を有する。   A contact hole group 230 is formed on the upper side of the display area. The contact hole group 230 has a function of electrically connecting the upper electrode of the organic EL layer formed over the entire display region to a wiring formed under the insulating film and extending to the terminal.

表示領域２２１、ゲートドライバ回路２２３、データドライバ回路２２６、電流供給母線２２８を囲むようにして封着材２３２が形成され、この部分に背面ガラスと素子基板２００を封止する枠となる部分が封着される。封着材の外側の部分２１０には端子部２３１が形成され、この端子２３１から、ゲートドライバ回路２２３、データドライバ回路２２６、電流供給母線２２８等に信号または電流が供給される。   A sealing material 232 is formed so as to surround the display region 221, the gate driver circuit 223, the data driver circuit 226, and the current supply bus 228, and a portion serving as a frame for sealing the rear glass and the element substrate 200 is sealed in this portion. The A terminal portion 231 is formed on the outer portion 210 of the sealing material, and a signal or current is supplied from the terminal 231 to the gate driver circuit 223, the data driver circuit 226, the current supply bus 228, and the like.

図９は図８に示す画素ＰＸの駆動回路である。図９において、電源線３５１からＯＬＥＤ駆動ＴＦＴ３０３、点灯ＴＦＴスイッチ３０２、有機ＥＬ発光素子（ＯＬＥＤ素子３０１）が直列に接続され、ＯＬＥＤ素子３０１の一端はアースに接続されている。ＯＬＥＤ素子３０１に流れる電流を制御することによってＯＬＥＤ素子３０１の発光を制御し、画像が形成される。ＯＬＥＤ素子３０１に電流を流すか否かは点灯ＴＦＴスイッチ３０２によって制御される。   FIG. 9 shows a driving circuit of the pixel PX shown in FIG. In FIG. 9, an OLED driving TFT 303, a lighting TFT switch 302, and an organic EL light emitting element (OLED element 301) are connected in series from a power supply line 351, and one end of the OLED element 301 is connected to the ground. By controlling the current flowing through the OLED element 301, the light emission of the OLED element 301 is controlled and an image is formed. Whether or not a current flows through the OLED element 301 is controlled by a lighting TFT switch 302.

ＯＬＥＤ素子３０１からの発光強度の階調は信号線３５４からの信号に応じてＯＬＥＤ駆動ＴＦＴ３０３によって制御される。ＯＬＥＤ駆動ＴＦＴ３０３はＰＭＯＳＴＦＴである。一方、他のＴＦＴはＮＭＯＳＴＦＴである。   The gradation of the light emission intensity from the OLED element 301 is controlled by the OLED driving TFT 303 in accordance with the signal from the signal line 354. The OLED driving TFT 303 is a PMOS TFT. On the other hand, the other TFT is an NMOS TFT.

実施例１５において、信号線５３４からの信号は保持容量３０４に蓄えられ、この保持容量３０４の電位に応じてＯＬＥＤ駆動ＴＦＴ３０３に流れる電流が制御されることによって階調表示を行う。しかし、ＴＦＴは製造ばらつきによってスレッショルド電圧ＶＴＨが変化する。このＶＴＨのばらつきを補償するために、あらかじめリセットＴＦＴスイッチ３０５によって、図９に示す電圧Ｖ１０と電圧Ｖ１２の差をＯＬＥＤ駆動ＴＦＴ３０３のＶＴＨにそろえることによってＯＬＥＤ駆動ＴＦＴ３０３に信号電圧に応じた電流を流し、ＯＬＥＤ素子３０１に階調に応じた発光をさせる。   In the fifteenth embodiment, the signal from the signal line 534 is stored in the storage capacitor 304, and gradation display is performed by controlling the current flowing through the OLED drive TFT 303 in accordance with the potential of the storage capacitor 304. However, the threshold voltage VTH of the TFT changes due to manufacturing variations. In order to compensate for this variation in VTH, a current corresponding to the signal voltage is caused to flow through the OLED drive TFT 303 by making the difference between the voltage V10 and the voltage V12 shown in FIG. The OLED element 301 emits light according to the gradation.

このように、各画素においても、複数のＴＦＴを含むので、本発明のように、特性の均一な微結晶ＴＦＴによって画素回路を形成する利点は大きい。   Thus, since each pixel includes a plurality of TFTs, the advantage of forming a pixel circuit with microcrystalline TFTs having uniform characteristics as in the present invention is great.

実施例１において、本発明のＴＦＴを形成する前半のプロセスである。In Example 1, it is the first half process of forming the TFT of the present invention. 実施例１において、本発明のＴＦＴを形成する後半のプロセスである。In Example 1, it is the latter half process of forming the TFT of the present invention. 実施例２において、本発明のＴＦＴを形成する前半のプロセスである。In Example 2, it is the first half process of forming the TFT of the present invention. 実施例２において、本発明のＴＦＴを形成する後半のプロセスである。In Example 2, it is the latter half process of forming the TFT of the present invention. 実施例３において、本発明のＴＦＴを形成する前半のプロセスである。In Example 3, it is the first half process of forming the TFT of the present invention. 実施例３において、本発明のＴＦＴを形成する後半のプロセスである。In Example 3, it is the latter half process of forming the TFT of the present invention. 液晶表示装置の構成を示す模式図である。It is a schematic diagram which shows the structure of a liquid crystal display device. 有機ＥＬ表示装置の模式平面図である。It is a schematic plan view of an organic EL display device. 有機ＥＬ表示装置の画素部の駆動回路である。It is a drive circuit of a pixel portion of an organic EL display device.

符号の説明Explanation of symbols

１…ＴＦＴ基板、 ２…ゲート電極メタル、 ３…フォトレジスト、 ４…シリコン窒化膜、 ５…シリコン酸化膜、 ６…ｎ−Ｓｉ膜、 ７…ｎ＋Ｓｉ、 ８…ソース・ドレインメタル、 ９…フォトレジスト、 １０…ａ−Ｓｉ膜、 １１…フォトレジスト、 １２…パッシベーション膜、 ２０…インプラ用ａ−Ｓｉ膜、 ２１…Ｐインプラｎ−Ｓｉ膜、 ７１…ボロンインプラｎ−Ｓｉ膜。   DESCRIPTION OF SYMBOLS 1 ... TFT substrate, 2 ... Gate electrode metal, 3 ... Photoresist, 4 ... Silicon nitride film, 5 ... Silicon oxide film, 6 ... n-Si film, 7 ... n + Si, 8 ... Source-drain metal, 9 ... Photoresist 10 ... a-Si film, 11 ... photoresist, 12 ... passivation film, 20 ... a-Si film for implantation, 21 ... P implantation n-Si film, 71 ... boron implantation n-Si film.

Claims (12)

画素電極と画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。 A display region in which pixels including pixel electrodes and pixel unit TFTs are formed in a matrix, and a driver circuit including driver TFTs is formed outside the display region,
The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion,
The bottom gate TFT has a gate electrode and a gate insulating film covering the gate electrode, a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and is formed on both sides of the channel portion. An n-Si film is formed, an n + Si film is laminated on the n-Si film, and a source electrode or a drain electrode is formed on the n + Si film. 前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項１に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the n-Si film is formed so as to overlap the gate electrode in plan view. 画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオン注入したｎ−Ｓｉ膜が形成され、前記リンをイオン注入したｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする液晶表示装置。 A liquid crystal display device in which pixels including pixel electrodes and pixel portion TFTs are formed in a matrix, and a driver circuit including driver TFTs is formed outside the display region,
The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion,
The bottom gate TFT has a gate electrode and a gate insulating film covering the gate electrode, and a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and both sides of the channel portion are formed. An n-Si film implanted with phosphorus is formed, and the n-Si film implanted with phosphorus is connected to an a-Si film formed in a layer different from the microcrystalline Si or the poly-Si. An n + Si film is formed on the a-Si film, and a source electrode or a drain electrode is formed on the n + Si film. 前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項１に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the n-Si film is formed so as to overlap the gate electrode in plan view. 画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロンをイオン注入することによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオン注入したｎ−Ｓｉ膜は前記ボロンをイオン注入されていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンを注入されていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。 A liquid crystal display device in which pixels including pixel electrodes and pixel portion TFTs are formed in a matrix, and a driver circuit including driver TFTs is formed outside the display region,
The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion,
The bottom gate TFT has a gate electrode and a gate insulating film covering the gate electrode, and a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and both sides of the channel portion are formed. In this case, a film that was originally an n + Si film is converted into an n-Si film by ion implantation of boron, and the boron ion ion-implanted is not boron-implanted. A liquid crystal display device, characterized in that a source electrode or a drain electrode is formed on the n + Si not connected to the n + Si film and implanted with boron. 前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項５に記載の液晶表示装置。   6. The liquid crystal display device according to claim 5, wherein the n-Si film is formed so as to overlap the gate electrode in plan view. 画素電極と複数の画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。 An organic EL display device in which a pixel electrode and a pixel including a plurality of pixel unit TFTs are formed in a matrix, and a driver circuit including a driver TFT is formed outside the display region,
The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion,
The bottom gate type TFT includes a gate electrode and a gate insulating film covering the gate electrode, a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and both sides of the channel portion are formed. An n-Si film is formed on the n-Si film, an n + Si film is stacked on the n-Si film, and a source electrode or a drain electrode is formed on the n + Si film. apparatus. 前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項７に記載の有機ＥＬ表示装置。   8. The organic EL display device according to claim 7, wherein the n-Si film is formed to overlap the gate electrode in a plan view. 画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオン注入したｎ−Ｓｉ膜が形成され、前記リンを注入したｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。 A display region in which pixels including pixel electrodes and a plurality of pixel portion TFTs are formed in a matrix, and an organic EL display device in which a driver circuit including driver TFTs is formed outside the display region,
The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion,
The bottom gate TFT has a gate electrode and a gate insulating film covering the gate electrode, and a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and both sides of the channel portion are formed. N-Si film in which phosphorus is ion-implanted is formed, and the n-Si film into which phosphorus is implanted is connected to the a-Si film formed in a layer different from the microcrystalline Si or the poly-Si, An organic EL display device, wherein an n + Si film is formed on the a-Si film, and a source electrode or a drain electrode is formed on the n + Si film. 前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項９に記載の有機ＥＬ表示装置。   10. The organic EL display device according to claim 9, wherein the n-Si film is formed so as to overlap the gate electrode in plan view. 画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロンをイオン注入することによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオン注入したｎ−Ｓｉ膜は前記ボロンをイオン注入されていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンを注入されていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。 A display region in which pixels including pixel electrodes and a plurality of pixel portion TFTs are formed in a matrix, and an organic EL display device in which a driver circuit including driver TFTs is formed outside the display region,
The pixel portion TFT or the driver TFT is a bottom gate type TFT using microcrystalline Si or poly-Si in a channel portion,
The bottom gate TFT has a gate electrode and a gate insulating film covering the gate electrode, and a channel portion made of microcrystalline Si or poly-Si is formed on the gate insulating film, and both sides of the channel portion are formed. In this case, a film that was originally an n + Si film is converted into an n-Si film by ion implantation of boron, and the boron ion ion-implanted is not boron-implanted. An organic EL display device, wherein a source electrode or a drain electrode is formed on the n + Si that is connected to the n + Si film and is not implanted with boron. 前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項１１に記載の有機ＥＬ表示装置。   12. The organic EL display device according to claim 11, wherein the n-Si film is formed so as to overlap the gate electrode in plan view.
JP2008297058A 2008-11-20 2008-11-20 Display device Pending JP2010122521A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008297058A JP2010122521A (en) 2008-11-20 2008-11-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008297058A JP2010122521A (en) 2008-11-20 2008-11-20 Display device

Publications (1)

Publication Number Publication Date
JP2010122521A true JP2010122521A (en) 2010-06-03

Family

ID=42323903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008297058A Pending JP2010122521A (en) 2008-11-20 2008-11-20 Display device

Country Status (1)

Country Link
JP (1) JP2010122521A (en)

Similar Documents

Publication Publication Date Title
JP4678933B2 (en) Method for manufacturing semiconductor device
US5923961A (en) Method of making an active matrix type display
JP2666103B2 (en) Thin film semiconductor device
US9024323B2 (en) Array substrate and method of fabricating the same
CN106920804B (en) Array substrate, driving method thereof, display panel and display device
WO2016101719A1 (en) Array substrate, manufacturing method thereof and display device
US10361229B2 (en) Display device
JP2010003910A (en) Display element
WO2017128565A1 (en) Manufacturing method for low-temperature polysilicon array substrate
US7985636B2 (en) Method for fabricating low temperature poly-silicon thin film transistor substrate
JP2017534187A (en) Low temperature polycrystalline silicon thin film transistor having dual gate structure and method for manufacturing the same
JP5016789B2 (en) Drive circuit unit-integrated liquid crystal display device
JP2005079283A (en) Thin film semiconductor device and its manufacturing method, electro-optical device, and electronic apparatus
JP2017120893A (en) Thin film transistor substrate
WO2013139128A1 (en) Top-gate-type n-tft, array base plate, manufacturing method thereof and display device
JP4669834B2 (en) Manufacturing method of liquid crystal display device
JP2010129859A (en) Display
JP2010039229A (en) Display device
JPH0982969A (en) Thin-film transistor and liquid-crystal display
KR20060118063A (en) Array substrate for liquid crystal display device and method of fabricating the same
US9502446B2 (en) Poly-silicon TFT, poly-silicon array substrate and preparing method thereof, display device
JP4641741B2 (en) Semiconductor device
JP2006093714A (en) Thin-film transistor display panel, and method of manufacturing the same
JP5405770B2 (en) Display device and manufacturing method thereof
JPH0864830A (en) Active matrix substrate and method of fabrication thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A712

RD03 Notification of appointment of power of attorney

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A7423