JP2010117576A - 集積回路装置、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】駆動対象を高速かつ安定に駆動でき、さらに静電耐量の高い集積回路装置、電気光学装置及び電子機器等を提供すること。
【解決手段】集積回路装置は出力端子２０に接続される駆動対象を駆動する駆動回路１０と、駆動回路１０の第１の出力ノードＮ１と出力端子２０との間に設けられる第１の静電保護用抵抗素子３０と、駆動回路１０の第２の出力ノードＮ２と出力端子２０との間に設けられ、その抵抗値が第１の静電保護用抵抗素子３０より大きい第２の静電保護用抵抗素子３１とを含み、駆動回路１０は、駆動期間の前半期間では第１及び第２の静電保護用抵抗素子３０、３１を介して駆動対象を駆動し、駆動期間の後半期間では、第１の静電保護用抵抗素子３０を介すことなく第２の静電保護用抵抗素子３１を介して駆動対象を駆動する。
【選択図】図１

Description

本発明は、集積回路装置、電気光学装置及び電子機器等に関する。

近年ではハイビジョン映像等の高精細な映像技術が普及しており、それに伴って液晶プロジェクタ等の表示機器（電子機器）の高精細化、多階調化が進んでいる。高精細化によって液晶パネル（電気光学パネル）などのデータ線をより高速に駆動することが要求されている。また、多階調化によってより電圧精度の高い駆動が要求されている。

ところが、液晶パネル（電気光学パネル）などのデータ線には寄生的な容量、インダクタンス及び抵抗が存在するために、高速に駆動するとリンギング等による信号品質の劣化が生じてしまい、その結果、データ線を所望の階調電圧に設定することができないという課題があった。

この課題に対して例えば特許文献１には、データ線をオペアンプで駆動した後にＤＡＣ出力で駆動する手法が開示されている。また、例えば特許文献２には、駆動回路の出力抵抗を切り替えて発振を防止する手法が開示されている。これらの手法によれば、駆動回路の出力インピーダンスを変化させることによって、上記リンギング等を低減することができる。

しかしながら、これらの手法では静電保護用抵抗が１つのノードに見えるために、駆動回路の静電耐量の最も低い部分に静電気の電荷が集中してしまうという課題がある。また、特許文献２の手法では出力インピーダンス切り替えのための特別の抵抗素子を設ける必要があり、回路の占める面積が増大するという課題がある。
特開２００１−１８８６１５号公報 特開２００５−１７５８１２号公報

本発明の幾つかの態様によれば、駆動対象を高速かつ安定に駆動でき、さらに静電耐量の高い集積回路装置、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、集積回路装置の出力端子に接続される駆動対象を駆動する駆動回路と、前記駆動回路の第１の出力ノードと前記出力端子との間に設けられる第１の静電保護用抵抗素子と、前記駆動回路の第２の出力ノードと前記出力端子との間に設けられ、その抵抗値が前記第１の静電保護用抵抗素子より大きい第２の静電保護用抵抗素子とを含み、前記駆動回路は、駆動期間の前半期間では、前記第１の静電保護用抵抗素子及び前記第２の静電保護用抵抗素子を介して前記駆動対象を駆動し、前記駆動期間の後半期間では、前記第１の静電保護用抵抗素子を介すことなく前記第２の静電保護用抵抗素子を介して前記駆動対象を駆動する集積回路装置に関係する。

本発明の一態様によれば、駆動期間の前半期間での出力インピーダンスよりも、駆動期間の後半期間での出力インピーダンスの方が大きくなる出力インピーダンス制御を実現できる。この出力インピーダンス制御により信号電圧の立ち上がり時及び立ち下がり時に生じるオーバーシュート、アンダーシュート及びリンギング等の信号品質の劣化を抑えることができる。さらに静電保護用抵抗素子を流用することによって、出力インピーダンス制御のための特別の抵抗素子を設ける必要がなくなり、回路の占める面積を縮小することができる。さらに集積回路装置の出力端子から見た電源へのインピーダンスを上記出力インピーダンスと同程度の値とすることができるために、静電耐量を高めることができる。

また本発明の一態様では、前記駆動回路は、駆動アンプと、前記駆動アンプの出力ノードと前記第１の出力ノードとの間に設けられた第１のスイッチ素子と、前記駆動アンプの出力ノードと前記第２の出力ノードとの間に設けられた第２のスイッチ素子とを含み、前記第１のスイッチ素子は前記駆動期間の前記前半期間ではオン状態であり、前記駆動期間の前記後半期間ではオフ状態であり、前記第２のスイッチ素子は前記駆動期間の前記前半期間及び前記後半期間を通じてオン状態であるとしてもよい。

このようにすれば、第１、第２のスイッチ素子のオン・オフ制御により、上述した出力インピーダンス制御を実現でき、信号品質の劣化等を防止できる。さらに、電気光学パネルのデータ線を駆動する場合には、例えばイコライズ期間及びプリチャージ期間では駆動アンプをデータ線から電気的に切り離すことができる。

また本発明の一態様では、前記駆動回路は、差動部と、前記差動部の出力がその入力に接続され、その出力が前記第１の出力ノードに出力される第１の出力部と、前記差動部の出力がその入力に接続され、その出力が前記第２の出力ノードに出力される第２の出力部とを含み、前記駆動期間の前記前半期間では、前記第１の出力部と前記第２の出力部が共に出力イネーブル状態に設定され、前記駆動期間の前記後半期間では、前記第１の出力部が出力ディスイネーブル状態に設定され、前記第２の出力部が出力イネーブル状態に設定されてもよい。

このようにすれば、出力インピーダンスを切り替えるためのスイッチ素子が不要になるため、回路の占める面積を縮小することができる。

また本発明の一態様では、前記第１の出力部は、そのドレインが前記第１の出力ノードに接続され、そのゲートに前記差動部の第１の差動出力ノードが接続される第１のＮ型トランジスタと、そのドレインが前記第１のＮ型トランジスタのソースに接続され、そのゲートに出力イネーブル信号が入力され、そのソースが低電位側電源に接続される第２のＮ型トランジスタと、そのドレインが前記第１の出力ノードに接続され、そのゲートに前記差動部の第２の差動出力ノードが接続される第１のＰ型トランジスタと、そのドレインが前記第１のＰ型トランジスタのソースに接続され、そのゲートに前記出力イネーブル信号の反転信号が入力され、そのソースが高電位側電源に接続される第２のＰ型トランジスタとを含み、前記第２の出力部は、そのドレインが前記第２の出力ノードに接続され、そのゲートに前記差動部の前記第１の差動出力ノードが接続され、そのソースが低電位側電源に接続される第３のＮ型トランジスタと、そのドレインが前記第２の出力ノードに接続され、そのゲートに前記差動部の前記第２の差動出力ノードが接続され、そのソースが高電位側電源に接続される第３のＰ型トランジスタとを含み、前記駆動期間の前記前半期間では、前記出力イネーブル信号が高電位レベルに設定され、前記駆動期間の前記後半期間では、前記出力イネーブル信号が低電位レベルに設定されてもよい。

このようにすれば、出力インピーダンスの切り替えに用いるトランジスタとしてゲート幅（チャネル幅）の小さいものを用いることが可能になるため、回路の占める面積を縮小することができる。

また本発明の一態様では、前記第１の静電保護用抵抗素子は、第１〜第Ｎ（Ｎは２以上の整数）の静電保護用抵抗ユニットのうちのｉ（ｉは１≦ｉ＜Ｎとなる整数）個の静電保護用抵抗ユニットにより構成され、前記第２の静電保護用抵抗素子は、前記第１〜前記第Ｎの静電保護用抵抗ユニットのうちの前記ｉ個の静電保護用抵抗ユニットを除くＮ−ｉ個の静電保護用抵抗ユニットにより構成され、前記集積回路装置の１辺と平行な方向を第１の方向とし、前記第１の方向に直交する方向を第２の方向とした場合に、前記第１〜前記第Ｎの静電保護用抵抗ユニットは、前記駆動回路の前記第１の方向に配置され、前記第１〜前記第Ｎの静電保護用抵抗ユニットのうちの第ｊ＋１（ｊは１≦ｊ＜Ｎとなる整数）の静電保護用抵抗ユニットは、前記第１〜前記第Ｎの静電保護用抵抗ユニットのうちの第ｊの静電保護用抵抗ユニットの前記第２の方向に配置されてもよい。

このようにすれば、複数の静電保護用抵抗ユニットのうちから任意に抵抗ユニットを組み合わせることにより、容易に所望の抵抗値を持つ２つの静電保護用抵抗素子を形成することができる。

また本発明の一態様では、前記第１〜前記第Ｎの静電保護用抵抗ユニットとして、第１、第２及び第３の抵抗ユニットが設けられ、前記第２の抵抗ユニットは前記第１の抵抗ユニットと前記第３の抵抗ユニットとの間に配置され、前記第１の静電保護用抵抗素子は前記第１及び前記第３の抵抗ユニットにより構成され、前記第２の静電保護用抵抗素子は前記第２の抵抗ユニットにより構成されてもよい。

このようにすれば、抵抗値が異なる２つの静電保護用抵抗素子を容易に形成することができる。さらに、より多くの熱の発生源となる抵抗ユニットを離して配置することができるから温度の上昇を抑えることができ、集積回路装置の静電耐量を高めることができる。

また本発明の一態様では、前記第１、第２及び第３の抵抗ユニットは不純物領域により形成され、集積回路装置の前記出力端子に接続される第１の金属線と、前記第１の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も近い位置に形成されるコンタクトを第１のコンタクトとし、前記第１の金属線と前記第２の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も近い位置に形成されるコンタクトを第２のコンタクトとし、前記第１の金属線と前記第３の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も近い位置に形成されるコンタクトを第３のコンタクトとした場合に、前記第１のコンタクト及び前記第３のコンタクトは前記第２のコンタクトよりも前記駆動回路に近い位置に形成され、前記駆動回路の前記第１の出力ノードに接続される第２の金属線と前記第１の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も遠い位置に形成されるコンタクトを第４のコンタクトとし、前記駆動回路の前記第２の出力ノードに接続される第３の金属線と前記第２の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も遠い位置に形成されるコンタクトを第５のコンタクトとし、前記第２の金属線と前記第３の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も遠い位置に形成されるコンタクトを第６のコンタクトとし、前記第１のコンタクトと前記第４のコンタクトとの距離をＬ１とし、前記第２のコンタクトと前記第５のコンタクトとの距離をＬ２とし、前記第３のコンタクトと前記第６のコンタクトとの距離をＬ３とした場合に、Ｌ１＜Ｌ２及びＬ３＜Ｌ２としてもよい。

このようにすれば、抵抗値が大きく異なる２つの静電保護用抵抗素子を、コンタクトの配置を変更するだけで容易に形成することができる。さらに、不純物領域と金属線とのコンタクト領域を広くすることにより、抵抗素子領域を流れる電流を減少させることができるから、集積回路装置の静電耐量を高めることができる。

また本発明の一態様では、前記駆動対象は電気光学パネルであってもよい。

このようにすれば、電気光学パネルに画像データ等を高速かつ安定に供給することができ、さらにデータ線駆動回路等の静電耐量を高めることができる。

また本発明の他の態様は、上記に記載された集積回路装置を含む電気光学装置及び電子機器等に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．基本的な構成例
図１に本実施形態の集積回路装置の基本的な構成例を示す。なお本実施形態の集積回路装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

本構成例の集積回路装置は、駆動回路１０と静電保護用の第１及び第２の静電保護用抵抗素子３０、３１を含む。駆動回路１０は入力信号ＩＡを受けて、出力信号を第１及び第２の出力ノードＮ１、Ｎ２に出力し、集積回路装置の出力端子２０に接続される駆動対象を駆動する。第１の静電保護用抵抗素子３０は駆動回路１０の第１の出力ノードＮ１と出力端子２０との間に設けられ、第２の静電保護用抵抗素子３１は駆動回路１０の第２の出力ノードＮ２と出力端子２０との間に設けられる。第１の静電保護用抵抗素子３０の抵抗値をＲ１とし、第２の静電保護用抵抗素子３１の抵抗値をＲ２とした場合に、Ｒ１＜Ｒ２に設定されている。

駆動回路１０は、駆動期間の前半期間Ｔ１では第１の静電保護用抵抗素子３０と第２の静電保護用抵抗素子３１を介して駆動対象を駆動し、駆動期間の後半期間Ｔ２では、第１の静電保護用抵抗素子３０を介すことなく第２の静電保護用抵抗素子３１を介して駆動対象を駆動する。すなわち駆動回路１０のそれ自身の出力インピーダンスをＲＤとした場合に、駆動期間の前半期間Ｔ１では第１及び第２の静電保護用抵抗素子３０、３１が並列に接続されることになるから、回路全体の出力インピーダンスはＲＤ＋（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）となる。ここでＲ１よりＲ２が十分大きい場合（例えばＲ１＝５０Ω、Ｒ２＝１ｋΩ）には回路全体の出力インピーダンスはほぼＲＤ＋Ｒ１となる。一方、駆動期間の後半期間Ｔ２では例えば第２の静電保護用抵抗素子３１のみが接続されるから、回路全体の出力インピーダンスはＲＤ＋Ｒ２となる。

ここで、駆動期間とは、駆動対象（例えばデータ線）を駆動することによって、駆動対象の電圧を所望電圧（例えば画像データに応じたデータ電圧）に設定するための期間であり、例えば駆動対象が電気光学パネル（データ線）である場合には、例えば１水平走査期間（１Ｈ期間）である。また１つの駆動回路（演算増幅器）が、例えば１水平走査期間においてＲ用、Ｇ用、Ｂ用のデータ線（画素）を時分割に駆動する場合には、Ｒ用、Ｇ用、Ｂ用の各駆動期間を、本実施形態の駆動期間とすることができる。

このように本実施形態の集積回路装置では、駆動期間の前半期間Ｔ１での出力インピーダンスをＲＯＵＴ１とし、駆動期間の後半期間Ｔ２での出力インピーダンスをＲＯＵＴ２とした場合に、ＲＯＵＴ１＜ＲＯＵＴ２とする出力インピーダンス制御を行うことができる。

図２は本実施形態の集積回路装置を用いて上記の出力インピーダンス制御をした場合と、出力インピーダンス制御をしない場合について、駆動信号の信号波形の一例を示したものである。

図２においてＶ１は出力インピーダンス制御をしない場合の信号波形の一例を示す。この場合には駆動期間の前半期間Ｔ１と後半期間Ｔ２の両期間を通じて、出力インピーダンスは低い値であるから、図２のＡ１に示すように信号電圧の立ち上がりは急峻になる。出力端子２０に接続される駆動対象（例えば電気光学パネル等）は寄生的な容量、インダクタンス及び抵抗を含んでいる。一般的にこのような寄生素子を含む駆動対象を急峻な立ち上がり又は立ち下がりをもつ信号で駆動すると、オーバーシュート、アンダーシュート及びリンギング等が発生し、信号品質の劣化を招くことが知られている。例えば図２のＡ２はオーバーシュートを示し、Ａ３〜Ａ６はリンギングを示す。このように出力インピーダンス制御をしない場合には、信号電圧が安定するまでに時間がかかり、また、ノイズの発生源にもなるなど回路の誤動作を生じさせるおそれがある。

図２においてＶ２は本実施形態の集積回路装置を用いて上記の出力インピーダンス制御をした場合の信号波形の一例を示す。上述したように駆動期間の前半期間Ｔ１では出力インピーダンスは低い値であり、後半期間Ｔ２では出力インピーダンスは高い値になる。このため前半期間Ｔ１では急峻に立ち上がるが、後半期間Ｔ２に入ると出力インピーダンスが高くなるためＢ１に示すように立ち上がりが緩やかになる。その結果、Ｂ２に示すようにオーバーシュートは低減され、Ｂ３〜Ｂ６に示すようにリンギングも抑えられている。

図２の信号波形例は信号電圧の立ち上がり時について示したものであるが、立ち下がり時についても上記の出力インピーダンス制御を行うことによりアンダーシュート及びリンギング等の信号品質の劣化を抑えることができる。

以上説明したように、図１の本実施形態の集積回路装置を用いることにより、信号品質を劣化させることなく駆動対象を駆動することができ、回路の安定な動作を得ることができる。

さらに本実施形態の集積回路装置では、上記の出力インピーダンス制御のために第１、第２の静電保護用抵抗素子３０、３１を用いている。一般的に集積回路装置においては、外部の静電気が入出力端子を介して充放電することによる静電破壊を防止するために、入出力端子に隣接して静電保護用抵抗素子を設けることが行われている。この静電保護用抵抗素子を上記の出力インピーダンス制御にも流用することによって、出力インピーダンス制御のための特別の抵抗素子を設ける必要がなくなり、回路の占める面積を縮小することができる。

さらに本実施形態の集積回路装置では、出力端子２０から見た電源へのインピーダンスを上記出力インピーダンスと同程度の値とすることができるために、静電耐量を高めることができる。

２．第１の構成例
図３に本実施形態の集積回路装置の第１の構成例を示す。本構成例では駆動回路１０は駆動アンプ４０、第１のスイッチ素子ＳＷ１及び第２のスイッチ素子ＳＷ２を含む。第１のスイッチ素子ＳＷ１は駆動アンプ４０の出力ノードＮ３と第１の出力ノードＮ１との間に設けられ、第２のスイッチ素子ＳＷ２は駆動アンプ４０の出力ノードＮ３と第２の出力ノードＮ２との間に設けられる。ＳＷ１は駆動期間の前半期間Ｔ１ではオン状態であり、駆動期間の後半期間Ｔ２ではオフ状態である。ＳＷ２は駆動期間の前半期間Ｔ２及び後半期間Ｔ２を通じてオン状態である。

第１及び第２のスイッチ素子ＳＷ１、ＳＷ２は、例えば１個のＮ型トランジスタと１個のＰ型トランジスタを並列に接続したトランスファーゲート（トランスミッションゲート）で構成することができる。

図３の第１の構成例についても、図１の構成例と同様な出力インピーダンス制御を行うことによりオーバーシュート、アンダーシュート及びリンギング等の信号品質の劣化を抑えることができる。すなわち駆動アンプ４０は、駆動期間の前半期間Ｔ１では第１の静電保護用抵抗素子３０と第２の静電保護用抵抗素子３１を介して駆動対象を駆動し、駆動期間の後半期間Ｔ２では第２の静電保護用抵抗素子３１のみを介して駆動対象を駆動する。これによって、上述したように駆動期間の前半期間Ｔ１での出力インピーダンスをＲＯＵＴ１とし、駆動期間の後半期間Ｔ２での出力インピーダンスをＲＯＵＴ２とした場合に、ＲＯＵＴ１＜ＲＯＵＴ２とする出力インピーダンス制御を行うことができる。

また、第１の構成例についても静電保護用抵抗素子を上記の出力インピーダンス制御に流用することによって、出力インピーダンス制御のための特別の抵抗素子を設ける必要がなくなり、回路の占める面積を縮小することができる。

さらに第１の構成例では、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２を共にオフ状態とすることができる。例えば液晶パネル等のデータ線を駆動する場合には、各水平走査期間の始めにデータ線と対向電極を電気的に短絡して両者を等電位にする制御（イコライズ）及び各データ線をある一定の中間電位に設定する制御（プリチャージ）が行われている。これらの制御が行われる期間では駆動アンプ４０をデータ線から電気的に切り離す必要があるが、第１の構成例ではＳＷ１及びＳＷ２を共にオフ状態とすることにより、これを実現することができる。

以上説明したように第１の構成例を用いることにより、信号品質を劣化させることなく駆動対象を駆動することができ、回路の安定な動作を得ることができる。また、静電保護用抵抗素子を出力インピーダンス制御に流用することによって、出力インピーダンス制御のための特別の抵抗素子を設ける必要がなくなり、回路の占める面積を縮小することができる。さらに、液晶パネル等のデータ線を駆動する場合には、イコライズ期間及びプリチャージ期間では駆動アンプをデータ線から電気的に切り離すことができる。

３．第２の構成例
図４に第２の構成例を示す。本構成例では、駆動回路１０は差動部５０と、第１の出力部５１と、第２の出力部５２とを含む。第１の出力部５１は、差動部５０の出力がその入力に接続され、その出力が第１の出力ノードＮ１に出力される。第２の出力部５２は、差動部５０の出力がその入力に接続され、その出力が第２の出力ノードＮ２に出力される。駆動期間の前半期間Ｔ１では、第１の出力部５１と第２の出力部５２が共に出力イネーブル状態に設定され、駆動期間の後半期間Ｔ２では、第１の出力部５１が出力ディスイネーブル状態に設定され、第２の出力部５２が出力イネーブル状態に設定される。

図４の第２の構成例についても、図１の構成例と同様な出力インピーダンス制御を行うことによりオーバーシュート、アンダーシュート及びリンギング等の信号品質の劣化を抑えることができる。すなわち駆動回路１０は、駆動期間の前半期間Ｔ１では第１の静電保護用抵抗素子３０と第２の静電保護用抵抗素子３１を介して駆動対象を駆動し、駆動期間の後半期間Ｔ２では第２の静電保護用抵抗素子３１のみを介して駆動対象を駆動する。これによって、上述したように駆動期間の前半期間Ｔ１での出力インピーダンスをＲＯＵＴ１とし、駆動期間の後半期間Ｔ２での出力インピーダンスをＲＯＵＴ２とした場合に、ＲＯＵＴ１＜ＲＯＵＴ２とする出力インピーダンス制御を行うことができる。

また、第２の構成例についても静電保護用抵抗素子を上記の出力インピーダンス制御に流用することによって、出力インピーダンス制御のための特別の抵抗素子を設ける必要がなくなり、回路の占める面積を縮小することができる。

さらに第２の構成例では、出力インピーダンスを切り替えるためのスイッチ素子が不要になるという利点がある。上述した図３の第１の構成例では、出力インピーダンスを切り替えるために２個のスイッチ素子ＳＷ１、ＳＷ２を設けている。このスイッチ素子を構成するトランジスタはオン抵抗（オン状態での抵抗）を小さくしなければならない。オン抵抗が大きければ、出力インピーダンスはほぼスイッチ素子のオン抵抗で決まってしまう。この場合では、スイッチ素子を切り替えても出力インピーダンスはほとんど変化しないからである。

スイッチ素子を構成するトランジスタのオン抵抗を小さくするためには、このトランジスタのゲート幅（チャネル幅）を大きくしなければならない。そのために上述した図３の第１の構成例では、回路が占める面積が大きくなるという欠点がある。一方、図４の第２の構成例では、出力インピーダンスを切り替えるためのスイッチ素子が不要なので、回路の占める面積を縮小することができる。

図５に第２の構成例の更に詳細な構成例を示す。本構成例では、差動部５０はＡＢ級のプッシュプル型の差動アンプで構成される。

第１の出力部５１はそのドレインが第１の出力ノードＮ１に接続され、そのゲートに差動部５０の第１の差動出力ノードＮＤ１が接続される第１のＮ型トランジスタＴＮ６と、そのドレインが第１のＮ型トランジスタＴＮ６のソースに接続され、そのゲートに出力イネーブル信号ＥＮＢが入力され、そのソースが低電位側電源ＶＳＳに接続される第２のＮ型トランジスタＴＮ７と、そのドレインが第１の出力ノードＮ１に接続され、そのゲートに差動部５０の第２の差動出力ノードＮＤ２が接続される第１のＰ型トランジスタＴＰ６と、そのドレインが第１のＰ型トランジスタＴＰ６のソースに接続され、そのゲートに出力イネーブル信号ＥＮＢの反転信号ＸＥＮＢが入力され、そのソースが高電位側電源ＶＤＤに接続される第２のＰ型トランジスタＴＰ７とを含む。

第２の出力部５２はそのドレインが第２の出力ノードＮ２に接続され、そのゲートに差動部５０の第１の差動出力ノードＮＤ１が接続され、そのソースが低電位側電源ＶＳＳに接続される第３のＮ型トランジスタＴＮ８と、そのドレインが第２の出力ノードＮ２に接続され、そのゲートに差動部５０の第２の差動出力ノードＮＤ２が接続され、そのソースが高電位側電源ＶＤＤに接続される第３のＰ型トランジスタＴＰ８とを含む。

駆動期間の前半期間Ｔ１では、出力イネーブル信号ＥＮＢが高電位レベル（高電位側電源ＶＤＤ）に設定され、駆動期間の後半期間Ｔ２では、出力イネーブル信号ＥＮＢが低電位レベル（低電位側電源ＶＳＳ）に設定される。

図５の構成例では、以下のように出力インピーダンス制御を行うことによりオーバーシュート、アンダーシュート及びリンギング等の信号品質の劣化を抑えることができる。

駆動期間の前半期間Ｔ１では、出力イネーブル信号ＥＮＢが高電位レベルに設定されるからＮ型トランジスタＴＮ７はオン状態となる。また、ＥＮＢの反転信号ＸＥＮＢは低電位レベルに設定されるからＰ型トランジスタＴＰ７もオン状態となる。一方、第２の出力部５２は常に出力可能な状態である。したがって、前半期間Ｔ１では第１の出力部５１は第１の静電保護用抵抗素子３０を介して駆動対象を駆動し、同時に第２の出力部５２は第２の静電保護用抵抗素子３１を介して駆動対象を駆動する。

駆動期間の後半期間Ｔ２では、出力イネーブル信号ＥＮＢが低電位レベルに設定されるからＮ型トランジスタＴＮ７はオフ状態となる。また、ＥＮＢの反転信号ＸＥＮＢは高電位レベルに設定されるからＰ型トランジスタＴＰ７もオフ状態となる。したがって、後半期間Ｔ２では第１の出力部５１は動作せず、第２の出力部５２のみが第２の静電保護用抵抗素子３１を介して駆動対象を駆動する。

以上説明したように、図５の構成例によって、図１の構成例と同様な出力インピーダンス制御を行うことによりオーバーシュート、アンダーシュート及びリンギング等の信号品質の劣化を抑えることができる。

さらに図５の構成例では、出力インピーダンスの切り替えに用いるトランジスタＴＮ７、ＴＰ７はいずれもそのソースが電源（ＶＤＤ又はＶＳＳ）に接続されているから、出力イネーブル信号ＥＮＢが高電位レベルに設定される時はそのゲートバイアス電圧の絶対値は常にＶＤＤに設定されることになる。一方、上述した図３の第１の構成例のスイッチ素子を構成するトランジスタの場合は、ソースの電位は通過する信号の電位によって変化するからゲートバイアス電圧の絶対値は図５の構成例の場合より小さくなる。

一般的に電界効果型トランジスタは、ゲート長及びゲート幅が一定である場合には、ゲートバイアス電圧の絶対値が大きいほどドレイン電流が大きくなる。したがって、図５の構成例のＴＮ７及びＴＰ７の方が、図３の第１の構成例のスイッチ素子を構成するトランジスタより小さいゲート幅（チャネル幅）のトランジスタを用いることができるという利点がある。

４．集積回路装置のレイアウト
本実施形態の集積回路装置のレイアウトは例えば以下に述べるものである。

第１の静電保護用抵抗素子３０は、第１〜第Ｎ（Ｎは２以上の整数）の静電保護用抵抗ユニットのうちのｉ（ｉは１≦ｉ＜Ｎとなる整数）個の静電保護用抵抗ユニットにより構成される。第２の静電保護用抵抗素子３１は、第１〜第Ｎの静電保護用抵抗ユニットのうちのｉ個の静電保護用抵抗ユニットを除くＮ−ｉ個の静電保護用抵抗ユニットにより構成される。

集積回路装置の１辺と平行な方向を第１の方向Ｄ１とし、Ｄ１に直交する方向を第２の方向Ｄ２とした場合に、第１〜第Ｎの静電保護用抵抗ユニットは、駆動回路１０の第１の方向Ｄ１に配置され、第１〜第Ｎの静電保護用抵抗ユニットのうちの第ｊ＋１（ｊは１≦ｊ＜Ｎとなる整数）の静電保護用抵抗ユニットは、第１〜第Ｎの静電保護用抵抗ユニットのうちの第ｊの静電保護用抵抗ユニットの第２の方向Ｄ２に配置される。

このようにすれば、複数の静電保護用抵抗ユニットのうちから任意に抵抗ユニットを組み合わせることにより、容易に所望の抵抗値を持つ２つの静電保護用抵抗素子を形成することができる。

図６に本実施形態の集積回路装置のレイアウトの一例を示す。本レイアウト例では、第１〜第Ｎの静電保護用抵抗ユニットとして、第１、第２及び第３の抵抗ユニット６１、６２、６３（広義には第１〜第Ｎの静電保護用抵抗ユニット）が設けられる。第２の抵抗ユニット６２（広義には第ｊ＋１の静電保護用抵抗ユニット）は第１の抵抗ユニット６１（広義には第ｊの静電保護用抵抗ユニット）のＤ２方向に配置され、第３の抵抗ユニット６３は第２の抵抗ユニット６２のＤ２方向に配置される。即ち第２の抵抗ユニット６２は第１の抵抗ユニット６１と第３の抵抗ユニット６３との間に配置される。

そして第１の静電保護用抵抗素子３０は、２個の第１及び第３の抵抗ユニット６１、６３（広義にはｉ個の静電保護用抵抗ユニット）により構成され、第２の静電保護用抵抗素子３１は、１個の第２の抵抗ユニット６２（広義にはＮ−ｉ個の静電保護用抵抗ユニット）により構成される。

このように図６の本レイアウト例によれば、抵抗値が異なる２つの静電保護用抵抗素子を容易に形成することができる。

さらに本レイアウト例によれば、集積回路装置の静電耐量を高めることができる。抵抗素子に発生する熱はその抵抗素子で消費される電力に比例し、その電力はその抵抗素子にかかる電圧が一定であればその抵抗値に反比例する。したがって、抵抗値の低い第１及び第３の抵抗ユニット６１、６３は抵抗値の高い第２の抵抗ユニット６２よりも多くの熱を発生する。また本レイアウト例によれば、より多くの熱の発生源となる第１及び第３の抵抗ユニット６１、６３を互いに離して配置することができるから、温度の上昇を抑えることができる。このようにして集積回路装置の静電耐量を高めることができる。

５．抵抗ユニットのレイアウト
図７に本実施形態の抵抗ユニットのレイアウトの一例を示す。本レイアウト例によれば第１、第２及び第３の抵抗ユニット６１、６２、６３は不純物領域ＤＡ１〜ＤＡ３により形成される。

出力端子２０に接続される第１の金属線ＭＬ１と、第１の抵抗ユニット６１の不純物領域ＤＡ１とを接続するコンタクトのうち、駆動回路１０から最も近い位置に形成されるコンタクトを第１のコンタクトＣＨ１とする。第１の金属線ＭＬ１と第２の抵抗ユニット６２の不純物領域ＤＡ２とを接続するコンタクトのうち、駆動回路１０から最も近い位置に形成されるコンタクトを第２のコンタクトＣＨ２とする。第１の金属線ＭＬ１と第３の抵抗ユニット６３の不純物領域ＤＡ３とを接続するコンタクトのうち、駆動回路１０から最も近い位置に形成されるコンタクトを第３のコンタクトＣＨ３とする。以上の場合に、第１のコンタクトＣＨ１及び第３のコンタクトＣＨ３は第２のコンタクトＣＨ２よりも駆動回路１０に近い位置に形成される。

駆動回路１０の第１の出力ノードＮ１に接続される第２の金属線ＭＬ２と第１の抵抗ユニット６１の不純物領域ＤＡ１とを接続するコンタクトのうち、駆動回路１０から最も遠い位置に形成されるコンタクトを第４のコンタクトＣＨ４とする。駆動回路１０の第２の出力ノードＮ２に接続される第３の金属線ＭＬ３と第２の抵抗ユニット６２の不純物領域ＤＡ２とを接続するコンタクトのうち、駆動回路１０から最も遠い位置に形成されるコンタクトを第５のコンタクトＣＨ５とする。第２の金属線ＭＬ２と第３の抵抗ユニット６３の不純物領域ＤＡ３とを接続するコンタクトのうち、駆動回路１０から最も遠い位置に形成されるコンタクトを第６のコンタクトＣＨ６とする。ＣＨ１とＣＨ４との距離をＬ１とし、ＣＨ２とＣＨ５との距離をＬ２とし、ＣＨ３とＣＨ６との距離をＬ３とした場合に、Ｌ１＜Ｌ２及びＬ３＜Ｌ２である。

以上説明した図７の抵抗ユニットのレイアウト例によれば、第２の抵抗ユニット６２の抵抗値を第１及び第３の抵抗ユニット６１、６３の抵抗値より高くすることができる。各抵抗ユニットの抵抗値はそれぞれのコンタクト間の距離Ｌ１、Ｌ２、Ｌ３に比例するからである。また、第１及び第３の抵抗ユニット６１、６３は並列に接続されているから、その抵抗値は並列接続の合成抵抗値となる。

例えばＬ１＝Ｌ３かつＬ２＝１０×Ｌ１として、不純物領域ＤＡ１〜ＤＡ３の幅及びシート抵抗値（単位面積当たりの抵抗値）を適当な値に設定することにより、第１及び第３の抵抗ユニット６１、６３の抵抗値を１００Ωとし、第２の抵抗ユニット６２の抵抗値を１ｋΩとすることができる。このようにすれば、第１及び第２の静電保護用抵抗素子３０、３１の抵抗値をそれぞれＲ１、Ｒ２とした場合に、Ｒ１＝５０Ω、Ｒ２＝１ｋΩとすることができる。

以上説明したように、図７の本レイアウト例によれば、抵抗値が大きく異なる２つの静電保護用抵抗素子を、コンタクトの配置を変更するだけで容易に形成することができる。

さらに本レイアウト例によれば、集積回路装置の静電耐量を高めることができる。例えば第１の抵抗ユニット６１について説明する。図７には示していないが、不純物領域ＤＡ１がＰ型のときは静電保護用ダイオードを不純物領域ＤＡ１と高電位側電源ＶＤＤとの間に設けることができる。また、不純物領域ＤＡ１がＮ型のときは静電保護用ダイオードを不純物領域ＤＡ１と低電位側電源ＶＳＳとの間に設けることができる。

不純物領域ＤＡ１がＰ型の場合について説明する。静電気放電によって生じる電流は出力端子２０から金属線ＭＬ１を通り第１の抵抗ユニット６１に流入する。このとき放電電流が抵抗素子領域（ＣＨ１とＣＨ４とで挟まれた領域）に到達するまでに、その電流の一部は金属線ＭＬ１からコンタクト介して不純物領域ＤＡ１に流れ、さらに静電保護用ダイオードを通って高電位側電源ＶＤＤへ抜ける。このようにして実際に抵抗素子領域を流れる電流は減少する。

次に不純物領域ＤＡ１がＮ型の場合について説明する。この場合は放電電流が集積回路装置から外部へ流出する。その電流の一部は低電位側電源ＶＳＳから静電保護用ダイオードを通り不純物領域ＤＡ１へ、さらに抵抗素子領域を通ることなくコンタクトを介して金属線ＭＬ１を通り出力端子２０へと流れる。このようにして実際に抵抗素子領域を流れる電流は減少する。

以上説明したように、不純物領域ＤＡ１がＰ型、Ｎ型のいずれであっても、抵抗素子領域を流れる電流を減少させることができる。これは第３の抵抗ユニット６３についても同様である。

図７の本レイアウト例では、特に抵抗値の低い第１、第３の抵抗ユニット６１、６３について、不純物領域ＤＡ１と金属線ＭＬ１とのコンタクト領域及び不純物領域ＤＡ３と金属線ＭＬ３とのコンタクト領域を広くすることができる。したがって抵抗素子領域を流れる電流をより減少させることができるから、集積回路装置の静電耐量を高めることができる。

６．データ線駆動回路
図８に本実施形態の集積回路装置を含むデータ線駆動回路の一例を示す。

データ線駆動回路５２０（広義には、駆動回路）は、シフトレジスタ５２２、データラッチ５２４、ラインラッチ５２６、ＤＡＣ５２８（デジタル・アナログ変換回路。広義にはデータ電圧生成回路）、出力バッファ５２９（演算増幅回路）を含む。

シフトレジスタ５２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ５２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。

データラッチ５２４には、コントローラ５４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で画像データＤＩＯが入力される。データラッチ５２４は、この画像データＤＩＯを、シフトレジスタ５２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。

ラインラッチ５２６は、コントローラ５４０から供給される水平同期信号ＬＰに同期して、データラッチ５２４でラッチされた１水平走査単位の画像データをラッチする。

ＤＡＣ５２８は、各データ線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ５２８は、ラインラッチ５２６からのデジタルの画像データに基づいて階調電圧を選択し、デジタルの画像データに対応するアナログのデータ電圧を出力する。

出力バッファ５２９は、ＤＡＣ５２８からのデータ電圧をバッファリングしてデータ線に出力し、電気光学パネルを駆動する。具体的には、出力バッファ５２９は、各データ線毎に設けられた本実施形態の集積回路装置ＯＰＣ１〜ＯＰＣｎを含み、これらの各集積回路装置ＯＰＣ１〜ＯＰＣｎが、ＤＡＣ５２８からのデータ電圧をインピーダンス変換して、各データ線Ｓ１〜Ｓｎを介して電気光学パネルを駆動する。

なお、図８では、デジタルの画像データをデジタル・アナログ変換して、出力バッファ５２９を介してデータ線に出力する構成にしているが、アナログの映像信号をサンプル・ホールドして、出力バッファ５２９を介してデータ線に出力する構成にしてもよい。

７．電気光学装置
図９に本実施形態の集積回路装置を含む電気光学装置の一例を示す。

この電気光学装置５１０は、電気光学パネル５１２（狭義にはＬＣＤ（Liquid Crystal Display）パネル）、データ線駆動回路５２０（狭義にはソースドライバ）、走査線駆動回路５３０（狭義にはゲートドライバ）、コントローラ５４０、電源回路５４２を含む。なお、電気光学装置５１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。

ここで電気光学パネル５１２は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線）と、走査線及びデータ線により特定される画素電極を含む。この場合、データ線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。

ＴＦＴｉｊのゲート電極は走査線Ｇｉに接続され、ＴＦＴｉｊのソース電極はデータ線Ｓｊに接続され、ＴＦＴｉｊのドレイン電極は画素電極ＰＥｉｊに接続されている。この画素電極ＰＥｉｊと、画素電極ＰＥｉｊと液晶素子（広義には電気光学物質）を挟んで対向する対向電極ＶＣＯＭ（コモン電極）との間には、液晶容量ＣＬｉｊ（液晶素子）及び補助容量ＣＳｉｊが形成されている。そして、ＴＦＴｉｊ、画素電極ＰＥｉｊ等が形成されるアクティブマトリクス基板と、対向電極ＶＣＯＭが形成される対向基板との間に液晶が封入され、画素電極ＰＥｉｊと対向電極ＶＣＯＭの間の印加電圧に応じて画素の透過率が変化するようになっている。

なお、対向電極ＶＣＯＭに与えられる電圧は、電源回路５４２により生成される。また、対向電極ＶＣＯＭを対向基板上に一面に形成せずに、各走査線に対応するように帯状に形成してもよい。

データ線駆動回路５２０は、データ線を駆動する回路として図１の駆動回路１０を用いる。データ線駆動回路５２０は、画像データに基づいて電気光学パネル５１２のデータ線Ｓ１〜Ｓｎを駆動する。一方、走査線駆動回路５３０は、電気光学パネル５１２の走査線Ｇ１〜Ｇｍを順次走査駆動する。

コントローラ５４０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データ線駆動回路５２０、走査線駆動回路５３０及び電源回路５４２を制御する。

より具体的には、コントローラ５４０は、データ線駆動回路５２０及び走査線駆動回路５３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５４２に対しては、対向電極ＶＣＯＭの電圧の極性反転タイミングの制御を行う。

電源回路５４２は、外部から供給される基準電圧に基づいて、電気光学パネル５１２の駆動に必要な各種の電圧（階調電圧）や、対向電極ＶＣＯＭの電圧を生成する。

なお、図９では、電気光学装置５１０がコントローラ５４０を含む構成になっているが、コントローラ５４０を電気光学装置５１０の外部に設けてもよい。或いは、コントローラ５４０と共にホストを電気光学装置５１０に含めるようにしてもよい。また、データ線駆動回路５２０、走査線駆動回路５３０、コントローラ５４０、電源回路５４２の一部又は全部を電気光学パネル５１２上に形成してもよい。

なお電気光学パネル５１２は液晶パネルには限定されず、例えば有機ＥＬ（Electro Luminescence）や無機ＥＬなどの発光素子を用いたパネルであってもよい。

８．電子機器
図１０に本実施形態の電気光学装置を含む電子機器（携帯電話機）の一例を示す。なお、本実施形態の電子機器は携帯電話機には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、プロジェクタ、リアプロジェクションテレビ、或いは携帯型情報端末などであってもよい。

携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットでコントローラ５４０に供給する。

携帯電話機９００は、電気光学パネル５１２を含む。電気光学パネル５１２は、ソースドライバ５２０（広義にはデータ線駆動回路）及びゲートドライバ５３０（広義には走査線駆動回路）によって駆動される。電気光学パネル５１２は、複数のゲート線、複数のソース線及び複数の画素を含む。

コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。

電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また電気光学パネル５１２の対向電極に、対向電極電圧ＶＣＯＭを供給する。

ホスト９４０は、コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、コントローラ５４０に供給できる。コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により電気光学パネル５１２に画像を表示させる。

ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。

ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、電気光学パネル５１２の表示処理を行う。

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電気光学装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

本実施形態の基本的な構成例。 駆動信号の信号波形例。 本実施形態の第１の構成例。 本実施形態の第２の構成例。 第２の更に詳細な構成例。 集積回路装置のレイアウト例。 抵抗ユニットのレイアウト例。 データ線駆動回路の一例。 電気光学装置の一例。 電子機器の一例。

符号の説明

ＩＡ 入力信号、Ｎ１ 第１の出力ノード、Ｎ２ 第２の出力ノード、
Ｒ１、Ｒ２ 第１、第２の静電保護用抵抗素子の抵抗値、
１０ 駆動回路、２０ 出力端子、 ３０、３１ 第１、第２の静電保護用抵抗素子、
４０ 駆動アンプ、５０ 差動部、 ５１、５２ 第１、第２の出力部、
６１、６２、６３ 第１、第２、第３の抵抗ユニット、
５１０ 電気光学装置、５１２ 電気光学パネル、５２０ データ線駆動回路、
５２２ シフトレジスタ、５２４ データラッチ、５２６ ラインラッチ、
５２８ ＤＡＣ、５２９ 出力バッファ、５３０ 走査線駆動回路、
５４０ コントローラ、５４２ 電源回路、５６０ 表示ドライバ、
９００ 携帯電話機、９１０ カメラモジュール、９４０ ホスト、９５０ 変復調部、
９６０ アンテナ、９７０ 操作入力部

Claims (10)

1. 集積回路装置の出力端子に接続される駆動対象を駆動する駆動回路と、
   前記駆動回路の第１の出力ノードと前記出力端子との間に設けられる第１の静電保護用抵抗素子と、
   前記駆動回路の第２の出力ノードと前記出力端子との間に設けられ、その抵抗値が前記第１の静電保護用抵抗素子より大きい第２の静電保護用抵抗素子とを含み、
   前記駆動回路は、
   駆動期間の前半期間では、前記第１の静電保護用抵抗素子及び前記第２の静電保護用抵抗素子を介して前記駆動対象を駆動し、前記駆動期間の後半期間では、前記第１の静電保護用抵抗素子を介すことなく前記第２の静電保護用抵抗素子を介して前記駆動対象を駆動することを特徴とする集積回路装置。
2. 請求項１において、
   前記駆動回路は、
   駆動アンプと、
   前記駆動アンプの出力ノードと前記第１の出力ノードとの間に設けられた第１のスイッチ素子と、
   前記駆動アンプの前記出力ノードと前記第２の出力ノードとの間に設けられた第２のスイッチ素子とを含み、
   前記第１のスイッチ素子は、前記駆動期間の前記前半期間ではオン状態であり、前記駆動期間の前記後半期間ではオフ状態であり、
   前記第２のスイッチ素子は、前記駆動期間の前記前半期間及び前記後半期間を通じてオン状態であることを特徴とする集積回路装置。
3. 請求項１において、
   前記駆動回路は、
   差動部と、
   前記差動部の出力がその入力に接続され、その出力が前記第１の出力ノードに出力される第１の出力部と、
   前記差動部の出力がその入力に接続され、その出力が前記第２の出力ノードに出力される第２の出力部とを含み、
   前記駆動期間の前記前半期間では、前記第１の出力部と前記第２の出力部が共に出力イネーブル状態に設定され、
   前記駆動期間の前記後半期間では、前記第１の出力部が出力ディスイネーブル状態に設定され、前記第２の出力部が出力イネーブル状態に設定されることを特徴とする集積回路装置。
4. 請求項３において、
   前記第１の出力部は、
   そのドレインが前記第１の出力ノードに接続され、そのゲートに前記差動部の第１の差動出力ノードが接続される第１のＮ型トランジスタと、
   そのドレインが前記第１のＮ型トランジスタのソースに接続され、そのゲートに出力イネーブル信号が入力され、そのソースが低電位側電源に接続される第２のＮ型トランジスタと、
   そのドレインが前記第１の出力ノードに接続され、そのゲートに前記差動部の第２の差動出力ノードが接続される第１のＰ型トランジスタと、
   そのドレインが前記第１のＰ型トランジスタのソースに接続され、そのゲートに前記出力イネーブル信号の反転信号が入力され、そのソースが高電位側電源に接続される第２のＰ型トランジスタとを含み、
   前記第２の出力部は、
   そのドレインが前記第２の出力ノードに接続され、そのゲートに前記差動部の前記第１の差動出力ノードが接続され、そのソースが低電位側電源に接続される第３のＮ型トランジスタと、
   そのドレインが前記第２の出力ノードに接続され、そのゲートに前記差動部の前記第２の差動出力ノードが接続され、そのソースが高電位側電源に接続される第３のＰ型トランジスタとを含み、
   前記駆動期間の前記前半期間では、前記出力イネーブル信号が高電位レベルに設定され、前記駆動期間の前記後半期間では、前記出力イネーブル信号が低電位レベルに設定されることを特徴とする集積回路装置。
5. 請求項１乃至４のいずれかにおいて、
   前記第１の静電保護用抵抗素子は、
   第１〜第Ｎ（Ｎは２以上の整数）の静電保護用抵抗ユニットのうちのｉ（ｉは１≦ｉ＜Ｎとなる整数）個の静電保護用抵抗ユニットにより構成され、
   前記第２の静電保護用抵抗素子は、
   前記第１〜前記第Ｎの静電保護用抵抗ユニットのうちの前記ｉ個の静電保護用抵抗ユニットを除くＮ−ｉ個の静電保護用抵抗ユニットにより構成され、
   前記集積回路装置の１辺と平行な方向を第１の方向とし、前記第１の方向に直交する方向を第２の方向とした場合に、
   前記第１〜前記第Ｎの静電保護用抵抗ユニットは、
   前記駆動回路の前記第１の方向に配置され、
   前記第１〜前記第Ｎの静電保護用抵抗ユニットのうちの第ｊ＋１（ｊは１≦ｊ＜Ｎとなる整数）の静電保護用抵抗ユニットは、
   前記第１〜前記第Ｎの静電保護用抵抗ユニットのうちの第ｊの静電保護用抵抗ユニットの前記第２の方向に配置されることを特徴とする集積回路装置。
6. 請求項５において、
   前記第１〜前記第Ｎの静電保護用抵抗ユニットとして、第１、第２及び第３の抵抗ユニットが設けられ、
   前記第２の抵抗ユニットは前記第１の抵抗ユニットと前記第３の抵抗ユニットとの間に配置され、
   前記第１の静電保護用抵抗素子は前記第１及び前記第３の抵抗ユニットにより構成され、
   前記第２の静電保護用抵抗素子は前記第２の抵抗ユニットにより構成されることを特徴とする集積回路装置。
7. 請求項６において、
   前記第１、第２及び第３の抵抗ユニットは不純物領域により形成され、
   集積回路装置の前記出力端子に接続される第１の金属線と、前記第１の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も近い位置に形成されるコンタクトを第１のコンタクトとし、
   前記第１の金属線と前記第２の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も近い位置に形成されるコンタクトを第２のコンタクトとし、
   前記第１の金属線と前記第３の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も近い位置に形成されるコンタクトを第３のコンタクトとした場合に、
   前記第１のコンタクト及び前記第３のコンタクトは前記第２のコンタクトよりも前記駆動回路に近い位置に形成され、
   前記駆動回路の前記第１の出力ノードに接続される第２の金属線と前記第１の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も遠い位置に形成されるコンタクトを第４のコンタクトとし、
   前記駆動回路の前記第２の出力ノードに接続される第３の金属線と前記第２の抵抗ユニットの不純物領域とを接続するコンタクトのうち、前記駆動回路から最も遠い位置に形成されるコンタクトを第５のコンタクトとし、
   前記第２の金属線と前記第３の抵抗ユニットの不純物領域とを接続するコンタクトのうち、
   前記駆動回路から最も遠い位置に形成されるコンタクトを第６のコンタクトとし、
   前記第１のコンタクトと前記第４のコンタクトとの距離をＬ１とし、前記第２のコンタクトと前記第５のコンタクトとの距離をＬ２とし、前記第３のコンタクトと前記第６のコンタクトとの距離をＬ３とした場合に、
   Ｌ１＜Ｌ２及びＬ３＜Ｌ２であることを特徴とする集積回路装置。
8. 請求項１乃至７のいずれかにおいて、
   前記駆動対象は電気光学パネルであることを特徴とする集積回路装置。
9. 請求項８に記載された集積回路装置を含むことを特徴とする電気光学装置。
10. 請求項９に記載された電気光学装置を含むことを特徴とする電子機器。
    

Images