JP2010109127A - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- JP2010109127A JP2010109127A JP2008279273A JP2008279273A JP2010109127A JP 2010109127 A JP2010109127 A JP 2010109127A JP 2008279273 A JP2008279273 A JP 2008279273A JP 2008279273 A JP2008279273 A JP 2008279273A JP 2010109127 A JP2010109127 A JP 2010109127A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- substrate
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、発光ダイオード(Light Emitting Diode、略称LED)に代表されるような発光素子に関する。 The present invention relates to a light emitting element represented by a light emitting diode (abbreviated as LED).
近年、紫外光領域から青色光までの光を発光する発光素子が注目されており、このような発光素子の材料としては例えば、窒化ガリウム系化合物半導体が知られている。 In recent years, attention has been paid to light-emitting elements that emit light from the ultraviolet region to blue light, and gallium nitride-based compound semiconductors are known as materials for such light-emitting elements, for example.
このような発光素子は、蛍光体と組み合わせることにより白色の光を発光することが可能であり、また省エネルギーかつ長寿命であることから、白熱電球や蛍光ランプの代替品として有望視されると共に実用化が始まっている。しかしながら、これらの発光素子の発光効率は、蛍光灯に比較すると低いため、更なる高効率化が求められており、そのための様々な研究が行われている。 Such a light-emitting element can emit white light when combined with a phosphor, and is considered promising as an alternative to incandescent bulbs and fluorescent lamps because of its energy saving and long life. Has begun. However, since the luminous efficiency of these light emitting elements is lower than that of fluorescent lamps, further higher efficiency is required, and various studies for that purpose are being conducted.
例えば、特許文献1には、SiO2などの基板に設けられた凹部にGaAsなどから構成される半導体層を設けた構造を有し、凹部の開口部平面に電極を平面的に分離させ、発光強度のバラツキを抑えた発光素子が開示されている(特許文献1参照)。
しかしながら、特許文献1における発光素子は、p型半導体層とn型半導体層との間に位置する発光層が外部に露出しているため、発光素子の使用において、p型半導体層とn型半導体層との間を導通させるような導電性の粉塵などが付着した場合、リーク電流が発生し、p型半導体層とn型半導体層とのpn分離が確保されない傾向があった。
However, in the light emitting element in
本発明の目的は、p型半導体層とn型半導体層との間のリーク電流を抑制し、p型半導体層とn型半導体層とのpn分離を十分に確保して発光強度を向上させる発光素子を提供することである。 It is an object of the present invention to suppress light leakage between a p-type semiconductor layer and an n-type semiconductor layer, and to secure sufficient pn separation between the p-type semiconductor layer and the n-type semiconductor layer to improve light emission intensity. It is to provide an element.
本発明は、凹部を有し、絶縁性を有する基板と、前記凹部内に設けられ、n型半導体層と発光層とp型半導体層とから構成された積層体であって、前記発光層が前記凹部の内面と接触している積層体と、を具備する発光素子に関する。 The present invention is a laminated body having a recess and having an insulating property and an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer provided in the recess, the light-emitting layer being And a laminate that is in contact with the inner surface of the recess.
前記基板の屈折率は、前記積層体の屈折率よりも低いことが好ましい。 The refractive index of the substrate is preferably lower than the refractive index of the laminate.
前記積層体および凹部を覆うように前記基板上に設けられ、前記n型半導体層または前記p型半導体層と電気的に接続する上部電極層と、前記凹部の底面から前記基板の裏面まで形成された貫通孔内に設けられ、前記n型半導体層または前記p型半導体層のうち、前記上部電極層と電気的に接続していない方の半導体層と電気的に接続する下部電極層と、をさらに具備することが好ましい。 An upper electrode layer is provided on the substrate so as to cover the stacked body and the recess, and is electrically connected to the n-type semiconductor layer or the p-type semiconductor layer, and is formed from the bottom surface of the recess to the back surface of the substrate. A lower electrode layer that is provided in the through hole and is electrically connected to a semiconductor layer that is not electrically connected to the upper electrode layer of the n-type semiconductor layer or the p-type semiconductor layer. Furthermore, it is preferable to comprise.
前記基板はサファイア基板であり、前記積層体はIIIB族窒化物半導体であることが好ましい。 Preferably, the substrate is a sapphire substrate, and the stacked body is a group IIIB nitride semiconductor.
本発明の発光素子は、絶縁性を有する基板の凹部内に積層体が設けられることで、積層体の発光層が絶縁体により覆われるため、p型半導体層とn型半導体層との間のリーク電流を抑制し、p型半導体層とn型半導体層とのpn分離を十分に確保して発光強度を向上させることができる。 In the light-emitting element of the present invention, since the stacked body is provided in the concave portion of the insulating substrate, the light-emitting layer of the stacked body is covered with the insulator, and thus, between the p-type semiconductor layer and the n-type semiconductor layer. Leakage current can be suppressed, pn separation between the p-type semiconductor layer and the n-type semiconductor layer can be sufficiently secured, and the emission intensity can be improved.
基板の屈折率が積層体の屈折率よりも低いため、発光層から出射した光は、積層体、基板、空気の順に光が進むほど、屈折率が低い媒体を通過することにより、屈折率の緩和効果が高く、光の取り出し効率が向上する。 Since the refractive index of the substrate is lower than the refractive index of the laminated body, the light emitted from the light emitting layer passes through a medium having a lower refractive index as the light travels in the order of the laminated body, the substrate, and air. The relaxation effect is high, and the light extraction efficiency is improved.
上部電極層が積層体を覆っているため、基板からの積層体の剥離を抑制することができる。 Since the upper electrode layer covers the stacked body, peeling of the stacked body from the substrate can be suppressed.
基板は、絶縁性が高く、IIIB族窒化物半導体よりも屈折率の大きいサファイア基板であることにより、p型半導体層とn型半導体層との間のリーク電流を十分に抑制し、p型半導体層とn型半導体層とのpn分離を十分に確保して発光強度を向上させることができる。 Since the substrate is a sapphire substrate having high insulating properties and a refractive index larger than that of the group IIIB nitride semiconductor, the leakage current between the p-type semiconductor layer and the n-type semiconductor layer is sufficiently suppressed, and the p-type semiconductor A sufficient pn separation between the n-type semiconductor layer and the n-type semiconductor layer can be ensured to improve the emission intensity.
以下、図面を参照しながら本発明の発光素子を詳細に説明する。 Hereinafter, the light emitting device of the present invention will be described in detail with reference to the drawings.
図1は、本発明の実施形態の一つの発光素子を示す断面図である。また、図2は、本発明の別の実施形態の一つの発光素子を示す断面図である。図3は、アレイ化した本発明の発光素子の実施の形態を示す断面図である。 FIG. 1 is a cross-sectional view showing one light emitting device according to an embodiment of the present invention. Moreover, FIG. 2 is sectional drawing which shows one light emitting element of another embodiment of this invention. FIG. 3 is a cross-sectional view showing an embodiment of the light emitting device of the present invention which is arrayed.
図1〜図3において、1は積層体、2は基板、3は第1の電極層、4はバッファ層、5は第1のパッド電極、6は第2の電極層、7は第2のパッド電極を示す。また、積層体1は、1aはp型半導体層、1bは発光層、1cはn型半導体層から構成される。基板2は凹部2aおよび貫通孔2bを有する。
1 to 3, 1 is a laminate, 2 is a substrate, 3 is a first electrode layer, 4 is a buffer layer, 5 is a first pad electrode, 6 is a second electrode layer, and 7 is a second electrode layer. A pad electrode is shown. In addition, the laminated
本発明における発光素子は、凹部2aを有する基板2と、n型半導体層1cと発光層1bとp型半導体層1aとから構成された積層体1と、を具備する。基板2は絶縁性を有する。
The light-emitting element in the present invention includes a
本発明では、絶縁性を有する基板2の凹部の内面と発光層1bとが接触している。これにより、発光層1bが絶縁体により覆われるため、p型半導体層とn型半導体層との間に発生するリーク電流を抑制し、p型半導体層1aとn型半導体層1cとのpn分離を十分に確保して発光強度を向上させることができる。
In the present invention, the inner surface of the concave portion of the
本発明では、基板2の屈折率は、積層体1の屈折率よりも低くすることが好ましい。基板2の屈折率が積層体1の屈折率よりも低いため、発光層1bから出射した光は、積層体1、基板2、空気の順に、屈折率が高い媒体から低い媒体へ通過するため、屈折率の緩和効果が高く、光の取り出し効率が向上する。
In the present invention, the refractive index of the
積層体1の屈折率は、基板2の屈折率の2倍以下であることが好ましい。例えば、積層体1がGaN(屈折率:2.4)であり、基板2がサファイア(屈折率:1.7)の場合が該当する。
The refractive index of the
積層体1の屈折率が、基板2の屈折率の2倍以下であることにより、光が積層体1から基板2へ通過する際に生じる全反射を抑制し、光の取り出し効率が向上する。
When the refractive index of the laminated
以下、本発明の発光素子の各構成について説明する。 Hereinafter, each structure of the light emitting element of the present invention will be described.
(基板)
基板2は、絶縁性を有する。なお、この場合の絶縁性とは、抵抗率109Ω・cm以上であることをいう。
(substrate)
The
基板2は、積層体1を成長させることができ、さらに、上記のように絶縁性を有する基材であればよい。具体的に、基板2としては、サファイア(Al2O3)、スピネル(MgAl2O4)、LiGaO2などのガレート基板、Liなどをドープして高抵抗化したZnO基板、AlN基板などが挙げられる。
The
基板2の凹部2aは、具体的には、深さ2〜5μmである。
Specifically, the recess 2a of the
凹部2aの幅については所望の素子大きさにすればよく、特に限定されないが、極端に狭すぎると原料ガスが凹部に供給されず、成長が生じないため、50μm以上であることが好ましい。 The width of the recess 2a may be set to a desired element size, and is not particularly limited. However, if it is too narrow, the source gas is not supplied to the recess and growth does not occur.
凹部2aは、塩素系のガスを用いたRIEなどのドライエッチングにより形成される。 The recess 2a is formed by dry etching such as RIE using a chlorine-based gas.
基板2の厚みとしては、100〜1000μm程度である。
The thickness of the
図1において、基板2の凹部2a底面から基板2の裏面まで貫通孔2bが設けられる。貫通孔2bは、周囲を絶縁性の基板2に囲まれた積層体1のn型半導体層1c側を外部と導通させるために設けられている。貫通孔2bは、レーザーやマイクロブラスト、ウェットエッチング、ドライエッチング等により加工することにより形成される。また、これらの技術の組合せでも構わない。
In FIG. 1, a through hole 2 b is provided from the bottom surface of the recess 2 a of the
貫通孔2bの形状が略円柱径である場合、貫通孔2bの孔径(直径)は50〜300μm程度である。 When the shape of the through-hole 2b is a substantially cylindrical diameter, the hole diameter (diameter) of the through-hole 2b is about 50-300 micrometers.
なお、図1において貫通孔2bは凹部2a底面のうち、凹部2aの壁面側に設けられているが、凹部2a底面に設けられていれば特に問題はない。 In FIG. 1, the through-hole 2b is provided on the wall surface side of the recess 2a in the bottom surface of the recess 2a, but there is no particular problem if it is provided on the bottom surface of the recess 2a.
基板2の外側底面および側面には、反射性の金属層が形成されていることが好ましい。上面に光を効果的に取り出すことが可能となる。特に基板2が透過性の高いサファイアの場合、反射した光がサファイアを伝播するので損失が小さい。なお、反射性の金属層としては、Al、Agなどが挙げられる。
A reflective metal layer is preferably formed on the outer bottom surface and side surfaces of the
(積層体)
積層体1は、p型半導体層1a、発光層1b、n型半導体層1cから構成される。
(Laminate)
The
積層体1は、基板2の凹部2aに形成される半導体であり、例えば、窒化物半導体から形成される。ここで、窒化物半導体とは、例えば、元素周期律表におけるIIIB族(13族)元素の窒化物から構成される半導体をいう。IIIB族窒化物半導体は、化学式AlxGayIn(1−x−y)N(0≦x≦1、0≦y≦1、x+y≦1)で表すことができる。IIIB族窒化物半導体としては、たとえば、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)などが挙げられる。
The
積層体1は、発光層1bを間に介するように、n型半導体層1cと発光層1bとp型半導体層1aとが凹部2a内に積層された積層構造を有する。なお、n型半導体層1cと発光層1bとの間と、p型半導体層1aと発光層1bとの間との少なくともいずれか一方の間には、キャリアオーバーフローを抑制するブロック層が配置されてもよい。
The
IIIB族窒化物半導体からなるn型半導体層1cとするには、元素周期律表においてIVB族の元素であるSi(シリコン)などをドーパントとして層中に混入させればよい。n型半導体層1cの厚みは1〜5μm程度である。また、IIIB族窒化物半導体からなるp型半導体層1aとするには、元素周期律表においてIIA族の元素であるMg(マグネシウム)などをドーパントとして層中に混入させればよい。p型半導体層1aの厚みは150〜500nm程度である。 In order to obtain the n-type semiconductor layer 1c made of a group IIIB nitride semiconductor, Si (silicon), which is an element of group IVB in the periodic table, may be mixed into the layer as a dopant. The n-type semiconductor layer 1c has a thickness of about 1 to 5 μm. Further, in order to obtain the p-type semiconductor layer 1a made of a group IIIB nitride semiconductor, Mg (magnesium), which is an element of group IIA in the periodic table, may be mixed into the layer as a dopant. The thickness of the p-type semiconductor layer 1a is about 150 to 500 nm.
発光層1bは、n型半導体層1cとp型半導体層1aとの間に設けられる。発光層1bは、禁制帯幅の広い発光層側障壁層と禁制帯幅の狭い発光層側井戸層とからなる量子井戸構造が複数回(たとえば約3回)繰り返し規則的に積層された多層量子井戸構造(MQW)としてもよい。なお、前記発光層側障壁層としては、In0.01Ga0.99N層などが挙げられる。また、前記発光層側井戸層としては、In0.11Ga0.89N層などが挙げられる。発光層側障壁層の厚みは5〜15nm程度、発光層側井戸層の厚みは2〜10nm程度である。発光層1bの厚みは25〜150nm程度である。 The light emitting layer 1b is provided between the n-type semiconductor layer 1c and the p-type semiconductor layer 1a. The light emitting layer 1b is a multilayer quantum structure in which a quantum well structure composed of a light emitting layer side barrier layer having a wide forbidden band and a light emitting layer side well layer having a narrow forbidden band is regularly stacked a plurality of times (for example, about 3 times). It is good also as a well structure (MQW). The light emitting layer side barrier layer may be an In 0.01 Ga 0.99 N layer. Examples of the light emitting layer side well layer include an In 0.11 Ga 0.89 N layer. The thickness of the light emitting layer side barrier layer is about 5 to 15 nm, and the thickness of the light emitting layer side well layer is about 2 to 10 nm. The thickness of the light emitting layer 1b is about 25 to 150 nm.
積層体1の成長方法としては、分子線エピタキシー(MBE;Molecular Beam Epitaxy)法、有機金属エピタキシー(MOVPE;Metal Organic Vapor Phase Epitaxy)法、ハイドライド気相成長(HVPE;Hydride Vapor Phase Epitaxy)、パルスレーザデポジション(PLD;Pulsed Laser deposition)法等が用いられる。
As a growth method of the
基板2の凹部2aの深さは、前記したように2〜5μmであり、積層体1の厚みは、凹部2aの深さと同様の大きさとする。
The depth of the recess 2a of the
本発明の発光素子において発光層1bは凹部2aの内面と接触するが、この構造は、積層体1の成長時に、基板2を回転させることにより得ることができる。
In the light emitting device of the present invention, the light emitting layer 1b is in contact with the inner surface of the recess 2a. This structure can be obtained by rotating the
以下に、発光層1bが凹部2aの内面と接触するように成長させるための有機金属化学気相成長(MOCVD)法による積層体1の具体例を示す。なお、このとき、基板1を5〜10rpmで常に回転させる。
Below, the specific example of the
まず、n型半導体層1cを成長させる。基板2の温度を950〜1150℃とし、n型半導体層1cとして窒化ガリウム(GaN)を数μm程度(例えば1〜5μm)の厚さで形成し、n型半導体層1cを作製すればよい。この際、Siをドープする。
First, the n-type semiconductor layer 1c is grown. The temperature of the
また、発光層1bは、その温度を700℃程度とし、厚さ5〜50nm程度の窒化インジウムガリウム(In0.01Ga0.99N)から成る障壁層と、厚さ1〜20nm程度の窒化インジウムガリウム(In0.11Ga0.89N)から成る井戸層とを繰り返し積層して形成すればよい。 The light emitting layer 1b has a temperature of about 700 ° C., a barrier layer made of indium gallium nitride (In 0.01 Ga 0.99 N) having a thickness of about 5 to 50 nm, and a nitride layer having a thickness of about 1 to 20 nm. A well layer made of indium gallium (In 0.11 Ga 0.89 N) may be repeatedly stacked.
また、p型半導体層1aは、第1のp型クラッド層、第2のp型クラッド層、p型コンタクト層からなる。第1のp型クラッド層は、基板1の温度を700℃程度とし、多重量子井戸層の障壁層上に、窒化アルミニウムガリウム(Al0.15Ga0.85N)層を、10〜100nm程度の厚さで形成する。また、第2のp型クラッド層は、基板1の温度を820℃程度とし、第1のp型クラッド層上に、窒化アルミニウムガリウム(Al0.2Ga0.8N)層を50〜300nm程度の厚さで形成する。また、p型コンタクト層は、基板1の温度を820〜1050℃程度とし、第2のp型クラッド層上に、窒化ガリウム(GaN)層を、5〜50nm程度の厚さで形成する。この際、p型不純物元素としては、マグネシウム(Mg),亜鉛(Zn)等が添加される。
The p-type semiconductor layer 1a includes a first p-type cladding layer, a second p-type cladding layer, and a p-type contact layer. In the first p-type cladding layer, the temperature of the
以上の方法により、発光層1bが凹部2aの内面と接触するように積層体1を成長させることができる。
By the above method, the
なお、以上の方法により積層体1を形成させる場合、凹部2a内以外にも積層体が形成されることがある。この場合、発光素子の低背化の観点から、積層体を除去することが好ましい。余分な積層体は、例えば、凹部をマスクで覆い、RIEなどのドライエッチングで成長後に除去する。また、成長前にSiO2などの成長阻害となるような材料によりマスクを形成し、その後フッ酸を用いてウェットエッチングすることによっても積層体を除去することができる。
In addition, when forming the
また、以上の方法により、凹部2a内の壁面からも半導体が成長するが厚みが小さく、さらに、凹部2aの底面から成長した半導体と併合されるため、存在を無視してもかまわない。 Further, by the above method, the semiconductor grows also from the wall surface in the recess 2a, but the thickness is small, and since it is merged with the semiconductor grown from the bottom surface of the recess 2a, the presence may be ignored.
図1に示すように、積層体1と基板2との間にはバッファ層4が設けられていることが好ましい。バッファ層4は、積層体1がサファイア、基板2がGaNの場合のように、積層体1と基板2との間に応力が発生する場合、その応力を緩和させるために好適に形成される。バッファ層4は、例えば、窒化ガリウム、窒化アルミニウムなどの材料から構成される。バッファ層4の厚みは0.01〜0.2μm程度である。
As shown in FIG. 1, a
なお、図1の場合、バッファ層4は、n型半導体層を形成する前に、400℃から700℃程度の温度で窒化ガリウム、窒化アルミニウムを成長することにより形成される。
In the case of FIG. 1, the
本発明の発光素子は、積層体1および基板2以外にも以下の構成を含むことが好ましい。
The light emitting device of the present invention preferably includes the following configuration in addition to the
(電極)
電極は、第1の電極層3と第2の電極層6とから構成される。第1の電極層3および第2の電極層6の厚みはそれぞれ0.1〜5μmである。
(electrode)
The electrode is composed of a
第1の電極層3および第2の電極層6としては、たとえば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、クロム(Cr)、インジウム(In)、錫(Sn)、モリブデン(Mo)、銀(Ag)、金(Au)、ニオブ(Nb)、タンタル(Ta)、バナジウム(V)、白金(Pt)、鉛(Pb)、ベリリウム(Be)、酸化錫(SnO2)、酸化インジウム(In2O3)、酸化インジウム錫(ITO)、金−シリコン(Au−Si)合金、金−ゲルマニウム(Au−Ge)合金、金−亜鉛(Au−Zn)合金、金−ベリリウム(Au−Be)合金などの薄膜を好適に用いることができる。また、第1の電極層3および第2電極層6は、上記材質の中から選択した層を複数層積層したものとしても構わない。
As the
第1の電極層3および第2の電極層6は、真空蒸着法、スパッタリング法などの方法により作製される。
The
図1において、第1の電極層3はp型半導体層1a上に設けられ、p型半導体層1aに接続されている(以下、上部電極層という)。また、第2の電極層6は基板2の凹部2a底面から基板2の裏面まで設けられた貫通孔2b内に設けられ、n型半導体層1cに接続されている(以下、下部電極層という)。第2の電極層6は、例えば導電性ペースト等が貫通孔2b内に埋設されることで形成される。なお、コンタクト抵抗低減のため、導電性ペーストを貫通孔2b内に埋設される前に、金属層を貫通孔2内に蒸着させることが好ましい。
In FIG. 1, the
上部電極層は、積層体1および凹部2aを覆うように基板2上に設けられることが好ましい。これにより、上部電極層が積層体1を覆うことになるため、基板2からの積層体1の剥離を抑制することができる。なお、上部電極層は、図1の場合、p型半導体層1aが上部に位置するため、p型半導体層1aと電気的に接続しているが、n型半導体層1cが上部に位置した場合、n型半導体層1cと電気的に接続する。
The upper electrode layer is preferably provided on the
また、上述のように上部電極層を用いた場合、下部電極層は、凹部2a底面から基板2の裏面まで設けられた貫通孔2b内に設けられる。なお、下部電極層は、図1の場合、n型半導体層1cが下部に位置するため、n型半導体層1cと電気的に接続しているが、p型半導体層1aが下部に位置した場合、p型半導体層1aと電気的に接続する。
When the upper electrode layer is used as described above, the lower electrode layer is provided in the through hole 2b provided from the bottom surface of the recess 2a to the back surface of the
上部電極層に段差が生じないように、積層体1の高さと凹部2aの深さとが略同一(段差が1μm以内)であることが好ましい。
It is preferable that the height of the
本発明の発光素子における第1の電極層3および第2の電極層6は、図1における上部電極層および下部電極層の位置に限定されず、例えば、図2に示すように、第1の電極層3と第2の電極層6とが、いずれも発光素子の上部側に設けられていてもよい。この場合、第1の電極層3および第2の電極層6はともに、外部に露出しており、外部と導通をとることができるため、図1の発光素子の基板2に設けられていた貫通孔2bは必要なくなる。この点では、図1の発光素子よりも好ましい。
The
一方、図2の発光素子の場合、基板2からの積層体1の剥離を抑制するように、積層体1および凹部2aを覆うように基板2上に上部電極層をすることができないため、この点では、図2の発光素子よりも図1の発光素子が好ましい。
On the other hand, in the case of the light emitting element of FIG. 2, the upper electrode layer cannot be formed on the
ワイヤボンディングによる接続を考慮した場合、第1の電極層3および第2の電極層6は、ともにパッド電極を有していてもよい。
In consideration of connection by wire bonding, both the
パッド電極5は上部電極層3に接続される電極端子で、パッド電極7は下部電極層6に接続される電極端子である。
The
パッド電極5および7は、例えば、チタン、またはチタンを下地層として金層を積層したものを用いている。パッド電極5および7の厚みは約0.5〜5μmである。
The
パッド電極5および7は、真空蒸着法、スパッタリング法などの方法により形成される。
The
以上のように、発光素子を作製することができる。 As described above, a light-emitting element can be manufactured.
図3には、アレイ化した本発明の発光素子の実施の形態を示す断面図を示す。 FIG. 3 is a cross-sectional view showing an embodiment of the light-emitting element of the present invention which is arrayed.
本発明の発光素子は、複数の凹部2aを有する基板2と、複数の凹部2a内にそれぞれ設けられた積層体1と、具備するものでもよい。これにより得られた発光素子はアレイ化されている。
The light emitting device of the present invention may include a
通常、基板上に積層体を成長させたのち、所望のサイズの発光素子を一つずつ切り出して発光素子を作製する。この場合、発光素子自体をダイシングする必要があり、発光層へのダメージが生じていた。しかし、上述のようにアレイ化を行なった場合、積層体ではなく、基板2をダイシング等により切断することができるため、活性層へのダメージが入らず、素子歩留まりが向上する。
Usually, after a laminated body is grown on a substrate, light-emitting elements having a desired size are cut out one by one to produce light-emitting elements. In this case, it is necessary to dice the light emitting element itself, and the light emitting layer is damaged. However, when arraying is performed as described above, since the
また、複数の積層体1および複数の凹部2aを覆うように基板2上に位置し、それぞれの積層体1と接続する上部電極層3を設けることにより、複数のp型半導体層1a上に、一面に共通電極を形成することになる。これにより、例えば、発光素子をパッケージなどに実装する場合、一つ一つ発光素子を実装することなく、まとめて実装することができる。
Further, by providing the
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。 Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
1:積層体
1a:p型半導体層
1b:発光層
1c:n型半導体層
2:基板
2a:凹部
2b:貫通孔
3:第1の電極層
4:バッファ層
5:第1のパッド電極
6:第2の電極層
7;第2のパッド電極
1: Laminate 1a: p-type semiconductor layer 1b: light-emitting layer 1c: n-type semiconductor layer 2: substrate 2a: recess 2b: through hole 3: first electrode layer 4: buffer layer 5: first pad electrode 6:
Claims (4)
前記凹部内に設けられ、n型半導体層と発光層とp型半導体層とから構成された積層体であって、前記発光層が前記凹部の内面と接触している積層体と、
を具備する発光素子。 A substrate having a recess and having an insulating property;
A laminated body provided in the concave portion and composed of an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer, wherein the light emitting layer is in contact with the inner surface of the concave portion;
A light emitting device comprising:
前記凹部の底面から前記基板の裏面まで形成された貫通孔内に設けられ、前記n型半導体層または前記p型半導体層のうち、前記上部電極層と電気的に接続していない方の半導体層と電気的に接続する下部電極層と、
をさらに具備する請求項1または2記載の発光素子。 An upper electrode layer provided on the substrate so as to cover the stacked body and the recess, and electrically connected to the n-type semiconductor layer or the p-type semiconductor layer;
A semiconductor layer which is provided in a through hole formed from the bottom surface of the recess to the back surface of the substrate and which is not electrically connected to the upper electrode layer among the n-type semiconductor layer or the p-type semiconductor layer. A lower electrode layer electrically connected to
The light emitting device according to claim 1, further comprising:
The light emitting device according to any one of claims 1 to 3, wherein the substrate is a sapphire substrate, and the stacked body is a group IIIB nitride semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279273A JP2010109127A (en) | 2008-10-30 | 2008-10-30 | Light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279273A JP2010109127A (en) | 2008-10-30 | 2008-10-30 | Light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010109127A true JP2010109127A (en) | 2010-05-13 |
Family
ID=42298284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008279273A Pending JP2010109127A (en) | 2008-10-30 | 2008-10-30 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010109127A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109343A (en) * | 2010-11-16 | 2012-06-07 | Stanley Electric Co Ltd | Method of manufacturing semiconductor light-emitting device and semiconductor wafer |
JP2013201156A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
-
2008
- 2008-10-30 JP JP2008279273A patent/JP2010109127A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109343A (en) * | 2010-11-16 | 2012-06-07 | Stanley Electric Co Ltd | Method of manufacturing semiconductor light-emitting device and semiconductor wafer |
JP2013201156A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101449030B1 (en) | group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
JP4766966B2 (en) | Light emitting element | |
JP5857786B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP5855422B2 (en) | Light emitting device and manufacturing method thereof | |
US7872276B2 (en) | Vertical gallium nitride-based light emitting diode and method of manufacturing the same | |
JP5016808B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
TWI549318B (en) | Light-emitting device and method of manufacturing the same | |
JP2009076896A (en) | Semiconductor light-emitting element | |
US20050017253A1 (en) | Nitride-based compound semiconductor light-emitting device and method of fabricating the same | |
JP2019207925A (en) | Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element | |
US8772808B2 (en) | Semiconductor light emitting element and manufacturing method thereof | |
JP5677753B2 (en) | Light emitting device and manufacturing method thereof | |
JP4868821B2 (en) | Gallium nitride compound semiconductor and light emitting device | |
JP2008016629A (en) | Manufacturing method of group iii nitride light emitting diode element | |
JP2009176781A (en) | GaN-BASED LED CHIP AND METHOD OF MANUFACTURING GaN-BASED LED CHIP | |
KR101510382B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
KR101499954B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
JP2010109127A (en) | Light emitting device | |
JP5586860B2 (en) | Semiconductor light emitting device and semiconductor light emitting device | |
JP2006269807A (en) | Semiconductor light-emitting diode | |
KR101124470B1 (en) | Semiconductor light emitting device | |
JP5247417B2 (en) | LIGHT EMITTING ELEMENT AND LIGHT EMITTING ELEMENT ARRAY HAVING THE SAME | |
JP5438534B2 (en) | Semiconductor device and manufacturing method thereof | |
US11888091B2 (en) | Semiconductor light emitting device and light emitting device package | |
JP5682427B2 (en) | Light emitting element |