JP5586860B2 - Semiconductor light emitting device and semiconductor light emitting device - Google Patents
Semiconductor light emitting device and semiconductor light emitting device Download PDFInfo
- Publication number
- JP5586860B2 JP5586860B2 JP2009043166A JP2009043166A JP5586860B2 JP 5586860 B2 JP5586860 B2 JP 5586860B2 JP 2009043166 A JP2009043166 A JP 2009043166A JP 2009043166 A JP2009043166 A JP 2009043166A JP 5586860 B2 JP5586860 B2 JP 5586860B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor light
- emitting device
- reflective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Description
本発明は、透光性基板の主面上に半導体発光素子構造を有するとともに、透光性基板の反対面に反射層を有する半導体発光素子及びその半導体発光素子を備えた半導体発光装置に関する。 The present invention relates to a semiconductor light emitting element having a semiconductor light emitting element structure on a main surface of a light transmitting substrate and having a reflective layer on the opposite surface of the light transmitting substrate, and a semiconductor light emitting device including the semiconductor light emitting element.
透光性基板上に発光層を有する半導体発光素子構造を設けた半導体発光素子において、透光性基板の裏面側に反射層を設けて、基板側に進行した光を反射させ、半導体発光素子構造の表面側から光を放射する構造の半導体発光素子が種々提案されている。 In a semiconductor light emitting device having a semiconductor light emitting device structure having a light emitting layer on a light transmissive substrate, a reflective layer is provided on the back side of the light transmissive substrate to reflect the light traveling to the substrate side, and the semiconductor light emitting device structure Various semiconductor light emitting devices having a structure for emitting light from the surface side of the semiconductor have been proposed.
例えば、基板の裏面の全面に反射層を設けた半導体発光素子が、特許文献1(段落0015〜段落0022,図1,図2)、特許文献2(段落0025〜段落0029、図1)に記載されている。また、基板の裏面の一部に反射層を設けた半導体発光素子が、特許文献3(段落0013〜段落0018、図1)、特許文献4(段落0015、図5)、特許文献5(段落0035〜段落0038、図2)に記載されている。 For example, semiconductor light-emitting elements in which a reflective layer is provided on the entire back surface of a substrate are described in Patent Document 1 (paragraphs 0015 to 0022, FIGS. 1 and 2) and Patent Document 2 (paragraphs 0025 to 0029 and FIG. 1). Has been. In addition, semiconductor light-emitting elements in which a reflective layer is provided on a part of the back surface of a substrate are disclosed in Patent Document 3 (paragraphs 0013 to 0018, FIG. 1), Patent Document 4 (paragraph 0015, FIG. 5), and Patent Document 5 (paragraph 0035). To paragraph 0038, FIG. 2).
更に、基板の裏面側に、金属からなる反射層とその他の層が積層された半導体発光素子が、特許文献6(段落0059〜段落0060、図8)、特許文献7(段落0018〜段落0024、図1)、特許文献8(段落0015〜段落0020、図1)、特許文献9(段落0028〜段落0031、図1)、特許文献10(段落0015〜段落0023、図1)、特許文献11(段落0021〜段落0031、図1)に記載されている。
そして、このような半導体発光素子において、透光性基板の裏面側における反射層の更に上面側に接着層を設け、この接着層によって実装基板に接合する実装方法がある。
Further, a semiconductor light emitting device in which a reflective layer made of metal and other layers are laminated on the back side of the substrate is disclosed in Patent Document 6 (paragraph 0059 to paragraph 0060, FIG. 8), Patent Document 7 (paragraph 0018 to paragraph 0024, 1), Patent Document 8 (paragraph 0015 to paragraph 0020, FIG. 1), Patent Document 9 (paragraph 0028 to paragraph 0031, FIG. 1), Patent Document 10 (paragraph 0015 to paragraph 0023, FIG. 1), Patent Document 11 ( Paragraphs 0021 to 0031, FIG. 1).
In such a semiconductor light emitting device, there is a mounting method in which an adhesive layer is further provided on the upper surface side of the reflective layer on the back surface side of the translucent substrate, and the adhesive layer is bonded to the mounting substrate.
従来は、これらの半導体発光素子を実装基板に実装する場合、Au−Snなどの接着材料を用いて接合するが(例えば、前記した特許文献7、特許文献9参照)、半導体発光素子の基板裏面に反射層を設ける場合、反射層の側面を伝って反射層と基板との界面に接着材料のAu−Snの一部が移動してくる。
Conventionally, when these semiconductor light emitting elements are mounted on a mounting substrate, bonding is performed using an adhesive material such as Au—Sn (see, for example,
ここで、図13を参照してこの接着材料の移動について説明する。図13は、従来技術による半導体発光素子において、接着材料が反射層と基板との界面に移動した様子を説明するための半導体発光素子の模式図であり、(a)は半導体発光素子を接着層側からみた模式的平面図であり、(b)は(a)のA−A線における模式的断面図である。 Here, the movement of the adhesive material will be described with reference to FIG. FIG. 13 is a schematic view of a semiconductor light emitting device for explaining a state in which an adhesive material has moved to the interface between the reflective layer and the substrate in a semiconductor light emitting device according to the prior art. FIG. It is the typical top view seen from the side, (b) is typical sectional drawing in the AA of (a).
図13において、従来技術による半導体発光素子200は、透光性の基板1の一方の主面上に発光層3を有する半導体発光素子構造20を設け、他方の主面、すなわち基板1の裏面上に反射層8と、絶縁層209と、中間層10と、接着層11とが積層されている。そして、接着層11の材料が、反射層8の側面を伝い、接着材料若しくは接着材料と反射層8の材料との混合物などの析出物208aが、反射層8と透光性の基板1との界面に析出する。
基板1との界面に移動した析出物208aは発光層3からの光を吸収するため、半導体発光素子200の発光出力が低下し、また配光特性が変わるという問題がある。
In FIG. 13, a semiconductor
Since the
一方、多層膜を備えた半導体発光素子において、異なる材料で形成された膜の間で、膜材料の移動による影響を防止するため、バリア層を設ける方法がある。例えば、前記した特許文献11には、反射層材料であるAgが、GaN基板に移動して半導体発光素子としての電子的及び化学的な影響を防止するために、反射層をTiWN(窒化チタンタングステン)層及びTiW(チタンタングステン)層で被覆する半導体発光素子が記載されている。
On the other hand, in a semiconductor light emitting device having a multilayer film, there is a method of providing a barrier layer in order to prevent the influence of movement of the film material between films formed of different materials. For example, in
しかしながら、反射層に対してこのような構成を適用しても、接着層からの材料の移動を完全に防ぐことはできなかった。
本発明はかかる課題に鑑みてなされたものであり、本発明の目的は、反射層と基板との間への接着層の材料の移動を防止する半導体発光素子及びその半導体発光素子を備えた半導体発光装置を提供することである。
However, even if such a configuration is applied to the reflective layer, the movement of the material from the adhesive layer cannot be completely prevented.
The present invention has been made in view of such problems, and an object of the present invention is to provide a semiconductor light-emitting element that prevents the material of the adhesive layer from moving between the reflective layer and the substrate, and a semiconductor including the semiconductor light-emitting element. It is to provide a light emitting device.
前記した目的を達成するために、請求項1に記載の半導体発光素子は、第1主面と第2主面とを備えるサファイアからなる透光性基板の第1主面上に、少なくとも発光層を有する半導体発光素子構造を有する半導体発光素子であって、反射層と絶縁層と接着層とを有する構成とした。更に、半導体発光素子は、絶縁層と接着層との間に応力緩和層を有し、前記応力緩和層は、互いに種類の異なる第1の層と第2の層とを、交互にそれぞれ2層以上積層し、前記第1の層は前記反射層に用いる金属と同じ金属又はその窒化物からなり、前記第2の層は前記反射層に用いる金属とは異なる金属又はその窒化物からなるように構成した。
In order to achieve the above-described object, the semiconductor light-emitting device according to
かかる構成によれば、半導体発光素子は、金属酸化物からなる絶縁層によって、半導体発光素子構造を積層させた第1主面とは反対側の面である第2主面上に設けられた半導体発光素子構造の発光層から放出された光を反射する金属からなる反射層の透光性基板と反対側の面及び側面を被覆するとともに、当該反射層の外縁の外側で前記透光性基板の前記第2主面と接する。そして、半導体発光素子は、絶縁層の透光性基板と反対側の面上に設けられた金属からなる接着層によって、実装基板と接合する。
これによって、基板と絶縁層とによって反射層を隠蔽する。また、半導体発光素子は、応力緩和層によって、反射層と接着層との間の応力を緩和する。
また、請求項2に記載の半導体発光素子は、第1主面と第2主面とを備えるサファイアからなる透光性基板の前記第1主面上に、少なくとも発光層を有する半導体発光素子構造を有する半導体発光素子であって、前記半導体発光素子構造を積層させた前記第1主面とは反対側の面である前記第2主面上に、前記発光層から放出された光を反射する金属からなる反射層と、前記反射層の前記透光性基板と反対側の面及び側面を被覆するとともに、前記透光性基板の側面まで延在して当該透光性基板の側面と接する絶縁層と、前記絶縁層の前記反射層と反対側の面上に設けられた金属からなる接着層と、を有し、前記絶縁層は、金属酸化物からなるように構成した。更に、半導体発光素子は、絶縁層と接着層との間に応力緩和層を有し、前記応力緩和層は、互いに種類の異なる第1の層と第2の層とを、交互にそれぞれ2層以上積層し、前記第1の層は前記反射層に用いる金属と同じ金属又はその窒化物からなり、前記第2の層は前記反射層に用いる金属とは異なる金属又はその窒化物からなるように構成した。
According to this configuration, the semiconductor light-emitting element is a semiconductor provided on the second main surface, which is the surface opposite to the first main surface on which the semiconductor light-emitting element structure is stacked, by the insulating layer made of a metal oxide. The reflective layer made of a metal that reflects light emitted from the light emitting layer of the light emitting element structure covers a surface and side surfaces opposite to the light transmissive substrate, and the outer side of the reflective layer has an outer edge of the reflective layer. The second main surface is contacted. The semiconductor light emitting element is bonded to the mounting substrate by an adhesive layer made of metal provided on the surface of the insulating layer opposite to the light transmitting substrate.
Thereby, the reflective layer is concealed by the substrate and the insulating layer. Further, the semiconductor light emitting element relaxes the stress between the reflective layer and the adhesive layer by the stress relaxation layer.
The semiconductor light-emitting device according to
請求項3に記載の半導体発光素子は、請求項1又は請求項2に記載の半導体発光素子において、反射層を、Al、Ag、Al合金、Ag合金、Rh及びPtから選択される何れか一種からなる材料によって構成することとした。
かかる構成によれば、半導体発光素子は、これらの金属材料によって形成される反射層によって、発光層から下方に放出される光を反射して上方に偏向する。
The semiconductor light emitting device according to
According to such a configuration, the semiconductor light emitting element reflects the light emitted downward from the light emitting layer and deflects it upward by the reflective layer formed of these metal materials.
請求項4に記載の半導体発光素子は、請求項1乃至請求項3の何れか一項に記載の半導体発光素子において、接着層は、Au−Sn又はPd−Snからなる材料によって構成することとした。
かかる構成によれば、半導体発光素子は、これらの金属材料によって形成される接着層を接着剤として、熱圧着などによって実装基板に接合する。
The semiconductor light emitting device according to
According to this configuration, the semiconductor light emitting element is bonded to the mounting substrate by thermocompression bonding or the like using the adhesive layer formed of these metal materials as an adhesive.
請求項5に記載の半導体発光素子は、請求項1乃至請求項4の何れか一項に記載の半導体発光素子において、絶縁層は、SiO2によって構成することとした。
かかる構成によれば、半導体発光素子は、絶縁材料であるSiO2によって形成される絶縁膜によって、反射層を被覆する。
The semiconductor light emitting device according to
According to such a configuration, the semiconductor light emitting element covers the reflective layer with the insulating film formed of SiO 2 that is an insulating material.
請求項6に記載の半導体発光素子は、請求項1乃至請求項5の何れか一項に記載の半導体発光素子において、反射層と透光性基板との間に透光性層を有する構成とした。
かかる構成によれば、半導体発光素子は、発光層から下方に放出された光であって、透光性基板の屈折率と、透光性層の屈折率で定まる臨界角以上で入射した光を全反射して上方に偏向する。これによって、反射層に到達する光を低減する。
また、半導体発光素子は、透光性層と絶縁層とによって、反射層を隠蔽する。
The semiconductor light-emitting device according to
According to such a configuration, the semiconductor light emitting element emits light emitted downward from the light emitting layer and incident at an angle greater than the critical angle determined by the refractive index of the translucent substrate and the refractive index of the translucent layer. Total reflection and deflection upward. Thereby, the light reaching the reflective layer is reduced.
In the semiconductor light emitting device, the reflective layer is concealed by the translucent layer and the insulating layer.
請求項7に記載の半導体発光素子は、請求項6に記載の半導体発光素子において、透光性層は、金属酸化物からなる材料で構成することとした。
かかる構成によれば、半導体発光素子は、金属酸化物によって形成される透光性層によって、透光性基板の屈折率と、透光性層の屈折率で定まる臨界角以上で入射した光を全反射する。また、半導体発光素子は、金属酸化物で形成された透光性層と絶縁層とによって、反射層を隠蔽する。
The semiconductor light-emitting device according to
According to such a configuration, the semiconductor light emitting device allows light incident at a critical angle determined by the refractive index of the light transmissive substrate and the refractive index of the light transmissive layer to be incident by the light transmissive layer formed of the metal oxide. Total reflection. Further, in the semiconductor light emitting device, the reflective layer is concealed by the translucent layer and the insulating layer formed of a metal oxide.
請求項8に記載の半導体発光素子は、請求項6又は請求項7に記載の半導体発光素子において、透光性層と絶縁層とは、同じ材料で構成することとした。
かかる構成によれば、半導体発光素子は、透光性層と絶縁層とを形成する同一材料によって反射層を隠蔽する。
The semiconductor light-emitting device according to
According to such a configuration, the semiconductor light emitting element conceals the reflective layer with the same material that forms the translucent layer and the insulating layer.
請求項9に記載の半導体発光素子は、請求項1乃至請求項8の何れか一項に記載の半導体発光素子において、前記第1の層は前記反射層より膜厚が薄く、前記第2の層は前記反射層から離れる層ほど膜厚が厚いように構成した。
また、請求項10に記載の半導体発光素子は、請求項9に記載の半導体発光素子において、前記第2の層は、W又はWNの少なくとも何れか一方を含む成分の材料からなるように構成した。
The device according to 請 Motomeko 9, in the semiconductor light-emitting device according to any one of
The semiconductor light emitting device according to
請求項11に記載の半導体発光素子は、請求項1、又は請求項2を引用するものを除く請求項3乃至請求項10の何れか一項に記載の半導体発光素子において、透光性基板は、第2主面において露出部を有し、露出部と反射層との間に絶縁層を有するように構成した。
かかる構成によれば、半導体発光素子は、絶縁層によって反射層の側面を被覆するとともに、発光層から下方に放出され、透光性基板を透過する光の一部を、露出部から半導体発光素子の外に取り出す。
The device according to
According to such a configuration, the semiconductor light emitting device covers the side surface of the reflective layer with the insulating layer, and emits a part of the light emitted downward from the light emitting layer and transmitted through the translucent substrate from the exposed portion. Take out the outside.
請求項12に記載の半導体発光素子は、請求項11に記載の半導体発光素子において、露出部は絶縁層の外縁の外側に設けるように構成した。
かかる構成によれば、半導体発光素子は、絶縁層の外縁の外側、すなわち透光性基板の第2主面の外周に設けられた露出部から、発光層から下方に放出され、透光性基板を透過する光の一部を半導体発光素子の外に取り出す。
According to a twelfth aspect of the present invention , in the semiconductor light emitting element according to the eleventh aspect , the exposed portion is provided outside the outer edge of the insulating layer.
According to such a configuration, the semiconductor light emitting element is emitted downward from the light emitting layer from the exposed portion provided on the outer edge of the insulating layer, that is, the outer periphery of the second main surface of the light transmitting substrate, and the light transmitting substrate. Part of the light that passes through is taken out of the semiconductor light emitting device.
請求項13に記載の半導体発光装置は、請求項1乃至請求項12の何れか一項に記載の半導体発光素子を備える構成とした。
かかる構成によれば、半導体発光装置は、半導体発光素子の接着層によって、反射層の透光性基板と反対側の面と側面とを絶縁層によって被覆された半導体発光素子と実装基板とを接合する。
A semiconductor light-emitting device according to a thirteenth aspect includes the semiconductor light-emitting element according to any one of the first to twelfth aspects.
According to such a configuration, the semiconductor light-emitting device joins the mounting substrate to the semiconductor light-emitting element in which the surface and the side opposite to the translucent substrate of the reflective layer are covered with the insulating layer by the adhesive layer of the semiconductor light-emitting element. To do.
請求項14に記載の半導体発光装置は、請求項13に記載の半導体発光装置において、実装基板は、実装領域と反射領域とを有する構成とした。
かかる構成によれば、半導体発光装置は、実装基板の表面の実装領域に半導体発光素子を接着層によって接合し、半導体発光素子の外に取り出された光の一部を、実装基板表面の反射領域で反射し、観察方向に光を偏向する。
A semiconductor light emitting device according to a fourteenth aspect is the semiconductor light emitting device according to the thirteenth aspect , wherein the mounting substrate has a mounting region and a reflective region.
According to this configuration, the semiconductor light emitting device joins the semiconductor light emitting element to the mounting region on the surface of the mounting substrate by the adhesive layer, and converts a part of the light extracted outside the semiconductor light emitting element to the reflective region on the surface of the mounting substrate. And deflect the light in the viewing direction.
請求項15に記載の半導体発光装置は、請求項13又は請求項14に記載の半導体発光装置において、半導体発光素子を覆うように蛍光体を含有する封止部材で封止するように構成した。
かかる構成によれば、半導体発光装置は、蛍光体によって波長変換をするとともに、封止部材によって、半導体発光素子を、外力や水分などから保護する。
The semiconductor light emitting device according to claim 15 is configured to be sealed with a sealing member containing a phosphor so as to cover the semiconductor light emitting element in the semiconductor light emitting device according to claim 13 or claim 14 .
According to such a configuration, the semiconductor light emitting device converts the wavelength by the phosphor and protects the semiconductor light emitting element from external force, moisture, and the like by the sealing member.
請求項1又は請求項2に記載の発明によれば、反射層が絶縁層によって被覆されるため、接着層の材料が反射層に移動することが防止される。そのため、反射層が接着層の材料によって変色することがなく、発光層から放出される光を効率よく反射することができる。また、金属酸化物からなる絶縁材料によって絶縁層を形成したため、絶縁性が高く、反射層の透光性基板と反対側の面と側面とを好適に被覆することができる。また、応力緩和層によって、反射層と接着層との間の応力を緩和したため、反射層の透光性基板からの剥離を防止するとともに、応力緩和層によって、接着層を構成する材料の反射層側への移動を抑制するため、反射層の変色をより良好に防止することができる。
請求項3に記載の発明によれば、反射層を、Al、Ag、Al合金、Ag合金、Rh及びPtから選択される何れか一種からなる材料によって形成したため、反射層によって光を効率よく反射することができる。
According to the first or second aspect of the invention, since the reflective layer is covered with the insulating layer, the material of the adhesive layer is prevented from moving to the reflective layer. Therefore, the reflective layer does not change color depending on the material of the adhesive layer, and the light emitted from the light emitting layer can be efficiently reflected. In addition, since the insulating layer is formed of an insulating material made of a metal oxide, the insulating layer has high insulating properties, and the surface and side surface of the reflective layer opposite to the light- transmitting substrate can be suitably covered. Moreover, since the stress between the reflective layer and the adhesive layer is relaxed by the stress relaxation layer, the reflective layer is prevented from peeling off from the translucent substrate, and the reflective layer of the material constituting the adhesive layer is formed by the stress relaxation layer. Since the movement to the side is suppressed, discoloration of the reflective layer can be prevented more favorably.
According to the invention of
請求項4に記載の発明によれば、接着層をAu−Sn又はPd−Snからなる材料によって形成したため、高い密着性で半導体発光素子と実装基板とを接合することができる。
According to the invention described in
請求項5に記載の発明によれば、SiO2によって絶縁膜を形成したため、絶縁性が高く、より好適に反射層の透光性基板と反対側の面と側面とを被覆することができる。
請求項6に記載の発明によれば、透光性層によって光の一部を反射し、反射層に到達する光を低減するため、反射層へ到達する光を低減でき、特に金属材料を用いた場合の反射層における光の吸収による損失を低減できるため、光の半導体発光素子の外への取り出し効率を向上することができる。
According to the fifth aspect of the present invention, since the insulating film is formed of SiO 2 , the insulating property is high, and the surface and the side surface of the reflective layer opposite to the translucent substrate can be more suitably covered.
According to the invention described in
請求項7に記載の発明によれば、金属酸化物によって透光性層を形成したため、透光性基板と透光性層との密着性がよく、透光性層が剥離し難いとともに、透光性層と透光性基板との界面での光の反射を効率よくすることができる。
請求項8に記載の発明によれば、透光性層と絶縁層とを同一の材料で形成したため、透光性層と絶縁層との接合性がよく、反射層をより良好に隠蔽することができ、良好に接着層の材料の移動を防ぐことができる。
According to the seventh aspect of the present invention, since the translucent layer is formed of the metal oxide, the adhesion between the translucent substrate and the translucent layer is good, the translucent layer is difficult to peel off, and the translucent layer is transparent. Light can be efficiently reflected at the interface between the light-transmitting layer and the light-transmitting substrate.
According to the invention described in
請求項9に記載の発明によれば、応力緩和層によって、反射層と接着層との間の応力をより良好に緩和して、反射層の透光性基板からの剥離を防止することができる。
請求項10に記載の発明によれば、応力緩和層によって、接着層を構成する材料の反射層側への移動をより良好に抑制して、反射層の変色をより良好に防止することができる。
According to the invention described in
According to the invention of
請求項11に記載した発明によれば、透光性基板を透過する光の一部を、露出部から半導体発光素子の外に取り出すようにしたため、半導体発光素子から外への光の取り出し効率を向上することができる。
請求項12に記載の発明によれば、透光性基板の第2主面の外周に設けられた露出部から、透光性基板を透過する光の一部を半導体発光素子の外に取り出すようにしたため、透光性基板の側面から露出部が連続し、透光性基板の第2主面の露出部からの光取り出しと、透光性基板の側面からの光取り出しとが相乗して、より効率的に光を半導体発光素子の外に取り出すことができる。
According to the eleventh aspect of the invention, since a part of the light transmitted through the translucent substrate is extracted from the exposed portion to the outside of the semiconductor light emitting device, the light extraction efficiency from the semiconductor light emitting device to the outside is improved. Can be improved.
According to the twelfth aspect of the present invention, a part of the light transmitted through the translucent substrate is taken out of the semiconductor light emitting element from the exposed portion provided on the outer periphery of the second main surface of the translucent substrate. Therefore, the exposed portion is continuous from the side surface of the translucent substrate, the light extraction from the exposed portion of the second main surface of the translucent substrate and the light extraction from the side surface of the translucent substrate are synergistic, Light can be taken out of the semiconductor light emitting element more efficiently.
請求項13に記載の発明によれば、反射層の透光性基板と反対側の面と側面とを絶縁層によって被覆された半導体発光素子を、接着層によって実装基板と接合するようにしたため、反射層が変色することなく、強固に実装基板と接合することができる。
請求項14に記載の発明によれば、実装基板の表面の反射領域によって、半導体発光素子の外に取り出された光の一部を反射し、観察方向に光を偏向するようにしたため、半導体発光装置として、実効的な発光効率を向上することができる。
請求項15に記載の発明によれば、蛍光体によって波長変換をするとともに、封止部材によって、半導体発光素子を、外力や水分などから保護するようにしたため、安定した波長と発光量の光を出力することができる。
According to the invention described in claim 13 , since the semiconductor light emitting device in which the surface and the side opposite to the light transmissive substrate of the reflective layer are covered with the insulating layer is joined to the mounting substrate by the adhesive layer, The reflective layer can be firmly bonded to the mounting substrate without discoloring.
According to the fourteenth aspect of the present invention, a part of the light extracted outside the semiconductor light emitting element is reflected by the reflective region on the surface of the mounting substrate, and the light is deflected in the observation direction. As a device, effective luminous efficiency can be improved.
According to the fifteenth aspect of the present invention, the wavelength conversion is performed by the phosphor, and the semiconductor light emitting element is protected from the external force or moisture by the sealing member. Can be output.
以下、本発明の実施形態について、適宜図面を参照して説明する。
(第1実施形態)
<構成>
図1を参照して、第1実施形態の半導体発光素子100の構成について説明する。第1実施形態にかかる半導体発光素子は、例えば、LED構造を有する発光素子である。
Embodiments of the present invention will be described below with reference to the drawings as appropriate.
(First embodiment)
<Configuration>
With reference to FIG. 1, the structure of the semiconductor
図1(b)に示したように、第1実施形態の半導体発光素子100は、透光性の基板1と、その基板1の一方の主面(これを第1主面とする)上に、発光層3を有する半導体発光素子構造20が設けられている。半導体発光素子構造20は、例えば、窒化物半導体からなるn型半導体層2と発光層3とp型半導体層4とを積層した半導体の積層構造を有し、p型半導体層4の表面にはp側全面電極6とp側パッド電極7とが設けられている。また、半導体の積層構造の一部が除去され、n型半導体層2が露出された露出面には、n側電極5が設けられている。
As shown in FIG. 1B, the semiconductor
基板1の他方の主面(すなわち第1主面の裏面であり、これを第2主面とする)上には、反射層8と絶縁層9と中間層10と接着層11とが順次積層された積層構造30が設けられている。図1(a)、(b)に示したように、絶縁層9は、反射層8の上面(基板1と反対側の面)及び側面を被覆するように設けられている。また、基板1の第2主面には、絶縁層9の外縁の外側に、基板面が露出した露出部1aが設けられている。
On the other main surface of the substrate 1 (that is, the back surface of the first main surface, which is the second main surface), the
引き続き、図1を参照して各部の構成について詳細に説明する。
(基板)
基板(透光性基板)1は、サファイアやSiCなどからなる半導体発光素子を形成するための基板である。半導体として窒化物半導体を用いた半導体発光素子用の基板としては、サファイアからなる透光性の基板が好適である。
なお、本発明において、半導体発光素子構造20は窒化物半導体を用いたものに限定されないが、基板1は、少なくとも半導体発光素子構造20が発光する光の波長に対して透光性を有する材料からなる基板を用いる。
Next, the configuration of each unit will be described in detail with reference to FIG.
(substrate)
A substrate (translucent substrate) 1 is a substrate for forming a semiconductor light emitting element made of sapphire, SiC, or the like. As a substrate for a semiconductor light emitting device using a nitride semiconductor as a semiconductor, a light-transmitting substrate made of sapphire is suitable.
In the present invention, the semiconductor light emitting
(半導体発光素子構造)
半導体発光素子構造20は、基板1の第1主面上に設けられ、窒化物半導体からなるn型半導体層2と発光層3とp型半導体層4とを積層した積層構造と、この積層構造に電流を供給するためのn側電極5と、p側全面電極6及びp側パッド電極7と、から構成されている。
(Semiconductor light emitting device structure)
The semiconductor light emitting
なお、半導体発光素子構造20は、少なくとも発光層を有し、より好適には基板1の第1主面上に第1導電型半導体、発光層及び第2導電型半導体がこの順に形成される。半導体発光素子構造20の具体的な例として、基板1側から順に、n型半導体層2、発光層3及びp型半導体層4が積層された構成を有する。例えば窒化物半導体であるGaN系化合物半導体を用い、基板1の第1主面上に、バッファ層、マスク層、中間層等の下地層を介して、1〜2μm程度の厚さのn型半導体層2、50〜150nm程度の厚さの発光層3、100〜300nm程度の厚さのp型半導体層4を形成する。各層は2層以上で構成されていてもよい。
また、電極と接触するコンタクト層、キャリアの閉じ込めを行うクラッド層等の機能を有する層を複数設けてもよい。
The semiconductor light emitting
A plurality of layers having functions such as a contact layer in contact with the electrode and a clad layer for confining carriers may be provided.
半導体層としては、具体例として後記する窒化ガリウム系化合物半導体の場合は、一般式InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)のものを用いることができる。また、これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。n型半導体層2は、n型不純物としてSi、Ge、Sn、S、O、Ti、Zr、Cd等のIV族元素又はVI族元素等の何れか1つ以上を含有している。また、p型半導体層4は、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等を含有している。不純物は、例えば、1×1016〜1×1021/cm3程度の濃度範囲で含有されていることが好ましい。また、窒化ガリウム系化合物半導体以外に、GaAs、GaP系化合物半導体、AlGaAs、InAlGaP等を用いることもできる。
As a semiconductor layer, in the case of a gallium nitride-based compound semiconductor, which will be described later as a specific example, a general formula In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) ) Can be used. In addition to this, an element in which B is partially substituted as a group III element may be used, or an element in which N is partially substituted with P or As may be used as a group V element. The n-
発光層3としては、ダブルへテロ構造の活性層を有する構成としてもよいし、n型半導体層2とp型半導体層4との界面(pn接合面)を発光層とする半導体発光素子構造20としてもよい。また、単一量子井戸構造又は多重量子井戸構造からなる活性層を形成してもよい。
The
なお、n型半導体層2、発光層3及びp型半導体層4は、半導体発光素子として機能する構成であれば、例えば、第1導電型半導体をp型半導体とし、第2導電型半導体としてn型半導体とするなど、他のどのような構成を採用してもよい。
If the n-
(n側電極(負電極)、p側全面電極及びp側パッド電極(正電極))
第1実施形態においては、n側電極5はn型半導体層2と接触して形成され、p側全面電極6はp型半導体層4と接触して形成される。n側電極5は、半導体発光素子構造20の上層の一部が除去されたn型半導体層2の露出面上に形成される。n側電極5は、n型半導体層2の露出面側から順にW、Pt、Auが積層されてなる。なお、n側電極5を構成する材料は、n型半導体層2とオーミック接触することができる材料であれば、他の金属を組み合わせた積層物、合金等、他の材料を用いることもできる。
(N-side electrode (negative electrode), p-side full surface electrode and p-side pad electrode (positive electrode))
In the first embodiment, the n-
第1実施形態において、p側全面電極6は、半導体の積層構造の最上層であるp型半導体層4の上端面上に形成される。p側全面電極6は、p型半導体層4の上端面の略全領域であって発光層3の略全領域に対応する領域に形成される透光性の導電性材料で構成される。
p側パッド電極7は、p側全面電極6の一部の面上に設けられ、半導体発光素子100に電流を供給するためのAuワイヤ等の電流供給線と接続ずるためのパッド電極である。p側パッド電極7は、n側電極5と同様に、W、Pt、Au等を積層して形成することができる。
In the first embodiment, the p-side full-
The p-
第1実施形態の半導体発光素子100は、主として電極配置面側から光を取り出す構成であるため、p側全面電極6が、発光層3から放出される光の波長において透光性を有することが好ましい。このような透光性と導電性とを兼ね備えた材料として、ITO(酸化インジウムスズ)、ZnO、p型半導体層4側から順にNi、Auを積層した金属薄膜、Ni、Auの合金の薄膜等を用いることができるが、p側全面電極6の材料は、p型半導体層4と、オーミック接触できる材料であれば、他の金属を組み合わせた積層物、合金等の、前記した材料以外の材料を用いることもできる。
Since the semiconductor
(第2主面上の積層構造)
基板1の第2主面上には、反射層8と絶縁層9と中間層10と接着層11とが順次積層された積層構造30が設けられている。
(Laminated structure on the second main surface)
On the second main surface of the
反射層8は、半導体発光素子構造20の発光層3から放出され、基板1を透過してきた光を上方に反射するための反射膜である。
反射層8としては、半導体発光素子構造20から放出される光に対して反射率の高い金属材料を用いることが好ましく、Al、Agを用いることができる。
The
As the
絶縁層9は、反射層8の上面及び側面を被覆するように設けられ、接着層11を構成する材料が積層構造30の側面を伝って移動し、反射層8の基板1との界面に析出することを防止するための保護膜である。
反射層8の側面に設けられる絶縁層9は、少なくとも反射層8を覆うように形成されていればよく、側面方向に5nm以上の厚みとなるように形成するのが好ましい。
絶縁層9としては、絶縁性の高い材料が好ましく、SiO2、TiO2,Nb2O5などの金属酸化物を用いることができる。また基板1との密着性および反射層8との密着性の何れもが高い材料であることが好ましい。
The insulating
The insulating
The insulating
接着層11は、中間層10の上面であって、基板1の第2主面の最上面(図1(b)においては、半導体発光素子100の最下部)に設けられ、不図示の実装基板に半導体発光素子100を接合するための接着剤である。
接着層11としては、Au−Sn、Pd−Snなどを用いることができるが、融点が低く安定性のよいAu−Snが好ましい。
The
As the
中間層(応力緩和層)10は、絶縁層9を挟み、反射層8と接着層11との間に設けられ、反射層8と接着層11との間の応力を緩和するための応力緩和層である。
中間層10は、必須の構成ではないが、反射層8と接着層11との間に、反射層8と接着層11との間の応力を緩和する応力緩和層を中間層10として設けることが好ましい。これによって、反射層8の基板1からの剥離を防止することができる。この応力緩和層としての中間層10は、少なくとも互いに種類の異なる第1の層と第2の層とを、交互に繰り返し積層することで好ましい応力緩和が得ることができる。また更に、積層するそれぞれの層の膜厚を異ならせるようにしてもよい。
The intermediate layer (stress relaxation layer) 10 is provided between the
The
第1の層及び第2の層として用いる材料は、金属材料やそれを窒化させた窒化物などが好ましい。特に窒化物からなる膜や、窒素を含有した金属材料を用いることで、第2の層はバリア層としても機能し、接着層11を構成する材料が第2の層に移動して析出することを抑制することができる。
また第1の層は、反射層8と同一の材料を用いることが好ましい。具体的には、反射層8としてAlを用いる場合には、第1の層は、Al、AlN、一部が窒化されたAlからなる材料の中から選択される材料を用いて形成することが応力緩和として好ましい。
加えて、第1の層を反射層8よりも薄い膜厚として、第1の層と第2の層とを交互に繰り返し積層する構造とすることで、より好ましく応力緩和ができる。
更に、第1の層を反射層8よりも薄い膜厚として、かつ第2の層が反射層8から離れるにつれて膜厚が厚くなるように、第1の層と第2の層とを交互に繰り返し積層する構造とすることで最も好ましく応力緩和ができる。
また、第2の層としては、好ましくはW又はWN、若しくはW及び一部が窒化されたWを含む成分からなる材料から選択されることで、接着層11を構成する材料が第2の層で析出することを良好に抑制することができる。
The material used for the first layer and the second layer is preferably a metal material or a nitride obtained by nitriding the metal material. In particular, by using a film made of nitride or a metal material containing nitrogen, the second layer also functions as a barrier layer, and the material constituting the
The first layer is preferably made of the same material as that of the
In addition, stress relaxation can be performed more preferably by setting the first layer to be thinner than the
Further, the first layer and the second layer are alternately arranged so that the thickness of the first layer is smaller than that of the
Further, as the second layer, the material constituting the
中間層10は、応力緩和層のほかに、接着層11が膜の内部を基板1側に移動し難くするためのバリア層を更に設けることもできる。バリア層としては、PtやWなどを用いることができ、接着層11に接して設けることが好ましい。このバリア層は、接着層11の、例えばAuと混ざり合うことがあるが、接着層11に接して設けることで、接着層11の材料がこのバリア層を越えて基板1側に設けられた絶縁層9や反射層8に移動することを防止できる。
In addition to the stress relaxation layer, the
これら応力緩和層とバリア層とを含む好ましい組み合わせとしては、反射層8と、絶縁層9と、中間層10における応力緩和層としての一部が窒化されたAlとWを繰り返し積層した多層膜と、中間層10におけるバリア層としてのPtからなる膜と、接着層11と、を順次積層した構成とすることができる。
A preferable combination including the stress relaxation layer and the barrier layer includes a
基板1の第2主面の露出部1aは、絶縁層9の外縁の外側に設けられ、露出部1aから基板1を下方に透過してきた光を半導体発光素子100の外に取り出すことができる。
また露出部1aは、半導体発光素子100の製造方法において、ウエハからチップ化する際の切断部とすることができる。ここで、図2を参照して、半導体発光素子100の製造方法において、半導体発光素子100がウエハからチップ化される様子について説明する。図2に示したように、チップ化される前の半導体発光素子100は、基板1上で、切断部1bとなる領域を隔てて配列されている。
The exposed
In addition, the exposed
このとき基板1の第2主面側では、反射層8及び絶縁層9を含む積層構造30は、切断部1bを含む露出部1aを隔てて形成されている。すなわち、露出部1aは、反射層8、絶縁層9及び他の層を有さない領域であるから、露出部1aの一部を切断部1bとした場合に、反射層8や絶縁層9などへの切断による影響が少ないため、チップ化の歩留まりを高くすることができる。この露出部1aは、図1(a)に示した第1実施形態のように、チップ化された個々の半導体発光素子100における基板1の第2主面の外周のすべてに設けられていることが好ましいが、外周の一部に設けてもよく、また第2主面上の反射層8を含む積層構造30の内側に設けてもよい。
反射層8での半導体発光素子構造20の発光層3から放出される光の反射を効率よく得るためには、少なくとも発光層3と対向する位置には反射層8を設けることが好ましい。
At this time, the
In order to efficiently obtain reflection of light emitted from the
また、半導体発光素子構造20が、窒化物半導体を用いて、特に青色などの短波長の光を発光するとともに、接着層11にAuを含む接着材料を用いる場合は、Auは青色などの短波長側の光の吸収が大きいため、反射層8の基板1側にAuが析出すると、反射層8による反射率が低下するとともに配光特性に大きく影響する。従って、本発明は、このような半導体発光素子構造20と接着層11の組み合わせにおいて、特に有用である。
In addition, when the semiconductor light emitting
<動作>
次に、図1を参照して、第1実施形態における半導体発光素子100の動作について説明する。
半導体発光素子100は、p側パッド電極7を正電極、n側電極5を負電極として直流電源に接続することにより、半導体発光素子構造20に対して順方向に電圧が印加され、発光層3からランダムな方向に光が放出される。発光層3から様々な方向に放出される光は、一部は半導体発光素子構造20の上端面からp側全面電極6を透過して半導体発光素子100の外に取り出され、一部は半導体発光素子構造20の側面から半導体発光素子100の外に取り出される。また、発光層3から下方に放出された光は、一部は反射層8で反射され、上方に偏向されてp側全面電極6を透過して半導体発光素子100の外に取り出され、また一部は、基板1の第2主面の露出部1aから半導体発光素子100の外に取り出される。
<Operation>
Next, the operation of the semiconductor
In the semiconductor
<製造方法>
引き続き、図1及び図2を参照して、第1実施形態に係る半導体発光素子100の製造方法について説明する。なお、第1実施形態では、図1に示す半導体発光素子100が二次元的に配列されたウエハ状態で各工程が実施され、チップ状に分割された半導体発光素子100が得られる。
<Manufacturing method>
Next, a method for manufacturing the semiconductor
第1実施形態に係る半導体発光素子100の製造工程は、基板1の第1主面上に半導体発光素子構造を形成する工程と、基板1の第2主面上に反射層を含む積層構造を形成する工程と、半導体発光素子チップに分割する工程と、を含む。
以下、各工程について順次説明する。
The manufacturing process of the semiconductor
Hereinafter, each process will be described sequentially.
(第1主面上に半導体発光素子構造を形成する工程)
半導体発光素子構造を形成する工程は、基板1の第1主面上に、半導体の積層構造を形成する工程と、半導体の積層構造に電極を形成する工程とを含む。
(Process of forming a semiconductor light emitting element structure on the first main surface)
The step of forming the semiconductor light emitting element structure includes a step of forming a semiconductor multilayer structure on the first main surface of the
(半導体の積層構造を形成する工程)
まず、基板1の第1主面上に、MOCVD法等により、下地層を介して、SiをドープしたGaNからなるn型半導体層2、InGaNからなる発光層3、MgをドープしたGaNからなるp型半導体層4を順次積層し、窒化物半導体であるGaN系化合物半導体からなる半導体の積層構造を形成する。
(Process for forming a laminated structure of semiconductors)
First, an n-
半導体層、特に窒化物半導体層の成長方法は、特に限定されないが、例示すればMOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピキタシ法)など、半導体、窒化物半導体の成長法として知られている方法を用いることができる。特に、MOCVDは結晶性よく成長させることができるので好ましい。 The growth method of the semiconductor layer, particularly the nitride semiconductor layer is not particularly limited, but for example, MOVPE (metal organic chemical vapor deposition), MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition). A method known as a semiconductor or nitride semiconductor growth method such as MBE (molecular beam epitaxy) can be used. In particular, MOCVD is preferable because it can be grown with good crystallinity.
(半導体の積層構造に電極を形成する形成する工程)
まず、エッチング等により、n側電極5を設けるための半導体の積層構造のn型半導体層2を露出させた凹部を形成する。次に、この凹部の底面であるn型半導体層2の露出面にn側電極5を形成する。そして、p型半導体層4上にp側全面電極6を形成し、更にp側全面電極6の一部にp側パッド電極7を形成する。
(Process of forming an electrode in a semiconductor laminated structure)
First, a recess exposing the n-
電極の形成方法としては、蒸着法、スパッタリング法等の公知の方法を用いることができる。n側電極5として、n型半導体層2側からW、Pt、Auを順に積層し、p側全面電極6としてITOを成膜し、p側パッド電極7としては、W、Pt、Auを積層する。それぞれ所望の形状にパターニングすることによって第1実施形態の半導体発光素子構造20の電極とすることができる。
なお、p側パッド電極7とn側電極5とに同じ材料を用いる場合には、p側パッド電極7とn側電極5とを同じ工程において形成することもできる。
As a method for forming the electrode, a known method such as an evaporation method or a sputtering method can be used. As the n-
When the same material is used for the p-
(第2主面上に反射層を含む積層構造を形成する工程)
第1主面上に半導体発光素子構造20が形成されると、裏面である第2主面上に反射層を含む積層構造30を形成する。
反射層を含む積層構造を形成する工程は、まず、チップ化する際の切断部1bとなる領域を含めて、露出部1aとなる領域及び反射層8の側面の絶縁層9が形成される領域に、フォトリソグラフィ法により、レジスト膜によるマスクパターンを設ける。次に、基板1の第2主面側の全面に、スパッタリング法や蒸着法などにより、Al、Agなどの反射材料を成膜する。成膜後に、レジストを除去することにより所望の形状の反射層8が形成される。
(Step of forming a laminated structure including a reflective layer on the second main surface)
When the semiconductor light emitting
In the step of forming the laminated structure including the reflective layer, first, the region that becomes the exposed
次に、チップ化する際の切断部1bとなる領域を含めて、露出部1aとなる領域に、フォトリソグラフィ法により、レジスト膜によるマスクパターンを設ける。そして、スパッタリング法などにより、SiO2などの絶縁材料で絶縁層9を積層する。このとき、反射層8の外縁の外側の、レジスト膜が設けられていない基板1の第2主面上には、絶縁層9が形成される。その結果、反射層8は、基板1の第2主面と絶縁層9とによって、全面が隠蔽される。
Next, a mask pattern made of a resist film is provided by a photolithography method in a region that becomes the exposed
続いて、スパッタリング法や蒸着法などにより、中間層10を構成するW、WNなどの材料で応力緩和層などの膜を積層する。中間層10が多層膜構成である場合には、順次材料を変えた膜を積層し、中間層10を形成する。
Subsequently, a film such as a stress relaxation layer is laminated with a material such as W or WN constituting the
更に続けて、スパッタリング法や蒸着法などにより、Au−SnやPd−Snなどの接着材料で接着層11を積層する。
Subsequently, the
次に、レジスト膜を除去することにより、チップ化する際の切断部1bとなる領域を含めた露出部1aが露出した半導体発光素子100が形成される。
Next, by removing the resist film, the semiconductor
ここで、図3を参照して、反射層8及び絶縁層9を形成する工程を簡略化する手法について説明する。
図3(a)に示したように、まず、基板1の第2主面上に、互いに種類の異なるフォトレジストからなる第1レジスト51と第2レジスト52とによるマスクパターンを形成する。例えば、第1レジスト51として、有機溶剤に可溶なフォトレジストを用い、第2レジスト52として、アルカリ水溶液に可溶なフォトレジストを用いる。
Here, with reference to FIG. 3, a method for simplifying the process of forming the
As shown in FIG. 3A, first, a mask pattern made of a first resist 51 and a second resist 52 made of different types of photoresist is formed on the second main surface of the
次に、図3(b)に示したように、有機溶剤を用いて第1レジスト51を除去することにより、開口部52bが先細りした先細り部52aを有する第2レジスト52によるマスクパターンが残る。
Next, as shown in FIG. 3B, by removing the first resist 51 using an organic solvent, a mask pattern by the second resist 52 having the tapered
次に、図3(c)に示したように、先細り部52aを有する第2レジスト52をマスクとして、Alなどの反射材料をスパッタリングすることにより、第2レジスト52の先細り部52aの一部を除去しながら、基板1上に反射層8が形成される。このとき、先細り部52aによって反射材料の積層領域が制限されるために、基板1の露出面1cを残しつつ、反射層8が形成される。
Next, as shown in FIG. 3C, a part of the tapered
次に、図3(d)に示したように、SiO2などの絶縁材料をスパッタリングすることにより、第2レジスト52の先細り部52aを更に除去しながら、絶縁材料によって絶縁層9が、反射層8の上面に積層するとともに、基板1の露出面1c上にも積層する。その結果、反射層8の上面及び側面を被覆する絶縁層9を形成することができる。
更に、中間層10、接着層11を積層した後、第2レジスト52を除去することにより、絶縁層9の外縁の外側に基板1の第2主面が露出し、露出部1a(図1参照)となる。
これによって、レジストマスクを形成及び除去する工程を低減することができる。
Next, as shown in FIG. 3D, the insulating
Further, after the
Thereby, the process of forming and removing the resist mask can be reduced.
(半導体発光素子チップに分割する工程)
図1及び図2に戻って、説明を続ける。
基板1の第1主面上に半導体発光素子構造20が形成され、第2主面上に反射層8、絶縁層9、中間層10及び接着層11を含む積層構造30が形成されると、切断部1bを、ダイシング、スクライブなどによって切断し、個々の半導体発光素子100をチップ状に分割する。
(Process of dividing into semiconductor light emitting element chips)
Returning to FIG. 1 and FIG. 2, the description will be continued.
When the semiconductor light emitting
以上、説明した製造方法によって、図1に示した第1実施形態の半導体発光素子100を製造することができる。なお、以上は、一実施形態に係る製造工程を順に説明するものであり、これに限定されるものではない。
As described above, the semiconductor
(第2実施形態)
次に、図4乃至図8を参照して、第2実施形態における半導体発光素子100の構成について説明する。例えば図4(a)に示したように、第2実施形態における半導体発光素子100は、図1に示した第1実施形態における半導体発光素子100に対して、反射層8と基板1との間に透光性層12を設けたことが異なる。図5乃至図8に示した半導体発光素子100は、第2実施形態における他の構成例である。
なお、図1に示した第1実施形態における半導体発光素子100と同じ構成要素については、同じ符号を付して説明は適宜省略する。
(Second Embodiment)
Next, the configuration of the semiconductor
The same components as those of the semiconductor
(第1の例)
<構成>
図4(a)に示したように、第2実施形態の第1の例における半導体発光素子100は、透光性の基板1と、その基板1の第1主面上に、発光層3を有する半導体発光素子構造20が設けられている。基板1の第2主面上には、透光性層12と反射層8と絶縁層9と中間層10と接着層11とが順次積層された積層構造30が設けられている。図4(b)にハッチングを施して示したように、反射層8は、透光性層12と絶縁層9とによって、全面が被覆されている。また、基板1の第2主面には、図1に示した第1実施形態における半導体発光素子100と同様に、絶縁層9の外縁の外側に、基板面が露出した露出部1aが設けられている。
(First example)
<Configuration>
As shown in FIG. 4A, the semiconductor
透光性層12は、第2主面側において、反射層8と基板1との間に設けられ、半導体発光素子構造20の発光層3から放出される光に対して透光性を有する透過膜である。
発光層3からの光の多くはこの透光性層12を通過し、反射層8で反射する。この透光性層12を設けることで、発光層3からの光の一部はこの透光性層12で反射することになる。また、基板1と透光性層12との屈折率差に起因する全反射角を境にして、透光性層12に入射する光は一部は基板1と透光性層12との界面で反射し、一部は透過する。透光性層12による光の反射によって、反射層8に到達する光の量が低減されるため、結果として反射層8を構成する金属によって吸収される光の量を減らすことができるとともに、透光性層12と反射層8との両方で光を反射するため、半導体発光素子100の外への光の取り出し効率を向上することができる。
The
Most of the light from the
透光性層12としては、基板1との密着性がよく剥離しにくい材料が好ましく、金属酸化物などを用いることができる。例えば、基板1としてサファイア基板を用いた場合は、SiO2などの単一層で構成することが好ましい。
透光性層12は、絶縁層9と同一の材料を用いることが好ましく、製造工程の面からは同じ条件で成長させることができる。また、絶縁層9と同一の材料で構成することにより、図4(b)にハッチングを施して示したように、透光性層12と絶縁層9とを形成する同一材料によって、反射層8を隠蔽することができる。同一材料を用いることにより透光性層12と絶縁層9とが強固に接合されるため、接着層11を構成する材料の反射層8への移動を良好に防ぐことができる。
As the
The
また、透光性層12は基板1の第2主面上に、反射層8よりも狭い範囲に設けることも、同じ範囲に設けることも、広く設けることもできる。図4(a)に示した第2実施形態の第1の例は、透光性層12を反射層8と同じ範囲に設けたものである。
Moreover, the
反射層8は、透光性層12の上面に設けられ、透光性層12を透過してきた光を上方に反射するための反射膜である。
反射層8としては、半導体発光素子構造20から放出される光に対して反射率の高い金属材料を用いることが好ましく、Al、Agを用いることができる。
The
As the
絶縁層9は、反射層8の上面及び側面を被覆するとともに、透光性層12の側面まで被覆するように設けられ、接着層11を構成する材料が側面を伝って移動し、反射層8の基板1側の面に析出することを防止するための保護膜である。
絶縁層9としては、絶縁性の高い材料が好ましく、SiO2、TiO2,Nb2O5などの金属酸化物を用いることができる。また基板1との密着性および反射層8との密着性の何れもが高い材料であることが好ましい。
The insulating
The insulating
中間層10及び接着層11は、第1実施形態と同様であるので説明は省略する。
Since the
<動作>
次に、図4を参照して、第2実施形態における第1の例の半導体発光素子100の動作について説明する。
半導体発光素子100は、p側パッド電極7を正電極、n側電極5を負電極として直流電源に接続することにより、半導体発光素子構造20に対して順方向に電圧が印加され、発光層3からランダムな方向に光が放出される。発光層3から様々な方向に放出される光は、一部は半導体発光素子構造20の上端面からp側全面電極6を透過して半導体発光素子100の外に取り出され、一部は半導体発光素子構造20の側面から半導体発光素子100の外に取り出される。また、発光層3から下方に放出された光は、一部は透光性層12又は基板1と透光性層12との界面で反射され、一部は透光性層12を透過して反射層8で反射され、上方に偏向されてp側全面電極6を透過して半導体発光素子100の外に取り出され、また一部は、基板1の第2主面の露出部1aから半導体発光素子100の外に取り出される。
<Operation>
Next, the operation of the semiconductor
In the semiconductor
<製造方法>
続いて、図4を参照して、第2実施形態における第1の例の半導体発光素子100の製造方法について説明する。なお、第1実施形態の半導体発光素子100と同様の製造工程については、適宜説明を省略する。
<Manufacturing method>
Next, with reference to FIG. 4, a method for manufacturing the semiconductor
基板1の第1主面上に設けられる半導体発光素子構造20は、第1実施形態と同様の方法で製造できるので説明は省略する。
第1主面上に半導体発光素子構造20が形成されると、裏面である第2主面上に反射層を含む積層構造30を形成する。
第2実施形態における第1の例の反射層を含む積層構造を形成する工程は、まず、チップ化する際の切断部1bとなる領域を含めて、露出部1aとなる領域及び反射層8の側面の絶縁層9が形成される領域に、フォトリソグラフィ法により、レジスト膜によるマスクパターンを設ける。次に、基板1の第2主面側の全面に、スパッタリング法などにより、SiO2などの透光性材料を成膜する。
Since the semiconductor light emitting
When the semiconductor light emitting
In the step of forming the laminated structure including the reflective layer of the first example in the second embodiment, first, the region to be the exposed
続いて、スパッタリング法や蒸着法などにより、Al、Agなどの反射材料で成膜する。成膜後に、レジストを除去することにより、同じ面積で積層された透光性層12と反射層8とが形成される。
Subsequently, a film of a reflective material such as Al or Ag is formed by sputtering or vapor deposition. After the film formation, the resist is removed to form the
次に、チップ化する際の切断部1bとなる領域を含めて、露出部1aとなる領域に、フォトリソグラフィ法により、レジスト膜によるマスクパターンを設ける。そして、スパッタリング法などにより、SiO2などの絶縁材料で絶縁層9を積層する。このとき、透光性層12の外縁の外側の、レジスト膜が設けられていない基板1の第2主面上には、絶縁層9が形成される。その結果、反射層8は、透光性層12と絶縁層9とによって全面が隠蔽される。
Next, a mask pattern made of a resist film is provided by a photolithography method in a region that becomes the exposed
中間層10及び接着層11は、第1実施形態と同様にして製造できるため説明は省略する。また、半導体発光素子チップに分割する工程も、第1実施形態と同様であるので説明は省略する。
以上、説明した製造方法によって、図4に示した第2実施形態における第1の例の半導体発光素子100を製造することができる。
Since the
As described above, the semiconductor
(第2の例)
次に、図5を参照して、第2実施形態における第2の例の半導体発光素子100について説明する。
図5に示したように、第2実施形態における第2の例の半導体発光素子100は、図4に示した第2実施形態における第1の例の半導体発光素子100とは、透光性層12を、単一層に替えて、誘電体多層膜を用いることが異なる。
他の構成については、第1の例と同様であるので、説明は適宜省略する。
(Second example)
Next, with reference to FIG. 5, the semiconductor
As shown in FIG. 5, the semiconductor
The other configurations are the same as those in the first example, and thus description thereof will be omitted as appropriate.
第2実施形態における第2の例の透光性層12は、第2主面側において、反射層8と基板1との間に設けられ、異なる屈折率からなる2種類の透光性の誘電体層を交互に繰り返して積層した誘電体多層膜である。
透光性層12として誘電体多層膜を用いることにより、透光性層12によって、より効率よく光を反射することができる。
透光性層12としては、例えば、屈折率の異なる金属酸化物を組み合わせて積層した誘電性多層膜を用いることができる。
The
By using a dielectric multilayer film as the
As the
第2実施形態における第2の例の半導体発光素子100の動作は、第2実施形態における第1の例と同様であるので、説明は省略する。
Since the operation of the semiconductor
第2実施形態における第2の例の半導体発光素子100の製造方法は、第2実施形態における第1の例の製造方法において、透光性層12を製造する工程で、SiO2などの単一材料で成膜することに替えて、屈折率の異なる2種類の金属酸化物などの透光性材料を、スパッタリング法などにより、交互に繰り返し成膜することによって形成することができる。
他の製造工程については、第2実施形態における第1の例の製造方法と同様であるので説明は省略する。
The method of manufacturing a semiconductor
Other manufacturing steps are the same as those in the first example of the manufacturing method according to the second embodiment, and a description thereof will be omitted.
(第3の例)
次に、図6を参照して、第2実施形態における第3の例の半導体発光素子100について説明する。
図6に示したように、第2実施形態における第3の例の半導体発光素子100は、図4に示した第2実施形態における第1の例の半導体発光素子100とは、透光性層12を反射層8より広く設けたことと、第2主面側に露出部1a(図4参照)を設けないようにしたこととが異なる。
他の構成については、第1の例と同様であるので、説明は適宜省略する。
(Third example)
Next, with reference to FIG. 6, the semiconductor
As shown in FIG. 6, the semiconductor
The other configurations are the same as those in the first example, and thus description thereof will be omitted as appropriate.
第2実施形態における第3の例の透光性層12は、第2主面側において、反射層8と基板1との間であって、反射層8よりも広い範囲に設けられた透光性膜である。
第2実施形態における第1の例と同様に、透光性層12は、絶縁層9と同一の材料を用いることが好ましく、製造工程の面からは同じ条件で成長させることができるとともに、透光性層12と絶縁層9とが強固に接合されるため、反射層8の隠蔽性がよく、接着層11を構成する材料の反射層8への移動を良好に防ぐことができる。
The
Similar to the first example of the second embodiment, the
第3の例では、基板1の第2主面上に露出部1a(図4参照)を設けないようにした。これによって、ウエハ上に半導体発光素子100をより多く形成できるため、ウエハの単位面積当たりの半導体発光素子100の形成個数を多くすることができる。
なお、第1の例と同様に、基板1の第2主面に露出部1aを設けるようにしてもよい。
In the third example, the exposed
As in the first example, the exposed
反射層8は、透光性層12の上面の、透光性層12よりも狭い範囲に設けられ、透光性層12を透過してきた光を上方に反射するための反射膜である。
反射層8としては、半導体発光素子構造20から放出される光に対して反射率の高い金属材料を用いることが好ましく、Al、Agを用いることができる。
The
As the
絶縁層9は、反射層8の上面及び側面を被覆するとともに、透光性層12の上面と接合し、絶縁層9と透光性層12とによって反射層8を隠蔽するように設けられ、接着層11を構成する材料が側面を伝って移動し、反射層8の基板1側の面に析出することを防止するための保護膜である。
The insulating
その他の構成は、第2実施形態における第1の例と同様であるので、説明は省略する。
また、第2実施形態における第3の例の半導体発光素子100の動作は、第2実施形態における第1の例において、露出部1aからの光取り出しがないこと以外は同様であるので、詳細な説明は省略する。
The other configuration is the same as that of the first example in the second embodiment, and a description thereof will be omitted.
The operation of the semiconductor
第2実施形態における第3の例の半導体発光素子100の製造方法は、第2実施形態における第1の例の製造方法において、基板1の第2主面上に反射層を含む積層構造を形成する工程の一部が異なる。
The manufacturing method of the semiconductor
第2実施形態における第3の例の反射層を含む積層構造を形成する工程は、基板1の第2主面側の全面に、スパッタリング法などにより、SiO2などの透光性材料を成膜する。
次に、反射層8を形成する領域以外をマスクするように、フォトリソグラフィ法により、レジスト膜によるマスクパターンを設ける。続いて、スパッタリング法や蒸着法などにより、Al、Agなどの反射材料を成膜する。成膜後に、反射層8を形成するために設けたレジスト膜を除去することにより、透光性層12の上面に、透光性層12より狭い領域に積層された反射層8とが形成される。このとき、反射層8の外縁の外側の基板1の第2主面上には透光性層12が延在している。
In the step of forming the laminated structure including the reflective layer of the third example in the second embodiment, a translucent material such as SiO 2 is formed on the entire surface of the
Next, a mask pattern made of a resist film is provided by photolithography so as to mask the region other than the region where the
次に、スパッタリング法などにより、SiO2などの絶縁材料で絶縁層9を積層する。これによって、透光性層12の反射層8の外縁の外側と接合した絶縁層9が形成され、反射層8は、透光性層12と絶縁層9とによって全面が隠蔽される。
Next, the insulating
中間層10及び接着層11を、第1実施形態と同様にして成膜する。これによって、基板1にはチップ化前の半導体発光素子100が配列して形成される。そして、各半導体発光素子100の間をダイシング、スクライブなどによって切断し、個々の半導体発光素子100をチップ状に分割する。
他の製造工程については、第2実施形態における第1の例の製造方法と同様であるので説明は省略する。
The
Other manufacturing steps are the same as those in the first example of the manufacturing method according to the second embodiment, and a description thereof will be omitted.
(第4の例)
次に、図7を参照して、第2実施形態における第4の例の半導体発光素子100について説明する。
図7に示したように、第2実施形態における第4の例の半導体発光素子100は、図4に示した第2実施形態における第1の例の半導体発光素子100とは、透光性層12を反射層8より狭い範囲に設けたことが異なる。
他の構成については、第1の例と同様であるので、説明は適宜省略する。
(Fourth example)
Next, with reference to FIG. 7, the semiconductor
As shown in FIG. 7, the semiconductor
The other configurations are the same as those in the first example, and thus description thereof will be omitted as appropriate.
第2実施形態における第4の例の透光性層12は、第2主面側において、反射層8と基板1との間であって、反射層8よりも狭い範囲に設けられる透光性膜である。
反射層8は、透光性層12の上面に設けられ、透光性層12を透過してきた光を上方に反射するための反射膜である。また、反射層8は透光性層12を被覆し、反射層8の外縁部は基板1に接するように設けられている。
The
The
絶縁層9は、反射層8の上面及び側面を被覆するように設けられており、絶縁層9の外縁部は基板1と接するように設けられている。すなわち、反射層8は、基板1と絶縁層9と透光性層12とによって隠蔽される。これによって、接着層11を構成する材料が側面を伝って移動し、反射層8の基板1側の面に析出することを防止することができる。
The insulating
その他の構成は、第2実施形態における第1の例と同様であるので、説明は省略する。
また、第2実施形態における第4の例の半導体発光素子100の動作は、第2実施形態における第1の例と同様であるので、詳細な説明は省略する。
The other configuration is the same as that of the first example in the second embodiment, and a description thereof will be omitted.
Further, the operation of the semiconductor
第2実施形態における第4の例の半導体発光素子100の製造方法は、第2実施形態における第1の例の製造方法において、基板1の第2主面上に反射層を含む積層構造を形成する工程の一部が異なる。
The manufacturing method of the semiconductor
第2実施形態における第4の例の反射層を含む積層構造を形成する工程は、まず、フォトリソグラフィ法により、透光性層12が形成される領域以外をマスクするレジスト膜によるマスクパターンを設ける。次に、基板1の第2主面側の全面に、スパッタリング法などにより、SiO2などの透光性材料を成膜する。成膜後にレジスト膜を除去することにより、所定の形状の透光性層12が形成される。
In the step of forming the laminated structure including the reflective layer of the fourth example in the second embodiment, first, a mask pattern is formed by a resist film that masks a region other than the region where the
次に、フォトリソグラフィ法により、チップ化する際の切断部1b(図2参照)となる領域を含めて、露出部1aとなる領域及び反射層8の側面の絶縁層9が形成される領域に、レジスト膜によるマスクパターンを設ける。続いて、スパッタリング法や蒸着法などにより、Al、Agなどの反射材料を成膜する。成膜後に、レジストを除去することにより、透光性層12を被覆する所定の形状の反射層8が形成される。
Next, by the photolithography method, the region that becomes the exposed
次に、チップ化する際の切断部1b(図2参照)となる領域を含めて、露出部1aとなる領域に、フォトリソグラフィ法により、レジスト膜によるマスクパターンを設ける。そして、スパッタリング法などにより、SiO2などの絶縁材料で絶縁層9を積層する。このとき、反射層8の側面の外側の、レジスト膜が設けられていない基板1の第2主面上には、絶縁層9が形成される。その結果、反射層8は、基板1と絶縁層9と透光性層12とによって、全面が隠蔽される。
Next, a mask pattern made of a resist film is provided by a photolithography method in the region that becomes the exposed
中間層10及び接着層11を、第2実施形態の第1の例と同様にして成膜する。これによって、基板1にはチップ化前の半導体発光素子100が配列して形成される。その他の製造工程については、第2実施形態における第1の例の製造方法と同様であるので説明は省略する。
The
(第5の例)
次に、図8を参照して、第2実施形態における第5の例の半導体発光素子100について説明する。
図8に示したように、第2実施形態における第5の例の半導体発光素子100は、図4に示した第2実施形態における第1の例の半導体発光素子100とは、第2主面側に露出部1a(図4参照)を設けず、絶縁層9を、反射層8及び透光性層12の側面を被覆するとともに、基板1の側面まで延在するように設けることが異なる。
他の構成については、第1の例と同様であるので、説明は適宜省略する。
(Fifth example)
Next, with reference to FIG. 8, the semiconductor
As shown in FIG. 8, the semiconductor
The other configurations are the same as those in the first example, and thus description thereof will be omitted as appropriate.
第2実施形態における第5の例の透光性層12は、第2主面側において、第2主面の全面を被覆するように設けられている。
第2実施形態における第1の例と同様に、透光性層12は、絶縁層9と同一の材料を用いることが好ましく、製造工程の面からは同じ条件で成長させることができるとともに、透光性層12の側面と絶縁層9とが強固に接合されるため、反射層8の隠蔽性がよく、接着層11を構成する材料の反射層8への移動を良好に防ぐことができる。
The
Similar to the first example of the second embodiment, the
反射層8は、透光性層12の上面に設けられ、透光性層12を透過してきた光を上方に反射するための反射膜である。反射層8は、透光性層12の上面側の全面に積層される。
第2実施形態における第5の例では、反射層8と透光性層12とは同じ範囲に設けるようにしたが、反射層8を透光性層12より狭い範囲に設けるようにしてもよく、透光性層12を反射層8より狭い範囲に設けるようにしてもよい。
The
In the fifth example of the second embodiment, the
絶縁層9は、反射層8の上面及び側面を被覆すするとともに、透光性層12の側面を被覆し、更に、基板1の側面の一部まで延在するように設けられる。これによって、反射層8は、絶縁層9と透光性層12とによって隠蔽される。これに加えて、基板1の側面まで延在するように設けられた絶縁層9によって、接着層11を構成する材料が積層構造30の側面を伝って移動し、反射層8の基板1側の面に析出することを、より良好に防止することができる。
The insulating
その他の構成は、第2実施形態における第1の例と同様であるので、説明は省略する。
また、第2実施形態における第5の例の半導体発光素子100の動作は、第2実施形態における第1の例において、露出部1aからの光取り出しがないこと以外は同様であるので、詳細な説明は省略する。
The other configuration is the same as that of the first example in the second embodiment, and a description thereof will be omitted.
The operation of the semiconductor
第2実施形態における第5の例の半導体発光素子100の製造方法は、第2実施形態における第1の例の製造方法において、基板1の第2主面上に反射層を含む積層構造を形成する工程と半導体発光素子チップに分割する工程とが異なる。
The manufacturing method of the semiconductor
第2実施形態における第5の例の反射層を含む積層構造を形成する工程は、まず、基板1の第2主面側の全面に、スパッタリング法などにより、SiO2などの透光性材料を成膜する。次に、スパッタリング法や蒸着法などにより、Al、Agなどの反射材料を成膜する。
これによって、第2主面上に透光性層12と反射層8とが積層構造が形成される。
In the step of forming the laminated structure including the reflective layer of the fifth example in the second embodiment, first, a translucent material such as SiO 2 is applied to the entire surface on the second main surface side of the
Thereby, a laminated structure of the
次に、各半導体発光素子100の間をダイシング、スクライブなどによって切断し、個々の半導体発光素子100をチップ状に分割する。
次に、チップ状に分割して基板1の側面が露出した半導体発光素子100の第2主面側からスパッタリング法などにより、SiO2などの絶縁材料を成膜することにより、反射層8の上面及び側面、透光性層12の側面、並びに基板1の側面に絶縁層9を形成することができる。
Next, each semiconductor
Next, an insulating material such as SiO 2 is formed by sputtering or the like from the second main surface side of the semiconductor
続けて、中間層10と接着層11とを、第2実施形態における第1の例と同様にして形成する。
これによって、第2実施形態における第5の例の半導体発光素子100を製造することができる。
Subsequently, the
Thereby, the semiconductor
なお、チップ状に分割したあとに、各半導体発光素子100の第2主面側に効率的に絶縁膜を形成するために、例えば、前記した特許文献2(段落0040〜段落0051、図2〜図5参照)に記載された手法を応用することができる。
まず、チップ状に分割する前に粘着シートを用いて、基板1の第1主面側に形成されている半導体発光素子構造20に貼付しておく。そして、チップ状に分割後に、粘着シートを2次元的に引き延ばすことにより、分割された半導体発光素子100の間隔が広がり、各半導体発光素子100の基板1の側面を露出させることができる。
In order to efficiently form an insulating film on the second main surface side of each semiconductor
First, before dividing | segmenting into chip shape, it sticks to the semiconductor light-emitting
この状態で、スパッタリング法などにより、SiO2などの絶縁材料を成膜することにより、反射層8の上面及び側面、透光性層12の側面、並びに基板1の側面に絶縁層9を形成することができる。
In this state, an insulating material such as SiO 2 is formed by sputtering or the like to form the insulating
(半導体発光装置)
次に、図9を参照して、第3実施形態における半導体発光装置110について説明する。
図9に示したように、第3実施形態における半導体発光装置110は、図1に示した第1実施形態における半導体発光素子100と、リードフレーム111及び112と、ワイヤ113及び114と、封止部材115と、から構成されている。
(Semiconductor light emitting device)
Next, with reference to FIG. 9, the semiconductor light-emitting
As shown in FIG. 9, the semiconductor
図9に示した第3実施形態における半導体発光装置110は、半導体発光素子100は、外部から電流を供給するためのリードフレーム(実装基板)111のカップ状に形成された実装面である凹部111aの底面(実装領域)111bに熱圧着によって接着層11で固定されている。また、p側パッド電極7及びn側電極5は、それぞれAuなどからなるワイヤ113、114で、半導体発光装置110の金属からなるリードフレーム111、112とそれぞれ接続されている。また、これらの部材は、砲弾型の封止部材115によって封止されている。
In the semiconductor
また、リードフレーム111の凹部111aの側面(反射領域)111cは開口部に向かって広がるように傾斜しており、半導体発光素子100から横方向に放出された光を凹部111aの開口部に向けて反射するようになっている。これによって、好適に光を取り出せる半導体発光装置110とすることができる。
Further, the side surface (reflection region) 111c of the
第3実施形態においては、実装基板としてリードフレーム111を用いたが、実装基板はこれに限定されるものではなく、半導体発光素子100をボンディングするためのものであればよく、例えば、発光素子用や受光素子用のステム、平面実装用セラミック基板、プラスチック基板などを用いることができる。
具体的にはAlNからなる実装基板を用いると放熱性が高い半導体発光装置110とすることができ好ましい。更に、半導体発光素子100が実装される実装面は金属材料からなることが好ましい。これによって、半導体発光素子100の外に取り出された光を反射し、好適に光を取り出すことができる。実装面に用いる金属材料は半導体発光素子100の発光波長の光を高反射率で反射することのできる金属材料が好ましく、具体的にはAg、Al、Rhなどを用いることができる。また実装基板のうち、半導体発光素子100が実装される領域以外の領域は、金属材料の表面を透光性の絶縁材料で被覆していることが更に好ましい。これによって、金属材料が変質することを抑制することができる。
In the third embodiment, the
Specifically, it is preferable to use a mounting substrate made of AlN because the semiconductor
封止部材115は、半導体発光装置110を組み立てた後、基体の凹部に充填され、外力、水分等から半導体発光素子100を保護し、水蒸気爆発や、半導体発光素子100と封止部材115との剥がれによって生じる色調のずれ等の弊害を防ぐことができる。
封止部材115は、半導体発光素子100からの光を効率よく取り出すために、光の透過性の高いものが好ましく、封止部材115として用いられる透光性材料の具体例としては、エポキシ樹脂、シリコーン樹脂やアクリル樹脂、ユリア樹脂などの耐候性に優れた透明樹脂やガラスなどが好適に用いられる。
After assembling the semiconductor
The sealing
また、封止部材115に蛍光物質(蛍光体)を含有させることにより、半導体発光装置110の外部へ出射される光の波長を所望の波長に変換することができる。また、本発明の半導体発光装置110では、絶縁層9によって被覆された反射層8を設けた半導体発光押し100を備えるため、接着層11の金属材料が反射層8の基板1側の面に移動して析出することを防止できるため、半導体発光素子100の発光特性が安定しており、より好適に前記した効果を得ることができる。
In addition, by including a fluorescent material (phosphor) in the sealing
なお、図9では、半導体発光装置として砲弾型の外観を有する半導体発光装置110を示したが、本発明の半導体発光装置はこれに限られるものではない。
また、半導体発光素子100は、図1に示した第1実施形態における半導体発光素子100に替えて、図4乃至図8に示した第2実施形態における半導体発光素子100を用いるようにしてもよい。
In FIG. 9, the semiconductor
Further, the semiconductor
続いて、図9を参照して、第3実施形態における半導体発光装置110の動作について説明する。
半導体発光素子100は、リードフレーム111、112及びワイヤ113、114を介して、p側パッド電極7を正電極、n側電極5を負電極として直流電源に接続することにより、半導体発光素子構造20に対して順方向に電圧が印加され、発光層3からランダムな方向に光が放出される。発光層3から様々な方向に放出される光は、一部は半導体発光素子構造20の上端面からp側全面電極6を透過して半導体発光素子100の外に取り出され、一部は半導体発光素子構造20の側面から半導体発光素子100の外に取り出される。また、発光層3から下方に放出された光は、一部は反射層8で反射され、上方に偏向されてp側全面電極6を透過して半導体発光素子100の外に取り出され、また一部は、基板1の第2主面の露出部1aから半導体発光素子100の外に取り出される。
Subsequently, an operation of the semiconductor
The semiconductor
半導体発光素子100から上方(砲弾型の封止部材115の曲面の方向)に取り出された光は、砲弾型の封止部材115の曲面による集光作用により、更に上方に集光される。
また、半導体発光素子100の側面又は第2主面に設けられた露出部1a(図1参照)から横方向乃至下方に取り出された光は、リードフレーム111の凹部111aの側面111c又は底面111bで反射され、上方に偏向される。上方に偏向された光は、砲弾型の封止部材115の曲面による集光作用により、更に上方に集光される。
The light extracted upward from the semiconductor light emitting element 100 (in the direction of the curved surface of the shell-shaped sealing member 115) is further collected upward by the condensing action by the curved surface of the shell-shaped
Further, the light extracted from the exposed
次に、本発明の実施例について説明する。
(実施例1)
サファイアからなるウエハ(基板)の主面上にn型窒化物半導体層、InGaNを含む活性層(発光層)、p型窒化物半導体層を積層し、n側電極を形成する領域のp型窒化物半導体層と活性層とn型窒化物半導体層の一部とを除去する。露出されたn型窒化物半導体層上にn側電極を、p型窒化物半導体層上の全面に、ITOからなる透光性のp側全面電極を設け、更に、透光性のp側全面電極上の一部にp側パッド電極を設ける。
Next, examples of the present invention will be described.
Example 1
An n-type nitride semiconductor layer, an active layer containing InGaN (light emitting layer), and a p-type nitride semiconductor layer are stacked on the main surface of a wafer (substrate) made of sapphire, and p-type nitridation in a region where an n-side electrode is formed. The material semiconductor layer, the active layer, and a part of the n-type nitride semiconductor layer are removed. An n-side electrode is provided on the exposed n-type nitride semiconductor layer, a light-transmitting p-side entire electrode made of ITO is provided on the entire surface of the p-type nitride semiconductor layer, and the light-transmitting p-side entire surface is further provided. A p-side pad electrode is provided on a part of the electrode.
サファイアからなる基板の窒化物半導体層を積層した主面(第1主面)と反対の主面(第2主面)上に、チップ化する際の切断部及び露出部となる部分にレジストを設ける。次に全面にAlを120nmの膜厚で積層して反射層を形成する。形成したAlの反射層の外縁の外側のレジストを、チップ化する際の切断部及び露出面を残して除去する。次にSiO2を100nmの膜厚で積層して絶縁膜を形成し、続けてTiを30nm、Ptを200nm積層して中間層を形成する。最後にAu−Snを3500nm積層して接着層を形成する。次にレジストを除去することでチップ化した際に露出部となる、基板面が露出したウエハが得られる。
サファイアからなる基板の露出した領域の切断部に沿って、レーザスクライブを行い、チップ化する。これによって、図1に示した第1実施形態の半導体発光素子が得られる。
On the main surface (second main surface) opposite to the main surface (first main surface) on which the nitride semiconductor layer of the substrate made of sapphire is laminated, a resist is applied to the portions to be cut and exposed when chipping. Provide. Next, Al is laminated on the entire surface with a thickness of 120 nm to form a reflective layer. The resist outside the outer edge of the formed Al reflective layer is removed leaving a cut portion and an exposed surface when chipped. Next, an insulating film is formed by laminating SiO 2 with a film thickness of 100 nm, and subsequently an intermediate layer is formed by laminating 30 nm of Ti and 200 nm of Pt. Finally, 3500 nm of Au—Sn is laminated to form an adhesive layer. Next, by removing the resist, a wafer with an exposed substrate surface, which becomes an exposed portion when chipped, is obtained.
Laser scribing is performed along a cut portion of the exposed region of the sapphire substrate to form a chip. Thus, the semiconductor light emitting device of the first embodiment shown in FIG. 1 is obtained.
得られた半導体発光素子は、反射層のAlに、接着層のAu−Snが移動することがなかった。またこれらの半導体発光素子を実装基板に接着層のAu−Snを接着剤として接合して特性をみたところ、発光出力が高く、配光特性も良好である。 In the obtained semiconductor light emitting device, Au—Sn of the adhesive layer did not move to Al of the reflective layer. Further, when these semiconductor light-emitting elements are bonded to a mounting substrate using Au—Sn as an adhesive layer as an adhesive, the characteristics of the semiconductor light-emitting elements are high, and the light output is high and the light distribution characteristics are also good.
(実施例2)
実施例1の製造工程において、Alによる反射層を形成する前に、SiO2を300nm積層して透光性層を形成する。これによって、図4に示した第2実施形態における第1の例の半導体発光素子が得られる。
(Example 2)
In the manufacturing process of Example 1, before forming the reflective layer of Al, a light-transmitting layer is formed by laminating 300 nm of SiO 2 . As a result, the semiconductor light emitting element of the first example in the second embodiment shown in FIG. 4 is obtained.
得られた半導体発光素子は、反射層のAlに、接着層のAu−Snが移動することがないとともに、実施例1と比べて、発光出力が3%向上した。また、これらの半導体発光素子を実装基板に接着層のAu−Snを接着剤として接合して特性をみたところ、発光出力が高く、配光特性も良好である。 In the obtained semiconductor light emitting device, Au—Sn of the adhesive layer did not move to Al of the reflective layer, and the light emission output was improved by 3% compared to Example 1. Further, when these semiconductor light-emitting elements are bonded to a mounting substrate using Au—Sn as an adhesive layer as an adhesive, the characteristics of the semiconductor light-emitting elements are high and the light distribution characteristics are also good.
(実施例3)
実施例1の製造工程において、Tiに代えて、SiO2を形成した後に、続けてWを75nm、Alを50nm、Wを150nm、Alを50nm、Wを450nm、Ptを200nm積層して中間層を形成し、最後にAu−Snを3500nm積層して接着層を形成する。
これによって、図1に示した第1実施形態の半導体発光素子が得られる。
(Example 3)
In the manufacturing process of Example 1, after forming SiO 2 instead of Ti, an intermediate layer is formed by successively laminating W of 75 nm, Al of 50 nm, W of 150 nm, Al of 50 nm, W of 450 nm, and Pt of 200 nm. Finally, Au-Sn is laminated at 3500 nm to form an adhesive layer.
Thus, the semiconductor light emitting device of the first embodiment shown in FIG. 1 is obtained.
得られた半導体発光素子は、反射層のAlに、接着層のAu−Snが移動することがないとともに、サファイアからなる基板と反射層との剥離をなくす半導体発光素子を得ることができた。また、これらの半導体発光素子を実装基板に接着層のAu−Snを接着剤として接合して特性をみたところ、発光出力が高く、配光特性も良好である。 The obtained semiconductor light emitting device was able to obtain a semiconductor light emitting device in which Au—Sn of the adhesive layer did not move to Al of the reflective layer, and peeling between the sapphire substrate and the reflective layer was eliminated. Further, when these semiconductor light-emitting elements are bonded to a mounting substrate using Au—Sn as an adhesive layer as an adhesive, the characteristics of the semiconductor light-emitting elements are high and the light distribution characteristics are also good.
(実施例4)
実施例1の製造工程において、図3に示した第1実施形態における製造方法の変形例によって、サファイアからなる基板上に開口部が先細りされた形状のレジストを形成する。次にスパッタリングによってAlを120nm積層して反射層を形成する。このときレジストの先細り部分も一部が除去され、Alによる反射層が形成された領域とレジストが残っている領域との間にサファイアからなる基板の露出部が残される。ここで、更に、Arイオンでスパッタリングしてレジストの先細り部を除去する。その後に、SiO2を100nm積層して絶縁層を形成し、Tiを30nm、Ptを200nm積層して中間層を形成し、最後にAu−Snを3500nm積層して接着層を形成する。
これによって、図1に示した第1実施形態の半導体発光素子が得られる。
Example 4
In the manufacturing process of Example 1, a resist having a tapered opening is formed on a substrate made of sapphire by a modification of the manufacturing method in the first embodiment shown in FIG. Next, a reflective layer is formed by stacking 120 nm of Al by sputtering. At this time, a part of the tapered portion of the resist is also removed, and an exposed portion of the substrate made of sapphire is left between the region where the reflective layer of Al is formed and the region where the resist remains. Here, the tapered portion of the resist is removed by sputtering with Ar ions. After that, an insulating layer is formed by laminating 100 nm of SiO 2 , an intermediate layer is formed by laminating 30 nm of Ti and 200 nm of Pt, and finally an adhesive layer is formed by laminating 3500 nm of Au—Sn.
Thus, the semiconductor light emitting device of the first embodiment shown in FIG. 1 is obtained.
得られた半導体発光素子は、反射層のAlに、接着層のAu−Snが移動することがなかった。また、これらの半導体発光素子を実装基板に接着層のAu−Snを接着剤として接合して特性をみたところ、発光出力が高く、配光特性も良好である。 In the obtained semiconductor light emitting device, Au—Sn of the adhesive layer did not move to Al of the reflective layer. Further, when these semiconductor light-emitting elements are bonded to a mounting substrate using Au—Sn as an adhesive layer as an adhesive, the characteristics of the semiconductor light-emitting elements are high and the light distribution characteristics are also good.
(比較例1)
実施例1と同様にレジストを設け、反射層としてAlを120nm積層して形成し、Al上のサファイアからなる基板と反対側の面に絶縁層としてSiO2を100nmを積層して形成し、中間層としてTiを30nm、Ptを200nmを積層して形成し、接着層としてAu−Snを3500nm積層して形成する他は実施例1と同様にして半導体発光素子を作成する。
これによって、図10に示した半導体発光素子が得られる。
図10において、比較例1の半導体発光素子200は、反射層8の側面が絶縁層209によって被覆されない積層構造230が形成される。
(Comparative Example 1)
In the same manner as in Example 1, a resist is provided, and Al is formed by stacking 120 nm as a reflective layer, and SiO 2 is formed by stacking 100 nm as an insulating layer on the surface opposite to the sapphire substrate on Al. A semiconductor light emitting device is fabricated in the same manner as in Example 1 except that the layer is formed by stacking 30 nm of Ti and 200 nm of Pt and the layer of Au-Sn is stacked by 3500 nm as the adhesive layer.
Thereby, the semiconductor light emitting device shown in FIG. 10 is obtained.
In FIG. 10, the semiconductor
得られた半導体発光素子を実装基板(図10の40参照)に実装したところ、少なくとも反射層のAlのサファイアからなる基板側の表面に、接着層のAu及びSnの析出物(図10の208a参照)が見られた。
実施例1に比べて、発光出力が2%低く、配光特性にAu及びSnの析出による悪化が見られた。
Alの反射層上に、SiO2を更に厚く積層して絶縁層を形成しても同様にAu及びSnの析出物が見られた。
When the obtained semiconductor light-emitting device was mounted on a mounting substrate (see 40 in FIG. 10), at least a deposit of Au and Sn (208a in FIG. 10) on the surface of the reflective layer made of Al sapphire on the substrate side. See).
Compared with Example 1, the light emission output was 2% lower, and the light distribution characteristics were deteriorated by the precipitation of Au and Sn.
Even when an insulating layer was formed by further laminating SiO 2 on the Al reflective layer, precipitates of Au and Sn were also observed.
(比較例2)
比較例1の製造工程において、Alの反射層を形成する前に、透光性層としてSiO2を300nmの膜厚で形成した。その他は比較例1と同様にして、図11に示した半導体発光素子が得られる。
図11において、比較例2の半導体発光素子200は、透光性層12と絶縁層209の間に積層され、反射層8の側面が絶縁層209によって被覆されない積層構造230が形成される。
(Comparative Example 2)
In the manufacturing process of Comparative Example 1, before forming the Al reflective layer, SiO 2 having a thickness of 300 nm was formed as the light-transmitting layer. Otherwise, the semiconductor light emitting device shown in FIG. 11 is obtained in the same manner as in Comparative Example 1.
In FIG. 11, the semiconductor
得られた半導体発光素子を実装基板(図11の40参照)に実装したところ、少なくとも反射層のAlのサファイアからなる基板側の表面、すなわち、透光性層のSiO2との界面にAu及びSnの析出物(図11の208a参照)が見られた。 When the obtained semiconductor light-emitting element was mounted on a mounting substrate (see 40 in FIG. 11), at least the surface of the reflective layer made of Al sapphire, that is, the interface with SiO 2 of the light-transmitting layer, Au and Sn precipitates (see 208a in FIG. 11) were observed.
(比較例3)
比較例1の製造工程において、Alの反射層を形成した後に、絶縁層の替わりにWNを100nmの膜厚でかつ、反射層の側面を覆うよう被覆層を形成する。その他は比較例1と同様にして図12に示した半導体発光素子を作成する。
図12において、比較例3の半導体発光素子200は、Alからなる反射層8の上面及び側面が、WNからなる被覆層210によって被覆された積層構造230が形成される。
(Comparative Example 3)
In the manufacturing process of Comparative Example 1, after forming the reflective layer of Al, a covering layer is formed so as to cover the side surface of the reflective layer with a WN film thickness of 100 nm instead of the insulating layer. Other than that, the semiconductor light emitting device shown in FIG.
In FIG. 12, in the semiconductor
得られた半導体発光素子を実装基板(図12の40参照)に実装したところ、少なくとも反射層のAlのサファイアからなる基板側の表面にAu及びSnの析出物(図12の208a参照)が見られた。 When the obtained semiconductor light-emitting element was mounted on a mounting substrate (see 40 in FIG. 12), at least a precipitate of Au and Sn (see 208a in FIG. 12) was found on the surface of the reflective layer made of Al sapphire. It was.
1 基板(透光性基板)
1a 露出部
1b 切断部
2 n型半導体層
3 発光層
4 p型半導体層
5 n側電極
6 p側全面電極
7 p側パッド電極
8 反射層
9 絶縁層
10 中間層(応力緩和層)
11 接着層
12 透光性層
20 半導体発光素子構造
30 積層構造
100 半導体発光素子
110 半導体発光装置
111 リードフレーム(実装基板)
111a 凹部
111b 底面(実装領域)
111c 側面(反射領域)
112 リードフレーム
113、114 ワイヤ
115 封止部材
1 Substrate (Translucent substrate)
DESCRIPTION OF
DESCRIPTION OF
111c Side surface (reflection area)
112
Claims (15)
前記半導体発光素子構造を積層させた前記第1主面とは反対側の面である前記第2主面上に、
前記発光層から放出された光を反射する金属からなる反射層と、
前記反射層の前記透光性基板と反対側の面及び側面を被覆するとともに、当該反射層の外縁の外側で前記透光性基板の前記第2主面と接する絶縁層と、
前記絶縁層の前記反射層と反対側の面上に設けられた金属からなる接着層と、
前記絶縁層と前記接着層との間に前記反射層と前記接着層との間の応力を緩和する応力緩和層と、を有し、
前記絶縁層は、金属酸化物からなり、
前記応力緩和層は、互いに種類の異なる第1の層と第2の層とを、交互にそれぞれ2層以上積層し、
前記第1の層は前記反射層に用いる金属と同じ金属又はその窒化物からなり、前記第2の層は前記反射層に用いる金属とは異なる金属又はその窒化物からなることを特徴とする半導体発光素子。 A semiconductor light emitting device having a semiconductor light emitting device structure having at least a light emitting layer on the first main surface of a translucent substrate made of sapphire having a first main surface and a second main surface,
On the second main surface that is the surface opposite to the first main surface on which the semiconductor light emitting element structure is laminated,
A reflective layer made of a metal that reflects the light emitted from the light emitting layer;
An insulating layer that covers a surface and a side surface of the reflective layer opposite to the translucent substrate, and is in contact with the second main surface of the translucent substrate outside an outer edge of the reflective layer;
An adhesive layer made of metal provided on the surface of the insulating layer opposite to the reflective layer;
A stress relaxation layer that relaxes stress between the reflective layer and the adhesive layer between the insulating layer and the adhesive layer ;
The insulating layer, Ri Do a metal oxide,
The stress relaxation layer is formed by alternately laminating two or more different first and second layers of different types,
Wherein the first layer consists of the same metal or nitride thereof and the metal used in the reflective layer, the second layer is characterized by Rukoto a different metal or nitride thereof and the metal used in the reflective layer Semiconductor light emitting device.
前記半導体発光素子構造を積層させた前記第1主面とは反対側の面である前記第2主面上に、
前記発光層から放出された光を反射する金属からなる反射層と、
前記反射層の前記透光性基板と反対側の面及び側面を被覆するとともに、前記透光性基板の側面まで延在して当該透光性基板の側面と接する絶縁層と、
前記絶縁層の前記反射層と反対側の面上に設けられた金属からなる接着層と、
前記絶縁層と前記接着層との間に前記反射層と前記接着層との間の応力を緩和する応力緩和層と、を有し、
前記絶縁層は、金属酸化物からなり、
前記応力緩和層は、互いに種類の異なる第1の層と第2の層とを、交互にそれぞれ2層以上積層し、
前記第1の層は前記反射層に用いる金属と同じ金属又はその窒化物からなり、前記第2の層は前記反射層に用いる金属とは異なる金属又はその窒化物からなることを特徴とする半導体発光素子。 A semiconductor light emitting device having a semiconductor light emitting device structure having at least a light emitting layer on the first main surface of a translucent substrate made of sapphire having a first main surface and a second main surface,
On the second main surface that is the surface opposite to the first main surface on which the semiconductor light emitting element structure is laminated,
A reflective layer made of a metal that reflects the light emitted from the light emitting layer;
An insulating layer that covers a surface and a side surface of the reflective layer opposite to the translucent substrate, extends to a side surface of the translucent substrate, and contacts the side surface of the translucent substrate;
An adhesive layer made of metal provided on the surface of the insulating layer opposite to the reflective layer;
A stress relaxation layer that relaxes stress between the reflective layer and the adhesive layer between the insulating layer and the adhesive layer ;
The insulating layer, Ri Do a metal oxide,
The stress relaxation layer is formed by alternately laminating two or more different first and second layers of different types,
Wherein the first layer consists of the same metal or nitride thereof and the metal used in the reflective layer, the second layer is characterized by Rukoto a different metal or nitride thereof and the metal used in the reflective layer Semiconductor light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043166A JP5586860B2 (en) | 2009-02-25 | 2009-02-25 | Semiconductor light emitting device and semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043166A JP5586860B2 (en) | 2009-02-25 | 2009-02-25 | Semiconductor light emitting device and semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199335A JP2010199335A (en) | 2010-09-09 |
JP5586860B2 true JP5586860B2 (en) | 2014-09-10 |
Family
ID=42823754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009043166A Active JP5586860B2 (en) | 2009-02-25 | 2009-02-25 | Semiconductor light emitting device and semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5586860B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9437785B2 (en) | 2009-08-10 | 2016-09-06 | Cree, Inc. | Light emitting diodes including integrated backside reflector and die attach |
JP2013235867A (en) * | 2011-07-26 | 2013-11-21 | Mitsubishi Chemicals Corp | Semiconductor chip manufacturing method |
JP5974808B2 (en) * | 2012-10-17 | 2016-08-23 | 日亜化学工業株式会社 | Semiconductor light emitting device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4450199B2 (en) * | 2004-09-30 | 2010-04-14 | 豊田合成株式会社 | Semiconductor light emitting device |
JP2007243074A (en) * | 2006-03-10 | 2007-09-20 | Mitsubishi Cable Ind Ltd | Group iii nitride light emitting diode |
JP5470673B2 (en) * | 2006-03-27 | 2014-04-16 | 日亜化学工業株式会社 | Semiconductor light emitting device and semiconductor light emitting element |
US20080042145A1 (en) * | 2006-08-18 | 2008-02-21 | Helmut Hagleitner | Diffusion barrier for light emitting diodes |
JP5196097B2 (en) * | 2006-08-29 | 2013-05-15 | 日亜化学工業株式会社 | Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and light emitting device using the same |
JP2008192825A (en) * | 2007-02-05 | 2008-08-21 | Toyoda Gosei Co Ltd | Semiconductor light-emitting element |
-
2009
- 2009-02-25 JP JP2009043166A patent/JP5586860B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010199335A (en) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9859466B2 (en) | Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode | |
KR102606543B1 (en) | Light-emitting device | |
US9142729B2 (en) | Light emitting element | |
US10840412B2 (en) | Semiconductor light emitting device | |
KR101627010B1 (en) | Semiconductor light emitting device including metal reflecting layer | |
US8835938B2 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
US8022430B2 (en) | Nitride-based compound semiconductor light-emitting device | |
US20230317898A1 (en) | Light-emitting device | |
JP2008016629A (en) | Manufacturing method of group iii nitride light emitting diode element | |
TWI625870B (en) | Method of manufacuring semiconductor light emitting device | |
JP2011071444A (en) | Light-emitting element | |
JP5586860B2 (en) | Semiconductor light emitting device and semiconductor light emitting device | |
US9691953B2 (en) | Light emitting element and light emitting device | |
JP2006269807A (en) | Semiconductor light-emitting diode | |
JP5974808B2 (en) | Semiconductor light emitting device | |
JP5682427B2 (en) | Light emitting element | |
KR101087971B1 (en) | Semiconductor light emitting device | |
JP2010109127A (en) | Light emitting device | |
JP2010153593A (en) | Light emitting element and light emitting element array equipped with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130709 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130730 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5586860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |