JP2010098785A - スイッチング電源装置 - Google Patents

Abstract

【課題】簡易な構成により、出力電圧を適切に制御することが可能なスイッチング電源装置を提供すること。
【解決手段】スイッチング回路と、該スイッチング回路をＰＷＭ方式によりスイッチング制御する制御手段と、出力電圧を検出する検出手段と、を備えるスイッチング電源装置であって、前記制御手段は、前記検出手段により検出された出力電圧を目標電圧に近づけるように前記ＰＷＭにおけるデューティ比を変更する手段であり、電力供給対象が高負荷であるほど前記デューティ比の増減程度を小さくし、電力供給対象が低負荷であるほど前記デューティ比の増減程度を大きくする傾向で、前記デューティ比を変更することを特徴とする、スイッチング電源装置。
【選択図】図３

Description

本発明は、スイッチング回路をスイッチング制御することにより外部に電力供給するスイッチング電源装置に関する。

従来、スイッチング回路をスイッチング制御することにより外部に電力供給するスイッチング電源装置が知られている。係るスイッチング電源装置は、典型的には図２に示す如くコイルとスイッチング素子を備える構成を有し、電圧変換が可能であることからＤＣ−ＤＣコンバータ等として用いられている。

電流不連続モードでＰＷＭ制御を行うＤＣ−ＤＣコンバータであって、出力電圧と目標電圧との差分の正負が逆転したときのデューティ比を記憶するデューティ比記憶部と、デューティ比記憶部がデューティ比を記憶してから次に出力電圧と目標電圧との差分の正負が逆転するまでは当該差分がゼロに近付く方向にデューティ比を変化させるとともに、次に出力電圧と目標電圧との差分の正負が逆転したときには、前回演算時のデューティ比と前記デューティ比記憶部に記憶されたデューティ比との差分に係数を乗算した値を前回演算時のデューティ比から減算した値を今回演算時のデューティ比とするデューティ比制御部と、を具備するＤＣ−ＤＣコンバータについての発明が開示されている（例えば、特許文献１参照）。
特開２００８−１３１７６０号公報

上記特許文献１に記載の装置の如く、コイルを電流が流れない期間が存在する（文献１では、電流不連続モードと称している）スイッチング電源装置においては、コイルを流れる電流の変動幅が比較的大きくなる。また、高出力時と低出力時のコイルを流れる電流の差も大きいものとなる。図６は、コイルを電流が流れない期間が存在しない場合（図では電流連続モードと表記した）と、電流不連続モードの最大出力時及び低出力時とを比較した図である。図中、Ｉ_Ｌはコイルを流れる電流である。

高出力時と低出力時のコイルを流れる電流の差が大きくなると、高出力時に電圧の変動幅が過度となり、低出力時に電圧制御の応答性が悪くなるという問題が生じる。図７は、係る問題を説明するための補助説明図である。スイッチング電源装置から出力される電力Ｐｏｕｔは以下の式（１）で求められる。ここで、出力電圧をＶｏｕｔ、出力電流をＩｏｕｔ、電流ピークをＩｍａｘ、スイッチング素子がオフ状態にされてから、コイルから電流が流れなくなるまでの時間をｔｏｆｆ、ＰＷＭ制御における１サイクルの時間をＴとする。

Ｐｏｕｔ＝Ｖｏｕｔ×Ｉｏｕｔ＝Ｖｏｕｔ×｛（Ｉｍａｘ×ｔｏｆｆ）／（２×Ｔ）｝ …（１）

そして、ＰＷＭ制御におけるオンデューティ幅をΔｔ増加させると、スイッチング電源装置から出力される電力Ｐｏｕｔは、次式（２）で示すＰｏｕｔ＃へと変化する。

Ｐｏｕｔ＃＝Ｖｏｕｔ×Ｉｍａｘ＃×ｔｏｆｆ＃／（２×Ｔ） …（２）

式（１）におけるＩｍａｘは次式（３）で、式（２）におけるＩｍａｘ＃は、次式（４）でそれぞれ求められる。式中、Ｖｉｎは入力電圧、Ｌはコイルのインダクタンス、ｔｏｎはスイッチング素子がオン状態（＝デューティないしオンデューティ）とされる時間である。また、時間ｔｏｎとｔｏｆｆの関係は、次式（５）で規定され、ｔｏｆｆ＃が次式（６）で求められる。

Ｉｍａｘ＝（Ｖｉｎ／Ｌ）ｔｏｎ …（３）
Ｉｍａｘ＃＝（Ｖｉｎ／Ｌ）×（ｔｏｎ+Δｔ） …（４）
ｔｏｆｆ＝ｔｏｎ×Ｖｉｎ／（Ｖｏｕｔ−Ｖｉｎ） …（５）

ｔｏｆｆ＃＝（ｔｏｎ＋Δｔ）×Ｖｉｎ／（Ｖｏｕｔ−Ｖｉｎ） …（６）

従って、スイッチング電源装置から出力される電力の変動幅ΔＰは、次式（７）で求められる。式から、ΔＰは、（２×ｔｏｎ+Δｔ^２）に比例するため、出力の増減に応じて電力の変動幅が増減することが判る。

ΔＰ＝Ｐｏｕｔ＃−Ｐｏｕｔ＝（２×ｔｏｎ+Δｔ^２）×Ｖｏｕｔ×Ｖｉｎ^２／｛２×Ｌ×Ｔ×（Ｖｏｕｔ−Ｖｉｎ）｝ …（７）

これによって、出力が大きい時にフィードバックゲインが高くなり過ぎて出力電圧が発振したり、出力が小さい時に応答性が悪くなるという問題が生じる。

なお、出力電圧と目標電圧との差分の正負に基づいて簡易に電圧制御を行なうのではなく、出力電圧と目標電圧との差分量に基づいたＰＩＤ制御等のより高度な制御を行なうことによって係る問題は抑制され得るが、この場合、制御装置のコストやサイズが増大してしまう。また、積分制御等を用いると応答の遅れが生じる場合もある。

本発明はこのような課題を解決するためのものであり、簡易な構成により、出力電圧を適切に制御することが可能なスイッチング電源装置を提供することを、主たる目的とする。

上記目的を達成するための本発明の第１の態様は、
スイッチング回路と、
該スイッチング回路をＰＷＭ方式によりスイッチング制御する制御手段と、
出力電圧を検出する検出手段と、を備えるスイッチング電源装置であって、
前記制御手段は、
前記検出手段により検出された出力電圧を目標電圧に近づけるように前記ＰＷＭにおけるデューティ比を変更する手段であり、
電力供給対象が高負荷であるほど前記デューティ比の増減程度を小さくし、電力供給対象が低負荷であるほど前記デューティ比の増減程度を大きくする傾向で、前記デューティ比を変更することを特徴とする、
スイッチング電源装置である。

この本発明の第１の態様によれば、簡易な構成により、出力電圧を適切に制御することができる。

本発明の第１の態様において、
前記制御手段は、例えば、前記デューティ比の増減幅を小さくすることにより前記デューティ比の増減程度を小さくし、前記デューティ比の増減幅を大きくすることにより前記デューティ比の増減程度を大きくする手段である。

また、本発明の第１の態様において、
前記制御手段は、例えば、前記デューティ比の増減速度を小さくすることにより前記デューティ比の増減程度を小さくし、前記デューティ比の増減速度を大きくすることにより前記デューティ比の増減程度を大きくする手段である。

本発明の第２の態様は、
並列接続された複数のスイッチング回路と、
該複数のスイッチング回路をＰＷＭ方式によりスイッチング制御する制御手段と、
出力電圧を検出する検出手段と、を備えるスイッチング電源装置であって、
前記制御手段は、
前記検出手段により検出された出力電圧を目標電圧に近づけるように前記ＰＷＭにおけるデューティ比を変更する手段であり、
電力供給対象が高負荷であるほど前記複数のスイッチング回路に占める前記デューティ比を増減するスイッチング回路の割合を小さくし、電力供給対象が低負荷であるほど前記複数のスイッチング回路に占める前記デューティ比を増減するスイッチング回路の割合を小さくする傾向で、前記デューティ比を変更することを特徴とするスイッチング電源装置である。

本発明の第２の態様によれば、簡易な構成により、出力電圧を適切に制御することができる。

本発明によれば、簡易な構成により、出力電圧を適切に制御することが可能なスイッチング電源装置を提供することができる。

以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。

＜第１実施例＞
以下、本発明の第１実施例に係るスイッチング電源装置１について説明する。図１は、スイッチング電源装置１の回路構成を示した概略図である。スイッチング電源装置１は、基準電源８０から入力端子５に供給される入力電圧を用いて負荷９０に電力を供給する電源装置であり、入力電圧の変動や負荷９０の消費電流（負荷電流）の変動に対して、基準電源８０からの入力電圧ＶＩＮを変換した一定の電圧を負荷９０側に出力する電源装置である。スイッチング電源装置１が車両に搭載された場合、基準電源８０は、車載バッテリに相当するものであり、負荷９０は車載の電気負荷（例えば、マイクロコンピュータ、ＩＣ、抵抗負荷、モータなど）に相当するものである。車両に搭載される電気負荷は多種多様であり、各電気負荷の消費電流の違いにより車載バッテリの電圧は変動しやすいため、本実施形態のようなスイッチング電源を搭載すると効果的である。

スイッチング電源装置１は、主要な構成として、入力フィルタ１０と、出力フィルタ２０と、並列に設けられた複数のＤＣ−ＤＣユニット３０（１）、３０（２）、…、３０（ｎ）と、これらに電圧信号を供給するためのドライバ４０（１）、４０（２）、…、４０（ｎ）と、出力電圧コンパレータ５０と、制御装置６０と、駆動位相シフト回路７０と、を備える。以下、各ＤＣ−ＤＣユニットについて説明する際には、単にＤＣ−ＤＣユニット３０と称する。ＤＣ−ＤＣユニット３０の個数に特段の制限はない。

入力フィルタ１０は、例えば周知のＬＣフィルタである。出力フィルタ２０は、例えば主電力ラインから分岐してグランド端子に接続されるキャパシタを有する。これらのフィルタによって電圧を平準化している。

図２は、ＤＣ−ＤＣユニット３０の構成を示す図である。ＤＣ−ＤＣユニット３０は、主電力ライン３２により直列に接続されたコイル３４、ダイオード３６と、これらの間から分岐してグランド端子に接続されたスイッチング素子３８と、を有する。スイッチング素子３８としては、例えばＩＧＢＴ、ＭＯＳＦＥＴ、バイポーラトランジスタ等が用いられる。

係る構成のＤＣ−ＤＣユニット３０において、スイッチング素子３８に電圧が印加されてオン状態となると、基準電源８０からコイル３４、スイッチング素子３８を経てグランド端子に電流が流れる。その過程でコイル３４にエネルギーが蓄えられ、スイッチング素子３８がオフ状態となったときに、コイル３４に誘導起電力が発生し、ダイオード３６を経て出力端子６側に電流が流れることとなる。この際の電圧は、コイル３４に蓄えられたエネルギーに応じた値、すなわち制御装置６０によるＰＷＭ制御におけるデューティ比に応じた値となる。

出力電圧コンパレータ５０は、出力端子６における電圧（出力電圧）を検出する電圧センサを備え、外部より与えられた目標電圧と、出力端子６における電圧とを比較し、その比較結果を電圧信号として制御装置６０に出力する。

制御装置６０は、例えばマイクロコンピュータであるが、回路により構成されてもよい。制御装置６０は、デューティ増減判定部６２と、デューティ増減制御部６４と、を有する。また、その他にクロック生成装置等を備えてよい。制御装置６０は、これらの構成によって決定されたデューティ比を有するＰＷＭ（Pulse Width Modulation）信号を駆動位相シフト回路７０に出力する。

デューティ増減判定部６２は、出力電圧コンパレータ５０からの電圧信号を参照し、出力電圧が目標電圧よりも低い場合にデューティ比を増加させる指示信号を出力し、出力電圧が目標電圧よりも高い場合にデューティ比を減少させる指示信号を出力する。これによって、出力電圧を目標電圧に近づけるように制御がなされることとなる。

デューティ増減制御部６４は、このデューティ比の増減において、負荷９０が高負荷であるほどデューティ比を増減するＤＣ−ＤＣユニットの割合を小さくし、負荷９０が低負荷であるほどデューティ比を増減するＤＣ−ＤＣユニットの割合を大きくする傾向で、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号のデューティ比を変更する。その具体例については後述する。負荷９０が高負荷であるか否かは、その時点のデューティ比に基づき判断することができる。

駆動位相シフト回路７０は、制御装置６０から入力されたＰＷＭ信号を、３６０／ｎ度ずつ位相シフトさせて、各ドライバに出力する。

係る構成により、スイッチング素子３８を電流が流れていない状態でスイッチングする、いわゆるソフトスイッチングが可能となり、スイッチング損失を低減することができる。また、単独のＤＣユニットを備えるものに比して出力電圧を平準化することができる。

ところが、こうしたソフトスイッチングを行なうスイッチング電源装置では、前述した「高出力時（＝高負荷時）に電圧の変動幅が過度となり、低出力時（＝低負荷時）に電圧制御の応答性が悪くなる」という問題が顕著となる。そこで、デューティ増減制御部６４では、電力供給対象が高負荷となるに連れて電圧の上昇を緩やかにする制御を行なっているのである。

図３は、低負荷時、中負荷時、高負荷時において、それぞれデューティ比を増加させる場合（出力電圧が目標電圧よりも低い場合）の、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号の推移を示すタイミングチャートである。本図においては、ＤＣ−ＤＣユニットを６個（ｎ＝６）有するものとした。図中、「ｃｈ」は各ＤＣ−ＤＣユニット及び対応するドライバを示す略称であり、以下チャンネルと称する。また、信号が立ち上がっている状態が、スイッチング素子３８に電圧が印加されている状態を示す。図中、Ｄｕｔｙ１、Ｄｕｔｙ２、Ｄｕｔｙ３は、低負荷時、中負荷時、高負荷時におけるある時点のデューティを示し、Ｄｕｔｙ１≦Ｄｕｔｙ２≦Ｄｕｔｙ３が成立する。

図示する如く、低負荷時には、各サイクルにおいて、６チャンネル全てについてデューティをΔｔ増加させる。中負荷時には、各サイクルにおいて、６チャンネルのうち３チャンネルについてデューティをΔｔ増加させる。高負荷時には、各サイクルにおいて、６チャンネルのうち１チャンネルについてデューティをΔｔ増加させる。

なお、デューティを減少させる場合は、これと逆に、低負荷時には、各サイクルにおいて、６チャンネル全てについてデューティをΔｔ減少させる。中負荷時には、各サイクルにおいて、６チャンネルのうち３チャンネルについてデューティをΔｔ減少させる。高負荷時には、各サイクルにおいて、６チャンネルのうち１チャンネルについてデューティをΔｔ減少させる。ここで、Δｔは、例えばデューティ変化量の最小単位（１ＬＳＢ；Least Significant Bit）である。

係る処理によって、前述した「高出力時に電圧の変動幅が過度となり、低出力時に電圧制御の応答性が悪くなる」という問題が効果的に抑制されることとなる。

以上説明した本実施例のスイッチング電源装置１によれば、簡易な構成により、出力電圧を適切に制御することができる。

＜第２実施例＞
以下、本発明の第２実施例に係るスイッチング電源装置２について説明する。スイッチング電源装置２は、第１実施例のスイッチング電源装置１と同一のハードウエアにより実現可能であるため、図１を参照すると共に同一の構成要素については同一の符号により説明する。なお、第２実施例及び第３実施例については、必ずしも複数のＤＣ−ＤＣユニットを備える必要はないが、複数のＤＣ−ＤＣユニットを備えるスイッチング電源装置の優位性については前述の通りである。

本実施例のデューティ増減制御部６４は、負荷９０が高負荷であるほどデューティ比の増減幅を小さくし、負荷９０が低負荷であるほどデューティ比の増減幅を大きくする傾向で、デューティ比を変更する。これによって、第１実施例と同様に、電力供給対象が高負荷となるに連れて電圧の上昇を緩やかにする制御を行なっている。

図４は、低負荷時、中負荷時、高負荷時において、それぞれデューティ比を増加させる場合（出力電圧が目標電圧よりも低い場合）の、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号の推移を示すタイミングチャートである。

図示する如く、低負荷時には、各サイクルにおいて、各チャンネルについてデューティを３Δｔずつ増加させる。中負荷時には、各サイクルにおいて、各チャンネルについてデューティを２Δｔ増加させる。高負荷時には、各サイクルにおいて、各チャンネルについてデューティをΔｔ増加させる。

なお、デューティを減少させる場合は、これと逆に、低負荷時には、各サイクルにおいて、各チャンネルについてデューティを３Δｔずつ減少させる。中負荷時には、各サイクルにおいて、各チャンネルについてデューティを２Δｔ減少させる。高負荷時には、各サイクルにおいて、各チャンネルについてデューティをΔｔ減少させる。

係る処理によって、前述した「高出力時に電圧の変動幅が過度となり、低出力時に電圧制御の応答性が悪くなる」という問題が効果的に抑制されることとなる。

以上説明した本実施例のスイッチング電源装置２によれば、簡易な構成により、出力電圧を適切に制御することができる。

＜第３実施例＞
以下、本発明の第３実施例に係るスイッチング電源装置３について説明する。スイッチング電源装置３は、第１実施例のスイッチング電源装置１と同一のハードウエアにより実現可能であるため、図１を参照すると共に同一の構成要素については同一の符号により説明する。

本実施例のデューティ増減制御部６４は、負荷９０が高負荷であるほどデューティ比の増減速度を小さくし、負荷９０が低負荷であるほどデューティ比の増減速度を大きくする傾向で、デューティ比を変更する。これによって、第１実施例と同様に、電力供給対象が高負荷となるに連れて電圧の上昇を緩やかにする制御を行なっている。

図５は、低負荷時、中負荷時、高負荷時において、それぞれデューティ比を増加させる場合（出力電圧が目標電圧よりも低い場合）の、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号の推移を示すタイミングチャートである。

図示する如く、低負荷時には、各チャンネルについて１サイクル毎にデューティをΔｔずつ増加させる。中負荷時には、各チャンネルについて２サイクル毎にデューティをΔｔ増加させる。高負荷時には、各チャンネルについて３サイクル毎にデューティをΔｔ増加させる。

なお、デューティを減少させる場合は、これと逆に、低負荷時には、各チャンネルについて１サイクル毎にデューティをΔｔずつ減少させる。中負荷時には、各チャンネルについて２サイクル毎にデューティをΔｔ減少させる。高負荷時には、各チャンネルについて３サイクル毎にデューティをΔｔ減少させる。

係る処理によって、前述した「高出力時に電圧の変動幅が過度となり、低出力時に電圧制御の応答性が悪くなる」という問題が効果的に抑制されることとなる。

以上説明した本実施例のスイッチング電源装置３によれば、簡易な構成により、出力電圧を適切に制御することができる。

以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。

本発明は、自動車製造業や自動車部品製造業等に利用可能である。

スイッチング電源装置１の回路構成を示した概略図である。 ＤＣ−ＤＣユニット３０の構成を示す図である。 低負荷時、中負荷時、高負荷時において、それぞれデューティ比を増加させる場合の、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号の推移を示すタイミングチャートである。 低負荷時、中負荷時、高負荷時において、それぞれデューティ比を増加させる場合の、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号の推移を示すタイミングチャートである。 低負荷時、中負荷時、高負荷時において、それぞれデューティ比を増加させる場合の、各ＤＣ−ＤＣユニットに出力するＰＷＭ信号の推移を示すタイミングチャートである。 電流連続モードと、電流不連続モードの最大出力時及び低出力時とを比較した図である。 高出力時に電圧の変動幅が過度となり、低出力時に電圧制御の応答性が悪くなるという問題を説明するための補助説明図である。

符号の説明

１、２、３ スイッチング電源装置
５ 入力端子
６ 出力端子
１０ 入力フィルタ
２０ 出力フィルタ
３０（１）、３０（２）、…、３０（ｎ） ＤＣ−ＤＣユニット
３２ 主電力ライン
３４ コイル
３６ ダイオード
３８ スイッチング素子
４０（１）、４０（２）、…、４０（ｎ） ドライバ
５０ 出力電圧コンパレータ
６０ 制御装置
６２ デューティ増減判定部
６４ デューティ増減制御部
７０ 駆動位相シフト回路
８０ 基準電源
９０ 負荷

Claims (4)

1. スイッチング回路と、
   該スイッチング回路をＰＷＭ方式によりスイッチング制御する制御手段と、
   出力電圧を検出する検出手段と、を備えるスイッチング電源装置であって、
   前記制御手段は、
   前記検出手段により検出された出力電圧を目標電圧に近づけるように前記ＰＷＭにおけるデューティ比を変更し、
   電力供給対象が高負荷であるほど前記デューティ比の増減程度を小さくし、電力供給対象が低負荷であるほど前記デューティ比の増減程度を大きくする傾向で、前記デューティ比を変更することを特徴とする、
   スイッチング電源装置。
2. 前記制御手段は、前記デューティ比の増減幅を小さくすることにより前記デューティ比の増減程度を小さくし、前記デューティ比の増減幅を大きくすることにより前記デューティ比の増減程度を大きくする手段である、
   請求項１に記載のスイッチング電源装置。
3. 前記制御手段は、前記デューティ比の増減速度を小さくすることにより前記デューティ比の増減程度を小さくし、前記デューティ比の増減速度を大きくすることにより前記デューティ比の増減程度を大きくする手段である、
   請求項１に記載のスイッチング電源装置。
4. 並列接続された複数のスイッチング回路と、
   該複数のスイッチング回路をＰＷＭ方式によりスイッチング制御する制御手段と、
   出力電圧を検出する検出手段と、を備えるスイッチング電源装置であって、
   前記制御手段は、
   前記検出手段により検出された出力電圧を目標電圧に近づけるように前記ＰＷＭにおけるデューティ比を変更する手段であり、
   電力供給対象が高負荷であるほど前記複数のスイッチング回路に占める前記デューティ比を増減するスイッチング回路の割合を小さくし、電力供給対象が低負荷であるほど前記複数のスイッチング回路に占める前記デューティ比を増減するスイッチング回路の割合を小さくする傾向で、前記デューティ比を変更することを特徴とする、
   スイッチング電源装置。

Images