JP2010098266A - 光起電力素子、および、その製造方法 - Google Patents
光起電力素子、および、その製造方法 Download PDFInfo
- Publication number
- JP2010098266A JP2010098266A JP2008270260A JP2008270260A JP2010098266A JP 2010098266 A JP2010098266 A JP 2010098266A JP 2008270260 A JP2008270260 A JP 2008270260A JP 2008270260 A JP2008270260 A JP 2008270260A JP 2010098266 A JP2010098266 A JP 2010098266A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- transparent electrode
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも、高いエネルギー変換効率を提供できる光起電力素子を提供する。
【解決手段】ガラス基板１１０の一面の裏面電極層１２０積層形成したカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層し、バッファ層１４０より高抵抗で透光性のｎ型半導体層１５０を積層する。ｎ型半導体層１５０に積層するとともに光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０を設ける。ｎ型半導体層１５０を、透明電極層１６０と同材質の酸化インジウムおよび酸化亜鉛を主要成分とし、仕事関数の差が０．３ｅＶ未満、エネルギーバンドギャップの差が０．２ｅＶ未満の非晶質薄膜に形成する。
【選択図】図１
【解決手段】ガラス基板１１０の一面の裏面電極層１２０積層形成したカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層し、バッファ層１４０より高抵抗で透光性のｎ型半導体層１５０を積層する。ｎ型半導体層１５０に積層するとともに光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０を設ける。ｎ型半導体層１５０を、透明電極層１６０と同材質の酸化インジウムおよび酸化亜鉛を主要成分とし、仕事関数の差が０．３ｅＶ未満、エネルギーバンドギャップの差が０．２ｅＶ未満の非晶質薄膜に形成する。
【選択図】図１
Description
本発明は、導電性を有するｐ型でカルコパイライト構造の化合物にて薄膜形成された光吸収層を有する光起電力素子、および、その製造方法に関する。
太陽電池は、無尽蔵の太陽光をエネルギー源とするクリーンな発電素子であることから、種々の用途に広く利用されている。太陽電池は、シリコン、化合物半導体等を光電変換材料として用い、この光電変換材料に太陽光等の光が入射したときに当該光電変換材料に生じる光起電力を利用した素子を備えている。
そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。
そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。
薄膜構造の太陽電池としては、光電変換材料として非シリコン系の半導体材料である、カルコパイライト型の結晶構造を有する化合物、なかでも、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）からなるＣＩＧＳ系の化合物を用いたＣＩＧＳ系太陽電池が注目されている。
ＣＩＧＳ系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むＣＩＧＳ系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にＩｎＳ、ＺｎＳ、ＣｄＳ、ＺｎＯ等で形成される高抵抗のバッファ層薄膜と、ＺｎＯＡｌ等で形成される上部電極薄膜とから構成されている（例えば、特許文献１参照）。
この特許文献１に記載のようなＣＩＧＳ系太陽電池は、ＣＩＧＳ系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μｍと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。
ＣＩＧＳ系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むＣＩＧＳ系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にＩｎＳ、ＺｎＳ、ＣｄＳ、ＺｎＯ等で形成される高抵抗のバッファ層薄膜と、ＺｎＯＡｌ等で形成される上部電極薄膜とから構成されている（例えば、特許文献１参照）。
この特許文献１に記載のようなＣＩＧＳ系太陽電池は、ＣＩＧＳ系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μｍと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。
しかしながら、限られた設置領域で高いエネルギー変換効率が望まれているが、従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、さらなる高いエネルギー変換効率が望まれている。
本発明は、このような点に鑑みて、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも、高いエネルギー変換効率を提供できる光起電力素子、および、その製造方法を提供することを目的とする。
本発明は、このような点に鑑みて、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも、高いエネルギー変換効率を提供できる光起電力素子、および、その製造方法を提供することを目的とする。
本発明に記載の光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた裏面電極層と、カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、このｎ型半導体層に積層されるとともに前記積層する光吸収層、バッファ層およびｎ型半導体層の一側から前記裏面電極に亘って設けられた透光性の透明電極層と、を備え、前記ｎ型半導体層および前記透明電極層は、それぞれ酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に形成されたことを特徴とする。
そして、本発明では、前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。
また、本発明では、前記透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。
そして、本発明では、前記透明電極層は、組成Ｉｎ2Ｏ3／（Ｉｎ2Ｏ3＋ＺｎＯ）が５０質量％以上９５質量％以下に形成された構成とすることが好ましい。
また、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第３成分量は、２０質量％以下である構成とすることが好ましい。
そして、本発明では、前記ｎ型半導体層と前記透明電極層とは、同一の構成材料にて形成された構成とすることが好ましい。
また、本発明では、前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた構成とすることが好ましい。
さらに、本発明では、前記表面透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。
そして、本発明では、前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。
本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上にこのバッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、前記ｎ型半導体層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記ｎ型半導体層形成工程および前記透明電極層形成工程は、酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に、前記ｎ型半導体層および前記透明電極層を薄膜形成することを特徴とする。
本発明によれば、ガラス基板の一面に設けられた裏面電極層にカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層を設け、この光吸収層とｐｎ接合する透光性でｎ型のバッファ層を光吸収層に積層形成し、光吸収層とｐｎ接合する透光性でバッファ層より高抵抗のｎ型半導体層をバッファ層に積層形成し、ｎ型半導体層に積層し、光吸収層、バッファ層およびｎ型半導体層の一側から裏面電極層に亘って透光性の透明電極層を設けて構成した光起電力素子におけるｎ型半導体層を、酸化インジウムおよび酸化亜鉛を主要成分とし、ｎ型半導体層と透明電極層との仕事関数の差が０．３ｅＶ未満で、ｎ型半導体層と透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に形成するので、所定の高抵抗のｎ型半導体層を設ける簡単な構成で、正孔移動および電子移動が良好に制御され、高いエネルギー変換効率が得られる。
以下、本発明の光起電力素子に係る一実施の形態について、図面を参照して説明する。
図１は、本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図である。
図１は、本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図である。
［光起電力素子の構成］
図１において、１００は光起電力素子で、この光起電力素子１００は、光の入射により起電力を発生する素子である。この光起電力素子１００は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
そして、光起電力素子１００は、ガラス基板１１０上に、裏面電極層１２０、光吸収層１３０、バッファ層１４０、ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０が、順次積層された層構造に構成されている。
ガラス基板１１０は、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。
図１において、１００は光起電力素子で、この光起電力素子１００は、光の入射により起電力を発生する素子である。この光起電力素子１００は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
そして、光起電力素子１００は、ガラス基板１１０上に、裏面電極層１２０、光吸収層１３０、バッファ層１４０、ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０が、順次積層された層構造に構成されている。
ガラス基板１１０は、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。
（裏面電極層）
裏面電極層１２０は、導電性材料にてガラス基板１１０の一面に薄膜形成されている。この裏面電極層１２０は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層１２０は、例えばＭｏ（モリブデン）をＤＣスパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。この絶縁距離の幅の裏面電極層１２０間の溝を分割溝１２１として図１に示す。
なお、導電性材料としては、詳細は後述するが光吸収層１３０としてＣＩＧＳ系を例示するのでＭｏを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、ＤＣスパッタに限らず、蒸着法、各種スパッタ法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法などが例示できる。
そして、裏面電極層１２０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると抵抗値が上昇するおそれがある。一方、１μｍより厚くなると、剥離するおそれがある。このことにより、裏面電極層１２０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、裏面電極層１２０は、表面が平坦に限らず、表面に凹凸形状を形成して光を乱反射させる機能を付与してもよい。すなわち、積層される光吸収層１３０で吸収しきれなかった長波長光を散乱させて、光吸収層１３０内での光路長を延ばすことで、光起電力素子１００の長波長感度が向上し、短絡電流が増大する。その結果、光電変換効率を向上できる。なお、光を散乱するための凹凸形状は、凹凸の山と谷の高低差がＲｍａｘで、０．２μｍ以上２．０μｍ以下とすることが望ましい。ここで、Ｒｍａｘが２．０μｍより大きくなると、カバレッジ性が低下し、膜厚斑ができ、抵抗値に斑を生じるおそれがあるので、凹凸形状を設ける場合にはＲｍａｘで０．２μｍ以上２．０μｍ以下に設定することが好ましい。この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。
裏面電極層１２０は、導電性材料にてガラス基板１１０の一面に薄膜形成されている。この裏面電極層１２０は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層１２０は、例えばＭｏ（モリブデン）をＤＣスパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。この絶縁距離の幅の裏面電極層１２０間の溝を分割溝１２１として図１に示す。
なお、導電性材料としては、詳細は後述するが光吸収層１３０としてＣＩＧＳ系を例示するのでＭｏを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、ＤＣスパッタに限らず、蒸着法、各種スパッタ法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法などが例示できる。
そして、裏面電極層１２０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると抵抗値が上昇するおそれがある。一方、１μｍより厚くなると、剥離するおそれがある。このことにより、裏面電極層１２０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、裏面電極層１２０は、表面が平坦に限らず、表面に凹凸形状を形成して光を乱反射させる機能を付与してもよい。すなわち、積層される光吸収層１３０で吸収しきれなかった長波長光を散乱させて、光吸収層１３０内での光路長を延ばすことで、光起電力素子１００の長波長感度が向上し、短絡電流が増大する。その結果、光電変換効率を向上できる。なお、光を散乱するための凹凸形状は、凹凸の山と谷の高低差がＲｍａｘで、０．２μｍ以上２．０μｍ以下とすることが望ましい。ここで、Ｒｍａｘが２．０μｍより大きくなると、カバレッジ性が低下し、膜厚斑ができ、抵抗値に斑を生じるおそれがあるので、凹凸形状を設ける場合にはＲｍａｘで０．２μｍ以上２．０μｍ以下に設定することが好ましい。この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。
（光吸収層）
光吸収層１３０は、ｐ型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層１２０の上面に隣接する裏面電極層１２０に亘って架橋する状態に薄膜形成されている。
具体的には、光吸収層１３０は、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2などのカルコパイライト系半導体（I-III-VI族半導体）を用いることができる。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層１３０が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。
この製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法で製造される。
そして、光吸収層１３０は、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に形成されることが好ましい。ここで、０．１μｍより薄くなると外光からの光の吸収量が低減するおそれがある。一方、１０μｍより厚くなると、生産性が低下したり、膜応力により剥離しやすくなるおそれがある。このことにより、光吸収層１３０の厚さ寸法は、０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に設定される。
また、光吸収層１３０は、仕事関数が５ｅＶ以上７ｅＶ以下、好ましくは５．５ｅＶ以上７ｅＶ以下で、エネルギーバンドギャップが１ｅＶ以上２ｅＶ以下に形成されている。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層１３０としては、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅに限られるものではない。
光吸収層１３０は、ｐ型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層１２０の上面に隣接する裏面電極層１２０に亘って架橋する状態に薄膜形成されている。
具体的には、光吸収層１３０は、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2などのカルコパイライト系半導体（I-III-VI族半導体）を用いることができる。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層１３０が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。
この製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法で製造される。
そして、光吸収層１３０は、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に形成されることが好ましい。ここで、０．１μｍより薄くなると外光からの光の吸収量が低減するおそれがある。一方、１０μｍより厚くなると、生産性が低下したり、膜応力により剥離しやすくなるおそれがある。このことにより、光吸収層１３０の厚さ寸法は、０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に設定される。
また、光吸収層１３０は、仕事関数が５ｅＶ以上７ｅＶ以下、好ましくは５．５ｅＶ以上７ｅＶ以下で、エネルギーバンドギャップが１ｅＶ以上２ｅＶ以下に形成されている。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層１３０としては、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅに限られるものではない。
（バッファ層）
バッファ層１４０は、光吸収層１３０の上面に薄膜状に積層形成されている。このバッファ層１４０は、光吸収層１３０に積層されてｐｎ接合する透光性で比較的に低抵抗のｎ型の半導体層である。また、バッファ層１４０は、光吸収層１３０の表面に残存し、シャントパスとして機能するＣｕ2Ｓｅのような半金属抵抗層に対して障壁としても機能する。
このバッファ層１４０は、例えばＩｎＳを溶液成長させて薄膜成形する。この製膜としては、例えばＣＢＤ（Chemical Bath Deposition）の製造条件で製造される。
そして、バッファ層１４０は、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとｐｎ接合斑が生じるおそれがある。一方、０．５μｍより厚くなると、外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、バッファ層１４０の厚さ寸法は、０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に設定される。
また、バッファ層１４０は、仕事関数が４ｅＶ以上５ｅＶ以下、好ましくは４．２ｅＶ以上５ｅＶ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に形成されている。
なお、光吸収層１３０として、ＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０と良好にｐｎ接合される材料であれば、いずれのものが利用できる。
そして、このバッファ層１４０は、上述した光吸収層１３０のメカニカルスクライビングなどにて光吸収層１３０とともに分割されている。
バッファ層１４０は、光吸収層１３０の上面に薄膜状に積層形成されている。このバッファ層１４０は、光吸収層１３０に積層されてｐｎ接合する透光性で比較的に低抵抗のｎ型の半導体層である。また、バッファ層１４０は、光吸収層１３０の表面に残存し、シャントパスとして機能するＣｕ2Ｓｅのような半金属抵抗層に対して障壁としても機能する。
このバッファ層１４０は、例えばＩｎＳを溶液成長させて薄膜成形する。この製膜としては、例えばＣＢＤ（Chemical Bath Deposition）の製造条件で製造される。
そして、バッファ層１４０は、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとｐｎ接合斑が生じるおそれがある。一方、０．５μｍより厚くなると、外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、バッファ層１４０の厚さ寸法は、０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に設定される。
また、バッファ層１４０は、仕事関数が４ｅＶ以上５ｅＶ以下、好ましくは４．２ｅＶ以上５ｅＶ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に形成されている。
なお、光吸収層１３０として、ＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０と良好にｐｎ接合される材料であれば、いずれのものが利用できる。
そして、このバッファ層１４０は、上述した光吸収層１３０のメカニカルスクライビングなどにて光吸収層１３０とともに分割されている。
（ｎ型半導体層）
ｎ型半導体層１５０は、バッファ層１４０の上面に薄膜状に積層形成された非晶質層である。このｎ型半導体層１５０は、透光性を有し光吸収層１３０に対してｎ型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層１３０に対して、電子のキャリアとして機能する。さらに、ｎ型半導体１５０は、開放端電圧の低下も防止する。
このｎ型半導体層１５０は、例えばＩｎ、亜鉛（Ｚｎ）を適宜の酸素濃度雰囲気でＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりして積層形成する。なお、このｎ型半導体層１５０の組成としては、（Ｉｎ2Ｏ3＋ＺｎＯ）に限られるものではなく、ＳｎＯ２などの他の導電性金属酸化物をさらに含む構成としてもよい。
さらに、ｎ型半導体層１５０は、仕事関数が４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、仕事関数が５．２ｅＶより大きくなると積層形成される透明電極層１６０との間でのエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、ｎ型半導体層１５０の仕事関数は、４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２に設定される。
また、ｎ型半導体層１５０は、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶに形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなるとバンド構造において荷電子帯上端（仕事関＋バンドギャップ）が上がり、光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると導電性が著しく低下し、ｎ型半導体としての機能が低下するおそれがある。このことにより、ｎ型半導体層１５０のエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
そして、このｎ型半導体層１５０の製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧ｐＯ2が１×１０-2Ｐａより低くなると低抵抗膜が形成されるおそれがある。一方、酸素分圧ｐＯ2が０．２Ｐａより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができなくなるおそれがある。また、基板温度が１００℃より低くなるとｎ型のバッファ層１４０の成分（硫黄（Ｓ）など）とｎ型半導体層１５０との界面反応が進行せず、ｎ型半導体層１５０が高抵抗化しなくなるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
そして、ｎ型半導体層１５０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における外光の吸収が阻害されるおそれがある。このことにより、ｎ型半導体層１５０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
また、ｎ型半導体層１５０は、上述したように、光吸収層１３０およびバッファ層１４０とともにメカニカルスクライビングなどにて分割されている。このメカニカルスクライビングなどにて形成され、光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０間の裏面電極層１２０を露出させる溝を第１の加工溝１３１として図１に示す。
ｎ型半導体層１５０は、バッファ層１４０の上面に薄膜状に積層形成された非晶質層である。このｎ型半導体層１５０は、透光性を有し光吸収層１３０に対してｎ型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層１３０に対して、電子のキャリアとして機能する。さらに、ｎ型半導体１５０は、開放端電圧の低下も防止する。
このｎ型半導体層１５０は、例えばＩｎ、亜鉛（Ｚｎ）を適宜の酸素濃度雰囲気でＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりして積層形成する。なお、このｎ型半導体層１５０の組成としては、（Ｉｎ2Ｏ3＋ＺｎＯ）に限られるものではなく、ＳｎＯ２などの他の導電性金属酸化物をさらに含む構成としてもよい。
さらに、ｎ型半導体層１５０は、仕事関数が４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、仕事関数が５．２ｅＶより大きくなると積層形成される透明電極層１６０との間でのエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、ｎ型半導体層１５０の仕事関数は、４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２に設定される。
また、ｎ型半導体層１５０は、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶに形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなるとバンド構造において荷電子帯上端（仕事関＋バンドギャップ）が上がり、光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると導電性が著しく低下し、ｎ型半導体としての機能が低下するおそれがある。このことにより、ｎ型半導体層１５０のエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
そして、このｎ型半導体層１５０の製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧ｐＯ2が１×１０-2Ｐａより低くなると低抵抗膜が形成されるおそれがある。一方、酸素分圧ｐＯ2が０．２Ｐａより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができなくなるおそれがある。また、基板温度が１００℃より低くなるとｎ型のバッファ層１４０の成分（硫黄（Ｓ）など）とｎ型半導体層１５０との界面反応が進行せず、ｎ型半導体層１５０が高抵抗化しなくなるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
そして、ｎ型半導体層１５０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における外光の吸収が阻害されるおそれがある。このことにより、ｎ型半導体層１５０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
また、ｎ型半導体層１５０は、上述したように、光吸収層１３０およびバッファ層１４０とともにメカニカルスクライビングなどにて分割されている。このメカニカルスクライビングなどにて形成され、光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０間の裏面電極層１２０を露出させる溝を第１の加工溝１３１として図１に示す。
（透明電極層）
透明電極層１６０は、ｎ型半導体層１５０の上面から、スクライビングされた光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０に亘る第１の加工溝１３１内に薄膜状に積層形成されている。この透明電極層１６０は、ｎ型半導体層１５０と同一の構成材料、すなわち主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）に、ＤＣスパッタや蒸着などにて非晶質に薄膜形成される。つまり、構成材料を同一とすることで、同一の製膜装置を使用することを可能としている。
さらに、透明電極層１６０は、ｎ型半導体層１５０との仕事関数の差が０．３ｅＶ未満で、仕事関数がｎ型半導体層１５０より大きく、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、仕事関数が５．５ｅＶより大きくなると積層形成される表面透明電極層または必要に応じて適宜に積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、透明電極層１６０の仕事関数は、４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に設定される。
また、透明電極層１６０は、ｎ型半導体層１５０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなると、光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると、積層形成される表面透明電極層または必要に応じて適宜に積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、透明電極層１６０のエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
この透明電極層１６０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧ｐＯ2が１×１０-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ2が５×１０-2Ｐａより高くなると透明電極層１６０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると透明電極層１６０の安定性が低下するおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
そして、透明電極層１６０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると所定の低抵抗膜が得られないおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における光吸収効率が低減するおそれがある。このことにより、透明電極層１６０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
この透明電極層１６０は、後述する表面透明電極層１７０が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子１００が直列接続される状態にｎ型半導体層１５０が露出する状態に分割される。
透明電極層１６０は、ｎ型半導体層１５０の上面から、スクライビングされた光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０に亘る第１の加工溝１３１内に薄膜状に積層形成されている。この透明電極層１６０は、ｎ型半導体層１５０と同一の構成材料、すなわち主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）に、ＤＣスパッタや蒸着などにて非晶質に薄膜形成される。つまり、構成材料を同一とすることで、同一の製膜装置を使用することを可能としている。
さらに、透明電極層１６０は、ｎ型半導体層１５０との仕事関数の差が０．３ｅＶ未満で、仕事関数がｎ型半導体層１５０より大きく、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、仕事関数が５．５ｅＶより大きくなると積層形成される表面透明電極層または必要に応じて適宜に積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、透明電極層１６０の仕事関数は、４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に設定される。
また、透明電極層１６０は、ｎ型半導体層１５０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなると、光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると、積層形成される表面透明電極層または必要に応じて適宜に積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、透明電極層１６０のエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
この透明電極層１６０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧ｐＯ2が１×１０-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ2が５×１０-2Ｐａより高くなると透明電極層１６０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると透明電極層１６０の安定性が低下するおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
そして、透明電極層１６０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると所定の低抵抗膜が得られないおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における光吸収効率が低減するおそれがある。このことにより、透明電極層１６０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
この透明電極層１６０は、後述する表面透明電極層１７０が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子１００が直列接続される状態にｎ型半導体層１５０が露出する状態に分割される。
（表面透明電極層）
表面透明電極層１７０は、透明電極層１６０より屈折率が小さく、透明電極層１６０の上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）の非晶質に薄膜形成されている。
さらに、表面透明電極層１７０は、ｎ型半導体層１５０または透明電極層１６０との仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０で発生した正孔のブロッキング効果が低減するおそれがある。一方、仕事関数が５．５ｅＶより大きくなると必要に応じて積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が制限されるおそれがある。このことにより、表面透明電極層１７０の仕事関数は、４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に設定される。
また、表面透明電極層１７０は、ｎ型半導体層１５０または透明電極層１６０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなると、光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、表面透明電極層１７０のエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
この表面透明電極層１７０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０および透明電極層１６０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧ｐＯ2が１×１０-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ2が５×１０-2Ｐａより高くなると表面透明電極層１７０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると表面透明電極層１７０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
そして、表面透明電極層１７０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、表面透明電極層１７０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
また、表面透明電極層１７０は、上述した透明電極層１６０のメカニカルスクライビングなどにて透明電極層１６０とともに分割されている。このメカニカルスクライビングなどにて形成され、透明電極層１６０および表面透明電極層１７０間のｎ型半導体層１５０を露出させる溝を第２の加工溝１７１として図１に示す。
表面透明電極層１７０は、透明電極層１６０より屈折率が小さく、透明電極層１６０の上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）の非晶質に薄膜形成されている。
さらに、表面透明電極層１７０は、ｎ型半導体層１５０または透明電極層１６０との仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０で発生した正孔のブロッキング効果が低減するおそれがある。一方、仕事関数が５．５ｅＶより大きくなると必要に応じて積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が制限されるおそれがある。このことにより、表面透明電極層１７０の仕事関数は、４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に設定される。
また、表面透明電極層１７０は、ｎ型半導体層１５０または透明電極層１６０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなると、光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、表面透明電極層１７０のエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
この表面透明電極層１７０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０および透明電極層１６０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧ｐＯ2が１×１０-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ2が５×１０-2Ｐａより高くなると表面透明電極層１７０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると表面透明電極層１７０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
そして、表面透明電極層１７０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、表面透明電極層１７０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
また、表面透明電極層１７０は、上述した透明電極層１６０のメカニカルスクライビングなどにて透明電極層１６０とともに分割されている。このメカニカルスクライビングなどにて形成され、透明電極層１６０および表面透明電極層１７０間のｎ型半導体層１５０を露出させる溝を第２の加工溝１７１として図１に示す。
［光起電力素子の製造動作］
次に、上記光起電力素子１００を製造する動作について説明する。
光起電力素子１００の製造では、裏面電極層形成工程と、光吸収層形成工程と、バッファ層形成工程と、ｎ型半導体層形成工程と、第１のスクライビング工程と、透明電極層形成工程と、表面透明電極形成工程と、第２のスクライビング工程と、を順次実施する。
次に、上記光起電力素子１００を製造する動作について説明する。
光起電力素子１００の製造では、裏面電極層形成工程と、光吸収層形成工程と、バッファ層形成工程と、ｎ型半導体層形成工程と、第１のスクライビング工程と、透明電極層形成工程と、表面透明電極形成工程と、第２のスクライビング工程と、を順次実施する。
（裏面電極層形成工程）
裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０を薄膜形成する。
具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。
そして、製膜後に、レーザー光照射やメカニカルスクライビング、エッチング処理などにより、平面領域が所定の広さの裏面電極層１２０となる状態に幅寸法が絶縁距離となる分割溝１２１を形成して並列状に分割する。
裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０を薄膜形成する。
具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。
そして、製膜後に、レーザー光照射やメカニカルスクライビング、エッチング処理などにより、平面領域が所定の広さの裏面電極層１２０となる状態に幅寸法が絶縁距離となる分割溝１２１を形成して並列状に分割する。
（光吸収層形成工程）
光吸収層形成工程では、裏面電極層形成工程でガラス基板１１０上に形成された裏面電極層１２０上に、分割溝１２１に跨って架橋する状態に、光吸収層１３０を薄膜形成する。なお、本実施形態では、ガラス基板１１０の一面側のほぼ全面に製膜後に後述する第１のスクライビング工程にて分割して光吸収層１３０が形成されるが、説明の都合上、製膜した段階を光吸収層１３０の形成工程として説明する。
製膜に際しては、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2などのカルコパイライト系半導体（I-III-VI族半導体）などの半導体材料を用いる。これら半導体材料を、スパッタリングや蒸着などの各種製膜方法により、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で、仕事関数が５ｅＶ以上７ｅＶ以下、好ましくは５．５ｅＶ以上７ｅＶ以下で、エネルギーバンドギャップが１ｅＶ以上２ｅＶ以下に、カルコパイライト構造の組成に製膜する。
光吸収層形成工程では、裏面電極層形成工程でガラス基板１１０上に形成された裏面電極層１２０上に、分割溝１２１に跨って架橋する状態に、光吸収層１３０を薄膜形成する。なお、本実施形態では、ガラス基板１１０の一面側のほぼ全面に製膜後に後述する第１のスクライビング工程にて分割して光吸収層１３０が形成されるが、説明の都合上、製膜した段階を光吸収層１３０の形成工程として説明する。
製膜に際しては、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2などのカルコパイライト系半導体（I-III-VI族半導体）などの半導体材料を用いる。これら半導体材料を、スパッタリングや蒸着などの各種製膜方法により、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で、仕事関数が５ｅＶ以上７ｅＶ以下、好ましくは５．５ｅＶ以上７ｅＶ以下で、エネルギーバンドギャップが１ｅＶ以上２ｅＶ以下に、カルコパイライト構造の組成に製膜する。
（バッファ層形成工程）
バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０上に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を形成する。なお、本実施形態では、上述した光吸収層１３０と同様、ガラス基板１００の一面側のほぼ全面に光吸収層１３０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０とともにバッファ層１４０が形成されるが、説明の都合上、製膜した段階をバッファ層１４０の形成工程として説明する。
製膜に際しては、例えばＩｎＳをＣＢＤ（Chemical Bath Deposition）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で、仕事関数が４ｅＶ以上５ｅＶ以下、好ましくは４．２ｅＶ以上５ｅＶ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に薄膜形成する。
バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０上に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を形成する。なお、本実施形態では、上述した光吸収層１３０と同様、ガラス基板１００の一面側のほぼ全面に光吸収層１３０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０とともにバッファ層１４０が形成されるが、説明の都合上、製膜した段階をバッファ層１４０の形成工程として説明する。
製膜に際しては、例えばＩｎＳをＣＢＤ（Chemical Bath Deposition）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で、仕事関数が４ｅＶ以上５ｅＶ以下、好ましくは４．２ｅＶ以上５ｅＶ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に薄膜形成する。
（ｎ型半導体層形成工程）
ｎ型半導体層形成工程では、バッファ層形成工程で形成されたバッファ層１４０上に、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性で非晶質のｎ型半導体層１５０を薄膜形成する。なお、本実施形態では、上述した光吸収層１３０およびバッファ層１４０と同様に、ガラス基板１１０の一面側のほぼ全面にバッファ層１４０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０およびバッファ層１４０とともにｎ型半導体層１５０が形成されるが、説明の都合上、製膜した段階をｎ型半導体層１５０の形成工程として説明する。
このｎ型半導体層１５０の製膜に際しては、例えばＩｎ、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で、ＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりする。
このようにして、（Ｉｎ2Ｏ3＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０は、仕事関数が４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２ｅＶ以下、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下の非晶質に形成される。
ｎ型半導体層形成工程では、バッファ層形成工程で形成されたバッファ層１４０上に、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性で非晶質のｎ型半導体層１５０を薄膜形成する。なお、本実施形態では、上述した光吸収層１３０およびバッファ層１４０と同様に、ガラス基板１１０の一面側のほぼ全面にバッファ層１４０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０およびバッファ層１４０とともにｎ型半導体層１５０が形成されるが、説明の都合上、製膜した段階をｎ型半導体層１５０の形成工程として説明する。
このｎ型半導体層１５０の製膜に際しては、例えばＩｎ、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で、ＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりする。
このようにして、（Ｉｎ2Ｏ3＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０は、仕事関数が４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２ｅＶ以下、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下の非晶質に形成される。
（第１のスクライビング工程）
第１のスクライビング工程では、バッファ層形成工程にて光吸収層１３０上にバッファ層１４０を形成した後、裏面電極１２０とバッファ層１３０との対向する有効面積で起電力を発生させる素子工程とするためのメカニカルスクライビング処理である。
例えば、２４８ｎｍのエキシマレーザーを用いたレーザー照射方法により、積層するｎ型半導体層１５０、バッファ層１４０および光吸収層１３０をスクライビングし、第１の加工溝１３１を形成して分割し、裏面電極層１２０の表面を露出させる。
第１のスクライビング工程では、バッファ層形成工程にて光吸収層１３０上にバッファ層１４０を形成した後、裏面電極１２０とバッファ層１３０との対向する有効面積で起電力を発生させる素子工程とするためのメカニカルスクライビング処理である。
例えば、２４８ｎｍのエキシマレーザーを用いたレーザー照射方法により、積層するｎ型半導体層１５０、バッファ層１４０および光吸収層１３０をスクライビングし、第１の加工溝１３１を形成して分割し、裏面電極層１２０の表面を露出させる。
（透明電極層形成工程）
透明電極層形成工程では、第１のスクライビング工程で、第１の加工溝１３１が設けられて複数分割されたｎ型半導体層１５０の上面から、第１の加工溝１３１内に臨む裏面電極層１２０までの領域に、非晶質の透明電極層１６０を薄膜形成する。
この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０と同一の構成材料を用いて同一の製膜装置により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０は、ｎ型半導体層１５０との仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５ｅＶ以下、ｎ型半導体層１５０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下の非晶質に形成される。
透明電極層形成工程では、第１のスクライビング工程で、第１の加工溝１３１が設けられて複数分割されたｎ型半導体層１５０の上面から、第１の加工溝１３１内に臨む裏面電極層１２０までの領域に、非晶質の透明電極層１６０を薄膜形成する。
この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０と同一の構成材料を用いて同一の製膜装置により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０は、ｎ型半導体層１５０との仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５ｅＶ以下、ｎ型半導体層１５０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下の非晶質に形成される。
（表面透明電極層形成工程）
表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層１６０の上面に、ｎ型半導体層１５０および透明電極層１６０と同一の構成材料を用いて同一の製膜装置により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０は、ｎ型半導体層１５０または透明電極層１６０との仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５ｅＶ以下、ｎ型半導体層１５０または透明電極層１６０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下の非晶質に形成される。
表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層１６０の上面に、ｎ型半導体層１５０および透明電極層１６０と同一の構成材料を用いて同一の製膜装置により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０は、ｎ型半導体層１５０または透明電極層１６０との仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５ｅＶ以下、ｎ型半導体層１５０または透明電極層１６０とのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下の非晶質に形成される。
（第２のスクライビング工程）
第２のスクライビング工程では、表面透明電極形成工程にて表面透明電極層１７０を形成した後、透明電極１６０および表面透明電極層１７０を分割して、素子構成として直列接続する構成とするためのメカニカルスクライビング処理である。
例えば、金属針を用いたメカニカルスクライビング方法で積層する透明電極１６０および表面透明電極層１７０をメカニカルスクライビングし、第２の加工溝１７１を形成して分割し、ｎ型半導体層１５０の表面を露出させる。この工程により、ガラス基板１１０上の薄膜積層半導体構成である隣接する光起電力素子１００が直列状に接続する構成となる。
第２のスクライビング工程では、表面透明電極形成工程にて表面透明電極層１７０を形成した後、透明電極１６０および表面透明電極層１７０を分割して、素子構成として直列接続する構成とするためのメカニカルスクライビング処理である。
例えば、金属針を用いたメカニカルスクライビング方法で積層する透明電極１６０および表面透明電極層１７０をメカニカルスクライビングし、第２の加工溝１７１を形成して分割し、ｎ型半導体層１５０の表面を露出させる。この工程により、ガラス基板１１０上の薄膜積層半導体構成である隣接する光起電力素子１００が直列状に接続する構成となる。
［光起電力素子の作用効果］
上述したように、上記実施の形態の光起電力素子１００では、ガラス基板１１０の一面に設けられた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０を積層形成し、この光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を光吸収層１３０に積層形成し、バッファ層１４０より高抵抗で光吸収層１３０とｐｎ接合する透光性のｎ型半導体層１５０をバッファ層１４０に積層形成し、このｎ型半導体層１５０に積層するとともに光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０に亘って透光性の透明電極層１６０を設けて構成した光起電力素子１００におけるｎ型半導体層１５０を、酸化インジウムおよび酸化亜鉛を主要成分とし、仕事関数が４ｅＶ以上５．２ｅｖ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に形成するので、所定の高抵抗の開放端電圧の低下を防止できるｎ型半導体層を設ける簡単な構成で、正孔移動および電子移動が良好に制御され、高いエネルギー変換効率が得られる。
上述したように、上記実施の形態の光起電力素子１００では、ガラス基板１１０の一面に設けられた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０を積層形成し、この光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を光吸収層１３０に積層形成し、バッファ層１４０より高抵抗で光吸収層１３０とｐｎ接合する透光性のｎ型半導体層１５０をバッファ層１４０に積層形成し、このｎ型半導体層１５０に積層するとともに光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０に亘って透光性の透明電極層１６０を設けて構成した光起電力素子１００におけるｎ型半導体層１５０を、酸化インジウムおよび酸化亜鉛を主要成分とし、仕事関数が４ｅＶ以上５．２ｅｖ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に形成するので、所定の高抵抗の開放端電圧の低下を防止できるｎ型半導体層を設ける簡単な構成で、正孔移動および電子移動が良好に制御され、高いエネルギー変換効率が得られる。
そして、このｎ型半導体層１５０を、酸化インジウムおよび酸化亜鉛を主要成分とし、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜で、前記混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方に設定された条件で、で非晶質薄膜に形成している。
このため、上述した良好な特性が得られるｎ型半導体層１５０を容易に形成できる。
このため、上述した良好な特性が得られるｎ型半導体層１５０を容易に形成できる。
また、透明電極層１６０を酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成している。
このため、ｐｎ接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。よって、製造性が向上して歩留まりを向上でき、製造コストも低減できる。
さらに、酸化インジウムおよび酸化亜鉛を主要成分とした非晶質であることから、耐熱性および耐光性に優れ光学特性変化を生じない安定した特性に形成でき、長期間安定したエネルギー変換効率を提供できる。そしてさらに、接続する層間界面の表面積が増大して高い界面接続信頼性を提供できる。
このため、ｐｎ接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。よって、製造性が向上して歩留まりを向上でき、製造コストも低減できる。
さらに、酸化インジウムおよび酸化亜鉛を主要成分とした非晶質であることから、耐熱性および耐光性に優れ光学特性変化を生じない安定した特性に形成でき、長期間安定したエネルギー変換効率を提供できる。そしてさらに、接続する層間界面の表面積が増大して高い界面接続信頼性を提供できる。
そして、ＡｒとＯ2との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に透明電極層１６０を形成している。
このため、簡便な例えば金属針を用いたメカニカルスクライビング法で、精度よくパターン加工でき、製造性を向上できる。
このため、簡便な例えば金属針を用いたメカニカルスクライビング法で、精度よくパターン加工でき、製造性を向上できる。
さらに、ｎ型半導体層１５０を透明電極層１６０と同一の構成材料にて同一の製膜方法により形成している。
このため、ｎ型半導体層１５０と透明電極層１６０とを同一の装置を用いて製膜でき、製造性の向上が得られる。よって、製造コストの低減が得られる。さらに、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して透明電極層１６０を形成でき、表面汚染による接合界面の性能低下を防止できる。
このため、ｎ型半導体層１５０と透明電極層１６０とを同一の装置を用いて製膜でき、製造性の向上が得られる。よって、製造コストの低減が得られる。さらに、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して透明電極層１６０を形成でき、表面汚染による接合界面の性能低下を防止できる。
そして、ｎ型半導体層１５０と透明電極層１６０との構成材料を、酸化インジウムおよび酸化亜鉛としている。
このため、非晶質で比較的に低温条件で良好な特性の導電性の薄膜を形成できるとともに、クラックなども生じにくく、裏面電極層１２０との密着性も高く、良好な歩留まりで製造できる。
このため、非晶質で比較的に低温条件で良好な特性の導電性の薄膜を形成できるとともに、クラックなども生じにくく、裏面電極層１２０との密着性も高く、良好な歩留まりで製造できる。
また、透明電極層１６０と同一の構成材料にて、導電性および透光性を有し透明電極層１６０より屈折率が小さい表面透明電極層１７０を透明電極層に積層形成している。
このため、効率的な光の入射が得られ、効率的に光エネルギーを電気エネルギーに変換できる。さらには、上述したように、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して表面透明電極層１７０を形成でき、表面汚染による接合界面の性能低下を防止できる。
このため、効率的な光の入射が得られ、効率的に光エネルギーを電気エネルギーに変換できる。さらには、上述したように、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して表面透明電極層１７０を形成でき、表面汚染による接合界面の性能低下を防止できる。
［実施形態の変形例］
なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。
なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。
すなわち、本発明の光起電力素子として、光吸収層１３０をいわゆるＣＩＧＳ系で形成したが、例えばＣＩＳなどのカルコパイライト構造の化合物にて形成した構成としてもよい。
そして、ｎ型半導体層１５０を設けた構成を例示して説明したが、この層を設けなくてもよい。同様に、表面透明電極層１７０を設けなくともよい。
また、第１のスクライビング工程、および、第２のスクライビング工程などを実施し、分割溝１２１、第１の加工溝１３１、第２の加工溝１７１を形成する構成で説明したが、例えば印刷やマスクを用いる等にて、あらかじめ分割溝１２１、第１の加工溝１３１、第２の加工溝１７１で分割される状態に製膜するなどしてもよい。
そして、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０を同一の構成材料にて形成したが、この限りではない。
また、屈折率は、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０の製膜状況に応じて、適宜設定できる。なお、効率よく光を入射できるとともに層内に閉じ込めるように反射させる構成とすることが好ましい。
さらに、仕事関数についても、光吸収層１３０の設定されるエネルギーバンドに応じて適宜設定すればよい。
そして、ｎ型半導体層１５０を設けた構成を例示して説明したが、この層を設けなくてもよい。同様に、表面透明電極層１７０を設けなくともよい。
また、第１のスクライビング工程、および、第２のスクライビング工程などを実施し、分割溝１２１、第１の加工溝１３１、第２の加工溝１７１を形成する構成で説明したが、例えば印刷やマスクを用いる等にて、あらかじめ分割溝１２１、第１の加工溝１３１、第２の加工溝１７１で分割される状態に製膜するなどしてもよい。
そして、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０を同一の構成材料にて形成したが、この限りではない。
また、屈折率は、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０の製膜状況に応じて、適宜設定できる。なお、効率よく光を入射できるとともに層内に閉じ込めるように反射させる構成とすることが好ましい。
さらに、仕事関数についても、光吸収層１３０の設定されるエネルギーバンドに応じて適宜設定すればよい。
その他、本発明の実施における具体的な構成および形状などは、本発明の目的を達成できる範囲で他の構造などとしてもよい。
次に、実施例を挙げて、本発明をより具体的に説明する。
なお、本発明は実施例などの内容に何ら限定されるものではない。
なお、本発明は実施例などの内容に何ら限定されるものではない。
（素子基板の作成）
縦寸法１０ｃｍ、横寸法１０ｃｍのソーダライムガラス基板１１０上に、ＤＣマグネトロンスパッタ装置を用い、Ｍｏ（モリブデン）を主成分とする裏面電極層１２０を室温で０．１μｍ膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、ＣｕＳ、ＩｎＳ、ＧａＳ、ＳｅＳを蒸着源に用いて、３５０℃でＣＩＧＳを主成分とする光吸収層１３０を１μｍ膜厚で形成し、更にその上に、ＣＢＤ法によりＩｎＳを主成分とするバッファ層１４０を１００℃で０．１μｍ膜厚で積層形成したものを素子基板に用いた。
縦寸法１０ｃｍ、横寸法１０ｃｍのソーダライムガラス基板１１０上に、ＤＣマグネトロンスパッタ装置を用い、Ｍｏ（モリブデン）を主成分とする裏面電極層１２０を室温で０．１μｍ膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、ＣｕＳ、ＩｎＳ、ＧａＳ、ＳｅＳを蒸着源に用いて、３５０℃でＣＩＧＳを主成分とする光吸収層１３０を１μｍ膜厚で形成し、更にその上に、ＣＢＤ法によりＩｎＳを主成分とするバッファ層１４０を１００℃で０．１μｍ膜厚で積層形成したものを素子基板に用いた。
（膜厚の測定）
上記素子基板及び下記実施例において素子基板上に設ける各層の膜厚は、各製膜工程毎に、素子基板の他に、膜厚測定用のマスクを形成したソーダライムガラスを設置し、各層の製膜後にマスクを除去することで段差部を形成し、触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。
上記素子基板及び下記実施例において素子基板上に設ける各層の膜厚は、各製膜工程毎に、素子基板の他に、膜厚測定用のマスクを形成したソーダライムガラスを設置し、各層の製膜後にマスクを除去することで段差部を形成し、触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。
（仕事関数の測定）
下記実施例において素子基板上に設ける各層の仕事関数は、各製膜工程毎に、素子基板の他に、仕事関数測定用のソーダライムガラスを設置し、各層の製膜後に仕事関数測定装置（使用機器：理研計器製ＡＣ−１）により測定した。
下記実施例において素子基板上に設ける各層の仕事関数は、各製膜工程毎に、素子基板の他に、仕事関数測定用のソーダライムガラスを設置し、各層の製膜後に仕事関数測定装置（使用機器：理研計器製ＡＣ−１）により測定した。
（バンドギャップの測定）
下記実施例において素子基板上に設ける各層のバンドギャップは、各製膜工程毎に、素子基板の他に、バンドギャップ測定用のソーダライムガラスを設置し、各層の製膜後に分光法（使用機器：日立製作所製Ｕ３２１０）により測定した。
下記実施例において素子基板上に設ける各層のバンドギャップは、各製膜工程毎に、素子基板の他に、バンドギャップ測定用のソーダライムガラスを設置し、各層の製膜後に分光法（使用機器：日立製作所製Ｕ３２１０）により測定した。
（素子評価）
下記実施例において製造した光起電力素子の光電変換効率は、透明電極層又は表面透明電極層を正極、Ｍｏを負極として利用し、Ａｇペーストを用いたスクリーン印刷法により、透明電極層又は表面透明電極層およびＭｏ層上に３０μｍ□、膜厚０．５μｍの取出し電極を形成し、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで算出した。なお、光源にはキセノンランプからの光を特定の光学フィルターで調整したもの（ソーラーシミュレーション）を光源として用いた。
下記実施例において製造した光起電力素子の光電変換効率は、透明電極層又は表面透明電極層を正極、Ｍｏを負極として利用し、Ａｇペーストを用いたスクリーン印刷法により、透明電極層又は表面透明電極層およびＭｏ層上に３０μｍ□、膜厚０．５μｍの取出し電極を形成し、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで算出した。なお、光源にはキセノンランプからの光を特定の光学フィルターで調整したもの（ソーラーシミュレーション）を光源として用いた。
（高温高湿試験）
下記実施例において製造した光起電力素子の高温高湿試験は、光起電力素子のＡｇペースト印刷前の段階で８０℃、８５％ＲＨの高温高湿槽に１０００時間暴露後、上記素子評価の手法でＡｇペーストを印刷後、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで光電変換効率を算出した。
下記実施例において製造した光起電力素子の高温高湿試験は、光起電力素子のＡｇペースト印刷前の段階で８０℃、８５％ＲＨの高温高湿槽に１０００時間暴露後、上記素子評価の手法でＡｇペーストを印刷後、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで光電変換効率を算出した。
［実施例１］
（ｎ半導体層１５０の形成）
上記素子基板上にＤＣマグネトロンスパッタ装置、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．２Ｐａになるように調整し、室温でｎ型半導体層１５０を０．１μｍ膜厚で形成した。
素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜されたｎ型半導体層１５０のバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、バンドギャップは３．６ｅＶ、仕事関数は５．２ｅＶであった。
（透明電極層１６０の形成）
上記ｎ型半導体層１５０の上に、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、室温で透明電極層１６０を０．２μｍ膜厚で形成した。
素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された透明電極層１６０のバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、バンドギャップは３．６ｅＶ、仕事関数は５．１ｅＶであった。
（表面透明電極層１７０の形成）
上記透明電極層１６０の上に、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、２００℃で表面透明電極層１７０を０．１μｍ膜厚で形成した。
素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された表面透明電極層１７０のバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、表１に示すように、バンドギャップは３．５ｅＶ、仕事関数は５．１ｅＶであった。
（ｎ半導体層１５０の形成）
上記素子基板上にＤＣマグネトロンスパッタ装置、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．２Ｐａになるように調整し、室温でｎ型半導体層１５０を０．１μｍ膜厚で形成した。
素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜されたｎ型半導体層１５０のバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、バンドギャップは３．６ｅＶ、仕事関数は５．２ｅＶであった。
（透明電極層１６０の形成）
上記ｎ型半導体層１５０の上に、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、室温で透明電極層１６０を０．２μｍ膜厚で形成した。
素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された透明電極層１６０のバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、バンドギャップは３．６ｅＶ、仕事関数は５．１ｅＶであった。
（表面透明電極層１７０の形成）
上記透明電極層１６０の上に、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、２００℃で表面透明電極層１７０を０．１μｍ膜厚で形成した。
素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された表面透明電極層１７０のバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、表１に示すように、バンドギャップは３．５ｅＶ、仕事関数は５．１ｅＶであった。
素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を積層した１つの光起電力素子の表面透明電極層およびＭｏ裏面電極層１２０上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、Ｖｏｃは６２０ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ（曲線因子）／Ｐｉｎ（標準入射パワー）は０．６７で、これらから算出した光電変換効率は１６．２％であった。
素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を積層したもう１つの光起電力素子を８０℃、８５％ＲＨの高温高湿条件の中に１０００時間暴露試験を行い、試験後の表面透明電極層及びＭｏ裏面電極層上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、Ｖｏｃは６１９ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ／Ｐｉｎは０．６７で、これらから算出した光電変換効率は１６．２％であった。
なお、表中、ｎ層はｎ半導体層１５０、ＴＣＯは透明電極層１６０、Ｓ−ＴＣＯは表面透明電極層１７０を示す。
素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を積層したもう１つの光起電力素子を８０℃、８５％ＲＨの高温高湿条件の中に１０００時間暴露試験を行い、試験後の表面透明電極層及びＭｏ裏面電極層上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、Ｖｏｃは６１９ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ／Ｐｉｎは０．６７で、これらから算出した光電変換効率は１６．２％であった。
なお、表中、ｎ層はｎ半導体層１５０、ＴＣＯは透明電極層１６０、Ｓ−ＴＣＯは表面透明電極層１７０を示す。
［実施例２〜３８および比較例１〜１４］
製膜条件、ターゲット組成、表面透明電極層１７０の有無以外は、実施例１と同様に素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を適宜形成し、各層のバンドギャップ、仕事関数、初期の素子評価、高温高湿試験後の素子評価を行い、結果を表１〜３に示した。
製膜条件、ターゲット組成、表面透明電極層１７０の有無以外は、実施例１と同様に素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を適宜形成し、各層のバンドギャップ、仕事関数、初期の素子評価、高温高湿試験後の素子評価を行い、結果を表１〜３に示した。
［結果］
上記表１から表３までに示す実験結果から、ｎ型半導体層１５０と透明電極層１６０、表面透明電極層１７０の仕事関数が近い程、エネルギー変換効率が向上することがわかる。
上記表１から表３までに示す実験結果から、ｎ型半導体層１５０と透明電極層１６０、表面透明電極層１７０の仕事関数が近い程、エネルギー変換効率が向上することがわかる。
本発明は、カルコパイライト構造の化合物にて薄膜形成された導電性を有するｐ型の光吸収層を有する光起電力素子として利用できる。
１００…光起電力素子
１１０…ガラス基板
１２０…裏面電極層
１２１…分割溝
１３０…光吸収層
１３１…第１の加工溝
１４０…バッファ層
１５０…ｎ型半導体層
１６０…透明電極層
１７０…表面透明電極層
１７１…第２の加工溝
１１０…ガラス基板
１２０…裏面電極層
１２１…分割溝
１３０…光吸収層
１３１…第１の加工溝
１４０…バッファ層
１５０…ｎ型半導体層
１６０…透明電極層
１７０…表面透明電極層
１７１…第２の加工溝
Claims (10)
- ガラス基板と、
このガラス基板の一面に設けられた裏面電極層と、
カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、
この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、
このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、
このｎ型半導体層に積層されるとともに前記積層する光吸収層、バッファ層およびｎ型半導体層の一側から前記裏面電極に亘って設けられた透光性の透明電極層と、を備え、
前記ｎ型半導体層および前記透明電極層は、それぞれ酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に形成された
ことを特徴とした光起電力素子。 - 請求項１に記載の光起電力素子であって、
前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。 - 請求項１または請求項２に記載の光起電力素子であって、
前記透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。 - 請求項１から請求項３までのいずれか１項に記載の光起電力素子であって、
前記透明電極層は、組成Ｉｎ2Ｏ3／（Ｉｎ2Ｏ3＋ＺｎＯ）が５０質量％以上９５質量％以下に形成された
ことを特徴とした光起電力素子。 - 請求項１から請求項４までのいずれか１項に記載の光起電力素子であって、
前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第３成分量は、２０質量％以下である
ことを特徴とした光起電力素子。 - 請求項１から請求項５までのいずれか１項に記載の光起電力素子であって、
前記ｎ型半導体層と前記透明電極層とは、同一の構成材料にて形成された
ことを特徴とした光起電力素子。 - 請求項１から請求項６までのいずれか１項に記載の光起電力素子であって、
前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた
ことを特徴とした光起電力素子。 - 請求項７に記載の光起電力素子であって、
前記表面透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。 - 請求項７または請求項８に記載の光起電力素子であって、
前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された
ことを特徴とした光起電力素子。 - ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
前記バッファ層上にこのバッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、
前記ｎ型半導体層上に透明電極層を形成する透明電極層形成工程と、
を実施する光起電力素子の製造方法であって、
前記ｎ型半導体層形成工程および前記透明電極層形成工程は、酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に、前記ｎ型半導体層および前記透明電極層を薄膜形成する
ことを特徴とする光起電力素子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008270260A JP5465860B2 (ja) | 2008-10-20 | 2008-10-20 | 光起電力素子、および、その製造方法 |
| EP09822006.4A EP2360733A4 (en) | 2008-10-20 | 2009-10-19 | PV ELEMENT AND MANUFACTURING METHOD THEREFOR |
| PCT/JP2009/068012 WO2010047309A1 (ja) | 2008-10-20 | 2009-10-19 | 光起電力素子、および、その製造方法 |
| KR1020117011455A KR20110091683A (ko) | 2008-10-20 | 2009-10-19 | 광기전력 소자 및 그 제조 방법 |
| US13/124,902 US20110197967A1 (en) | 2008-10-20 | 2009-10-19 | Photovoltaic element and method for manufacturing same |
| CN200980142325.0A CN102187472B (zh) | 2008-10-20 | 2009-10-19 | 光致电压元件及其制造方法 |
| TW098135433A TW201034213A (en) | 2008-10-20 | 2009-10-20 | Photovoltaic element and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008270260A JP5465860B2 (ja) | 2008-10-20 | 2008-10-20 | 光起電力素子、および、その製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010098266A true JP2010098266A (ja) | 2010-04-30 |
| JP5465860B2 JP5465860B2 (ja) | 2014-04-09 |
Family
ID=42259721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008270260A Expired - Fee Related JP5465860B2 (ja) | 2008-10-20 | 2008-10-20 | 光起電力素子、および、その製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5465860B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074671A (ja) * | 2010-08-31 | 2012-04-12 | Kyocera Corp | 光電変換装置とその製造方法および光電変換モジュ−ル |
| KR101352537B1 (ko) * | 2012-06-08 | 2014-01-21 | 한국과학기술연구원 | Ｓｅ 또는 Ｓ계 박막태양전지 및 그 제조방법 |
| JP2018121053A (ja) * | 2017-01-26 | 2018-08-02 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
| JP2020127033A (ja) * | 2014-08-21 | 2020-08-20 | ソニー株式会社 | 撮像素子及び固体撮像装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135037A (ja) * | 1995-11-10 | 1997-05-20 | Canon Inc | 光起電力素子 |
| JP2004158619A (ja) * | 2002-11-06 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 電子デバイスおよびその製造方法 |
| JP2005126758A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 透明導電膜の製造方法 |
| JP2006332440A (ja) * | 2005-05-27 | 2006-12-07 | Showa Shell Sekiyu Kk | Ｃｉｓ系薄膜太陽電池の高抵抗バッファ層・窓層（透明導電膜）連続製膜方法及び製膜装置 |
| WO2007108932A2 (en) * | 2006-03-13 | 2007-09-27 | Solopower, Inc. | Technique for preparing precursor films and compound layers for thin film solar cell fabrication and apparatus corresponding thereto |
-
2008
- 2008-10-20 JP JP2008270260A patent/JP5465860B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135037A (ja) * | 1995-11-10 | 1997-05-20 | Canon Inc | 光起電力素子 |
| JP2004158619A (ja) * | 2002-11-06 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 電子デバイスおよびその製造方法 |
| JP2005126758A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 透明導電膜の製造方法 |
| JP2006332440A (ja) * | 2005-05-27 | 2006-12-07 | Showa Shell Sekiyu Kk | Ｃｉｓ系薄膜太陽電池の高抵抗バッファ層・窓層（透明導電膜）連続製膜方法及び製膜装置 |
| WO2007108932A2 (en) * | 2006-03-13 | 2007-09-27 | Solopower, Inc. | Technique for preparing precursor films and compound layers for thin film solar cell fabrication and apparatus corresponding thereto |
Non-Patent Citations (5)
| Title |
|---|
| JPN4001006695; Ｔ． Ｍｉｎａｍｉ， ｅｔ ａｌ．: 'Ｈｉｇｈｌｙ Ｔｒａｎｓｐａｒｅｎｔ ａｎｄ Ｃｏｎｄｕｃｔｉｖｅ Ｚｎ２ＩｎＯ５ Ｔｈｉｎ Ｆｉｌｍｓ Ｐｒｅｐａｒｅｄ ｂｙ ＲＦ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒｉｎｇ' Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．３４， Ｐａｒｔ ２， Ｎｏ．８Ａ, 19950801, ｐ．Ｌ９７１-Ｌ９７４ * |
| JPN6010002322; Ｔ． Ｓａｓａｂａｙａｓｈｉ， ｅｔ ａｌ．: Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ Ｖｏｌ．４４５, 2003, ｐ．２１９-２２３ * |
| JPN6010002325; Ｅ． Ｎｉｓｈｉｍｕｒａ， ｅｔ ａｌ．: Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．４６， Ｎｏ．１２, 2007, ｐ．７８０６-７８１１ * |
| JPN6010002327; 海上 暁: '特集／機能性コーティングの主役 新規性非晶質透明導電材料' コンバーテック , 199603, ｐ．１９-２１ * |
| JPN6010002330; 海上 暁: '非晶質透明導電材料' 出光技報 第３９巻第１号, 1996, ｐ．４０-４５ * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074671A (ja) * | 2010-08-31 | 2012-04-12 | Kyocera Corp | 光電変換装置とその製造方法および光電変換モジュ−ル |
| KR101352537B1 (ko) * | 2012-06-08 | 2014-01-21 | 한국과학기술연구원 | Ｓｅ 또는 Ｓ계 박막태양전지 및 그 제조방법 |
| JP2020127033A (ja) * | 2014-08-21 | 2020-08-20 | ソニー株式会社 | 撮像素子及び固体撮像装置 |
| JP7163938B2 (ja) | 2014-08-21 | 2022-11-01 | ソニーグループ株式会社 | 撮像素子及び固体撮像装置 |
| JP2018121053A (ja) * | 2017-01-26 | 2018-08-02 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5465860B2 (ja) | 2014-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010047309A1 (ja) | 光起電力素子、および、その製造方法 | |
| KR101144570B1 (ko) | 태양전지 및 이의 제조방법 | |
| WO2007043219A1 (ja) | 太陽電池およびその製造方法 | |
| JP2011155237A (ja) | 化合物薄膜太陽電池、化合物薄膜太陽電池の製造方法、および化合物薄膜太陽電池モジュール | |
| JP6366914B2 (ja) | 多接合型太陽電池 | |
| JP2013506991A (ja) | 太陽光発電装置及びその製造方法 | |
| JP2008021713A (ja) | 集積型薄膜太陽電池およびその製造方法 | |
| KR101034150B1 (ko) | 태양전지 및 이의 제조방법 | |
| JP2012204617A (ja) | 光起電力素子、及び当該光起電力素子の製造方法 | |
| US20130029450A1 (en) | Method for manufacturing solar cell | |
| KR101415251B1 (ko) | 다중 버퍼층 및 이를 포함하는 태양전지 및 그 생산방법 | |
| JP5465860B2 (ja) | 光起電力素子、および、その製造方法 | |
| KR101219835B1 (ko) | 태양전지 및 이의 제조방법 | |
| JP4975528B2 (ja) | 集積形太陽電池 | |
| KR101189415B1 (ko) | 태양전지 및 이의 제조방법 | |
| JP5465859B2 (ja) | 光起電力素子、および、その製造方法 | |
| JP2011159920A (ja) | 化合物半導体、光電素子及びその製造方法 | |
| KR101592582B1 (ko) | 태양전지 및 이의 제조방법 | |
| KR101327126B1 (ko) | 태양전지 및 이를 이용한 태양전지 모듈 | |
| KR101349484B1 (ko) | 태양전지 모듈 및 이의 제조방법 | |
| JP5530618B2 (ja) | 光起電力素子、および、その製造方法 | |
| JP5594949B2 (ja) | 光起電力素子、および、その製造方法 | |
| EP2787537B1 (en) | THIN FILM SOLAR CELL with indium sulfide buffer layer | |
| KR20110001812A (ko) | 태양전지 및 이의 제조방법 | |
| KR101081248B1 (ko) | 태양전지 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |