JP2010090434A - 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置 - Google Patents

半導体集積回路装置の製造方法および半導体集積回路装置の製造装置 Download PDF

Info

Publication number
JP2010090434A
JP2010090434A JP2008261310A JP2008261310A JP2010090434A JP 2010090434 A JP2010090434 A JP 2010090434A JP 2008261310 A JP2008261310 A JP 2008261310A JP 2008261310 A JP2008261310 A JP 2008261310A JP 2010090434 A JP2010090434 A JP 2010090434A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
manufacturing
semiconductor integrated
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008261310A
Other languages
English (en)
Inventor
Kazuyuki Fujii
一行 藤井
Toshihiko Minami
利彦 南
Hideaki Kanazawa
英明 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008261310A priority Critical patent/JP2010090434A/ja
Priority to US12/556,027 priority patent/US8338298B2/en
Publication of JP2010090434A publication Critical patent/JP2010090434A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】本願発明者らによると、ＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ・プロセスにおいて、以下のような問題があることが明らかとなった。すなわち、プリ・メタル（Ｐｒｅｍｅｔａｌ）工程のタングステン・プラグ形成の準備工程としてのバリア・メタル・スパッタリング成膜時や第１層メタル配線層のスパッタリング成膜時に、ウエハからの脱ガスによる水分に起因する異物の発生がみられる。
【解決手段】本願発明は半導体集積回路装置の製造工程におけるプラズマ・プロセスで、プロセス・チャンバ外に設けられたアンテナにより、プラズマから発生する電磁波を受信することで、同チャンバ内の水分をインサイチュー・モニタ（Ｉｎ Ｓｉｔｕ Ｍｏｎｉｔｏｒ）するものである。
【選択図】図１５

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法における気相プラズマ処理に関するガス・モニタ技術に適用して有効な技術に関する。
日本特開２００５−２０９９３５号公報（特許文献１）には、気相プラズマ処理装置の高周波電力供給ラインの途中に電流プローブを設置することによって、処理チャンバ内での放電を確認する技術が開示されている。
日本特開２００４−２８８８４９号公報（特許文献２）および日本特開２００３−２４３３６７号公報（特許文献３）には、気相プラズマ処理装置の処理チャンバ内での異常放電を、チャンバ側面の観測窓外に設置された受信アンテナによりモニタする技術が開示されている。
日本特開２００５−２７７３９７号公報（特許文献４）または米国特許公開２００５−０１８８９２２号公報（特許文献５）には、気相プラズマ処理装置の処理チャンバ内での異常放電を、チャンバ側面の観測窓外に設置された受信アンテナによりモニタするにあたり、観測窓部に誘電体材料を挿入することにより電磁波の伝播特性を改善する技術が開示されている。
特開２００５−２０９９３５号公報 特開２００４−２８８８４９号公報 特開２００３−２４３３６７号公報 特開２００５−２７７３９７号公報 米国特許公開２００５−０１８８９２２号公報
本願発明者らによると、ＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ・プロセスにおいて、以下のような問題があることが明らかとなった。すなわち、プリ・メタル（Ｐｒｅｍｅｔａｌ）工程のタングステン・プラグ形成の準備工程としてのバリア・メタル・スパッタリング成膜時や第１層メタル配線層のスパッタリング成膜時に、ウエハからの脱ガスによる水分に起因する異物の発生がみられる。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は半導体集積回路装置の製造工程におけるプラズマ・プロセスで、プロセス・チャンバ外に設けられたアンテナにより、プラズマから発生する電磁波を受信することで、同チャンバ内の水分をインサイチュー・モニタ（Ｉｎ Ｓｉｔｕ Ｍｏｎｉｔｏｒ）するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、プラズマ・プロセス中に発生する水分を直接検出することができるので、先行するデガス（Ｄｅｇａｓ）工程の評価をより正確に行うことができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハを第１の処理チャンバ内に導入する工程；
（ｂ）前記工程（ａ）の後、前記第１の処理チャンバ内において、プラズマを励起することにより、前記ウエハに対して、気相処理を実行する工程、
ここで、前記工程（ｂ）中において、前記第１の処理チャンバの外部に設けられたアンテナにより、前記第１の処理チャンバ内の前記プラズマから発生する電波を受信することにより、前記第１の処理チャンバ内の水分をモニタする。
２．前記１項の半導体集積回路装置の製造方法において、前記第１の処理チャンバは、マルチ・チャンバ型のウエハ処理装置内にある。
３．前記１または２項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｃ）前記工程（ａ）の前に、前記マルチ・チャンバ型のウエハ処理装置内の第２の処理チャンバ内に前記ウエハを導入する工程；
（ｄ）前記工程（ｃ）の後であって前記工程（ａ）の前に、前記第２の処理チャンバ内において、前記ウエハに対して、デガス処理を実行する工程。
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記気相処理は、スパッタリング成膜処理である。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記気相処理は、メタル膜のスパッタリング成膜処理である。
６．前記５項の半導体集積回路装置の製造方法において、前記メタル膜は、チタン、タングステン、タンタル、ルテニウム、およびこれらの窒化物からなる群から選択された一つを主要な成分とする。
７．前記５項の半導体集積回路装置の製造方法において、前記メタル膜は、チタンまたはその窒化物を主要な成分とする。
８．前記５項の半導体集積回路装置の製造方法において、前記メタル膜は、タングステンまたはその窒化物を主要な成分とする。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記電波の帯域は、１ＧＨｚ以上、６ＧＨｚ以下である。
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記電波のパルス長は、５マイクロ秒以下である。
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記電波のパルス長は、１００マイクロ秒以下である。
１２．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）マルチ・チャンバ型のウエハ処理装置内のデガス処理チャンバ内にウエハを導入する工程；
（ｂ）前記工程（ａ）の後、前記デガス処理チャンバ内において、前記ウエハに対して、デガス処理を実行する工程；
（ｃ）前記工程（ｂ）の後、前記ウエハ処理装置内を通って、前記ウエハを前記ウエハ処理装置内のスパッタリング成膜処理チャンバ内に移送する工程；
（ｄ）前記工程（ｃ）の後、前記スパッタリング成膜処理チャンバ内において、プラズマを励起することにより、前記ウエハに対して、スパッタリング処理により、前記ウエハの第１の主面上に、メタル膜を形成する工程、
ここで、前記工程（ｄ）中において、前記スパッタリング成膜処理チャンバの外部に設けられたアンテナにより、前記スパッタリング成膜処理チャンバ内の前記プラズマから発生する電波を受信することにより、前記スパッタリング成膜処理チャンバ内の水分をモニタする。
１３．前記１２項の半導体集積回路装置の製造方法において、前記メタル膜は、チタン、タングステン、タンタル、ルテニウム、およびこれらの窒化物からなる群から選択された一つを主要な成分とする。
１４．前記１２項の半導体集積回路装置の製造方法において、前記メタル膜は、チタンまたはその窒化物を主要な成分とする。
１５．前記１２項の半導体集積回路装置の製造方法において、前記メタル膜は、タングステンまたはその窒化物を主要な成分とする。
１６．前記１２から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記電波の帯域は、１ＧＨｚ以上、６ＧＨｚ以下である。
１７．前記１２から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記電波のパルス長は、５マイクロ秒以下である。
１８．前記１２から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記電波のパルス長は、１００マイクロ秒以下である。
１９．以下を含む半導体集積回路装置の製造装置：
（ａ）ウエハ処理チャンバ；
（ｂ）前記ウエハ処理チャンバ内にプラズマを励起するためのプラズマ励起機構；
（ｃ）前記ウエハ処理チャンバの外側に設けられ、前記プラズマから生成した電波を受信するための受信アンテナ；
（ｄ）前記受信アンテナからの受信信号から前記ウエハ処理チャンバ内の水分に起因する信号成分を抽出する水分信号抽出部。
２０．前記１９項の半導体集積回路装置の製造装置において、前記受信アンテナは、前記ウエハ処理チャンバの外壁の前記電波の内の水分に起因する信号成分を実質的に透過する部分の近傍に設けられている。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
同様に、「アルミニウム系配線」、「アルミニウム配線」、「タングステン系配線」等というときは、比較的純粋なもののみではなく、アルミニウム、タングステン等を主要な成分とするものを広く指すものとする。これらは「バリア・メタル」、「反射防止膜」等についても同じである。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．「電波」というときは、電磁波の内、波長が１００マイクロ・メートル以上のものを指す。本願で扱う水分子の回転スペクトルは、通常、１ＧＨｚ以上、６ＧＨｚ以下の周波数帯にあると考えられている。
７．「スパッタリング成膜処理」とは、高真空中で、成膜すべき膜またはその主要成分とほぼ同じ組成のスパッタリング・ターゲットにアルゴン・イオン等を衝突させて、飛び出してくるターゲット成分またはその反応物をウエハ等の被処理物上に堆積させる処理を言う。
８．「デガス処理」とは、被処理ウエハに対して、スパッタリング成膜処理等の高真空処理前に、被処理ウエハ上に吸着された水分等の付着成分を放出（脱ガス）させるために、ウエハ等を熱しながら高真空中に保持することを言う。ウエハに対する一種の真空ベークである。
９．プラズマ装置における「異常放電」というときは、プラズマとチャンバ壁、またはチャンバ内の設置物との間の間歇的な放電を言う。従って、プラズマ内部における電流は異常放電ではない。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本願の各実施の形態の半導体集積回路装置の製造方法に使用するマルチ・チャンバ型ウエハ処理＆成膜装置等の説明（主に図１４から図１６）
まず、以下のセクション２および３（ここではセクション２を念頭に説明する）で使用する半導体集積回路装置の製造装置等に関して説明する。図１４に、ウエハ１に対して気相処理（デガス処理、スパッタリング成膜、ＣＶＤ処理、エッチング等）を実行する複数のウエハ処理チャンバを有するマルチ・チャンバ型のウエハ処理装置３０の平面図を示す。なお、セクション３のプロセスにおいては、たとえば、これらのチャンバの内、一つをアルミニウム・スパッタリング成膜用に設定すればよい。もちろん、別装置としてもよい。また、ここでは、エッチングは別の装置で処理しているが、同一の装置で処理するようにしてもよい。更に、ここでは、スパッタリング成膜とＣＶＤ処理を同一の装置で実施しているが、別装置としてもよい。同様に、チタンと窒化チタンのスパッタリング成膜を同一の装置の別チャンバで実施する構造となっているが、同一チャンバで、連続的に実施してもよい。以下、マルチ・チャンバ型のウエハ処理装置３０の構造ならびに動作の概要を説明する。
図１４に示すように、被処理ウエハ１は、ウエハ容器３２に収容された状態で、ロード・ポート３１に置かれる。ウエハ１は、そこから、ロード・ロック室３３および真空搬送室３４（真空搬送ロボットによる移送）を通って、必要に応じて、デガス処理チャンバ３５（第２の処理チャンバ）、チタン・スパッタリング成膜処理チャンバ３６（処理チャンバ又は第１の処理チャンバ）、窒化チタン・スパッタリング成膜処理チャンバ３７（処理チャンバ又は第１の処理チャンバ）、窒化チタンＣＶＤチャンバ３８、タングステンＣＶＤチャンバ３９、およびタングステン・スパッタリング・チャンバ４０（処理チャンバ又は第１の処理チャンバ）の一つに移送される。これらの各処理チャンバ３５，３６，３７，３８，３９，４０間の移動は、真空搬送室３４（真空搬送ロボットによる移送）を介して行われる。ウエハ１の搬出は、搬入の逆であり、真空搬送室３４（真空搬送ロボットによる移送）およびロード・ロック室３３を通って行われる。
次に、図１５により、スパッタリング成膜チャンバ３７（４０）及びその周辺構造等を説明する（主に窒化チタン・スパッタリング成膜処理を例にとり説明する）。ここでは、窒化チタン・スパッタリング成膜処理チャンバ３７またはタングステン・スパッタリング・チャンバ４０に受信アンテナ５１を取り付けた例を説明するが、受信アンテナ５１は、必要に応じてデガス処理チャンバ３５、チタン・スパッタリング成膜処理チャンバ３６、窒化チタンＣＶＤチャンバ３８、タングステンＣＶＤチャンバ３９、その他のスパッタリング成膜処理チャンバ、ドライ・エッチング・チャンバ、または、その他の気相処理チャンバに取り付けてもよい。
図１５に示すように、処理チャンバ３７の内部には、ウエハ１を置くウエハ・ステージ４１（下部電極）が設けられている。このウエハ・ステージ４１は、通常、接地されている。ウエハ・ステージ４１に対向して、チタン・ターゲット５０（窒化チタン・スパッタリング成膜処理の場合）を保持する上部電極４２が設けられており、この上部電極４２には、直流バイアス電源４３からバイアスが供給されている。この上部電極４２および直流バイアス電源４３でプラズマ励起機構５５が構成されている。窒化チタンの成膜時には、ガス導入口５４から窒素ガスが供給される。処理チャンバ３７内は、排気口５３に連結されたクライオ・ポンプ４５、メカニカル荒引きポンプ４６等から構成された真空排気系４４により高真空に保持される。スパッタリング成膜の実行中に、ウエハ１から水分のリリース（脱ガス１４）があると、プラズマ４７から電波４８（電磁波）が放出され、石英ガラス等の観測窓４９を透過して、アンテナ・シールド５２内の受信アンテナ５１によって受信される。
次に、図１６により、受信アンテナ５１で受信された受信信号５７の処理について説明する。図１６に示すように、受信信号５７は水分信号抽出部５６に取り込まれ、以下のように処理される。まず、不必要な電波帯域がフィルタリング処理７１により除去される。ここでは、水分子の回転放射スペクトルの帯域が、ほぼ１ＧＨｚ以上、６ＧＨｚ以下であることから、この帯域のみを通過させる。この後、受信信号５７に対して、増幅処理７２が実行され、その後、３分割（第１分岐信号、第２分岐信号、第３分岐信号）され、以下のように並行処理される。第１分岐信号は、たとえば、０．１秒区間で最大値を計測する最大値計測処理７３が行われ、続いて、この最大値群がスパッタ時間中に渡って積算される積算処理７４が行われる。その後、この積算値と適切な閾値（たとえば十分にデガスしたウエハによる同一の処理による積算値）とが比較される比較処理７５が施され、閾値よりも大きい場合には、「水分信号あり」の信号が出力される。一方、第２分岐信号および第３分岐信号に対しては、それぞれ１００マイクロ秒を超えるパルス長、および（１００マイクロ秒以下で）５マイクロ秒を超えるパルス長を有するパルスの有無を判定する長パルス長の異常放電等起因の信号有無確認処理７６および中間パルス長の異常放電等起因の信号有無確認処理７７が施される。これは、通常、水分に起因するパルス信号は、５マイクロ秒以下のパルス長（量子力学的なミクロな現象）を有するのに対して、異常放電による放射パルスは、１００マイクロ秒を超えるパルス長（落雷と同様なマクロな現象）を有すると考えられるからである。５マイクロ秒と１００マイクロ秒の間のパルス長を持つ信号の有無を考慮するのは（必須ではない）、中間的な雑多な原因による放射の有無を確認するためである。
このようにして得られた第１分岐信号、第２分岐信号、および第３分岐信号の処理結果を考慮して、たとえば、積算値が閾値以上であり、且つ、両方の長パルス長信号（長パルス長および中間パルス長）が検出されないときに、受信信号５７が水分によるものと判定する。なお、中間パルス長の異常放電等起因の信号有無確認処理７７の結果を無視してもよい。
このようにして、スパッタリング成膜時にウエハ１から水分が脱ガスしていることが検出された場合には、必要に応じて、先行するデガス工程の処理条件を変更する（処理時間の延長、温度の上昇、デガス・チャンバの変更、クリーニング、真空排気系のメンテナンス等）等のフィードバック処理を実施する。
これまでは、直接、スパッタリング成膜チャンバ自体の水分を検出できる実用的に手段がないので、先行するデガス処理チャンバに質量分析装置を接続して、間接的に、後続のスパッタリング成膜チャンバでの水分脱ガスを予測していた。しかし、ここに説明するモニタ方法によれば、量産中のスパッタリング成膜チャンバ自体の水分を検出できるので、精度の高い水分検出を可能とすることができる。また、前記の信号処理により、異常放電による雑音成分を有効に除去できるので、量産へ直接適用できる精度の高い（誤報が少ない）モニタリングを達成できる。
２．本願の一実施の形態（第１実施形態「タングステン系Ｍ１プロセス」、以下同じ）の半導体集積回路装置の製造方法におけるデバイス断面フロー等の説明（主に図１から図１１、図１４及び図１５）
先ず、タングステン系Ｍ１配線を有するウエハ・プロセスの要部（コンタクト・ホール完成後）を説明する。図１に示すように、P型シリコン単結晶ウエハ１（半導体基板）の一部にｎ型ウエル領域２が形成されており、それの縁に沿って半導体基板１の第１の主面側１ａ（デバイス主面側）に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）絶縁膜領域３が形成されている。このＳＴＩ絶縁膜領域３によって、Nチャネル領域５ｎとPチャネル領域５ｐが分離されている。半導体基板１のデバイス主面側１ａの表面領域のNチャネル領域５ｎには、ｎチャネルＭＩＳＦＥＴ４ｎの一部を構成するN型ソース・ドレイン領域６ｎが設けられている。一方、半導体基板１のデバイス主面側１ａの表面領域のＰチャネル領域５ｐには、ｐチャネルＭＩＳＦＥＴ４ｐの一部を構成するＰ型ソース・ドレイン領域６ｐが設けられている。これらのN型ソース・ドレイン領域６ｎおよびＰ型ソース・ドレイン領域６ｐの表面は、シリサイド化（たとえばニッケル・モノ・シリサイド層）されている。ｎチャネルＭＩＳＦＥＴ４ｎは、その他に半導体基板１上のゲート絶縁膜８、その上のｎ型ポリ・シリコン・ゲート電極１０ｎ、更にその上のシリサイド層９（たとえばニッケル・モノ・シリサイド層）、およびこれらを囲むサイド・ウォール・スペーサ絶縁膜７等を有する。同様に、ｐチャネルＭＩＳＦＥＴ４ｐは、前記Ｐ型ソース・ドレイン領域６ｐの外、半導体基板１上のゲート絶縁膜８、その上のｐ型ポリ・シリコン・ゲート電極１０ｐ、更にその上のシリサイド層９（たとえばニッケル・モノ・シリサイド層）、およびこれらを囲むサイド・ウォール・スペーサ絶縁膜７等を有する。更に、これら及び半導体基板１のデバイス主面側１ａを覆うように、プリ・メタル（Ｐｒｅ−Ｍｅｔａｌ）層間絶縁膜１１が形成されている。プリ・メタル層間絶縁膜１１は、通常、下層の薄い窒化シリコン膜（エッチ・ストップ膜）と上層の厚い酸化シリコン系絶縁膜等から構成されている。この厚い酸化シリコン系絶縁膜としては、Ｐ−ＴＥＯＳ（Ｐｌａｓｍａ−Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いた酸化シリコン系絶縁膜等を例示することができる。コンタクト・ホール１２（ほぼ円形の微細開口）の形成は、レジスト・パターンをエッチング・マスクとして、たとえばフルオロ・カーボン系のエッチング・ガス（ＣＦ４，ＣＨＦ３，Ｃ２Ｆ６，Ｃ３Ｆ８，Ｃ４Ｆ８，Ｃ５Ｆ８およびこれらの混合ガス）、希釈ガス（たとえば、アルゴン、ヘリウムなど）、その他の添加ガス（たとえば酸素、水素、二酸化炭素）等を主要な成分として含む混合ガス中で、ドライ・エッチング（窒化シリコン膜等をエッチング・ストップ膜として、使用して）によって実行する。孔底の窒化シリコン膜は、同様にたとえばフルオロ・カーボン系その他のエッチング・ガス（ＣＦ４，ＣＨＦ３，ＮＦ３，ＳＦ６およびこれらの混合ガス）、希釈ガス（たとえば、アルゴン、ヘリウムなど）、その他の添加ガス（たとえば酸素水素、二酸化炭素、窒素）等を主要な成分として含む混合ガス中で、ドライ・エッチングによって除去する。レジストの除去及び必要な洗浄が完了する（このような一連のパターニング処理を以下「通常のリソグラフィ」という）と、ウエハ１は搬送容器３２に収納されて、マルチ・チャンバ型のウエハ処理装置３０（図１４の統合成膜装置）のロード・ポートに移送される。
次に、ウエハ１はマルチ・チャンバ型のウエハ処理装置３０（図１４）内のデガス処理チャンバ３５に移送され、そこで、図２に示すように、デガス処理１４が行われる。デガス処理の条件は、たとえば、ウエハ１を高真空状態で５０から１００秒程度、ランプ加熱で加熱する（到達温度摂氏２００度から３００度程度）。
次に、処理チャンバ３６，３７，３８を順次移動して、図３に示すようにバリア・メタル膜１５の成膜が行われる。図３のコンタクト・ホール周縁部Ｒ１の拡大詳細ステップを図４から図６を用いて説明する。
バリア・メタル膜１５の成膜は、まず、図４に示すように、処理チャンバ３６（図１４）において、スパッタリング成膜処理により、１０ｎｍ程度の厚さの下地チタン膜１５ａを形成する。ここで、成膜条件は、たとえば以下のごとくである。すなわち、ステージ温度摂氏３００度程度、チャンバ内気圧４７ｍＰａ程度（０．３５ｍＴｏｒｒ）、アルゴン流量１０ｓｃｃｍ程度，ＤＣパワー１０ＫＷ程度、成膜時間５秒程度である。
次に、図５に示すように、処理チャンバ３７（図１４）において、反応性スパッタリング成膜処理により、下地チタン膜１５の上に、１０ｎｍ程度の厚さの中層窒化チタン膜１５ｂを形成する。ここで、成膜条件は、たとえば以下のごとくである。すなわち、ステージ温度摂氏３００度程度、チャンバ内気圧１００ｍＰａ程度（０．８ｍＴｏｒｒ）、アルゴン流量１０ｓｃｃｍ程度，窒素流量３０ｓｃｃｍ程度，ＤＣパワー１３ＫＷ程度、成膜時間５秒程度である。
次に、図６に示すように、処理チャンバ３８（図１４）において、ＣＶＤ処理により、中層窒化チタン膜１５ｂの上に、２０ｎｍ程度の厚さの上層窒化チタン膜１５ｃを形成する。これで、バリア膜成膜が完了する。
次に、処理チャンバ４０（図１４）において、スパッタリング成膜処理により、バリア・メタル膜１５の上に、薄いシード・タングステン膜を形成する。
次に、図７に示すように、処理チャンバ３９（図１４）において、ＣＶＤ処理により、薄いシード・タングステン膜の上に、厚いタングステン膜（厚さ３５０ｎｍ程度）を形成して、コンタクト・ホール１２（図６）を完全に埋め込む。その後、ウエハ１は、一旦、マルチ・チャンバ型のウエハ処理装置３０から排出され、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置へ移送され、そこで、図８に示すように、メタルＣＭＰ処理が施され、タングステン・プラグ１６ａが完成する。必要なポストＣＭＰ洗浄等が完了した後、ウエハ１は、再び、マルチ・チャンバ型のウエハ処理装置３０（他の装置でもよい）に移送され、デガス処理チャンバ３５（同一装置の他のチャンバでも、別装置でもよい）において、図９に示すように、デガス処理１４が施される。デガス処理の条件は、たとえば、ウエハ１を高真空状態で５０から１００秒程度、ランプ加熱で加熱する（到達温度摂氏２００度から３００度程度）。
次に、処理チャンバ４０（同一装置の他のチャンバでも、別装置でもよい）に移送され、そこで、図１０に示すように、第１層配線の主要配線層であるタングステン・スパッタリング膜１７（厚さ１００ｎｍ程度）がタングステン・ターゲットを用いたスパッタリング成膜により行われる。ここで、成膜条件は、たとえば以下のごとくである。すなわち、ステージ温度摂氏４００度程度、チャンバ内気圧６００ｍＰａ程度（４．５ｍＴｏｒｒ）、アルゴン流量８６ｓｃｃｍ程度，ＤＣパワー２ＫＷ程度、成膜時間３７秒程度である。
次に、処理チャンバ３７（同一装置の他のチャンバでも、別装置でもよい）に移送され、そこで、図１０に示すように、第１層配線の主要配線層であるタングステン・スパッタリング膜１７に対する反射防止膜としての窒化チタン膜１８の成膜がチタン・ターゲットを用いた反応性スパッタリング成膜（ＣＶＤによって実行してもよい）により行われる。
次に、通常のリソグラフィにより、図１１に示すように、タングステン・スパッタリング膜１７と窒化チタン膜１８等を含む第１層タングステン系配線をパターニングする。
その後、同様なやり方で、必要なタングステン・プラグおよびアルミニウム系配線等からなるアルミニウム系多層配線構造または銅系（銀系）ダマシン配線構造を形成する。
３．本願の他の実施の形態（第２実施形態「アルミニウム系Ｍ１プロセス」、以下同じ）の半導体集積回路装置の製造方法におけるデバイス断面フロー等の説明（主に図１２および図１３、ただし、図１から図９は基本的に共通する）
セクション２の図１から図９までは基本的に同じであり、説明は繰り返さない（図１３以降のプロセスについてもセクション２と同じ）。以下図９のデガス処理の後から説明する（図１４のデガス処理チャンバ３５でデガス完了）。図１２に示すように、たとえば処理チャンバ３６，３７等において、比較的薄い下層バリア・メタル膜１９をスパッタリング成膜等により形成する。たとえば処理チャンバ４０等において、その上に、主配線層である比較的厚いアルミニウム系主配線層２０（一般にアルミニウムを主要な成分として、銅、シリコン、その他の添加物を数％程度含む）をスパッタリング成膜により形成する。次に、たとえば処理チャンバ３６，３７等において、アルミニウム系主配線層２０上に比較的薄い上層バリア・メタル膜１８（一部は反射防止膜）をスパッタリング成膜等により形成する。各バリア・メタル膜１８、１９は、一般に下層のチタン膜と上層の窒化チタン膜から構成されている。
次に、図１３に示すように、通常のリソグラフィにより、下層バリア・メタル膜１９、アルミニウム系主配線層２０、上層バリア・メタル膜１８等を含む第１層アルミニウム系配線をパターニングする。
４．スパッタリング成膜時の水分モニタの際のパルス信号処理等の説明（主に図１７から図２０および図１６）
セクション１で説明した図１６を参照しつつ、実際の受信信号５７等の例を説明する。水分起因のパルスを含む実際の受信信号５７は、図１７に示すようなものとなる。すなわち、数ミリ・ボルト程度以下の波高で比較的平坦なプラズマ背景放射（プラズマの自然ゆらぎにより放射される電波）、水分等に起因し、典型的には３０ナノ秒（短パルス長Ｐ１）から１００ナノ秒（長パルス長Ｐ２）程度（長くとも５マイクロ秒、すなわち５０００ナノ秒以下）のパルス長を持ち、波高が前者よりも高い短パルス信号、および、強度が短パルス信号と同程度で、これらよりもパルス長が十分に長い（通常１００マイクロ秒を超える）異常放電等に起因する長パルス信号等（長すぎて図面に表示するのが困難であるが）を含んでいる。短パルス長Ｐ１（水分起因のパルスの一例のパルス長の下限）すなわち時点Ｔ１から時点Ｔ２の期間に着目すると、短パルス長Ｐ１の間が、水分子の回転スペクトル放射に直接起因する擾乱で、長パルス長Ｐ２の内、短パルス長Ｐ１後の期間すなわち、時点Ｔ２から時点Ｔ３の期間は２次的な擾乱と見ることもできる。これらを考慮すると、パルス長は、背景放射のみの状態から波高が急上昇する時点Ｔ１の直前から、２次的な擾乱が背景放射の強度枠内に収まる時点Ｔ３までの期間を取るのが好適と考えられる。これでも１００ナノ秒程度であり、上限値５０００ナノ秒（５マイクロ秒）と比較すると十分に小さい値である。
次に、図１５に示すような装置内において、デガスが十分でないウエハ１に対してスパッタリング成膜処理を実行したときの図１６の最大値計測処理７３の出力を時系列で表示（ダイナミック・レンジを０Ｖから１０Ｖとした）したものを図１８に示す。
一方、図１５に示すような装置内において、デガスが十分に行われたウエハ１に対してスパッタリング成膜処理を実行したときの図１６の最大値計測処理７３の出力を時系列で表示（ダイナミック・レンジを０Ｖから１０Ｖとした）したものを図１９に示す。
このように、デガスが十分でないウエハ１では、多くの高波高ピークが見られるのに比べて、デガスが十分に行われたウエハ１では、高波高ピークがほとんど見られないことがわかる。
図２０は、図１６の積算処理７４の出力とデガス時間の関係をプロットしたものである。ここから、デガス時間が長くなるほど、積算信号強度が減少することがわかる。
５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態においては、プリ・メタル工程のタングステン・プラグ形成プロセス（特にそのバリア・メタル形成プロセス）、Ｍ１タングステン系配線層の形成プロセス、およびＭ１アルミニウム系配線層の形成プロセスを主な例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、各アルミニウム系配線層間のタングステン・プラグ形成プロセス、銅ダマシン配線プロセス等への適用できることは言うまでもない。
また、前記実施の形態においては、バリア・メタルについては、チタン系のバリア・メタルについて、具体的に説明したが、本願発明はそれに限定されるものではなく、各窒化物を含むタングステン系、タンタル系、ルテニウム系統のバリア・メタル（これらを主要な成分とする混晶系を含む）にも適用できることは言うまでもない。また、配線層の形成についても、タングステン系に限らず、アルミニウム系（セクション３参照）、銅系、および銀系などにも適用できることは言うまでもない。更に、その他の金属層その他の膜、たとえば、金、白金、ニッケル、パラジウム、コバルト等（絶縁膜でもよい）を主要な成分とする膜の形成等にも適用できることは言うまでもない。
更に、前記実施の形態においては、直流スパッタリングによる成膜を例にとり、具体的に説明したが、本願発明はそれに限定されるものではなく、交流スパッタリング、イオン化スパッタリングその他による成膜、ドライ・エッチング、ＣＶＤその他の気相処理等にも適用できることは言うまでもない。
本願の一実施の形態（第１実施形態、以下同じ）の半導体集積回路装置の製造方法におけるデバイス断面フロー図（コンタクト・ホール形成完了時）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるデバイス断面フロー図（コンタクト・ホール内外のバリア・メタル・スパッタ成膜前のデガス工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるデバイス断面フロー図（コンタクト・ホール内外のバリア・メタル・スパッタ成膜）である。 本願の一実施の形態の半導体集積回路装置の製造方法における図３のＲ１部分の拡大デバイス断面フロー図（コンタクト・ホール内外のバリア・メタル膜の内の下層膜であるチタン膜のスパッタ成膜工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における図３のＲ１部分の拡大デバイス断面フロー図（コンタクト・ホール内外のバリア・メタル膜の内の中間膜である窒化チタン膜の反応性スパッタ成膜工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における図３のＲ１部分の拡大デバイス断面フロー図（コンタクト・ホール内外のバリア・メタル膜の内の上層膜である窒化チタン膜のＣＶＤ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における図３に続くデバイス断面フロー図（タングステンＣＶＤ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるデバイス断面フロー図（メタルＣＭＰ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるデバイス断面フロー図（第１層メタル配線用のタングステン・スパッタ成膜前のデガス工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるデバイス断面フロー図（第１層メタル配線用のメタル膜構造スパッタリング成膜工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるデバイス断面フロー図（第１層タングステン系メタル配線パターニング完了時）である。 本願の他の実施の形態（第２実施形態、以下同じ）の半導体集積回路装置の製造方法（図１から図９は共通）におけるデバイス断面フロー図（第１層アルミニウム系メタル配線用のメタル膜構造スパッタリング成膜工程）である。 本願の他の実施の形態の半導体集積回路装置の製造方法（図１から図９は共通）におけるデバイス断面フロー図（第１層アルミニウム系メタル配線パターニング完了時）である。 本願の各実施の形態の半導体集積回路装置の製造方法に使用するマルチ・チャンバ型ウエハ処理＆成膜装置のチャンバ等の構成を示す装置平面図である。 本願の各実施の形態の半導体集積回路装置の製造方法に使用するマルチ・チャンバ型ウエハ処理＆成膜装置のスパッタリング成膜チャンバの構造等を示す模式的正断面図である。 本願の各実施の形態の半導体集積回路装置の製造方法におけるスパッタリング成膜時の水分モニタの信号処理の概要を示す信号処理ブロック・フロー図である。 スパッタリング成膜時の水分モニタの際のパルス信号の実例を示すパルス波形図である。 スパッタリング成膜時の水分モニタの際、スパッタリングの全期間に渡り抽出したパルス信号の実例を示すパルス波形図（デガスが充分でない場合）である。 スパッタリング成膜時の水分モニタの際、スパッタリングの全期間に渡り抽出したパルス信号の実例を示すパルス波形図（デガスが充分されている場合）である。 スパッタリング成膜前のデガス時間と、スパッタリング成膜の水分モニタによる抽出された積算信号強度の関係を示すプロット図である。
符号の説明
１ ウエハ（半導体基板又はP型シリコン単結晶ウエハ）
１ａ ウエハの第１の主面側（またはデバイス主面側）
１ｂ ウエハの裏面
２ ｎ型ウエル領域
３ ＳＴＩ絶縁膜領域
４ｎ ｎチャネルＭＩＳＦＥＴ
４ｐ ｐチャネルＭＩＳＦＥＴ
５ｎ ｎチャネル領域
５ｐ ｐチャネル領域
６ｎ ｎ型ソース・ドレイン領域
６ｐ ｐ型ソース・ドレイン領域
７ サイド・ウォール・スペーサ絶縁膜
８ ゲート絶縁膜
９ シリサイド層
１０ｎ ｎ型ポリ・シリコン・ゲート電極
１０ｐ ｐ型ポリ・シリコン・ゲート電極
１１ プリ・メタル層間絶縁膜
１２ コンタクト・ホール
１４ デガス（脱ガス）
１５ バリア・メタル膜
１５ａ （バリア・メタル膜の内の）下層チタン膜
１５ｂ （バリア・メタル膜の内の）中層窒化チタン膜
１５ｃ （バリア・メタル膜の内の）上層窒化チタン膜
１６ Ｗ−ＣＶＤ膜
１６ａ タングステン・プラグ
１７ タングステン・スパッタリング膜
１８ ＴｉＮ反射防止膜
１９ アルミニウム下層バリア・メタル膜
２０ アルミニウム系主配線膜
３０ マルチ・チャンバ型のウエハ処理装置
３１ ロード・ポート
３２ ウエハ容器
３３ ロード・ロック室
３４ 真空搬送室
３５ デガス処理チャンバ（第２の処理チャンバ）
３６ チタン・スパッタリング成膜処理チャンバ（処理チャンバ又は第１の処理チャンバ）
３７ 窒化チタン・スパッタリング成膜処理チャンバ（処理チャンバ又は第１の処理チャンバ）
３８ 窒化チタンＣＶＤチャンバ
３９ タングステンＣＶＤチャンバ
４０ タングステン・スパッタリング・チャンバ（処理チャンバ又は第１の処理チャンバ）
４１ 下部電極（ウエハ・ステージ）
４２ 上部電極
４３ 直流バイアス電源
４４ 真空排気系
４５ クライオ・ポンプ
４６ メカニカル荒引きポンプ
４７ プラズマ
４８ 電波
４９ 観測窓
５０ ターゲット
５１ 受信アンテナ
５２ アンテナ・シールド
５３ 排気口
５４ ガス導入口
５５ プラズマ励起機構
５６ 水分信号抽出部
５７ 受信信号
７１ フィルタリング処理
７２ 増幅処理
７３ 最大値計測処理
７４ 積算処理
７５ 比較処理
７６ 長パルス長の異常放電等起因の信号有無確認処理
７７ 中間パルス長の異常放電等起因の信号有無確認処理
７８ 水分信号抽出・判定処理
Ｐ１ 短パルス長（水分起因のパルスの一例のパルス長の下限）
Ｐ２ 長パルス長（水分起因のパルスの一例のパルス長の上限）
Ｒ１ コンタクト・ホール周辺領域
Ｔ１ 長短パルス長の始点
Ｔ２ 短パルス長の終点
Ｔ３ 長パルス長の終点

Claims (20)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ウエハを第１の処理チャンバ内に導入する工程；
    （ｂ）前記工程（ａ）の後、前記第１の処理チャンバ内において、プラズマを励起することにより、前記ウエハに対して、気相処理を実行する工程、
    ここで、前記工程（ｂ）中において、前記第１の処理チャンバの外部に設けられたアンテナにより、前記第１の処理チャンバ内の前記プラズマから発生する電波を受信することにより、前記第１の処理チャンバ内の水分をモニタする。
  2. 前記１項の半導体集積回路装置の製造方法において、前記第１の処理チャンバは、マルチ・チャンバ型のウエハ処理装置内にある。
  3. 前記２項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｃ）前記工程（ａ）の前に、前記ウエハ処理装置内の第２の処理チャンバ内に前記ウエハを導入する工程；
    （ｄ）前記工程（ｃ）の後であって前記工程（ａ）の前に、前記第２の処理チャンバ内において、前記ウエハに対して、デガス処理を実行する工程。
  4. 前記１項の半導体集積回路装置の製造方法において、前記気相処理は、スパッタリング成膜処理である。
  5. 前記１項の半導体集積回路装置の製造方法において、前記気相処理は、メタル膜のスパッタリング成膜処理である。
  6. 前記５項の半導体集積回路装置の製造方法において、前記メタル膜は、チタン、タングステン、タンタル、ルテニウム、およびこれらの窒化物からなる群から選択された一つを主要な成分とする。
  7. 前記５項の半導体集積回路装置の製造方法において、前記メタル膜は、チタンまたはその窒化物を主要な成分とする。
  8. 前記５項の半導体集積回路装置の製造方法において、前記メタル膜は、タングステンまたはその窒化物を主要な成分とする。
  9. 前記１項の半導体集積回路装置の製造方法において、前記電波の帯域は、１ＧＨｚ以上、６ＧＨｚ以下である。
  10. 前記１項の半導体集積回路装置の製造方法において、前記電波のパルス長は、５マイクロ秒以下である。
  11. 前記１項の半導体集積回路装置の製造方法において、前記電波のパルス長は、１００マイクロ秒以下である。
  12. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）マルチ・チャンバ型のウエハ処理装置内のデガス処理チャンバ内にウエハを導入する工程；
    （ｂ）前記工程（ａ）の後、前記デガス処理チャンバ内において、前記ウエハに対して、デガス処理を実行する工程；
    （ｃ）前記工程（ｂ）の後、前記ウエハ処理装置内を通って、前記ウエハを前記ウエハ処理装置内のスパッタリング成膜処理チャンバ内に移送する工程；
    （ｄ）前記工程（ｃ）の後、前記スパッタリング成膜処理チャンバ内において、プラズマを励起することにより、前記ウエハに対して、スパッタリング処理により、前記ウエハの第１の主面上に、メタル膜を形成する工程、
    ここで、前記工程（ｄ）中において、前記スパッタリング成膜処理チャンバの外部に設けられたアンテナにより、前記スパッタリング成膜処理チャンバ内の前記プラズマから発生する電波を受信することにより、前記スパッタリング成膜処理チャンバ内の水分をモニタする。
  13. 前記１２項の半導体集積回路装置の製造方法において、前記メタル膜は、チタン、タングステン、タンタル、ルテニウム、およびこれらの窒化物からなる群から選択された一つを主要な成分とする。
  14. 前記１２項の半導体集積回路装置の製造方法において、前記メタル膜は、チタンまたはその窒化物を主要な成分とする。
  15. 前記１２項の半導体集積回路装置の製造方法において、前記メタル膜は、タングステンまたはその窒化物を主要な成分とする。
  16. 前記１２項の半導体集積回路装置の製造方法において、前記電波の帯域は、１ＧＨｚ以上、６ＧＨｚ以下である。
  17. 前記１２項の半導体集積回路装置の製造方法において、前記電波のパルス長は、５マイクロ秒以下である。
  18. 前記１２項の半導体集積回路装置の製造方法において、前記電波のパルス長は、１００マイクロ秒以下である。
  19. 以下を含む半導体集積回路装置の製造装置：
    （ａ）ウエハ処理チャンバ；
    （ｂ）前記ウエハ処理チャンバ内にプラズマを励起するためのプラズマ励起機構；
    （ｃ）前記ウエハ処理チャンバの外側に設けられ、前記プラズマから生成した電波を受信するための受信アンテナ；
    （ｄ）前記受信アンテナからの受信信号から前記ウエハ処理チャンバ内の水分に起因する信号成分を抽出する水分信号抽出部。
  20. 前記１９項の半導体集積回路装置の製造装置において、前記受信アンテナは、前記ウエハ処理チャンバの外壁の前記電波の内の水分に起因する信号成分を実質的に透過する部分の近傍に設けられている。
JP2008261310A 2008-10-08 2008-10-08 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置 Pending JP2010090434A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008261310A JP2010090434A (ja) 2008-10-08 2008-10-08 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
US12/556,027 US8338298B2 (en) 2008-10-08 2009-09-09 Method and apparatus for manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008261310A JP2010090434A (ja) 2008-10-08 2008-10-08 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置

Publications (1)

Publication Number Publication Date
JP2010090434A true JP2010090434A (ja) 2010-04-22

Family

ID=42076133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008261310A Pending JP2010090434A (ja) 2008-10-08 2008-10-08 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置

Country Status (2)

Country Link
US (1) US8338298B2 (ja)
JP (1) JP2010090434A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002769B4 (de) 2011-01-17 2013-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
US9312140B2 (en) * 2014-05-19 2016-04-12 International Business Machines Corporation Semiconductor structures having low resistance paths throughout a wafer

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100674A (ja) * 1981-12-08 1983-06-15 Matsushita Electric Ind Co Ltd 真空処理装置
JPH06129999A (ja) * 1992-10-15 1994-05-13 Miyake Denshi Kogyo Kk 含水率の連続測定装置
JPH09310173A (ja) * 1996-05-21 1997-12-02 Anelva Corp スパッタリング後の基板の取り扱い方法及びスパッタリング装置
JPH11236666A (ja) * 1998-02-25 1999-08-31 Murata Mfg Co Ltd 成膜装置、および誘電体膜の製造方法
JP2002033280A (ja) * 2000-07-13 2002-01-31 Ulvac Japan Ltd 真空成膜装置、仕込・取出室及び仕込・取出室内部の排気方法
JP2003243367A (ja) * 2002-02-14 2003-08-29 Fab Solution Kk 異常放電検出装置及び方法
JP2004158714A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JP2005277397A (ja) * 2004-02-26 2005-10-06 Tokyo Electron Ltd プラズマ処理装置
JP2007511867A (ja) * 2003-05-22 2007-05-10 エリーゼン ソシエテ ア レスポンサビリテ リミテ プラズマ源装置
JP2008151591A (ja) * 2006-12-15 2008-07-03 Canon Inc 水分の検出方法および成膜装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292393A (en) * 1986-12-19 1994-03-08 Applied Materials, Inc. Multichamber integrated process system
US6026762A (en) * 1997-04-23 2000-02-22 Applied Materials, Inc. Apparatus for improved remote microwave plasma source for use with substrate processing systems
JP2001516963A (ja) * 1997-09-17 2001-10-02 東京エレクトロン株式会社 ガスプラズマ処理を監視しかつ管理するためのシステムおよび方法
US6442736B1 (en) * 2000-10-03 2002-08-27 L'air Liquide Societe Anonyme A Directoire Et Conseil De Surveillance Pour L'etude Et L'expolitation Des Procedes Georges Claude Semiconductor processing system and method for controlling moisture level therein
JP4287682B2 (ja) 2003-03-20 2009-07-01 原田産業株式会社 異常放電検出装置
JP2005209935A (ja) 2004-01-23 2005-08-04 Fab Solution Kk 放電検出装置
US20050188922A1 (en) * 2004-02-26 2005-09-01 Tokyo Electron Limited. Plasma processing unit
US20060234398A1 (en) * 2005-04-15 2006-10-19 International Business Machines Corporation Single ic-chip design on wafer with an embedded sensor utilizing rf capabilities to enable real-time data transmission

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100674A (ja) * 1981-12-08 1983-06-15 Matsushita Electric Ind Co Ltd 真空処理装置
JPH06129999A (ja) * 1992-10-15 1994-05-13 Miyake Denshi Kogyo Kk 含水率の連続測定装置
JPH09310173A (ja) * 1996-05-21 1997-12-02 Anelva Corp スパッタリング後の基板の取り扱い方法及びスパッタリング装置
JPH11236666A (ja) * 1998-02-25 1999-08-31 Murata Mfg Co Ltd 成膜装置、および誘電体膜の製造方法
JP2002033280A (ja) * 2000-07-13 2002-01-31 Ulvac Japan Ltd 真空成膜装置、仕込・取出室及び仕込・取出室内部の排気方法
JP2003243367A (ja) * 2002-02-14 2003-08-29 Fab Solution Kk 異常放電検出装置及び方法
JP2004158714A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JP2007511867A (ja) * 2003-05-22 2007-05-10 エリーゼン ソシエテ ア レスポンサビリテ リミテ プラズマ源装置
JP2005277397A (ja) * 2004-02-26 2005-10-06 Tokyo Electron Ltd プラズマ処理装置
JP2008151591A (ja) * 2006-12-15 2008-07-03 Canon Inc 水分の検出方法および成膜装置

Also Published As

Publication number Publication date
US20100087064A1 (en) 2010-04-08
US8338298B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
KR101057877B1 (ko) 플라즈마 세정 방법 및 플라즈마 ｃｖｄ 방법
US20070026673A1 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
JP2005033173A (ja) 半導体集積回路装置の製造方法
US20070004214A1 (en) Technique for reducing etch damage during the formation of vias and trenches in interlayer dielectrics
US20110127158A1 (en) Manufacturing method of semiconductor integrated circuit device
JP2003124200A (ja) 半導体集積回路装置の製造方法
JP2924723B2 (ja) ドライエッチング方法
US7220668B2 (en) Method of patterning a porous dielectric material
JP5238615B2 (ja) 半導体装置の製造方法
JP2010090434A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
US20040074867A1 (en) Pre-endpoint techniques in photoresist etching
US20080202685A1 (en) High yield plasma etch process for interlayer dielectrics
US7479458B1 (en) Methods and apparatus for the optimization of highly selective process gases
JP2003124308A (ja) 金属配線のコンタクト領域の洗浄方法
US10014197B2 (en) Semiconductor device manufacturing method
US7745335B2 (en) Semiconductor device manufactured by reducing hillock formation in metal interconnects
JP2012190842A (ja) 半導体装置の製造方法
WO2005076346A1 (en) In-situ liner formation during reactive ion etch
US20050239288A1 (en) Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
Bunke et al. Bevel RIE application to reduce defectivity in copper BEOL processing
KR100571402B1 (ko) 텅스텐 플러그 상에 형성된 구리 배선층을 포함하는반도체 소자의 제조 방법
TWI752835B (zh) 物理氣相沉積構件以及清潔靜電吸盤的方法
RU2523064C1 (ru) Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски
KR100698742B1 (ko) 반도체 소자 제조방법
JP2010272676A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130801