JP2010080698A - Semiconductor device mounting substrate and method of manufacturing the same - Google Patents
Semiconductor device mounting substrate and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010080698A JP2010080698A JP2008247843A JP2008247843A JP2010080698A JP 2010080698 A JP2010080698 A JP 2010080698A JP 2008247843 A JP2008247843 A JP 2008247843A JP 2008247843 A JP2008247843 A JP 2008247843A JP 2010080698 A JP2010080698 A JP 2010080698A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- resin
- mounting
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体素子実装基板とその製造方法に関するものである。 The present invention relates to a semiconductor element mounting substrate and a method for manufacturing the same.
以下、従来の半導体素子実装基板について図面を用いて説明する。図3は、従来の半導体素子実装基板の断面図である。図3において、基板1の上面には接続端子2が形成されている。そして、この接続端子2の上方に半導体素子3が実装されている。なおこの半導体素子3の下面側には、接続端子2と対応するようにバンプ4が形成されている。
Hereinafter, a conventional semiconductor element mounting substrate will be described with reference to the drawings. FIG. 3 is a cross-sectional view of a conventional semiconductor element mounting substrate. In FIG. 3,
ここでバンプ4は接続端子2へ圧接されることにより、半導体素子3と基板1との間の電気的接続を果す。そのため、半導体素子3と基板1との間に樹脂5が設けられ、この樹脂5によってバンプ4の圧接状態が維持される。
Here, the bump 4 is brought into pressure contact with the
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
近年、このような半導体素子実装基板に対し、高さを薄くしたいという要望が出てきており、基板1の厚みが薄くなってきている。これにより、基板1の曲げ強度が小さくなり、基板1の反りや、ストレスによる変形などが生じ易くなっている。そして、特に半導体素子3の周縁部においてこの反り量が大きくなり易い。
In recent years, there is a demand for reducing the height of such a semiconductor element mounting substrate, and the thickness of the substrate 1 is decreasing. Thereby, the bending strength of the board | substrate 1 becomes small, and the curvature of the board | substrate 1, the deformation | transformation by stress, etc. occur easily. In particular, the amount of warpage tends to increase at the peripheral edge of the
さらに、半導体素子3の角部には、樹脂5が充填され難く、角部近傍における半導体素子3と基板1との接続強度も小さくなる。従ってこのような基板の反りや変形により、半導体素子3の周縁近傍、特に角部近傍において、バンプ4と接続端子2との間の接続が離れ、接続が不安定になり易い。
Further, the corners of the
そこで本発明は、この問題を解決したもので、バンプと接続端子との接触信頼性の高い半導体素子実装基板を提供することを目的としたものである。 SUMMARY OF THE INVENTION The present invention solves this problem and aims to provide a semiconductor element mounting substrate having high contact reliability between bumps and connection terminals.
この目的を達成するために本発明の半導体素子実装基板は、基板と、この基板の上面に形成された接続端子と、この接続端子の上方に搭載された半導体素子と、この半導体素子の下面側において、前記接続端子に対応する位置に設けられた金属製のバンプと、少なくとも前記半導体素子と前記基板との間に設けられ、前記バンプと前記接続端子との接続状態を維持させる第1の樹脂とを備え、少なくとも前記半導体素子の角部近傍において、前記半導体素子の側面と前記基板との間を接続する第2の樹脂が設けられたものである。これにより所期の目的を達成することができる。 In order to achieve this object, a semiconductor element mounting substrate of the present invention includes a substrate, a connection terminal formed on the upper surface of the substrate, a semiconductor element mounted above the connection terminal, and a lower surface side of the semiconductor element. The first resin is provided between the semiconductor element and the substrate and maintains the connection state between the bump and the connection terminal, at least between the metal bump provided at a position corresponding to the connection terminal And at least in the vicinity of the corner of the semiconductor element, a second resin for connecting the side surface of the semiconductor element and the substrate is provided. As a result, the intended purpose can be achieved.
以上のように本発明によれば、基板と、この基板の上面に形成された接続端子と、この接続端子の上方に搭載された半導体素子と、この半導体素子の下面側において、前記接続端子に対応する位置に設けられた金属製のバンプと、少なくとも前記半導体素子と前記基板との間に設けられ、前記バンプと前記接続端子との接続状態を維持させる第1の樹脂とを備え、少なくとも前記半導体素子の角部近傍において、前記半導体素子の側面と前記基板との間を接続する第2の樹脂が設けられたものであり、接続端子と半導体素子との接続信頼性が良好な半導体素子実装基板を得ることができるという効果がある。 As described above, according to the present invention, the connection terminal formed on the upper surface of the substrate, the semiconductor element mounted above the connection terminal, and the connection terminal on the lower surface side of the semiconductor element are connected to the connection terminal. A metal bump provided at a corresponding position; and a first resin provided between at least the semiconductor element and the substrate and maintaining a connection state between the bump and the connection terminal; In the vicinity of the corner portion of the semiconductor element, a second resin for connecting the side surface of the semiconductor element and the substrate is provided, and the semiconductor element mounting with good connection reliability between the connection terminal and the semiconductor element There is an effect that a substrate can be obtained.
そしてこれにより、基板の厚みを薄くすることができるので、高さの低い半導体素子実装基板を実現できる。 As a result, the thickness of the substrate can be reduced, so that a semiconductor element mounting substrate having a low height can be realized.
(実施の形態1)
以下、本実施の形態について図面を用いて詳細に説明する。図1(a)は本実施の形態における半導体素子実装基板11の上面図であり、図1(b)は同、断面図である。なおこの図1(a)、図1(b)において、従来(図3)と同じ物には同じ番号を用い、その説明は簡略化している。
(Embodiment 1)
Hereinafter, the present embodiment will be described in detail with reference to the drawings. FIG. 1A is a top view of the semiconductor
図1(a)、図1(b)において、基板12の上面には半導体素子3を装着するための接続端子2と、枠体13(上側電子部品の一例として用いた)が装着される上側部品ランド(図示せず)とが形成されている。一方基板12の下面には下側電子部品14が装着される下側部品ランド(図示せず)が形成されている。本実施の形態において、枠体13と基板12との間は、鉛フリー半田17により接続され、一方下側電子部品14と基板12との間も鉛フリー半田(図示せず)によって接続されている。
In FIGS. 1A and 1B, an upper surface on which a
そして、この接続端子2の上方に半導体素子3が実装される。ここで、半導体素子3の下面側には、接続端子2と対応するように金属製のバンプ4が形成されている。本実施の形態におけるバンプ4には金バンプを用いているが、これは例えば、はんだなどのように他の金属によるバンプを用いても良い。
Then, the
ここで重要な点は、バンプ4の先端が変形した状態で、バンプ4が接続端子2へ圧接されていることである。そしてそのために、バンプ4には金や半田などのように柔らかく、変形し易い材料が用いられる。これにより、バンプ4は圧接により、容易にバンプ4の先端が変形することとなる。従って、バンプ4の高さのばらつきを吸収することができ、バンプ4を接続端子2へ接触させることができることとなる。
The important point here is that the bump 4 is pressed against the
そしてこの圧接状態を維持させるために、本実施の形態では半導体素子3と基板12との間に熱硬化性の樹脂5が設けられる。本実施の形態において樹脂5には、エポキシ系の樹脂を用いている。
In order to maintain this pressure contact state, in the present embodiment, a
ここで、発明者らの確認によれば、半導体素子3の周縁部近傍のバンプ4は、基板12の反りやストレスなどにより、半導体素子3の中央部のバンプ4に比べ、接続端子2との接触圧力が低くなる傾向がある。
Here, according to the confirmation of the inventors, the bump 4 near the peripheral edge of the
さらに、半導体素子3の側面中央部の近傍では、樹脂5は半導体素子3から大きくはみ出し、半導体素子3の側面にまで這い上がるが、半導体素子3の角部近傍では、樹脂5は側面に這い上がらない。従って、半導体素子3の角部近傍のバンプ4はさらに接続端子2との接触圧力が低くなる傾向がある。そこで本発明は、この半導体素子3の角部の近傍に対し、樹脂5とは別の熱収縮性の熱硬化性樹脂15で半導体素子3の側面と基板12との間を接続することにより、半導体素子3の周縁部や角部におけるバンプ4と接続端子2との間の接触圧力を維持できることとなる。つまり、熱硬化性樹脂15は、熱硬化性樹脂15の硬化時に加熱によって収縮し、この収縮によってバンプ4が接続端子2へ押し付けられることとなる。従って、基板12の反りによらずバンプ4と接続端子2との接触を維持させることができる。
Further, in the vicinity of the central portion of the side surface of the
なお本実施の形態においては4つの角全てに熱硬化性樹脂15を塗布しているので、基板12において半導体素子3の装着位置によらずバンプ4と接続端子2との間で良好な接続信頼性を維持できる。
In this embodiment, since the
また、このような半導体素子実装基板11は、マザー基板(図示せず)へ実装される。そのために、本実施の形態における半導体素子実装基板11では、枠体13の上面側に複数個の装着用端子16が形成される。そして半導体素子実装基板11は、装着用端子16側がマザー基板と対向する向きでマザー基板へ装着され、リフロー半田付される。このように、半導体素子実装基板11がマザー基板へ実装される時の熱収縮に対しても、バンプ4と接続端子2間での接続を離れにくくする効果も有している。
Such a semiconductor
また、半導体素子実装基板11をマザー基板へ実装した後に、半導体素子実装基板11とマザー基板間の接続強度のために、マザー基板と半導体素子実装基板11との間に固定用樹脂(図示せず)を注入することで、強度の補強が行われる場合がある。これは、特に携帯用途のように耐落下衝撃が要求されるような場合に行われる。このような場合、マザー基板と半導体素子3の天面との間に固定用樹脂が接着する場合がある。このようなとき、この固定用接着剤の収縮力により半導体素子3が基板12から離れる方向(図中、上方向)に引っ張られる。そこで、本実施の形態では枠体13の上面と半導体素子3の天面との間に隙間を設けることで、固定用樹脂が半導体素子3の天面に付着しにくくしている。そしてさらに、熱硬化性樹脂15により半導体素子3と基板12との間の接続強度が補強されているので、仮に固定用樹脂が半導体素子3の天面に付着した場合においても、半導体素子3と接続端子2との間での接続を安定して維持させることができる。
Further, after mounting the semiconductor
次に、本実施の形態における半導体素子実装基板11の製造方法について、図面を用いて説明する。図2は、本実施の形態における半導体素子実装基板11の製造フローチャートである。図2において、従来(図3)や図1と同じものには同じ番号を用い、その説明は簡略化している。
Next, a method for manufacturing the semiconductor
図2において、最初に樹脂膜形成工程21では、接続端子2を覆うようにペースト状の樹脂5がスクリーン印刷により塗布される。なおここでは樹脂5として、非導電性樹脂ペースト(NCP)を用いたが、これに代えて異方性導電樹脂ペースト(ACP)を塗布しても良い。また、この塗布方法としてスクリーン印刷を用いたが、これは適宜他の方法(例えばディスペンサ塗布や転写塗布など)でも良い。また、樹脂5に対して、非導電性の樹脂フィルム(NCF)や異方性導電フィルム(ACF)などを用いても良い。この場合、これらフィルムは接続端子2上に貼り付けられる。
In FIG. 2, first, in a resin
実装工程22は、樹脂膜形成工程21の後で、半導体素子3が基板12へ装着される工程である。このとき、半導体素子3のバンプ4と接続端子2とが対応するように実装される。
The mounting
次に硬化工程23は、ペースト状の樹脂5を硬化させる工程である。ここで樹脂5には熱硬化性樹脂が用いられているので、硬化工程23ではペースト状の樹脂5を加熱することで樹脂5を硬化させる。このとき樹脂5の硬化が完全に完了するまでの間、半導体素子3と基板12とはその上下方向から加圧される。この加圧によりバンプ4の先端が変形させられ、バンプ4の高さのばらつきが吸収される。これによって、バンプ4の高さが揃うので、すべてのバンプ4がしっかりと接続端子2へ接触できることとなる。
Next, the curing
塗布工程24は、この硬化工程23の後で、半導体素子3における4つの角部の近傍にペースト状の熱硬化性樹脂15を塗布する。本実施の形態ではこの熱硬化性樹脂15はディスペンサによって、半導体素子3の角部に対し、その角部の上方から塗布される。これにより、熱硬化性樹脂15を半導体素子3の天面、側面および基板12に対して一度に同時に塗布することができ、塗布工程の工数を短くできる。
In the
次に硬化工程25では、熱硬化性樹脂15を加熱することによって硬化させる。なおここで重要な点は、熱硬化性樹脂15は熱収縮性を有した樹脂を用いることと、塗布工程24において熱硬化性樹脂15を少なくとも半導体素子3の側面と、基板12の上面との双方に付着するように塗布することである。このようにすることにより、硬化工程25において熱硬化性樹脂15が熱によって収縮を起こし、半導体素子3が基板12側へとしっかりと押さえ付けられ、半導体素子3が基板12へ圧接状態で固定されることとなる。これにより、バンプ4と接続端子2との間の接触圧力をさらに大きくできる。
Next, in the curing
なお、本実施の形態では熱硬化性樹脂15を半導体素子3の角部近傍において天面の上方より塗布することで、ペースト状の熱硬化性樹脂15は半導体素子3の天面と側面へ塗布され、そして基板上面へと流れ落ちる。このようにすることにより、熱硬化性樹脂15が半導体素子3を天面方向からも押さえ込むこととなるので、さらに接続信頼性が高くできる。
In this embodiment, the
また、硬化工程25で熱硬化性樹脂15を硬化させるとき、半導体素子3側面と基板12との間の熱硬化性樹脂15が切れない様にしておくことが重要である。ここで塗布工程24では半導体素子3側が上方向を向いた状態で、熱硬化性樹脂15が塗布されるので、塗布された熱硬化性樹脂15は基板12側へ流れ、半導体素子3の側面に残る熱硬化性樹脂15は少なくなる。そこで、半導体素子3側面での熱硬化性樹脂15の厚みを厚くするため、本実施の形態における硬化工程25では、半導体素子3側が下方を向く方向で加熱する。これにより、一旦基板12側へ流れ落ちて、基板上へ広がったペースト状態の熱硬化性樹脂15が、半導体素子3の側面側へと流れる。従って、半導体素子3の側面における熱硬化性樹脂15の厚みを厚くできるので、硬化工程25での収縮で熱硬化性樹脂15が切れるようなことは発生し難くなる。
Further, when the
次に、下実装工程26は基板12の下面側に下側電子部品14を装着する工程である。この下実装工程26には、基板12の下面側において、下側電子部品14が装着されるランドにクリーム状の鉛フリー半田34をスクリーン印刷する印刷工程27と、その後で基板12下側の所定の位置に下側電子部品14を実装する装着工程28と、この後で鉛フリー半田を溶融させる加熱工程29とからなる。
Next, the lower mounting process 26 is a process of mounting the lower
下実装工程26の後で、上実装工程30が行われる。この上実装工程30において印刷工程31では、予め枠体13にクリーム状の鉛フリー半田17が印刷される。そして装着工程32では、枠体13における半田の塗布面側が基板12と対向するような方向で基板12の下面側に装着される。そしてその後のリフロー工程33で加熱されて、枠体13が基板12へ接続固定されて、半導体素子実装基板11が完成する。
After the lower mounting process 26, an upper mounting process 30 is performed. In the upper mounting process 30, in the
以上のように、本実施の形態における半導体素子実装基板11では、熱硬化性樹脂15による収縮力で半導体素子3が基板12へ押し付けられることとなるので、下実装工程26や上実装工程30さらにはマザー基板へ半田付け工程などの熱によって生じる基板12の反りに対しても、バンプ4と接続端子2との間の接続を維持させることができる。さらに、基板12の厚みを薄くできることとなり、半導体素子実装基板11の高さを低くできる。
As described above, in the semiconductor
本発明にかかる半導体素子実装基板は、良好なバンプと接続端子との接触信頼性を得るという効果を有し、特に両面に部品実装される半導体素子実装基板や後に切断やさらなる加熱工程を通るモジュール等に用いる半導体素子実装基板として有用である。 The semiconductor element mounting substrate according to the present invention has an effect of obtaining good contact reliability between the bump and the connection terminal, and in particular, the semiconductor element mounting substrate on which components are mounted on both sides, and a module that passes through subsequent cutting and further heating processes. It is useful as a semiconductor element mounting substrate used for such as.
2 接続端子
3 半導体素子
4 バンプ
5 樹脂
12 基板
15 熱硬化性樹脂
2
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247843A JP2010080698A (en) | 2008-09-26 | 2008-09-26 | Semiconductor device mounting substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247843A JP2010080698A (en) | 2008-09-26 | 2008-09-26 | Semiconductor device mounting substrate and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080698A true JP2010080698A (en) | 2010-04-08 |
Family
ID=42210806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008247843A Pending JP2010080698A (en) | 2008-09-26 | 2008-09-26 | Semiconductor device mounting substrate and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080698A (en) |
-
2008
- 2008-09-26 JP JP2008247843A patent/JP2010080698A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432949B2 (en) | Electrical component connection method | |
JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
WO2010070806A1 (en) | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus | |
US9793221B2 (en) | Semiconductor device mounting method | |
JP5125314B2 (en) | Electronic equipment | |
JP2013030789A (en) | Packaging structure and manufacturing method therefor | |
JP4596034B2 (en) | Manufacturing method of electronic component module | |
JP5061668B2 (en) | Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate | |
JP4998360B2 (en) | Manufacturing method of electronic component module | |
US20070234561A1 (en) | Mounting method of passive component | |
JP5083076B2 (en) | Manufacturing method of electronic device | |
JP2010080698A (en) | Semiconductor device mounting substrate and method of manufacturing the same | |
JP2010153670A (en) | Flip-chip mounting method and semiconductor device | |
JP2008235840A (en) | Method and apparatus for manufacturing semiconductor device, and semiconductor module | |
US20150373845A1 (en) | Electronic component mounting structure and method of manufacturing electronic component mounting structure | |
JP5451053B2 (en) | Flip chip mounting method and flip chip mounting apparatus | |
JP2010103336A (en) | Substrate unit, information processor and method of manufacturing substrate unit | |
JP2007214332A (en) | Semiconductor packaging module and manufacturing method thereof | |
JP2008235656A (en) | Package of circuit board | |
JP2009032845A (en) | Thermocompression bonding device and packaging method for electrical component | |
JP2007214330A (en) | Supply method of conductive paste | |
KR101486201B1 (en) | A flexible integrated circuit device and method of manufacturing the same | |
JP2013048300A (en) | Thermo-compression bonding apparatus and packaging method of electric component | |
JP2010251527A (en) | Electronic component, and method of manufacturing electronic component | |
JP2010021392A (en) | Semiconductor device and its manufacturing method |