JP2010251527A - Electronic component, and method of manufacturing electronic component - Google Patents
Electronic component, and method of manufacturing electronic component Download PDFInfo
- Publication number
- JP2010251527A JP2010251527A JP2009099457A JP2009099457A JP2010251527A JP 2010251527 A JP2010251527 A JP 2010251527A JP 2009099457 A JP2009099457 A JP 2009099457A JP 2009099457 A JP2009099457 A JP 2009099457A JP 2010251527 A JP2010251527 A JP 2010251527A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- thermosetting resin
- electronic component
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
Description
本発明は、半導体素子を回路基板にフリップチップ実装した電子部品とその製造方法に関する。 The present invention relates to an electronic component in which a semiconductor element is flip-chip mounted on a circuit board and a manufacturing method thereof.
近年の携帯情報端末の小型化、軽量化による電子部品の高密度化、小型化、軽量化に伴い、フリップチップ接続によるCSP(Chip Sized Package)やMCM(Multi Chip Module)が必要とされている。 With recent downsizing and weight reduction of portable information terminals, electronic components are becoming denser, smaller, and lighter, so that CSP (Chip Sized Package) and MCM (Multi Chip Module) by flip chip connection are required. .
図10は特許文献1に記載されたフリップチップ実装方法を断面図で示したものである。回路基板101の表面には基板電極102や配線103が形成されている。この回路基板101に搭載される半導体素子104には、回路基板101と対向する面にバンプ105が形成されている。
FIG. 10 is a sectional view showing the flip chip mounting method described in Patent Document 1. In FIG.
この回路基板101の基板電極102と半導体素子104のバンプ105とを位置合わせし、ボンディングツール106にて半導体素子104を回路基板101に加圧、加熱することにより実装する。この際、基板電極102とバンプ105を電気的に接続する方法として異方性導電フィルム107を介在させる方法がある。
The
異方性導電フィルム107は、微細な導電粒子108を分散させた熱硬化性または熱可塑性の樹脂フィルムで、半導体素子104と回路基板101との間で加圧、加熱されることにより、軟化、流動化して、半導体素子104の下全体に押し広げられて回路基板101と接着、固化される。また、半導体素子104のバンプ105と回路基板101の基板電極102の間には、導電粒子108が挟まれ電気的接続が得られる。
The anisotropic
なお、ボンディングツール106に異方性導電フィルム107が付着しないように、ボンディングツール106と半導体素子104の間に、例えばフッ素系樹脂を用いた樹脂シート状部材109を挟んでおいて加圧、加熱を行う。
In order to prevent the anisotropic
このように樹脂シート状部材109をボンディングツール106と半導体素子104の間に挟んで加圧、加熱を行う場合、半導体素子104上のバンプ105が配置されている部分とバンプ105が配置されていない部分とで、図11に示すように樹脂シート状部材109の変形に差異が生じる。樹脂シート状部材109の弾性率は1GPa以下である。
In this way, when the resin sheet-
すなわち、バンプ105が配置されている部分の樹脂シート状部材109の変形は、バンプ105が配置されていない部分の樹脂シート状部材109の変形よりも大きく、そのため、半導体素子104がバンプ105を支点として大きく曲げられる現象が発生する。
That is, the deformation of the resin sheet-
この場合、特に半導体素子104が薄型化した場合、バンプ105の近傍に加圧時の応力が集中し、半導体素子104が損傷するという課題を有している。さらに、異方性導電フィルム107の樹脂中のシリカ110によって半導体素子104が破壊されることがある。
In this case, particularly when the
本発明は、前記従来の課題を解決するもので、特に半導体素子の薄型化に対して半導体素子を損傷しない高品質な電子部品とその製造方法を提供することを目的とする。 An object of the present invention is to solve the above-described conventional problems, and in particular, to provide a high-quality electronic component that does not damage a semiconductor element with respect to the thinning of the semiconductor element and a method for manufacturing the same.
本発明の請求項1記載の電子部品は、主面にバンプを有する半導体素子と、前記半導体素子の前記バンプに当接して導通した基板電極を有する回路基板と、前記半導体素子と前記回路基板との間に位置する熱硬化性樹脂と、材質が硬質で、前記半導体素子の前記主面とは反対側の面に直接または接着層を介して当接し外周部のうちの少なくとも前記半導体素子の前記バンプが形成されている辺に対応する部分が前記回路基板の側に近接して前記熱硬化性樹脂によって前記回路基板に接着されている枠とを有していることを特徴とする。 According to a first aspect of the present invention, there is provided an electronic component comprising: a semiconductor element having a bump on a main surface; a circuit board having a substrate electrode in contact with the bump of the semiconductor element; and the semiconductor element and the circuit board. A thermosetting resin located between and a material that is hard, and abuts directly or via an adhesive layer on a surface opposite to the main surface of the semiconductor element, and at least the semiconductor element of the outer peripheral portion A portion corresponding to a side on which the bump is formed has a frame that is adjacent to the circuit board side and is bonded to the circuit board by the thermosetting resin.
本発明の請求項2記載の電子部品は、請求項1において、前記枠は、前記半導体素子を内部に含む凹型の形状であることを特徴とする。
本発明の請求項3記載の電子部品は、請求項1において、前記枠は、金属板を切り欠きで折り曲げられたものであることを特徴とする。
According to a second aspect of the present invention, in the electronic component according to the first aspect, the frame has a concave shape including the semiconductor element therein.
According to a third aspect of the present invention, in the electronic component according to the first aspect, the frame is formed by bending a metal plate with a notch.
本発明の請求項4記載の電子部品は、請求項2または請求項3において、前記枠は、前記回路基板に近接して前記回路基板の実装面に沿って延びる鍔部が形成されていることを特徴とする。 According to a fourth aspect of the present invention, in the electronic component according to the second or third aspect, the frame is formed with a flange extending along the mounting surface of the circuit board in the vicinity of the circuit board. It is characterized by.
本発明の請求項5記載の電子部品の製造方法は、回路基板に熱硬化性樹脂を供給する工程と、半導体素子を前記半導体素子上のバンプが前記回路基板上の基板電極に合致する位置決め状態で前記熱硬化性樹脂を介し前記回路基板に搭載する工程と、前記半導体素子を被覆する形状の枠を前記半導体素子上に搭載する工程と、前記枠を前記回路基板に押し付ける方向に加圧しながら加熱する工程とを有し、前記回路基板に前記バンプを電気的接続状態に圧着するとともに前記熱硬化性樹脂にて前記枠を前記回路基板に接着固定することを特徴とする。 According to a fifth aspect of the present invention, there is provided a method of manufacturing an electronic component comprising: supplying a thermosetting resin to a circuit board; and positioning the semiconductor element so that bumps on the semiconductor element match a substrate electrode on the circuit board. The step of mounting on the circuit board through the thermosetting resin, the step of mounting a frame having a shape covering the semiconductor element on the semiconductor element, and pressurizing the frame against the circuit board And heating and bonding the bumps to the circuit board in an electrically connected state, and bonding and fixing the frame to the circuit board with the thermosetting resin.
本発明の請求項6記載の電子部品の製造方法は、回路基板に第1熱硬化性樹脂を供給する工程と、半導体素子を前記半導体素子上のバンプが前記回路基板上の基板電極に合致する位置決め状態で前記熱硬化性接着を介し前記回路基板に搭載する工程と、前記半導体素子上に第2熱硬化性樹脂を供給する工程と、前記半導体素子を被覆する寸法の硬質板を前記半導体素子上に前記第2熱硬化性樹脂を介して搭載する工程と、凹部を有する加圧用ジグを前記半導体素子に被せて前記硬質板を前記回路基板に押し付ける方向に加圧しながら加熱する工程とを有し、前記回路基板に前記バンプを電気的接続状態に圧着すると同時に、前記半導体素子上の前記熱硬化性樹脂を熱硬化させ、さらに同時に前記硬質板を前記半導体素子が被覆される形状に変形させながら、前記熱硬化性樹脂にて前記硬質板を前記回路基板に接着固定する。 According to a sixth aspect of the present invention, there is provided a method for manufacturing an electronic component, comprising: supplying a first thermosetting resin to a circuit board; and bumps on the semiconductor element are aligned with substrate electrodes on the circuit board. A step of mounting on the circuit board through the thermosetting adhesion in a positioning state; a step of supplying a second thermosetting resin on the semiconductor element; and a hard plate having a size covering the semiconductor element. A step of mounting via the second thermosetting resin, and a step of heating while pressing the hard plate against the circuit board by covering the semiconductor element with a pressing jig having a recess. At the same time, the bumps are crimped to the circuit board in an electrically connected state, and at the same time, the thermosetting resin on the semiconductor element is thermoset, and at the same time, the hard plate is changed to a shape that covers the semiconductor element. Is allowed while, adhered and fixed the rigid plate to the circuit board by the thermosetting resin.
この構成によれば、半導体素子の薄型化に対して、半導体素子を損傷しない高品質な電子部品を高生産で提供することができる。 According to this configuration, it is possible to provide a high-quality electronic component that does not damage the semiconductor element with high production as the semiconductor element becomes thinner.
以下、本発明の各実施の形態を図1〜図9に基づいて説明する。
(実施の形態1)
本発明の実施の形態1における電子部品の製造方法およびその方法により製造される電子部品の構造を図1〜図4に基づいて説明する。
Hereinafter, each embodiment of the present invention will be described with reference to FIGS.
(Embodiment 1)
A method for manufacturing an electronic component according to Embodiment 1 of the present invention and the structure of the electronic component manufactured by the method will be described with reference to FIGS.
図2はワイヤボンディング技術を利用したバンプ形成方法を工程順に示した断面図であり、図1は電子部品の製造方法を工程順に示した断面図であり、図4は図1により製造された電子部品の断面図を示す。 2 is a cross-sectional view showing a bump forming method using wire bonding technology in the order of steps, FIG. 1 is a cross-sectional view showing a method of manufacturing an electronic component in the order of steps, and FIG. 4 is an electronic device manufactured according to FIG. Sectional drawing of components is shown.
図2に示すバンプ形成方法は、ワイヤボンディング技術を利用し、Au線201の先端にスパーク放電を用いてAuボール202を形成し(図2(a))、Auボール202を保持するキャピラリ203を下降し、Auボール202が加熱ステージにより加熱された半導体素子104のパッド電極204に接触し、その後加圧力と超音波が印加されて接合が完了する(図2(b))。その後、一定量Au線201を引き出した後、Au線201をクランプしてキャピラリ203が上昇すると、Au線201が引きちぎられ、バンプ105の形成が完了する(図2(c))。パッド電極204の材質は一般的にAlを主材料とし、SiやCuを含むAl化合物である。
The bump forming method shown in FIG. 2 uses wire bonding technology to form an
半導体素子104のパッド電極204の間のピッチが120μmのとき、バンプ105の直径は85μm、バンプ105の台座部の高さは25μmとする。これらの形状はバンプ105の材質、バンプ105の形成条件、ボンディング条件により、±3〜10μm程度は調整できる。
When the pitch between the
図1(a)に示す回路基板101の基板電極102の上に、図1(b)では、半導体素子104の大きさより1mm程度大きな寸法にてカットされた熱硬化性樹脂フィルム301を配置し、貼り付けツール303により熱硬化性樹脂フィルム301を貼り付ける。貼り付けツール303は内蔵したヒータ302にて70〜120℃に加熱されており、5〜10kgf/cm2程度の圧力で熱硬化性樹脂フィルム301を回路基板101の基板電極102の上に貼り付ける。
On the
貼り付けツール303により熱硬化性樹脂フィルム301を貼り付ける時に、貼り付けツール303に熱硬化性樹脂フィルム301が貼り付くことを防止するために、熱硬化性樹脂フィルム301にはセパレータ304が貼り付けられた状態になっており、熱硬化性樹脂フィルム301を回路基板101に貼り付けた後にセパレータ304が熱硬化性樹脂フィルム301から剥がされる。
In order to prevent the
熱硬化性樹脂フィルム301は、シリカなどの無機系フィラーを含有した絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く含有しない絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程におけるリフロー工程での高温に耐えうる耐熱性(例えば、260℃下で10秒間耐えうる程度の耐熱性)を有することが好ましい。
The
図1(c)では、図2の工程によって半導体素子104のパッド電極204上にバンプ105が形成された半導体素子104を、バンプ105の位置が前記の熱硬化性樹脂フィルム301が貼り付けられた回路基板101の基板電極102の位置に対応するように位置合わせして、吸着ツール305により回路基板101に押圧して搭載する。このとき吸着ツール305の温度は環境下とほぼ同程度の温度であり、熱硬化性樹脂フィルム301が熱硬化反応を開始する反応開始温度以下である。
In FIG. 1C, the
図1(d)では、枠としての金属枠306が吸着ツール307によりホールドされて、半導体素子104を被覆するように位置合わせして半導体素子104の上に搭載する。従来例で使用されていた樹脂シート状部材109の弾性率が1GPa以下であったのに対して、金属枠306はそれよりも弾性率が大きく、具体的には3GPa以上が好ましい。金属枠306は半導体素子の大きさと略同一サイズであり、半導体素子104を被覆できるようにあらかじめ凹部が形成された形状をしたものが好ましい。半導体素子104の外形寸法を6mm×6mmとすると、前記凹部の内径寸法は半導体素子104の寸法公差を考慮し、6.1mm×6.1mm〜6.2mm×6.2mm程度が好ましい。厚みは立体形状を維持するために0.1mm〜0.35mm程度が好ましい。また、材質は次工程での押圧、加熱に対して変形しない金属、例えば、SUS、洋白、リン青銅などが好ましい。吸着ツール307の温度は環境下とほぼ同程度の温度であり、熱硬化性樹脂フィルム301が熱硬化反応を開始する反応開始温度以下である。
In FIG. 1D, the
図1(e)と図1(f)では、ヒータ308により加熱された圧着ツール309により金属枠306を押圧、加熱することにより、位置合わせされた半導体素子104も押圧、加熱され、接合が完了する。
1E and 1F, the
このときバンプ105は、押圧されることにより回路基板101の基板電極102上で変形されながら押し付けられていく。このとき、押圧は最低でも20gf必要であり、半導体素子104、バンプ105、回路基板101を損傷しない程度の荷重を印加する。また、このとき、加熱された圧着ツール309により半導体素子104と回路基板101の間の熱硬化性樹脂フィルム301には170℃〜250℃程度の熱が数秒〜30秒程度印加され、この熱硬化性樹脂フィルム301が熱硬化され、半導体素子104は硬化した熱硬化性樹脂310により回路基板101上に固定される。また、同時に金属枠306も熱硬化性樹脂310により回路基板101上に固定される。以上の工程により得られる電子部品の構造を図3と図4に示す。
At this time, the
ここでは熱硬化性樹脂310としてフィルム状のものを用いた場合について説明を行ったが、熱硬化性樹脂310の形態は液状のものでもよい。
また、金属枠306の形状は図5のような形状でもよい。つまり、金属枠306には鍔部306aが形成されている。このとき、金属枠306と回路基板101との接着面積がさらに広くなるため、金属枠306をさらに強固に回路基板101と接着することが可能である。
Here, the case where a film-like resin is used as the
Further, the shape of the
かかる構成によれば、従来使用されていた樹脂シート状部材109に比べて硬質の金属枠306を介して、半導体素子104を回路基板101に押圧するので、半導体素子104のバンプ105の近傍には応力が集中しないため、薄型の半導体素子104に対しても高品質に実装することが可能である。
According to such a configuration, the
また、金属枠306で半導体素子101を覆っているのでシールド効果を有する。また、部分的に加圧しないので、樹脂中のシリカなどのフィラーで半導体素子101が破壊されることもない。
Further, since the
(実施の形態2)
本発明の実施の形態2における電子部品の製造方法およびその方法により製造される電子部品の構造を図6および図7に基づいて説明する。
(Embodiment 2)
A method for manufacturing an electronic component and a structure of the electronic component manufactured by the method according to Embodiment 2 of the present invention will be described with reference to FIGS.
図6は電子部品の製造方法を工程順に示した断面図であり、図7は図6により製造された電子部品の断面図を示す。
ワイヤボンディング技術を利用して半導体素子104上にバンプ105を形成する方法は実施の形態1における図2と同じであるため、ここでは説明を省略する。
FIG. 6 is a cross-sectional view showing a method of manufacturing an electronic component in the order of steps, and FIG. 7 is a cross-sectional view of the electronic component manufactured according to FIG.
Since the method of forming the
図6(a)と図6(b)では、回路基板101の基板電極102上に半導体素子104の大きさより1mm程度大きな寸法にてカットされた熱硬化性樹脂フィルム301を配置し、内蔵したヒータ302にて70〜120℃に加熱された貼り付けツール303により5〜10kgf/cm2程度の圧力で熱硬化性樹脂フィルム301を回路基板101の基板電極102上に貼り付ける。この後、熱硬化性樹脂フィルム301の貼り付けツール303側に取り外し可能に配置されたセパレータ304を剥がすことにより回路基板101の準備工程が完了する。
In FIG. 6A and FIG. 6B, a
このセパレータ304は、貼り付けツール303に熱硬化性樹脂フィルム301が貼り付くことを防止するためのものである。ここで、熱硬化性樹脂フィルム301は、シリカなどの無機系フィラーを含有した絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く含有しない絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程におけるリフロー工程での高温に耐えうる耐熱性(例えば、260℃の環境下で10秒間耐えうる程度の耐熱性)を有することが好ましい。
The
図6(c)では、図2の工程によって半導体素子104のパッド電極204上にバンプ105が形成された半導体素子104を、バンプ105の位置が前記の熱硬化性樹脂フィルム301が貼り付けられた回路基板101の基板電極102の位置に対応するように位置合わせして、吸着ツール305により回路基板101に押圧して搭載する。このとき吸着ツール305の温度は環境下とほぼ同程度の温度であり、熱硬化性樹脂フィルム301が熱硬化反応を開始する反応開始温度以下である。
6C, the
図6(d)では、半導体素子104上に硬質板としての金属板401を固定するための接着層としての熱硬化性樹脂402を供給する。ここで金属板401は、従来使用されていた樹脂シート状部材109に比べて硬質である。
In FIG. 6D, a
図6(e)では、従来使用されていた樹脂シート状部材109に比べて硬質の硬質板としての金属板401を半導体素子104を被覆するように位置合わせして吸着ツール307により半導体素子104上に搭載する。金属板401は半導体素子104の大きさに半導体素子104の厚みの2倍と接続時の半導体素子104の主面と回路基板101との間隙の寸法を加算した寸法が好ましい。またその形状は図8に示すように十字の形状が好ましい。金属板401にはあらかじめ半導体素子104の大きさと略同一寸法の位置に切り欠き401aを設けておく。半導体素子104の外形寸法を6mm×6mm、半導体素子104の厚みを0.1mmとすると、金属板401の外形寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。厚みは平板形状が後工程での押圧、加熱工程にて折り曲げられやすいよう0.02mm〜0.3mm程度が好ましい。厚みが0.1mm以上の金属板401に対しては、後工程での押圧、加熱工程にて折り曲げられやすいように6.1mm×6.1mmの寸法に切り欠きを設けることが好ましい。また、材質は次工程での押圧、加熱に対して変形しない金属、例えば、SUS、洋白、リン青銅、アルミなどが好ましい。具体的には、アルミの場合の厚みは0.02mm、洋白の場合の厚みは0.3mmであった。
In FIG. 6 (e), the
図6(f)では、ヒータ403により加熱された圧着ツール404により金属板401を押圧、加熱する。
このとき、圧着ツール404は凹型の形状とし、凹部の内部寸法は外形が半導体素子104の大きさに金属板401の厚みの2倍を加算した寸法と略同一する。また深さは接続後の回路基板101の上面から金属板401の上面までの高さと略同一とする。半導体素子104の外形寸法を6mm×6mm、半導体素子104の厚みを0.1mmとすると、金属板401の外形寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。圧着ツール404の凹部の内部寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。凹部の深さは0.2mm〜0.25mm程度が好ましい。
In FIG. 6 (f), the
At this time, the crimping
圧着ツール404により位置合わせされた金属板401を押圧、加熱することにより、最初に金属板401の四隅が切り欠き401aで回路基板101の側の折れ曲げられて、半導体素子104も押圧、加熱され、図6(g)に示すように接合が完了する。
By pressing and heating the
このとき、バンプ105は、押圧されることにより、回路基板101の基板電極102上で変形されながら押し付けられていく。このとき、押圧は最低でも20gf必要であり、半導体素子104、バンプ105、回路基板101を損傷しない程度の荷重を印加する。また、このとき、加熱された圧着ツール309により半導体素子104と回路基板101の間の熱硬化性樹脂フィルム301には170℃〜250℃程度の熱が数秒〜30秒程度印加され、この熱硬化性樹脂フィルム301が熱硬化され、半導体素子104は硬化した熱硬化性樹脂310により回路基板101上に固定される。また、同時に金属板401はあらかじめ設けられた切り欠きで折り曲げられながら、半導体素子104の外周にはみ出ている熱硬化性樹脂310により回路基板101の上に固定される。
At this time, the
かかる構成によれば、半導体素子104のバンプ105の近傍には応力が集中しないため、薄型の半導体素子104に対しても高品質に実装することが可能である。また、あらかじめ高価な立体形状の金属枠を必要とせず、金型での打ち抜き方法などによる安価な平板形状の金属板を用いることができるので、電子部品を安価に製造することができる。
According to such a configuration, stress is not concentrated in the vicinity of the
上記の各実施の形態では、金属枠306や金属板401を折り曲げて構成した枠は、図9(a)に示すように凹部を形成するように四隅に壁61,62,63,64が形成されていたが、図9(b)に示すように、バンプ105が半導体素子104の対向する2辺に沿って形成されている場合には、バンプ105が形成されている辺に対応して、金属枠306や金属板401を折り曲げて構成した枠に壁61,63を形成することによっても、ほぼ同様の効果を期待できる。
In each of the embodiments described above, the
なお、この実施の形態2では半導体素子104の上に金属板401を固定するために接着層として熱硬化性樹脂402を供給したが、この熱硬化性樹脂402を設けない場合も実施することができる。
In the second embodiment, the
本発明は、薄型の半導体素子を実装した各種の電子部品の信頼性の向上に寄与できる。 The present invention can contribute to improving the reliability of various electronic components mounted with a thin semiconductor element.
101 回路基板
102 基板電極
104 半導体素子
105 バンプ
301 熱硬化性樹脂フィルム
302 ヒータ
303 貼り付けツール
304 セパレータ
305 吸着ツール
306 金属枠(枠)
306a 鍔部
307 吸着ツール
308 ヒータ
309 圧着ツール
310 熱硬化された熱硬化性樹脂フィルム
401 金属板(硬質板)
402 熱硬化性樹脂
403 ヒータ
404 凹部を有する圧着ツール
DESCRIPTION OF
402
Claims (6)
前記半導体素子の前記バンプに当接して導通した基板電極を有する回路基板と、
前記半導体素子と前記回路基板との間に位置する熱硬化性樹脂と、
材質が硬質で、前記半導体素子の前記主面とは反対側の面に直接または接着層を介して当接し外周部のうちの少なくとも前記半導体素子の前記バンプが形成されている辺に対応する部分が前記回路基板の側に近接して前記熱硬化性樹脂によって前記回路基板に接着されている枠と
を有している電子部品。 A semiconductor element having bumps on the main surface;
A circuit board having a substrate electrode brought into contact with and in contact with the bump of the semiconductor element;
A thermosetting resin located between the semiconductor element and the circuit board;
A portion made of a hard material and in contact with a surface opposite to the main surface of the semiconductor element directly or via an adhesive layer, corresponding to at least a side of the outer peripheral portion where the bump of the semiconductor element is formed An electronic component having a frame adhered to the circuit board by the thermosetting resin adjacent to the circuit board side.
請求項1記載の電子部品。 The electronic component according to claim 1, wherein the frame has a concave shape including the semiconductor element therein.
請求項1記載の電子部品。 The electronic component according to claim 1, wherein the frame is a metal plate bent by a notch.
請求項2または請求項3に記載の電子部品。 4. The electronic component according to claim 2, wherein the frame is formed with a flange extending along the mounting surface of the circuit board in the vicinity of the circuit board.
半導体素子を前記半導体素子上のバンプが前記回路基板上の基板電極に合致する位置決め状態で前記熱硬化性樹脂を介し前記回路基板に搭載する工程と、
前記半導体素子を被覆する形状の枠を前記半導体素子上に搭載する工程と、
前記枠を前記回路基板に押し付ける方向に加圧しながら加熱する工程と
を有し、前記回路基板に前記バンプを電気的接続状態に圧着するとともに前記熱硬化性樹脂にて前記枠を前記回路基板に接着固定する
電子部品の製造方法。 Supplying a thermosetting resin to the circuit board;
Mounting a semiconductor element on the circuit board through the thermosetting resin in a positioning state in which bumps on the semiconductor element match a substrate electrode on the circuit board;
Mounting a frame having a shape covering the semiconductor element on the semiconductor element;
Heating the frame while pressing it in a direction of pressing the frame against the circuit board, and crimping the bumps to the circuit board in an electrically connected state and using the thermosetting resin to attach the frame to the circuit board. Manufacturing method of electronic parts to be bonded and fixed.
半導体素子を前記半導体素子上のバンプが前記回路基板上の基板電極に合致する位置決め状態で前記熱硬化性接着を介し前記回路基板に搭載する工程と、
前記半導体素子上に第2熱硬化性樹脂を供給する工程と、
前記半導体素子を被覆する寸法の硬質板を前記半導体素子上に前記第2熱硬化性樹脂を介して搭載する工程と、
凹部を有する加圧用ジグを前記半導体素子に被せて前記硬質板を前記回路基板に押し付ける方向に加圧しながら加熱する工程と
を有し、
前記回路基板に前記バンプを電気的接続状態に圧着すると同時に、前記半導体素子上の前記熱硬化性樹脂を熱硬化させ、さらに同時に前記硬質板を前記半導体素子が被覆される形状に変形させながら、前記熱硬化性樹脂にて前記硬質板を前記回路基板に接着固定する
電子部品の製造方法。 Supplying a first thermosetting resin to the circuit board;
Mounting a semiconductor element on the circuit board through the thermosetting adhesion in a positioning state in which bumps on the semiconductor element match a substrate electrode on the circuit board;
Supplying a second thermosetting resin on the semiconductor element;
Mounting a hard plate of a size covering the semiconductor element on the semiconductor element via the second thermosetting resin;
A step of covering the semiconductor element with a pressurizing jig having a recess and heating while pressing in the direction of pressing the hard plate against the circuit board,
At the same time that the bumps are crimped to the circuit board in an electrically connected state, the thermosetting resin on the semiconductor element is thermally cured, and at the same time, the hard plate is deformed into a shape covered with the semiconductor element, A method of manufacturing an electronic component, wherein the hard plate is bonded and fixed to the circuit board with the thermosetting resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009099457A JP5414336B2 (en) | 2009-04-16 | 2009-04-16 | Electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009099457A JP5414336B2 (en) | 2009-04-16 | 2009-04-16 | Electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251527A true JP2010251527A (en) | 2010-11-04 |
JP5414336B2 JP5414336B2 (en) | 2014-02-12 |
Family
ID=43313545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009099457A Expired - Fee Related JP5414336B2 (en) | 2009-04-16 | 2009-04-16 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414336B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038270A (en) * | 2011-08-09 | 2013-02-21 | Fujitsu Ltd | Electronic device and method for manufacturing the same |
CN108369933A (en) * | 2015-12-16 | 2018-08-03 | 三菱电机株式会社 | Semiconductor device and its manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817853A (en) * | 1994-06-27 | 1996-01-19 | Nec Corp | Semiconductor device and manufacture thereof |
JPH10150128A (en) * | 1996-11-15 | 1998-06-02 | Nitto Denko Corp | Semiconductor device and its manufacture |
JP2000260819A (en) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | Manufacture of semiconductor device |
WO2006123554A1 (en) * | 2005-05-17 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
-
2009
- 2009-04-16 JP JP2009099457A patent/JP5414336B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817853A (en) * | 1994-06-27 | 1996-01-19 | Nec Corp | Semiconductor device and manufacture thereof |
JPH10150128A (en) * | 1996-11-15 | 1998-06-02 | Nitto Denko Corp | Semiconductor device and its manufacture |
JP2000260819A (en) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | Manufacture of semiconductor device |
WO2006123554A1 (en) * | 2005-05-17 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038270A (en) * | 2011-08-09 | 2013-02-21 | Fujitsu Ltd | Electronic device and method for manufacturing the same |
CN108369933A (en) * | 2015-12-16 | 2018-08-03 | 三菱电机株式会社 | Semiconductor device and its manufacturing method |
CN108369933B (en) * | 2015-12-16 | 2021-06-29 | 三菱电机株式会社 | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5414336B2 (en) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3880775B2 (en) | Mounting electronic components on a circuit board | |
JP3565319B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5077448B2 (en) | Semiconductor chip built-in wiring board and manufacturing method thereof | |
JP4663184B2 (en) | Manufacturing method of semiconductor device | |
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
WO2010070806A1 (en) | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus | |
JP4992310B2 (en) | Manufacturing method of laminated substrate | |
JPH11191569A (en) | Flip chip-mounting method and semiconductor device | |
JP2010034527A (en) | Mounting structure and mounting method | |
JP2008544554A (en) | Flip chip die assembly using thin flexible substrate | |
JP5262983B2 (en) | Mold package and manufacturing method thereof | |
JP2012074497A (en) | Circuit board | |
JP2008091719A (en) | Semiconductor device | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
JP2006261565A (en) | Electronic functional component mounted body and its manufacturing method | |
JP5414336B2 (en) | Electronic components | |
JP2000277649A (en) | Semiconductor and manufacture of the same | |
JP5451053B2 (en) | Flip chip mounting method and flip chip mounting apparatus | |
JP2010153670A (en) | Flip-chip mounting method and semiconductor device | |
JP2001267366A (en) | Method of packaging semiconductor and printed circuit board | |
JP3100949B2 (en) | Manufacturing method of wiring board | |
JP3923248B2 (en) | Method of mounting electronic component on circuit board and circuit board | |
JP3906130B2 (en) | Manufacturing method of semiconductor device | |
JP3637438B2 (en) | Wiring board manufacturing method | |
JP2001127105A (en) | Manufacturing method of semiconductor device and pressing jig for bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
LAPS | Cancellation because of no payment of annual fees |