JP2007214332A - Semiconductor packaging module and manufacturing method thereof - Google Patents

Semiconductor packaging module and manufacturing method thereof Download PDF

Info

Publication number
JP2007214332A
JP2007214332A JP2006032240A JP2006032240A JP2007214332A JP 2007214332 A JP2007214332 A JP 2007214332A JP 2006032240 A JP2006032240 A JP 2006032240A JP 2006032240 A JP2006032240 A JP 2006032240A JP 2007214332 A JP2007214332 A JP 2007214332A
Authority
JP
Japan
Prior art keywords
intaglio transfer
metal bump
insulating film
connection land
intaglio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006032240A
Other languages
Japanese (ja)
Inventor
Shinji Harada
真二 原田
Junichi Kimura
潤一 木村
Kenji Uenishi
謙次 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006032240A priority Critical patent/JP2007214332A/en
Publication of JP2007214332A publication Critical patent/JP2007214332A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize a semiconductor packaging module with excellent reliability. <P>SOLUTION: The semiconductor packaging module comprises a wiring board 22 including an insulating film non-formation part 27 provided on an insulating film 23, and of a connection land 28 provided on the insulating film non-formation part 27; a semiconductor element 24 mounted on the wiring board 22; solder bumps 25a, 25b connected with the semiconductor element 24, and provided at a position corresponding to the connection land 28; and resin 33 filled in a gap 32 between the semiconductor element 24 and the wiring board 22. The connection land 28 and the solder bumps 25a, 25b are connected with each other via engraved plate transfer conductors 30a, 30b formed by engraved plate transfer. It is hereby possible to suppress the generation of voids in the resin 33 and solder particles. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体素子が配線基板にフリップチップ実装された半導体実装モジュールと、この半導体実装モジュールの製造方法に関するものである。   The present invention relates to a semiconductor mounting module in which a semiconductor element is flip-chip mounted on a wiring board, and a method for manufacturing the semiconductor mounting module.

以下、従来の半導体実装モジュールの製造方法について詳細に説明する。図１２は、従来の半導体実装モジュールの製造フローチャートである。図１２において、クリームはんだ印刷工程１では、基板２にクリームはんだ３をメタルマスクを用いて印刷する。そしてこのクリームはんだ印刷工程１の後の実装工程４では、クリームはんだ３の上にチップ部品５や半導体素子６が装着される。なおこの半導体素子６には複数の電極パッドを有し、この電極パッドには、はんだバンプ７が設けられている。なおこれらのはんだバンプ７は、半導体素子６の基板に０．４ｍｍの間隔で配置されている。そして、この実装工程４の後のリフロー工程８において、クリームはんだ３を加熱・溶融させて、チップ部品５や半導体素子６を基板２へ接続・固定する。そして半導体素子６と基板２との間の接続強度を維持するために、樹脂充填工程９ではリフロー工程８の後で半導体素子６と基板２との間の隙間に樹脂１０を充填・硬化させる。そして以上のような工程によって半導体実装モジュール１１（図１５に示す）が完成する。   Hereinafter, a conventional method for manufacturing a semiconductor mounting module will be described in detail. FIG. 12 is a manufacturing flowchart of a conventional semiconductor mounting module. In FIG. 12, in cream solder printing process 1, cream solder 3 is printed on substrate 2 using a metal mask. In a mounting process 4 after the cream solder printing process 1, the chip component 5 and the semiconductor element 6 are mounted on the cream solder 3. The semiconductor element 6 has a plurality of electrode pads, and solder bumps 7 are provided on the electrode pads. These solder bumps 7 are arranged on the substrate of the semiconductor element 6 at intervals of 0.4 mm. In the reflow process 8 after the mounting process 4, the cream solder 3 is heated and melted to connect and fix the chip component 5 and the semiconductor element 6 to the substrate 2. In order to maintain the connection strength between the semiconductor element 6 and the substrate 2, in the resin filling process 9, the resin 10 is filled and cured in the gap between the semiconductor element 6 and the substrate 2 after the reflow process 8. Then, the semiconductor mounting module 11 (shown in FIG. 15) is completed through the processes described above.

では、従来の半導体実装モジュール１１の製造方法について図１２に示した工程の順で以下詳細に説明する。図１３は、従来の半導体実装モジュールにおけるクリームはんだ印刷工程１の説明図である。図１２、図１３において、まず基板２は、ガラス・エポキシ系の樹脂基材であり、この基材上には予め導体パターン（図示なし）が形成されている。なお、この配線パターン上には絶縁膜（図示せず）が形成されている。この絶縁膜の一部分に絶縁膜不形成部（図示せず）が形成され、そしてこの絶縁膜不形成部には、導体パターンと接続された接続ランド１２が形成されている。   Now, a conventional method for manufacturing the semiconductor mounting module 11 will be described in detail in the order of the steps shown in FIG. FIG. 13 is an explanatory diagram of a cream solder printing process 1 in a conventional semiconductor mounting module. 12 and 13, first, the substrate 2 is a glass / epoxy resin base material, and a conductor pattern (not shown) is formed on the base material in advance. An insulating film (not shown) is formed on the wiring pattern. An insulating film non-forming portion (not shown) is formed in a part of the insulating film, and a connection land 12 connected to the conductor pattern is formed in the insulating film non-forming portion.

まずクリームはんだ印刷工程１では、所定の位置に孔１３が設けられたメタルマスク１４が基板１の上に搭載される。ここで、これらの孔１３はそれぞれの接続ランド１２と対応する位置に形成されている。   First, in the cream solder printing process 1, a metal mask 14 provided with holes 13 at predetermined positions is mounted on the substrate 1. Here, these holes 13 are formed at positions corresponding to the respective connection lands 12.

そして、このメタルマスク１４の上面にクリームはんだ３を供給し、スキージ１５を図示Ａ方向へと移動させることで、クリームはんだ３が孔１３へ充填される。そしてこの状態でメタルマスク１４を外すと、孔１３内に充填されたクリームはんだ３ａが接続ランド１２上に残されることとなり、クリームはんだ３が基板２上に印刷される。このとき接続ランド１２上には、メタルマスク１４とほぼ同じ厚みのクリームはんだ３ａが形成される。   And the cream solder 3 is supplied to the upper surface of this metal mask 14, and the cream solder 3 is filled into the hole 13 by moving the squeegee 15 in the direction A in the figure. When the metal mask 14 is removed in this state, the cream solder 3a filled in the hole 13 is left on the connection land 12, and the cream solder 3 is printed on the substrate 2. At this time, cream solder 3 a having the same thickness as that of the metal mask 14 is formed on the connection land 12.

図１４は、実装工程における基板の断面図である。図１２、図１４において、実装工程４では、クリームはんだ印刷工程１の後でチップ部品５や半導体素子６が基板２上に実装される。リフロー工程８では、クリームはんだ３ａを溶融する温度以上にまで加熱し、実装工程４で実装されたチップ部品５や半導体素子６をはんだ付けする。   FIG. 14 is a cross-sectional view of the substrate in the mounting process. 12 and 14, in the mounting process 4, the chip component 5 and the semiconductor element 6 are mounted on the substrate 2 after the cream solder printing process 1. In the reflow process 8, the cream solder 3a is heated to a temperature equal to or higher than the melting temperature, and the chip component 5 and the semiconductor element 6 mounted in the mounting process 4 are soldered.

図１５は半導体実装モジュール１１の断面図である。図１５に示すように、樹脂充填工程９は、リフロー工程８の後で半導体素子６と基板２との間の隙間に樹脂１０を充填・硬化させる。これによって、半導体実装モジュール１１が完成する。   FIG. 15 is a cross-sectional view of the semiconductor mounting module 11. As shown in FIG. 15, in the resin filling process 9, the resin 10 is filled and cured in the gap between the semiconductor element 6 and the substrate 2 after the reflow process 8. Thereby, the semiconductor mounting module 11 is completed.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００１−２４４２９９号公報 As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP 2001-244299 A

近年、モジュールは半導体素子をフェイスダウンでフリップチップ実装した半導体実装モジュール化により小型化されてきた。しかし、携帯電話に代表されるような機器は今後もさらに多機能化が進み、その機器に内蔵される半導体実装モジュールには更なる小型化が要求されることとなる。そしてそのためには、はんだバンプ７の間隔を小さくすることが必要であるが、図１４に示すように、クリームはんだ３ａにダレが生じ、隣り合うはんだペースト同士で接触し易くなる。そしてこれによって、リフロー工程８で接続ランド１２間にはんだ粒１６が残留し易くなるという課題がある。そこで、この課題を解決するために、はんだペースト３ａの厚みを薄くし、供給するはんだペースト３ａの量を少なくすると、半導体素子６と基板２との隙間１７が狭くなり、樹脂１０が流れ込み難くなるという課題が生じることとなる。そしてこれは、樹脂１０の中にボイド１８が発生する。そしてこれらのはんだ粒１６やボイド１８は、半導体実装モジュール１１を親基板へはんだ付けするときに、隣接したはんだバンプ同士での短絡を発生し易くさせるという課題を有している。   In recent years, modules have been miniaturized by semiconductor mounting modules in which semiconductor elements are flip-chip mounted face down. However, devices such as mobile phones will continue to have more functions in the future, and further downsizing of semiconductor mounting modules built into the devices will be required. For this purpose, it is necessary to reduce the interval between the solder bumps 7, but as shown in FIG. 14, the cream solder 3 a is sagged, and the adjacent solder pastes are easily in contact with each other. As a result, there is a problem that the solder particles 16 easily remain between the connection lands 12 in the reflow process 8. Therefore, in order to solve this problem, if the thickness of the solder paste 3a is reduced and the amount of the solder paste 3a to be supplied is reduced, the gap 17 between the semiconductor element 6 and the substrate 2 becomes narrow, and the resin 10 does not flow easily. The problem will arise. As a result, voids 18 are generated in the resin 10. These solder grains 16 and voids 18 have a problem that when the semiconductor mounting module 11 is soldered to the parent substrate, it is easy to cause a short circuit between adjacent solder bumps.

そこで本発明は、この問題を解決したもので、樹脂１０中のボイドやはんだ粒などの発生を抑え、信頼性の良好な半導体実装モジュールを提供することを目的としたものである。   Accordingly, the present invention has been made to solve this problem, and an object of the present invention is to provide a highly reliable semiconductor mounting module in which generation of voids and solder grains in the resin 10 is suppressed.

この目的を達成するために本発明の半導体実装モジュールでは、基材上に配線された配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜に設けられた第１の絶縁膜不形成部と、この第１の絶縁膜不形成部に設けられるとともに、前記配線パターンに接続された第１の接続ランドとを含んだ配線基板と、この配線基板に装着される半導体素子と、この半導体素子に接続されるとともに前記第１の接続ランドと対応する位置に設けられた金属バンプと、前記半導体素子と前記配線基板との間の隙間に充填された樹脂とを備え、前記第１の接続ランドと前記金属バンプとの間は、凹版転写によって形成された第１の凹版転写導体で接続されたものである。これにより所期の目的を達成できる。   In order to achieve this object, in the semiconductor mounting module of the present invention, a wiring pattern wired on a substrate, an insulating film formed on the wiring pattern, and a first insulating film provided on the insulating film A wiring board including a non-forming part, a first connection land provided in the first insulating film non-forming part and connected to the wiring pattern, and a semiconductor element mounted on the wiring board; A metal bump connected to the semiconductor element and provided at a position corresponding to the first connection land; and a resin filled in a gap between the semiconductor element and the wiring board. The connection land and the metal bump are connected by a first intaglio transfer conductor formed by intaglio transfer. This achieves the intended purpose.

以上のように本発明によれば、基材上に配線された配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜に設けられた第１の絶縁膜不形成部と、この第１の絶縁膜不形成部に設けられるとともに、前記配線パターンに接続された第１の接続ランドとを含んだ配線基板と、この配線基板に装着される半導体素子と、この半導体素子に接続されるとともに前記第１の接続ランドと対応する位置に設けられた金属バンプと、前記半導体素子と前記配線基板との間の隙間に充填された樹脂とを備え、前記第１の接続ランドと前記金属バンプとの間は、凹版転写によって形成された第１の凹版転写導体で接続された半導体実装モジュールである。   As described above, according to the present invention, the wiring pattern wired on the substrate, the insulating film formed on the wiring pattern, the first insulating film non-forming portion provided on the insulating film, A wiring board that is provided in the first insulating film non-forming portion and includes a first connection land connected to the wiring pattern, a semiconductor element mounted on the wiring board, and a connection to the semiconductor element And a metal bump provided at a position corresponding to the first connection land, and a resin filled in a gap between the semiconductor element and the wiring board, and the first connection land and the Between the metal bumps is a semiconductor mounting module connected by a first intaglio transfer conductor formed by intaglio transfer.

これにより第１の接続ランドと金属バンプとの間には、凹版転写導体が挿入されることとなるので、基板と半導体素子との間の隙間を大きくできる。従って、樹脂を隙間へ流入しやすくできるので、樹脂中にボイドが発生し難くなる。また、第１の凹版転写導体は凹版転写によって形成されるので、ダレが小さくなり、はんだバンプのような導体粒の発生を少なくできる。従って、信頼性の良好な半導体素子実装モジュールを実現できる。   As a result, the intaglio transfer conductor is inserted between the first connection land and the metal bump, so that the gap between the substrate and the semiconductor element can be increased. Accordingly, since the resin can easily flow into the gap, voids are hardly generated in the resin. Further, since the first intaglio transfer conductor is formed by intaglio transfer, sagging is reduced and the generation of conductor grains such as solder bumps can be reduced. Therefore, a highly reliable semiconductor element mounting module can be realized.

なお、第１の凹版転写導体は凹版転写によって形成されるので、メタルマスクを用いた場合のようなかすれなどが無く、はんだ量のばらつきを少なくできる。従って、はんだ量が安定するので、半導体素子実装モジュールの信頼性を安定させることができる。また、半導体素子以外の部品と配線基板との間を接続するための接続部材も同時に供給できるので、生産性が良好である。   Since the first intaglio transfer conductor is formed by intaglio transfer, there is no blurring as in the case of using a metal mask, and variation in the amount of solder can be reduced. Therefore, since the amount of solder is stabilized, the reliability of the semiconductor element mounting module can be stabilized. In addition, since a connection member for connecting between a component other than the semiconductor element and the wiring board can be supplied at the same time, productivity is good.

さらに、配線基板上には、凹部に充填された導体ペーストが転写されるので、導体ペーストが供給される量の精度が良く、導体ペーストの供給量を安定させることができる。これにより面積が小さな接続ランドへの導体ペーストの供給や、接続ランドの面積に比べて導体ペーストの高さの比が大きな導体ペーストの供給が可能となるので、金属バンプ間隔の小さな半導体素子の実装も可能となる。従って半導体実装モジュールの小型化が実現できるという効果も有する。   Furthermore, since the conductor paste filled in the recesses is transferred onto the wiring board, the amount of the conductor paste supplied is good and the supply amount of the conductor paste can be stabilized. As a result, it is possible to supply the conductive paste to the connection land with a small area and to supply the conductive paste with a large height ratio of the conductive paste compared to the area of the connection land. Is also possible. Therefore, the semiconductor mounting module can be downsized.

（実施の形態１）
以下、本実施の形態について図面を用いて説明する。図１は、本実施の形態における導体ペースト供給方法を用いて製造されたモジュール２１の断面図である。図１において、配線基板２２はいわゆる樹脂基板である。本実施の形態における配線基板２２は、ガラス織布にエポキシ樹脂が含浸された基材の両面に、配線パターン（図示せず）が形成されている。 (Embodiment 1)
Hereinafter, the present embodiment will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a module 21 manufactured using the conductor paste supply method according to the present embodiment. In FIG. 1, the wiring board 22 is a so-called resin board. In wiring board 22 in the present embodiment, wiring patterns (not shown) are formed on both surfaces of a base material in which a glass woven fabric is impregnated with an epoxy resin.

そして、この配線パターン上を覆うように絶縁膜２３（図５に示す）が形成されており、この絶縁膜には半導体素子２４のはんだバンプ２５ａ、２５ｂや、チップ部品２６の電極と対応する位置に、絶縁膜不形成部２７（図５に示す）が設けられている。   An insulating film 23 (shown in FIG. 5) is formed so as to cover the wiring pattern, and the insulating film has positions corresponding to the solder bumps 25a and 25b of the semiconductor element 24 and the electrodes of the chip component 26. In addition, an insulating film non-forming portion 27 (shown in FIG. 5) is provided.

そしてこの絶縁膜不形成部２７には、はんだバンプ２５ａ、２５ｂと接続される接続ランド２８や、チップ部品２６の電極と接続される接続ランド２９が設けられる。なお、これら接続ランド２８、接続ランド２９はともに配線基板２２上で配線パターンに接続されている。   The insulating film non-forming portion 27 is provided with connection lands 28 connected to the solder bumps 25 a and 25 b and connection lands 29 connected to the electrodes of the chip component 26. The connection land 28 and the connection land 29 are both connected to the wiring pattern on the wiring board 22.

ここで、はんだバンプ２５ａは半導体素子２４の内側に配置し、一方はんだバンプ２５ｂは半導体素子２４の外周に配置する。そして、はんだバンプ２５ｂははんだバンプ２５ａよりも大きな径としている。これは、樹脂製の配線基板２２とシリコン製の半導体素子２４との間の線膨張係数の差が大きいために、半導体素子２４が配線基板２２にはんだ付けされた場合に、半導体素子２４の内側に比べて外周部側のはんだバンプの方が大きな熱ストレスを受けるためである。従って、この外周部のはんだバンプ２５ｂの径を大きくすることで、熱ストレスに対してもクラックなどが発生し難くできることとなる。なお本実施の形態においては、はんだバンプ２５ｂを半導体素子２４の基板の対角線上に４箇所配置しているので、配線基板２２へ安定して装着することができる。本実施の形態では四隅に４箇所としたが、これは半導体素子２４を配線基板２２へ装着時に安定すれば良いので、３箇所以上であれば良い。   Here, the solder bumps 25 a are disposed inside the semiconductor element 24, while the solder bumps 25 b are disposed on the outer periphery of the semiconductor element 24. The solder bump 25b has a larger diameter than the solder bump 25a. This is because the difference in coefficient of linear expansion between the resin wiring board 22 and the silicon semiconductor element 24 is large, so that when the semiconductor element 24 is soldered to the wiring board 22, the inside of the semiconductor element 24. This is because the solder bumps on the outer peripheral side are subjected to greater thermal stress than the above. Therefore, by increasing the diameter of the solder bumps 25b on the outer peripheral portion, cracks and the like can be made difficult to occur against thermal stress. In the present embodiment, four solder bumps 25b are arranged on the diagonal line of the substrate of the semiconductor element 24, so that the solder bump 25b can be stably attached to the wiring substrate 22. In the present embodiment, four locations are provided at the four corners. However, this is sufficient if the semiconductor element 24 is stable when mounted on the wiring board 22, and may be three or more locations.

そして接続ランド２８とはんだバンプ２５ａとの間は、凹版転写によって設けられた凹版転写導体３０ａによって接続され、接続ランド２８とはんだバンプ２５ｂとの間は、凹版転写によって設けられた凹版転写導体３０ｂによって接続されている。このとき、バンプ２５ｂの方がバンプ２５ａに比べて大きいので、バンプ２５ａと接続ランド２８との間の凹版転写導体３０ａの方が、バンプ２５ｂと接続ランド２８との間の凹版転写導体３０ｂよりも高さが必要となることとなる。また接続ランド２９とチップ部品２６の電極との間は、凹版転写導体３１によって接続されており、この凹版転写導体３１を形成するために必要なはんだの最適な高さや量は異なっている。このように凹版転写導体３０ａ、凹版転写導体３０ｂや凹版転写導体３１は、それぞれに必要な高さや量などが異なっていても、凹版転写によって形成されるので、それぞれの箇所に適した形状やはんだ量を精度良く供給できることとなる。なお、本実施の形態における凹版転写導体３０ａ、３０ｂ、凹版転写導体３１は共に鉛フリーのはんだであり、錫・銀・銅系の合金によるはんだを用いている。   The connection land 28 and the solder bump 25a are connected by an intaglio transfer conductor 30a provided by intaglio transfer, and the connection land 28 and the solder bump 25b are connected by an intaglio transfer conductor 30b provided by intaglio transfer. It is connected. At this time, since the bump 25b is larger than the bump 25a, the intaglio transfer conductor 30a between the bump 25a and the connection land 28 is more than the intaglio transfer conductor 30b between the bump 25b and the connection land 28. Height will be required. The connection land 29 and the electrode of the chip part 26 are connected by an intaglio transfer conductor 31. The optimum height and amount of solder necessary for forming the intaglio transfer conductor 31 are different. As described above, the intaglio transfer conductor 30a, the intaglio transfer conductor 30b, and the intaglio transfer conductor 31 are formed by intaglio transfer even if they have different heights and amounts. The amount can be supplied with high accuracy. The intaglio transfer conductors 30a and 30b and the intaglio transfer conductor 31 in the present embodiment are both lead-free solders, and solders made of tin / silver / copper alloys are used.

そして、半導体素子２４と配線基板２２との接続強度や信頼性を維持するために、半導体素子２４と配線基板２２との間の隙間３２には樹脂３３が充填されている。   In order to maintain the connection strength and reliability between the semiconductor element 24 and the wiring board 22, the gap 32 between the semiconductor element 24 and the wiring board 22 is filled with a resin 33.

次に、このようなモジュール２１の製造方法について以下図面を用いて説明する。図２は、本実施の形態におけるモジュール２１の製造フローチャートである。図２において図１と同じものは同じ番号を用いて、その説明は簡略化している。図２の順序に従って、本実施の形態におけるモジュール２１の製造方法を説明する。   Next, a method for manufacturing such a module 21 will be described with reference to the drawings. FIG. 2 is a manufacturing flowchart of the module 21 in the present embodiment. In FIG. 2, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is simplified. A method for manufacturing the module 21 according to the present embodiment will be described in the order shown in FIG.

図３は、本実施の形態における導体ペースト充填工程におけるフィルムの断面図である。図２、図３において、まず凹版加工工程４１では、接続ランド２８や接続ランド２９に対応する位置に、それぞれ凹部６２ａ、６２ｂと凹部６１（図３に示す）が加工された樹脂製のフィルム６３を製造する工程である。ここで、凹部６２ａははんだバンプ２５ａと対応する位置に形成され、一方、凹部６２ｂははんだバンプ２５ｂと対応する位置に形成されている。そして、凹部６２ａの深さは、凹部６２ｂより深くしている。   FIG. 3 is a cross-sectional view of the film in the conductor paste filling step in the present embodiment. 2 and 3, first, in the intaglio processing step 41, a resin film 63 in which concave portions 62a and 62b and a concave portion 61 (shown in FIG. 3) are processed at positions corresponding to the connecting lands 28 and the connecting lands 29, respectively. Is a process of manufacturing. Here, the recess 62a is formed at a position corresponding to the solder bump 25a, while the recess 62b is formed at a position corresponding to the solder bump 25b. And the depth of the recessed part 62a is made deeper than the recessed part 62b.

なおフィルム６３は、樹脂フィルムにエキシマレーザなどによって直接凹部６１、６２ａ、６２ｂを加工する方法や、金属製のマスタ金型を用いて樹脂成型する方法などを用いて形成される。従って加工されたフィルム６３には、非常に寸法精度の高い凹部６１、６２ａ、６２ｂが形成される。なお、本実施の形態におけるフィルム６３にはポリイミドなどの耐熱性の高い材料を用いているので、熱などによる変形が小さく、寸法精度の良好な凹部６１、凹部６２ａ、６２ｂを実現できる。   The film 63 is formed using a method of directly processing the recesses 61, 62a, 62b on the resin film with an excimer laser or the like, a method of resin molding using a metal master mold, or the like. Accordingly, the processed film 63 is formed with recesses 61, 62a, 62b with extremely high dimensional accuracy. Note that since the film 63 in the present embodiment is made of a material having high heat resistance such as polyimide, the recess 61 and the recesses 62a and 62b with small deformation due to heat and good dimensional accuracy can be realized.

そして導体ペースト充填工程４２では、凹版加工工程４１で加工された凹部６１、６２ａ、６２ｂへはんだペースト４３（導体ペーストの一例として用いた）を充填する工程である。この工程では、フィルム６３の凹部６１、６２ａ、６２ｂが加工された面にはんだペースト４３を供給し、スキージ６４をフィルム６３の一方端から他方端（図示矢印方向）へと移動させることで、はんだペースト４３が凹部６１、凹部６２ａ、６２ｂへ充填される。ここではんだペースト４３には有機溶剤が含まれ、粘性を有した柔らかい状態にしている。これは、はんだペースト４３が、スキージ６４によって掻かれた場合にフィルム６３上をローリングし易くするためである。   The conductor paste filling step 42 is a step of filling the solder paste 43 (used as an example of the conductor paste) into the recesses 61, 62a, 62b processed in the intaglio processing step 41. In this step, the solder paste 43 is supplied to the surface of the film 63 where the recesses 61, 62a, and 62b are processed, and the squeegee 64 is moved from one end of the film 63 to the other end (in the direction of the arrow in the drawing), thereby The paste 43 is filled into the recess 61 and the recesses 62a and 62b. Here, the solder paste 43 contains an organic solvent and is in a soft state having viscosity. This is to make it easier to roll the film 63 on the film 63 when the solder paste 43 is scratched by the squeegee 64.

そして乾燥工程４４では、導体ペースト充填工程４２において凹部６１、凹部６２ａ、６２ｂへ充填されたはんだペースト４３に含まれる有機溶剤を約１／２程度まで蒸発させる。ここで、はんだペースト４３中の溶剤を完全に蒸発させずに、適度に有機溶剤を含んだ状態としておく。なお本実施の形態では、有機溶剤の含有比率が高い汎用のはんだペースト４３を用いたために、この乾燥工程４４を設けたが、これは予め有機溶剤の含有量を抑えたようなはんだペーストなどを用いればこの工程を省略することも可能である。   In the drying step 44, the organic solvent contained in the solder paste 43 filled in the recess 61 and the recesses 62a and 62b in the conductor paste filling step 42 is evaporated to about ½. Here, the solvent in the solder paste 43 is kept in a state containing an appropriate amount of organic solvent without completely evaporating. In the present embodiment, since the general-purpose solder paste 43 having a high organic solvent content ratio is used, this drying step 44 is provided. However, this may be a solder paste in which the content of the organic solvent is previously suppressed. If used, this step can be omitted.

乾燥工程４４において有機溶剤が蒸発すると、凹部６１、凹部６２ａ、６２ｂへ充填されたはんだペースト４３の体積は減少する。そこで、その減少分を補うために導体ペースト充填工程４２と乾燥工程４４とが２回から３回程度行われる。なお本実施の形態においては、最後の導体ペースト充填工程４５の後には乾燥工程４４は行わずに、貼付け工程４６へと移行する。このようにして、有機溶剤を適度に残した状態で、はんだペースト４３の凹部６１、凹部６２ａ、６２ｂへの充填が完了する。なお本実施の形態では、ペースト充填工程４２と乾燥工程４４とを繰り返したが、これは予め有機溶剤の含有量を抑えたようなはんだペーストなどを用いればこの繰り返し回数を減らすこともできる。   When the organic solvent evaporates in the drying step 44, the volume of the solder paste 43 filled in the recess 61 and the recesses 62a and 62b decreases. Therefore, the conductor paste filling step 42 and the drying step 44 are performed about two to three times to compensate for the decrease. In the present embodiment, after the final conductor paste filling step 45, the drying step 44 is not performed and the process proceeds to the pasting step 46. In this way, the filling of the solder paste 43 into the recesses 61 and the recesses 62a and 62b is completed with the organic solvent remaining appropriately. In this embodiment, the paste filling step 42 and the drying step 44 are repeated. However, if the solder paste or the like in which the content of the organic solvent is previously suppressed is used, the number of repetitions can be reduced.

図４は本実施の形態における貼付け工程における基板の断面図であり、図５は同、貼付け工程における基板の要部拡大図である。図４、図５において、図１から３と同じものは同じ番号を用いて、その説明は簡略化している。図２と図４、図５において、貼付け工程４６では、フィルム６３が配線基板２２に貼り付けられる。このとき、凹部６１と接続ランド２９との位置と、凹部６２ａ、６２ｂと接続ランド２８との位置とがそれぞれ対応するように貼り合わされる。   FIG. 4 is a cross-sectional view of the substrate in the attaching step in the present embodiment, and FIG. 5 is an enlarged view of a main part of the substrate in the attaching step. 4 and 5, the same components as those in FIGS. 1 to 3 are denoted by the same reference numerals, and the description thereof is simplified. 2, 4, and 5, the film 63 is attached to the wiring substrate 22 in the attaching step 46. At this time, the bonding is performed so that the positions of the recess 61 and the connection land 29 and the positions of the recesses 62a and 62b and the connection land 28 correspond to each other.

ここで、接続ランド２８や接続ランド２９の中央部は絶縁膜不形成部２７であり、その接続ランド２８や接続ランド２９の外縁部は絶縁膜２３で覆われるようにしてある。これは配線基板２２での製造工程において、接続ランド２８や接続ランド２９と絶縁膜２３とがズレて製造された場合でも、接続ランド２８や接続ランド２９の形状や大きさが変わらないようにするためである。従って接続ランド２８、接続ランド２９の大きさや形状が変化し難いので、半導体素子２４やチップ部品２６のはんだ付け強度が安定した接続ができる。なお、本実施の形態において絶縁膜２３は、接続ランド２８や接続ランド２９の外周から約２０μｍだけを覆っている。   Here, the central portions of the connection lands 28 and the connection lands 29 are the insulating film non-forming portions 27, and the outer edges of the connection lands 28 and the connection lands 29 are covered with the insulating film 23. This prevents the shape and size of the connection land 28 and the connection land 29 from being changed even when the connection land 28 or the connection land 29 and the insulating film 23 are manufactured in the manufacturing process on the wiring board 22. Because. Accordingly, since the size and shape of the connection land 28 and the connection land 29 are difficult to change, the semiconductor element 24 and the chip component 26 can be connected with stable soldering strength. In the present embodiment, the insulating film 23 covers only about 20 μm from the outer periphery of the connection land 28 or the connection land 29.

このように接続ランド２８や接続ランド２９の外縁部は絶縁膜２３によって覆われているので、貼付け工程４６においてフィルム６３は、絶縁膜２３の上面に接触することとなるので、はんだペースト４３と接続ランド２８や接続ランド２９との間には、絶縁膜２３の厚み分だけの隙間が生じ、接触しないこととなる。なお本実施の形態における絶縁膜２３の厚みが約２５μｍであるので、はんだペースト４３と接続ランド２８や接続ランド２９との間の隙間も約２５μｍとなる。   Since the outer edges of the connection lands 28 and the connection lands 29 are thus covered with the insulating film 23, the film 63 comes into contact with the upper surface of the insulating film 23 in the attaching step 46. A gap corresponding to the thickness of the insulating film 23 is formed between the land 28 and the connection land 29, and no contact is made. Since the thickness of the insulating film 23 in this embodiment is about 25 μm, the gap between the solder paste 43 and the connection land 28 or the connection land 29 is also about 25 μm.

図６は本実施の形態における接触・転写工程における接触転写設備の断面図であり、図７は同、接触転写設備の要部拡大断面図である。図６、図７において、図１から図５と同じものには、同じ番号を用いて、その説明は簡略化している。図２と図６、図７において、貼付け工程４６で貼り合わされたフィルム６３と配線基板２２とは、２枚の硬質ゴム７１の間に挟み込まれて、熱プレス７２に収納される。接触・転写工程４７では、フィルム６３と配線基板２２とは２枚の硬質ゴム７１間に挟み込まれた状態で、熱プレス７２によって加熱・圧縮（図中の矢印方向）される。   FIG. 6 is a cross-sectional view of the contact transfer facility in the contact / transfer process according to the present embodiment, and FIG. 7 is an enlarged cross-sectional view of the main part of the contact transfer facility. 6 and 7, the same components as those in FIGS. 1 to 5 are denoted by the same reference numerals, and the description thereof is simplified. 2, 6, and 7, the film 63 and the wiring board 22 bonded together in the bonding process 46 are sandwiched between two hard rubbers 71 and stored in a heat press 72. In the contact / transfer process 47, the film 63 and the wiring board 22 are heated and compressed (in the direction of the arrow in the figure) by the hot press 72 while being sandwiched between the two hard rubbers 71.

ここで重要な点は、はんだペースト４３を接続ランド２８や接続ランド２９へ転写するためには、はんだペースト４３と接続ランド２８や接続ランド２９とが接触しなければならないことである。しかしながら、貼付け工程４６で貼り付けられた状態では、はんだペースト４３と接続ランド２８、接続ランド２９との間は隙間により接触していない。そこでこの接触・転写工程４７で加熱や加圧を行い、はんだペースト４３と接続ランド２８や、はんだペースト４３と接続ランド２９とをしっかりと接触させるものである。なお発明者らの実験によれば、汎用のはんだペーストを用いた場合には、２２．５ｋＰａの加圧状態にて、１７０℃の温度で１０分間加熱することではんだペースト４３が配線基板２２へ良好に転写することが確認できた。   The important point here is that the solder paste 43 must be in contact with the connection land 28 or the connection land 29 in order to transfer the solder paste 43 to the connection land 28 or the connection land 29. However, in the state of being pasted in the pasting step 46, the solder paste 43, the connection land 28, and the connection land 29 are not in contact with each other due to a gap. Therefore, heating and pressurization are performed in the contact / transfer process 47 to firmly contact the solder paste 43 and the connection land 28 or the solder paste 43 and the connection land 29. According to the experiments by the inventors, when a general-purpose solder paste is used, the solder paste 43 is transferred to the wiring board 22 by heating at a temperature of 170 ° C. for 10 minutes in a pressurized state of 22.5 kPa. It was confirmed that the transfer was good.

この実験において、はんだペースト４３が良好に接続ランド２８、接続ランド２９へ良好に転写できた理由については検証できていないが、以下の理由によるものであると考えられる。   In this experiment, the reason why the solder paste 43 can be satisfactorily transferred to the connection land 28 and the connection land 29 has not been verified, but is considered to be due to the following reason.

まず一つ目は、フィルム６３は熱可塑性樹脂であるので、熱を加えると柔らかくなり、その弾性力は減少する。本実施の形態では、ポリイミドを用いている。そして、加熱によって変形しやすくなったフィルム６３は、硬質ゴム７１間に挟み込まれた状態で加圧されるので、絶縁膜不形成部２７に対応した隙間部分において選択的に変形を起こすと考えられる。なお、本実施の形態では絶縁膜不形成部２７に対応した箇所のフィルム６３が変形され易くするために、凹部６１の開口部は接続ランド２９における絶縁膜不形成部２７よりも小さくし、また凹部６２の開口部は接続ランド２８における絶縁膜不形成部２７よりも小さくしている。これによって、凹部６１と絶縁膜不形成部２７および、凹部６２と絶縁膜不形成部２７との間には間隔６５（図５に示す）を有することとなり、フィルム６３への応力は間隔６５により分散され、間隔６５部分で弾性変形することができる。従って、はんだペースト４３を接続ランド２８あるいは接続ランド２９と接触し易くなる。また、フィルム６３の塑性変形が小さくなり、フィルム６３を再利用し易くなる。   First, since the film 63 is a thermoplastic resin, it becomes soft when heat is applied, and its elastic force decreases. In this embodiment, polyimide is used. And since the film 63 which became easy to deform | transform by heating is pressurized in the state pinched | interposed between the hard rubber | gum 71, it is thought that a deformation | transformation selectively raise | generates in the clearance gap part corresponding to the insulating film non-formation part 27. . In this embodiment, the opening of the recess 61 is made smaller than the insulating film non-forming portion 27 in the connection land 29 so that the film 63 corresponding to the insulating film non-forming portion 27 is easily deformed. The opening of the recess 62 is made smaller than the insulating film non-forming portion 27 in the connection land 28. As a result, there is an interval 65 (shown in FIG. 5) between the recess 61 and the insulating film non-forming portion 27 and between the recess 62 and the insulating film non-forming portion 27, and the stress on the film 63 is caused by the interval 65. It is dispersed and can be elastically deformed at intervals of 65 parts. Accordingly, the solder paste 43 is easily brought into contact with the connection land 28 or the connection land 29. Further, the plastic deformation of the film 63 is reduced, and the film 63 can be easily reused.

さらに本実施の形態の接触・転写工程４７でのはんだペースト４３は、有機溶剤が適量含まれた状態とし、加熱温度はこの有機溶剤が蒸発する温度以上としている。これによって有機溶剤は蒸発し、この有機溶剤の蒸発による体積の膨張によって、はんだペースト４３の体積が増加する。その結果はんだペースト４３は、凹部６１や凹部６２ａあるいは６２ｂの開口部より盛り上がると考えられる（図７においては下方に押し下げられる）。以上のような作用によって、はんだペースト４３と接続ランド２８、接続ランド２９とが接触する。   Furthermore, the solder paste 43 in the contact / transfer process 47 of the present embodiment is in a state where an appropriate amount of an organic solvent is contained, and the heating temperature is set to be equal to or higher than the temperature at which the organic solvent evaporates. As a result, the organic solvent evaporates, and the volume of the solder paste 43 increases due to the expansion of the volume caused by the evaporation of the organic solvent. As a result, it is considered that the solder paste 43 rises from the opening of the recess 61 or the recess 62a or 62b (pressed downward in FIG. 7). The solder paste 43, the connection land 28, and the connection land 29 are brought into contact with each other by the action as described above.

以上のように加熱によって、はんだペースト４３を流動し易く、またフィルム６３を変形し易くするとともに、はんだペースト４３の体積を膨張させる、また加圧によって、フィルム６３の接続ランド２８、接続ランド２９の対応部分を変形させることによって、先に記載した条件において、はんだペースト４３は、接続ランド２８や接続ランド２９へと転写できたものと考えられる。   As described above, the solder paste 43 is easily flowed by heating and the film 63 is easily deformed, the volume of the solder paste 43 is expanded, and the connection lands 28 and 29 of the film 63 are expanded by pressurization. It is considered that the solder paste 43 could be transferred to the connection land 28 or the connection land 29 under the conditions described above by deforming the corresponding part.

本実施の形態では、エキシマレーザ加工によって１枚毎にフィルム６３を製造するので、フィルム６３の加工コストが高い。従って、このフィルム６３は再利用される。そのためにフィルム６３の厚みを厚くすることで、変形が弾性限界内となるようにし、残留変形を小さくして繰り返し使用できるようにしている。なお本実施の形態におけるフィルム６３は、約１２５μｍの厚みである。   In this embodiment, since the film 63 is manufactured for each sheet by excimer laser processing, the processing cost of the film 63 is high. Therefore, this film 63 is reused. Therefore, by increasing the thickness of the film 63, the deformation is within the elastic limit, and the residual deformation is reduced so that it can be used repeatedly. The film 63 in the present embodiment has a thickness of about 125 μm.

ところが、フィルム６３を金型による樹脂成型などで製造すれば、フィルム６３の製造コストを下げることができる。このような場合には、フィルム６３を使い捨てることにもなるので、環境への配慮もあり、フィルム６３の厚みを薄くする。そしてそのように薄く、安いフィルムを用いれば、加熱温度をさらに低温にするとか、あるいは加圧条件をもっと低い圧力にしても転写が可能となる。つまり、常温にて柔らかく、弾性力が小さな樹脂や、厚みの薄いフィルムを用いれば、１回の利用で変形し易くなるので再利用は困難となるが、はんだペースト４３を接続ランド２８、接続ランド２９へ容易に接触させることができることとなる。また、はんだペースト４３に含まれる有機溶剤の含有比率が大きければ、蒸発に伴うはんだペースト４３の膨張が大きくなり、転写されやすくなるものと考えられる。   However, if the film 63 is manufactured by resin molding using a mold or the like, the manufacturing cost of the film 63 can be reduced. In such a case, since the film 63 is also disposed of, the thickness of the film 63 is reduced in consideration of the environment. If such a thin and cheap film is used, transfer can be performed even if the heating temperature is further lowered or the pressurizing condition is lower. That is, if a soft resin with a small elastic force or a thin film is used at room temperature, it becomes difficult to reuse because it is easily deformed by one use. 29 can be easily brought into contact. Moreover, if the content ratio of the organic solvent contained in the solder paste 43 is large, it is considered that the expansion of the solder paste 43 due to evaporation becomes large and is easily transferred.

この接触・転写工程４７で常温にまで冷却された後に、配線基板２２はフィルム６３が貼り付けられた状態のままで熱プレス７２から取り出される。そして取り出された配線基板２２は、剥離工程４８で配線基板２２からフィルム６３が剥がされる。このときはんだペースト４３に含まれたロジン（松脂）によって、はんだペースト４３は接続ランド２８や接続ランド２９と接着された状態となっている。これによって、はんだペースト４３は配線基板２２側に残留し、配線基板２２へ転写されることとなる。そしてそのために接触・転写工程４７における加熱温度は、ロジンが粘着性を有する温度とすることも重要である。   After being cooled to room temperature in the contact / transfer process 47, the wiring board 22 is taken out from the hot press 72 with the film 63 attached. Then, the film 63 is peeled off from the wiring board 22 in the peeling process 48 in the taken-out wiring board 22. At this time, the solder paste 43 is bonded to the connection land 28 and the connection land 29 by rosin (pine resin) contained in the solder paste 43. As a result, the solder paste 43 remains on the wiring board 22 side and is transferred to the wiring board 22. Therefore, it is also important that the heating temperature in the contact / transfer process 47 is a temperature at which the rosin has adhesiveness.

なおこのとき、はんだペースト４３が凹部６１や凹部６２ａ、６２ｂに残留し難くしなければならない。そこで、本実施の形態では予めフィルム６３の凹部６１、凹部６２ａ、６２ｂにフッ素系の潤滑剤を塗布している。また、この剥離工程４８において、はんだペースト４３を凹部６１や凹部６２ａ、６２ｂに残留し難くするためにも、接触・転写工程４７において有機溶剤が適量含んだ状態としておくことと、フィルム６３が上となる方向にて加熱されることも重要であると考えている。つまり、有機溶剤が蒸発することで、はんだペースト４３と凹部６１、凹部６２ａ、６２ｂとの間に蒸発した溶剤が入り込み、はんだペースト４３は凹部６１、凹部６２ａ、６２ｂから剥がれ易くなるものと考えられる。   At this time, it is necessary to make it difficult for the solder paste 43 to remain in the recess 61 and the recesses 62a and 62b. Therefore, in the present embodiment, a fluorine-based lubricant is applied to the concave portion 61 and the concave portions 62a and 62b of the film 63 in advance. Further, in this peeling step 48, in order to make it difficult for the solder paste 43 to remain in the concave portions 61 and the concave portions 62a and 62b, the contact / transfer step 47 should include an appropriate amount of an organic solvent, It is also important to be heated in such a direction. That is, when the organic solvent evaporates, the evaporated solvent enters between the solder paste 43 and the recesses 61 and the recesses 62a and 62b, and the solder paste 43 is considered to be easily peeled off from the recesses 61 and the recesses 62a and 62b. .

図８は剥離工程でフィルムの剥離が完了した状態の基板の断面図である。図８に示すように、以上のような工程によって凹部６１、凹部６２ａ、６２ｂに充填されたはんだペースト４３が配線基板２２へ転写される。このとき、配線基板２２に転写が完了した凹版転写導体ペースト８１、凹版転写導体ペースト８２ａ、８２ｂの有機溶剤の成分は蒸発しているので、転写後のダレは小さくなる。これにより配線基板２２上には、凹部６１の形状を忠実に再現した凹版転写導体ペースト８１と、凹部６２ａ、６２ｂの形状をそれぞれ忠実に再現した凹版転写導体ペースト８２ａ、８２ｂとが形成される（このように凹部が形成されたフィルムを用いて導体ペーストを基板へ転写する方法を凹版転写と言う）。そしてこのように凹版転写を行えば、ダレが抑制されることによって、はんだペースト４３のはんだ粉が、接続ランド２８や接続ランド２９の外側へ流れ出し難くなるので、不要な箇所にはんだ粒を発生し難くなる。特に本実施の形態では、接触・転写工程４７において有機溶剤を蒸発させるので、さらにダレを小さくできる。これにより、接続ランド２８間にはんだ粒が残留し難くなり、はんだ粒による接続ランド同士の短絡などは発生し難くなる。従って、信頼性の高い半導体実装モジュール２１を実現できる。また、隣接する接続ランド同士の間隔を小さくでき、はんだバンプ２５間の間隔を小さくすることができ、半導体実装モジュール２１の小型化も可能となる。   FIG. 8 is a cross-sectional view of the substrate in a state where the film has been peeled off in the peeling step. As shown in FIG. 8, the solder paste 43 filled in the recesses 61 and the recesses 62 a and 62 b is transferred to the wiring board 22 by the process as described above. At this time, since the components of the organic solvent in the intaglio transfer conductor paste 81 and the intaglio transfer conductor pastes 82a and 82b that have been transferred to the wiring substrate 22 are evaporated, the sagging after the transfer is reduced. Thereby, the intaglio transfer conductor paste 81 faithfully reproducing the shape of the recess 61 and the intaglio transfer conductor pastes 82a and 82b faithfully reproducing the shapes of the recesses 62a and 62b are formed on the wiring board 22 ( The method of transferring the conductive paste to the substrate using the film having the recesses formed in this way is called intaglio transfer). If the intaglio transfer is performed in this way, drooping is suppressed, so that the solder powder of the solder paste 43 hardly flows out of the connection land 28 or the connection land 29, so that solder particles are generated in unnecessary portions. It becomes difficult. Particularly in this embodiment, since the organic solvent is evaporated in the contact / transfer step 47, the sagging can be further reduced. As a result, it is difficult for solder grains to remain between the connection lands 28, and short-circuiting between the connection lands due to the solder grains is less likely to occur. Therefore, a highly reliable semiconductor mounting module 21 can be realized. Further, the interval between adjacent connection lands can be reduced, the interval between the solder bumps 25 can be reduced, and the semiconductor mounting module 21 can be downsized.

図９は実装工程における基板の断面図である。図２、図９において、実装工程４９では、剥離工程４８でフィルム６３が剥がされた後で、凹版転写導体ペースト８１上にチップ部品２６（電子部品の一例として用いた）を実装し、凹版転写導体ペースト８２ａ、８２ｂ上に半導体素子２４を実装する。なお本実施の形態におけるチップ部品２６の底面の両端部と、側面電極２６ａとに連続して電極が形成されているものである。   FIG. 9 is a cross-sectional view of the substrate in the mounting process. 2 and 9, in the mounting step 49, after the film 63 is peeled off in the peeling step 48, the chip component 26 (used as an example of an electronic component) is mounted on the intaglio transfer conductor paste 81 to transfer the intaglio plate. The semiconductor element 24 is mounted on the conductor pastes 82a and 82b. In the present embodiment, electrodes are continuously formed on both end portions of the bottom surface of the chip component 26 and the side electrode 26a.

なお本実施の形態における凹部６１はチップ部品２６の底面に対応する位置に設けられた装着面８１ａと、チップ部品２６の側面に対向するように装着面８１ａから上方に突出して形成された突起部８１ｂとを有した形状である。そして凹版転写導体ペースト８１にはこの形状が忠実に再現されることとなる。つまりチップ部品２６が装着されて、チップ部品２６と接触する装着面８１ａと、この装着面８１ａの外側に設けられ、装着面８１ａから上方へ突出した突起部８１ｂとが形成されることとなる。ここで、装着面はチップ部品２６が装着されたときのバウンディングなどによる装着ズレを防止するために設けられる。   The recess 61 in the present embodiment includes a mounting surface 81a provided at a position corresponding to the bottom surface of the chip component 26, and a protrusion formed so as to protrude upward from the mounting surface 81a so as to face the side surface of the chip component 26. 81b. This shape is faithfully reproduced in the intaglio transfer conductor paste 81. That is, the chip component 26 is mounted, and a mounting surface 81a that comes into contact with the chip component 26 and a protrusion 81b that is provided outside the mounting surface 81a and protrudes upward from the mounting surface 81a are formed. Here, the mounting surface is provided to prevent mounting displacement due to bounding or the like when the chip component 26 is mounted.

突起部８１ｂは、装着面８１ａより突出して形成される。従って、突起部８１ｂの側面８１ｃが、チップ部品２６の側面電極２６ａに対向して配置されることとなる。   The protrusion 81b is formed to protrude from the mounting surface 81a. Accordingly, the side surface 81c of the protruding portion 81b is disposed to face the side surface electrode 26a of the chip component 26.

ここで、側面８１ｃには、上方へ向かって側面電極２６ａとの間の間隔が大きくなる方向の傾斜を設けている。これにより、チップ部品２６がずれて実装されても、突起部を押しつぶし難くなる。本実施の形態では、側面８１ｃの先端とチップ部品２６の側面電極２６ａとの間の間隔は、実装工程４９におけるチップ部品２６の装着ズレ量よりも大きくしている。なお本実施の形態では、側面８１ｃに傾斜を設けたが、これは電極とほぼ平行となるようにしても良い。ただしこの場合には側面８１ｃと側面電極２６ａとの間の間隔は、実装ズレ以上の間隔としておくことが望ましい。   Here, the side surface 81c is provided with an inclination in the direction in which the distance from the side electrode 26a increases toward the upper side. Thereby, even if the chip component 26 is mounted in a shifted state, it becomes difficult to crush the protrusion. In the present embodiment, the distance between the tip of the side surface 81 c and the side surface electrode 26 a of the chip component 26 is larger than the mounting displacement amount of the chip component 26 in the mounting step 49. In the present embodiment, the side surface 81c is inclined, but this may be substantially parallel to the electrode. In this case, however, the distance between the side surface 81c and the side surface electrode 26a is preferably set to be equal to or larger than the mounting displacement.

一方凹部６２ａ、６２ｂははんだバンプ２５に対応する位置に設けられ、その天面には球面状の凸部が形成されている。なお、この凸部は、はんだバンプ２５ａやはんだバンプ２５ｂそれぞれの径に対応した形状としている。このようにすることによって、凹版転写導体ペースト８２ａ、８２ｂの天面には、凹部６２ａ、６２ｂの凸部形状に対応した窪みが再現されることとなる。つまり凹版転写導体ペースト８２ａ、８２ｂの天面には、外周端から中心に向かって窪む方向の凹部が形成されることとなる。従って、半導体素子２４の装着位置がずれても凹部によって中心方向へと移動させられるので、実装が容易になる。   On the other hand, the concave portions 62a and 62b are provided at positions corresponding to the solder bumps 25, and a spherical convex portion is formed on the top surface thereof. In addition, this convex part is made into the shape corresponding to each diameter of the solder bump 25a and the solder bump 25b. By doing so, indentations corresponding to the shape of the convex portions of the concave portions 62a and 62b are reproduced on the top surfaces of the intaglio transfer conductor pastes 82a and 82b. That is, a concave portion is formed on the top surface of the intaglio transfer conductor paste 82a, 82b so as to be recessed from the outer peripheral end toward the center. Therefore, even if the mounting position of the semiconductor element 24 is deviated, the semiconductor element 24 is moved toward the center by the recess, so that mounting is facilitated.

なお、本実施の形態では凹部６２ａと凹部６２ｂの深さの差は、はんだバンプ２５ａとはんだバンプ２５ｂの高さの差と同じにしてある。これによって、半導体素子２４を配線基板２２へ実装した場合に、はんだバンプ２５ａとはんだバンプ２５ｂ全てが、凹版転写導体ペースト８２ａ、凹版転写導体ペースト８２ｂそれぞれにしっかりと接触するので、接続ランド２８とはんだバンプ２５ａや接続ランド２８とはんだバンプ２５ｂとの間をしっかりとはんだ付けできることとなる。   In the present embodiment, the difference in depth between the recess 62a and the recess 62b is the same as the difference in height between the solder bump 25a and the solder bump 25b. As a result, when the semiconductor element 24 is mounted on the wiring board 22, all of the solder bumps 25a and the solder bumps 25b are firmly in contact with the intaglio transfer conductor paste 82a and the intaglio transfer conductor paste 82b. The bumps 25a and the connection lands 28 can be firmly soldered between the solder bumps 25b.

図１０は、リフロー工程完了後のモジュールの断面図である。リフロー工程５０（接続工程の一例として用いた）では、実装工程４９で実装された半導体素子２４やチップ部品２６をはんだ付けする。このようにして半導体素子２４やチップ部品２６が装着された配線基板２２をリフロー炉によって加熱して凹版転写導体ペースト８１、凹版転写導体ペースト８２ａ、８２ｂを溶かす。これによって、はんだバンプ２５ａ、２５ｂと接続ランド２８との間はそれぞれ凹版転写導体３０ａ、３０ｂによって接続され、一方チップ部品２６と接続ランド２９との間は凹版転写導体３１で接続されることとなる。   FIG. 10 is a cross-sectional view of the module after completion of the reflow process. In the reflow process 50 (used as an example of a connection process), the semiconductor element 24 and the chip component 26 mounted in the mounting process 49 are soldered. In this way, the wiring board 22 on which the semiconductor element 24 and the chip component 26 are mounted is heated by a reflow furnace to melt the intaglio transfer conductor paste 81 and the intaglio transfer conductor pastes 82a and 82b. As a result, the solder bumps 25a and 25b and the connection land 28 are connected by the intaglio transfer conductors 30a and 30b, respectively, while the chip component 26 and the connection land 29 are connected by the intaglio transfer conductor 31. .

以上のように、半導体素子２４のはんだバンプ２５ａと配線基板２２との間や、半導体素子２４のはんだバンプ２５ｂと配線基板２２との間、あるいはチップ部品２６と配線基板２２との間のそれぞれの高さに応じた凹版転写導体３０ａ、３０ｂ、３１を形成することができる。従って半導体素子２４やチップ部品２６など、異なる大きさの隙間に対し、適した高さの凹版転写導体を形成させることができる。従ってたとえ配線基板２２と部品との間の隙間の大きさが異なるような複数の電子部品を実装する場合においてもそれらの隙間に応じた高さの凹版転写導体を形成できるので、配線基板２２と部品との間の隙間の大きさによらずはんだ付けが可能となる。   As described above, between the solder bump 25a of the semiconductor element 24 and the wiring board 22, between the solder bump 25b of the semiconductor element 24 and the wiring board 22, or between the chip component 26 and the wiring board 22, respectively. Intaglio transfer conductors 30a, 30b, and 31 corresponding to the height can be formed. Therefore, an intaglio transfer conductor having a suitable height can be formed in gaps of different sizes such as the semiconductor element 24 and the chip component 26. Therefore, even when mounting a plurality of electronic components having different sizes of gaps between the wiring board 22 and the components, an intaglio transfer conductor having a height corresponding to the gaps can be formed. Soldering is possible regardless of the size of the gap between the parts.

また、チップ部品２６の側面電極２６ａの近傍に突起部８１ｂの側面８１ｃが設けられるので、リフロー工程５０において突起部８１ｂが溶融すると、側面８１ｃと側面電極２６ａとが接触し、はんだペースト４３と側面電極２６ａとが確実にはんだ付けされる。これにより、フィレット３４の高さ３５が大きくできる。従って、側面電極２６ａとはんだとの接続面積を大きくできるので、チップ部品２６の接続強度が大きくなる。そしてこのようにフィレット３４が大きくできるので、フィレットへのクラックなどが発生しにくくなり、長期的な接続信頼性も高くできる。   Further, since the side surface 81c of the protruding portion 81b is provided in the vicinity of the side electrode 26a of the chip component 26, when the protruding portion 81b is melted in the reflow process 50, the side surface 81c and the side surface electrode 26a come into contact with each other. The electrode 26a is securely soldered. Thereby, the height 35 of the fillet 34 can be increased. Accordingly, since the connection area between the side electrode 26a and the solder can be increased, the connection strength of the chip component 26 is increased. Since the fillet 34 can be made large in this way, cracks to the fillet are less likely to occur, and long-term connection reliability can be improved.

そしてこのことは、近年環境への配慮から、使用されるようになった鉛フリーのクリームはんだを用いた場合、特に有用である。つまり、一般的に、鉛フリーはんだは、鉛を含むはんだに比べてはんだ付け性が劣る。従って、特にチップ部品２６と配線基板２２との接続固定に鉛フリーはんだを用いる場合において、接続面積を大きくすることは非常に重要な課題となっている。そこで、本実施の形態に示したように突起部８１ｂを設けることにより、鉛フリーはんだを用いてもフィレット３４の高さ３５を大きくできる。これにより、鉛フリーはんだに対してもチップ部品２６を確実にはんだ付け接続でき、接続強度を大きくできる。   This is particularly useful when using lead-free cream solder that has recently been used in consideration of the environment. That is, in general, lead-free solder is inferior in solderability as compared with solder containing lead. Therefore, particularly in the case where lead-free solder is used for fixing the connection between the chip component 26 and the wiring board 22, increasing the connection area is a very important issue. Therefore, by providing the projection 81b as shown in the present embodiment, the height 35 of the fillet 34 can be increased even if lead-free solder is used. Thereby, the chip component 26 can be reliably soldered and connected to lead-free solder, and the connection strength can be increased.

なお本実施の形態では、鉛フリーはんだを用い、突起部８１ｂの高さ８１ｄは、チップ部品２６の高さの２／３としている。このようにすれば、鉛フリーはんだにおいても、容易にチップ部品２６の側面電極２６ａの上端にまでしっかりとはんだで接続することができる。そして、突起部８１ｂの高さを、チップ部品２６の高さの２／３としておくことで、最低でもチップ部品２６の高さの２／３以上の高さのフィレット３４を形成させることができる。   In the present embodiment, lead-free solder is used, and the height 81d of the protrusion 81b is 2/3 of the height of the chip component 26. In this way, even in lead-free soldering, it is possible to easily connect firmly to the upper end of the side electrode 26a of the chip component 26 with solder. By setting the height of the protrusion 81b to 2/3 of the height of the chip component 26, the fillet 34 having a height of 2/3 or more of the height of the chip component 26 can be formed at least. .

また、本実施の形態においてはんだペースト４３の融点は、はんだバンプ２５ａ、２５ｂの融点より低いものを用いている。これは、樹脂製の配線基板２２に比べてシリコン製である半導体素子２４の方が熱伝導しやすいことより、リフロー工程５０においてはんだバンプ２５ａ、２５ｂの温度は、はんだペースト４３の温度に比べて温度が上がり易くなる。   In the present embodiment, the solder paste 43 has a melting point lower than that of the solder bumps 25a and 25b. This is because the temperature of the solder bumps 25a and 25b in the reflow process 50 is higher than the temperature of the solder paste 43 because the semiconductor element 24 made of silicon is more likely to conduct heat than the resin wiring board 22. The temperature rises easily.

そこで本実施の形態では、はんだペースト４３の融点をはんだバンプ２５ａ、２５ｂの融点より低くすることで、ほぼ同時に溶融するようにしている。これにより、リフロー工程５０において、はんだペースト４３とはんだバンプ２５とはしっかりとはんだ付けできる。さらに、リフロー工程５０の温度を低く、あるいは時間を短くできるという効果もあり、配線基板２２の反りも小さくできることとなる。ただし、配線基板２２の線膨張係数が小さく、そりなどの問題がないような場合には、はんだペースト４３とはんだバンプ２５とを同じ合金のはんだを用いても構わない。   Therefore, in the present embodiment, the melting point of the solder paste 43 is set lower than the melting points of the solder bumps 25a and 25b so that the solder paste 43 is melted almost simultaneously. Thereby, in the reflow process 50, the solder paste 43 and the solder bump 25 can be firmly soldered. Furthermore, there is an effect that the temperature of the reflow process 50 can be lowered or the time can be shortened, and the warpage of the wiring board 22 can be reduced. However, when the linear expansion coefficient of the wiring board 22 is small and there is no problem such as warping, the solder paste 43 and the solder bump 25 may be made of the same alloy solder.

なお本実施の形態において、はんだバンプ２５ｂの融点は、他のはんだバンプ２５ａやはんだペースト４３の融点より高くしている。そして、リフロー工程５０の加熱温度は、はんだバンプ２５ａやはんだペースト４３の融点以上で、かつはんだバンプ２５ｂの融点より低くしている。これにより、リフロー工程５０においてはんだバンプ２５ｂは溶融しないので、凹版転写導体ペースト８２ａ、８２ｂや、はんだバンプ２５ａが溶融しても半導体素子２４と配線基板２２との間の隙間９１を維持することができる。   In the present embodiment, the melting point of the solder bump 25 b is higher than the melting points of the other solder bumps 25 a and the solder paste 43. The heating temperature in the reflow process 50 is higher than the melting point of the solder bumps 25a and the solder paste 43 and lower than the melting point of the solder bumps 25b. Thereby, since the solder bump 25b is not melted in the reflow process 50, the gap 91 between the semiconductor element 24 and the wiring board 22 can be maintained even if the intaglio transfer conductor pastes 82a and 82b and the solder bump 25a are melted. it can.

図１１は、本実施の形態における樹脂充填工程５１における基板の断面図である。図２、図１１において、図１から図１０までと同じものは同じ番号を用いて、その説明は簡略化している。樹脂充填工程５１では、リフロー工程５０の後で半導体素子２４と配線基板２２との隙間３２へ樹脂３３を流し込む。そして硬化工程５２で加熱して樹脂３３を硬化させている。そして以上のような製造方法を用いることにより、半導体素子２４と配線基板２２との間に凹版転写導体３０と凹版転写導体３１との高さの差の分だけ、半導体素子２４と配線基板２２との隙間９１（図１０に示す）は、チップ部品２６と配線基板２２との間隔９２よりも大きくなる。従って樹脂充填工程５１において樹脂３３が隙間３２に流れ込み易くなるので、樹脂３３内に気泡が残ったりし難くなる。従って信頼性の良好なモジュール２１を実現できる。   FIG. 11 is a cross-sectional view of the substrate in the resin filling step 51 in the present embodiment. 2 and 11, the same components as those in FIGS. 1 to 10 are denoted by the same reference numerals, and the description thereof is simplified. In the resin filling process 51, the resin 33 is poured into the gap 32 between the semiconductor element 24 and the wiring board 22 after the reflow process 50. Then, the resin 33 is cured by heating in the curing step 52. By using the manufacturing method as described above, the semiconductor element 24 and the wiring board 22 are disposed by the height difference between the intaglio transfer conductor 30 and the intaglio transfer conductor 31 between the semiconductor element 24 and the wiring board 22. The gap 91 (shown in FIG. 10) is larger than the interval 92 between the chip component 26 and the wiring board 22. Accordingly, since the resin 33 easily flows into the gap 32 in the resin filling step 51, it is difficult for bubbles to remain in the resin 33. Therefore, the module 21 with good reliability can be realized.

なお、本実施の形態における導体ペースト充填工程４２において、予め凹部６１や凹部６２ａ、６２ｂの容積よりも多くのはんだペースト４３を充填し、フィルム６３の表面から盛り上がった状態としても良い。このようにすれば、貼付け工程４６においてはんだペースト４３を接続ランド２８や接続ランド２９へ接触させることも可能になり、さらに確実に転写させることができる。   In the conductor paste filling step 42 in the present embodiment, a larger amount of solder paste 43 than the volume of the recesses 61 and the recesses 62a and 62b may be filled in advance to rise from the surface of the film 63. If it does in this way, it will also be possible to make the solder paste 43 contact the connection land 28 and the connection land 29 in the affixing step 46, and it can be transferred more reliably.

なお本実施の形態では、導体ペーストとして、はんだペースト４３を用いたが、これは導電性接着剤などを用いても良い。ただしこの場合には、リフロー工程に代えて硬化工程（接続工程の他の例として用いた）が行われる。また突起部はチップ部品２６と重なるような寸法としておくと良い。つまり接着剤は、はんだのように溶融しないので、予めチップ部品２６と導電性接着剤とを接触させておくことが必要であるからである。このようにすれば、導電性接着剤がチップ部品２６から離れた状態のままで硬化することを防止することができる。   In this embodiment, the solder paste 43 is used as the conductor paste, but a conductive adhesive or the like may be used. However, in this case, a curing process (used as another example of the connection process) is performed instead of the reflow process. Further, it is preferable that the protrusions have dimensions that overlap the chip component 26. That is, since the adhesive does not melt like solder, it is necessary to contact the chip component 26 and the conductive adhesive in advance. In this way, it is possible to prevent the conductive adhesive from being cured while being separated from the chip component 26.

本発明にかかる半導体実装モジュールは、信頼性の高い半導体実装モジュールを実現できるという効果を有し、基板へ導体ペーストを用いて半導体素子をフリップチップ実装、接続されるモジュールとして有用である。   The semiconductor mounting module according to the present invention has an effect of realizing a highly reliable semiconductor mounting module, and is useful as a module in which a semiconductor element is flip-chip mounted and connected to a substrate using a conductor paste.

本発明の一実施の形態におけるモジュールの断面図Sectional drawing of the module in one embodiment of this invention 同、モジュールの製造フローチャートSame as above, module manufacturing flowchart 同、導体ペースト充填工程におけるフィルムの断面図Same as above, sectional view of film in conductor paste filling process 同、貼付け工程における基板の断面図Same as above, sectional view of the substrate in the pasting process 同、基板の要部拡大図Same part, enlarged view of the board 同、接触・転写工程における接触転写設備の断面図Cross section of contact transfer equipment in the contact / transfer process 同、接触転写設備の要部拡大断面図Same as above, enlarged sectional view of the main part of the contact transfer equipment 同、剥離工程でフィルムの剥離が完了した状態の基板の断面図Same as above, a cross-sectional view of the substrate in a state where the film has been peeled off in the peeling step 同、実装工程における基板の断面図Same as above, sectional view of the substrate in the mounting process 同、リフロー工程完了後のモジュールの断面図Same as above, cross-sectional view of module after completion of reflow process 同、樹脂充填工程における基板の断面図Cross-sectional view of the substrate in the resin filling process 従来の半導体実装モジュールの製造フローチャートManufacturing flowchart of conventional semiconductor mounting module 同、ペースト供給工程の説明図Explanatory drawing of paste supply process 同、実装工程における基板の断面図Same as above, sectional view of the substrate in the mounting process 同、樹脂充填後の半導体実装モジュールの断面図Same as above, sectional view of semiconductor mounting module after resin filling

符号の説明Explanation of symbols

２２ 配線基板
２３ 絶縁膜
２４ 半導体素子
２５ａ、２５ｂ はんだバンプ
２７ 絶縁膜不形成部
２８ 接続ランド
２９ 接続ランド
３０ａ、３０ｂ 凹版転写導体
３２ 隙間
３３ 樹脂 DESCRIPTION OF SYMBOLS 22 Wiring board 23 Insulating film 24 Semiconductor element 25a, 25b Solder bump 27 Insulating film non-formation part 28 Connection land 29 Connection land 30a, 30b Intaglio transfer conductor 32 Gap 33 Resin

Claims (13)

基材上に配線された配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜に設けられた第１の絶縁膜不形成部と、この第１の絶縁膜不形成部に設けられるとともに、前記配線パターンに接続された第１の接続ランドとを含んだ配線基板と、この配線基板に装着される半導体素子と、この半導体素子に接続されるとともに前記第１の接続ランドと対応する位置に設けられた金属バンプと、前記半導体素子と前記配線基板との間の隙間に充填された樹脂とを備え、前記第１の接続ランドと前記金属バンプとの間は、凹版転写によって形成された第１の凹版転写導体で接続された半導体実装モジュール。 A wiring pattern wired on the substrate, an insulating film formed on the wiring pattern, a first insulating film non-forming portion provided on the insulating film, and a first insulating film non-forming portion; A wiring board including a first connection land connected to the wiring pattern, a semiconductor element mounted on the wiring board, and the first connection land connected to the semiconductor element and A metal bump provided at a corresponding position, and a resin filled in a gap between the semiconductor element and the wiring board, and an intaglio transfer between the first connection land and the metal bump. A semiconductor mounting module connected by the formed first intaglio transfer conductor. 第１の凹版転写導体の融点は、金属バンプの融点より低くした請求項１に記載の半導体実装モジュール。 The semiconductor mounting module according to claim 1, wherein the melting point of the first intaglio transfer conductor is lower than the melting point of the metal bump. 配線基板は、絶縁膜に設けられた第２の絶縁膜不形成部と、この第２の絶縁膜不形成部に設けられるとともに、配線パターンに接続された第２の接続ランドとを有し、前記第２の接続ランドに装着されたチップ部品と前記第２の接続ランドとの間は第２の凹版転写導体で接続された請求項１に記載の半導体実装モジュール。 The wiring board has a second insulating film non-forming portion provided in the insulating film, and a second connection land provided in the second insulating film non-forming portion and connected to the wiring pattern, The semiconductor mounting module according to claim 1, wherein a chip part mounted on the second connection land and the second connection land are connected by a second intaglio transfer conductor. 第１の凹版転写導体の高さは、チップ部品の底面と第２の接続ランドとの間の距離より大きくした請求項１に記載の半導体実装モジュール。 The semiconductor mounting module according to claim 1, wherein the height of the first intaglio transfer conductor is greater than the distance between the bottom surface of the chip part and the second connection land. 凹版転写導体ペーストの天面には、周縁部から中心に向かって窪みが形成された請求項１に記載の半導体実装モジュール。 The semiconductor mounting module according to claim 1, wherein a depression is formed in the top surface of the intaglio transfer conductor paste from the peripheral edge toward the center. 金属バンプには、半導体素子の外周近傍に配置された第１の金属バンプと、前記半導体素子の内部側に設けられた第２の金属バンプとを有し、前記第１の金属バンプの大きさは、前記第２の金属バンプの大きさより大きくした請求項１に記載の半導体実装モジュール。 The metal bump includes a first metal bump disposed in the vicinity of the outer periphery of the semiconductor element and a second metal bump provided on the inner side of the semiconductor element, and the size of the first metal bump. The semiconductor mounting module according to claim 1, wherein the size is larger than the size of the second metal bump. 第２の金属バンプに対応する凹版転写導体ペーストの高さは、第１の金属バンプに対応する凹版転写導体ペーストの高さより高くした請求項６に記載の半導体実装モジュール。 The semiconductor mounting module according to claim 6, wherein the height of the intaglio transfer conductor paste corresponding to the second metal bump is higher than the height of the intaglio transfer conductor paste corresponding to the first metal bump. 第２の金属バンプに対応する凹版転写導体ペーストの高さと、第１の金属バンプに対応する凹版転写導体ペーストの高さとの差は、第１と第２の金属バンプの高さの差と略等しくした請求項７に記載の半導体実装モジュール。 The difference between the height of the intaglio transfer conductor paste corresponding to the second metal bump and the height of the intaglio transfer conductor paste corresponding to the first metal bump is substantially equal to the difference in height between the first and second metal bumps. The semiconductor mounting module according to claim 7, which is made equal. 基材上に配線された配線パターンと、この配線パターン上に形成された絶縁膜と、この絶縁膜に設けられた第１の絶縁膜不形成部と、この第１の絶縁膜不形成部に設けられるとともに、前記配線パターンに接続された第１の接続ランドとを含んだ配線基板へ金属バンプ付きの半導体素子をフリップチップ実装する半導体モジュールの製造方法において、前記第１の接続ランドに対応する位置に第１の凹部が形成された樹脂製のフィルムに対して、前記第１の凹部へ導体ペーストを充填する充填工程と、この充填工程の後で前記第１の接続ランドと前記第１の凹部とが対向するように前記フィルムを前記配線基板へ貼り付ける貼付け工程と、この貼付け工程の後で前記フィルムと前記配線基板とが貼り合わされた状態で加圧して前記導体ペーストを配線基板へ転写する転写工程と、この転写工程の後で前記配線基板から前記フィルムを剥離して、前記第１の接続ランド上に第１の凹版転写導体ペーストを形成させる剥離工程とからなる凹版転写工程と、この凹版転写工程の後で前記第１の凹版転写導体ペーストに半導体素子を装着する実装工程と、この実装工程の後で前記第１の凹版転写導体ペーストを溶融させて前記第１の接続ランドと前記金属バンプとの間とを第１の凹版転写導体で接続させる加熱工程と、前記半導体素子と前記配線基板との間に樹脂を充填する樹脂充填工程とを有した半導体実装モジュールの製造方法。 A wiring pattern wired on the substrate, an insulating film formed on the wiring pattern, a first insulating film non-forming portion provided on the insulating film, and a first insulating film non-forming portion; A semiconductor module manufacturing method for flip-chip mounting a semiconductor element with a metal bump on a wiring board including a first connection land connected to the wiring pattern and corresponding to the first connection land A filling step of filling the first recess with a conductive paste for a resin film having a first recess formed at a position, and after the filling step, the first connection land and the first An affixing step of affixing the film to the wiring substrate so that the recesses face each other, and after the affixing step, pressurizing in a state where the film and the wiring substrate are affixed, the conductor pace A transfer step of transferring the film to the wiring substrate, and a peeling step of peeling the film from the wiring substrate after the transfer step to form a first intaglio transfer conductor paste on the first connection land. An intaglio transfer step, a mounting step of mounting a semiconductor element on the first intaglio transfer conductor paste after the intaglio transfer step, and melting the first intaglio transfer conductor paste after the mounting step to Semiconductor mounting comprising a heating step of connecting between one connection land and the metal bump with a first intaglio transfer conductor, and a resin filling step of filling a resin between the semiconductor element and the wiring board Module manufacturing method. 凹部の底面には、周縁部から中央に向かって突出した突起が形成された請求項９に記載の半導体実装モジュールの製造方法。 The method for manufacturing a semiconductor mounting module according to claim 9, wherein a protrusion protruding from the peripheral edge toward the center is formed on the bottom surface of the recess. 導体ペーストの融点は、金属バンプの融点より低くするとともに、加熱工程の温度は前記導体ペーストの融点と金属バンプの融点の間とした請求項９に記載の半導体実装モジュールの製造方法。 The method for manufacturing a semiconductor mounting module according to claim 9, wherein the melting point of the conductor paste is lower than the melting point of the metal bump, and the temperature of the heating step is between the melting point of the conductor paste and the melting point of the metal bump. 金属バンプには、第１の金属バンプと、この第１の金属バンプよりも小さな径の第２の金属バンプとを有し、前記第１の金属バンプに対応して設けられる第１の凹版転写導体ペーストと、前記第２の金属バンプに対応して設けられる第２の凹版転写導体ペーストとは異なった高さとし、凹版転写工程では前記第１の凹版転写導体ペーストと前記第２の凹版転写導体ペーストとを一括に配線基板上へ形成する請求項９に記載の半導体実装モジュールの製造方法。 The metal bump includes a first metal bump and a second metal bump having a diameter smaller than that of the first metal bump, and a first intaglio transfer provided corresponding to the first metal bump. The conductor paste and the second intaglio transfer conductor paste provided corresponding to the second metal bump have different heights, and in the intaglio transfer process, the first intaglio transfer conductor paste and the second intaglio transfer conductor The method for manufacturing a semiconductor mounting module according to claim 9, wherein the paste is formed on the wiring substrate in a lump. 絶縁膜に設けられた第２の絶縁膜不形成部と、この第２の絶縁膜不形成部に設けられるとともに、配線パターンに接続された第２の接続ランドと、この第２の接続ランド上に接着されるチップ部品と、このチップ部品と前記第２の接続ランドとの間を接続する第２の凹版転写導体とを有し、凹版転写工程では前記第２の凹版転写導体ペーストと第１の凹版転写導体ペーストとを一括に配線基板上へ形成する請求項９に記載の半導体実装モジュールの製造方法。 A second insulating film non-forming portion provided in the insulating film, a second connecting land provided in the second insulating film non-forming portion, connected to the wiring pattern, and on the second connecting land And a second intaglio transfer conductor connecting the chip component and the second connection land, and in the intaglio transfer step, the second intaglio transfer conductor paste and the first intaglio transfer conductor paste The method for manufacturing a semiconductor mounting module according to claim 9, wherein the intaglio transfer conductor paste is collectively formed on a wiring board.
JP2006032240A 2006-02-09 2006-02-09 Semiconductor packaging module and manufacturing method thereof Pending JP2007214332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006032240A JP2007214332A (en) 2006-02-09 2006-02-09 Semiconductor packaging module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032240A JP2007214332A (en) 2006-02-09 2006-02-09 Semiconductor packaging module and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007214332A true JP2007214332A (en) 2007-08-23

Family

ID=38492500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032240A Pending JP2007214332A (en) 2006-02-09 2006-02-09 Semiconductor packaging module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007214332A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258772A (en) * 2010-06-09 2011-12-22 Shinko Electric Ind Co Ltd Wiring board and manufacturing method thereof, and semiconductor device
JP2013084917A (en) * 2011-10-11 2013-05-09 Samsung Electro-Mechanics Co Ltd Printed circuit board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258772A (en) * 2010-06-09 2011-12-22 Shinko Electric Ind Co Ltd Wiring board and manufacturing method thereof, and semiconductor device
JP2013084917A (en) * 2011-10-11 2013-05-09 Samsung Electro-Mechanics Co Ltd Printed circuit board and method of manufacturing the same
KR101516045B1 (en) * 2011-10-11 2015-04-30 삼성전기주식회사 Printed circuit board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5796590A (en) Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP4729963B2 (en) PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM
JP4186756B2 (en) Circuit board and manufacturing method thereof
JP2006302930A (en) Wiring board, electronic component packaging body using the same, and manufacturing method of the wiring board and electronic component packaging body
JP2008544554A (en) Flip chip die assembly using thin flexible substrate
CN103748977A (en) Component-mounting printed circuit board and manufacturing method for same
JP5061668B2 (en) Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate
US7743491B2 (en) Mounting method of passive component
JP2007214332A (en) Semiconductor packaging module and manufacturing method thereof
JP2005340448A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2008218758A (en) Electronic circuit mounting structure
JP2007214330A (en) Supply method of conductive paste
JP5889160B2 (en) Manufacturing method of electronic equipment
JP2007214331A (en) Packaging method of electronic component
JP2010103270A (en) Semiconductor device and manufacturing method thereof
JP2001230537A (en) Method for forming solder bump
KR100746362B1 (en) Package on package substrate and the manufacturing method thereof
JP4802679B2 (en) Electronic circuit board mounting method
JP2007066937A (en) Wiring board and its manufacturing method, and module using the wiring board
KR20030095036A (en) Solder bump interconnection method of flip chip package
JP2013219284A (en) Electronic component mounting substrate manufacturing method
JP2012204717A (en) Electronic apparatus and method of reworking electronic component
JP4443473B2 (en) Manufacturing method of display device
JP4381657B2 (en) Circuit board and electronic component mounting method
JP2005051049A (en) Functional module and manufacturing method thereof