KR20030095036A - Solder bump interconnection method of flip chip package - Google Patents
Solder bump interconnection method of flip chip package Download PDFInfo
- Publication number
- KR20030095036A KR20030095036A KR1020020032543A KR20020032543A KR20030095036A KR 20030095036 A KR20030095036 A KR 20030095036A KR 1020020032543 A KR1020020032543 A KR 1020020032543A KR 20020032543 A KR20020032543 A KR 20020032543A KR 20030095036 A KR20030095036 A KR 20030095036A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- pcb
- spacer
- solder bump
- flip chip
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- 239000007788 liquid Substances 0.000 description 8
- 230000004907 flux Effects 0.000 description 5
- ALFHIHDQSYXSGP-UHFFFAOYSA-N 1,2-dichloro-3-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1Cl ALFHIHDQSYXSGP-UHFFFAOYSA-N 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 반도체 패캐지에 관한 것으로, 보다 상세하게는, 솔더 범프를 이용한 플립 칩(Flip Chip) 패키지에서의 솔더 범프 연결방법에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a solder bump connection method in a flip chip package using solder bumps.
플립 칩 패키지(Flip Chip Package)는 반도체 칩과 PCB(Printed Circuit Board)를 솔더 범프(slder Bump)를 이용해서 물리적 및 전기적으로 상호 연결시켜 제작한 패키지의 한 종류로, 칩 크기 그대로 기판 상에 실장할 수 있는 것과 관련해서 실장 면적을 줄일 수 있으며, 그래서, 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있어서 소형이면서도 고용량의 전기/전자 제품의 구현에 유리하게 적용할 수 있다.Flip Chip Package is a package made by physically and electrically interconnecting a semiconductor chip and a printed circuit board (PCB) using solder bumps. In terms of what can be done, the mounting area can be reduced, so that a larger number of packages can be mounted on a substrate of limited size, which can be advantageously applied to the implementation of small and high capacity electric / electronic products.
이와 같은 플립 칩 패키지는 여러가지 공정으로 제작 가능하며, 통상, 반도체 칩의 본딩패드 상에 솔더 범프를 형성한 후에 상기 솔더 범프가 형성된 칩을 회로패턴을 구비한 PCB 상에 부착시키고, 그리고나서, 상기 솔더 범프에 대한 고온 리플로우(reflow)를 행하여 칩과 PCB간의 물리적 연결 및 칩의 본딩패드와 PCB의 전극패드간의 전기적 연결이 이루어지도록 하는 방식으로 제작된다.Such a flip chip package can be manufactured by various processes, and typically, after forming a solder bump on a bonding pad of a semiconductor chip, the chip on which the solder bump is formed is attached onto a PCB having a circuit pattern, and then, It is fabricated in such a way that a high temperature reflow of the solder bumps is made so that the physical connection between the chip and the PCB and the electrical connection between the bonding pad of the chip and the electrode pad of the PCB are made.
도 1은 종래 기술에 따른 플립 칩 패키지에서의 솔더 범프 연결 구조를 도시한 도면으로서, 도면부호 1은 반도체 칩, 2는 솔더 범프, 3은 PCB, 4, 5, 6은 상기 PCB에서의 절연막, 전극패드 및 솔더 레지스트(solder resist)를 각각 나타낸다.1 is a view showing a solder bump connection structure in a flip chip package according to the prior art, reference numeral 1 is a semiconductor chip, 2 is a solder bump, 3 is a PCB, 4, 5, 6 is an insulating film in the PCB, Electrode pads and solder resists are shown, respectively.
도시된 바와 같이, 솔더 범프(2)에 의한 칩(1)과 PCB(3)간의 물리적 및 전기적 연결(이하, 솔더 조인트(solder joint)라 칭함)은 솔더의 표면 장력(surfacetension)과 자중(gravitation force)에 의해 구형(sphere)에 가까운 형상을 갖는다. 이때, 솔더 조인트의 높이는 칩의 무게, 솔더의 표면 장력, 범프 크기(Bump size), 칩의 본딩패드(도시안됨) 크기, PCB의 전극패드(5) 크기 등에 의하여 결정된다.As shown, the physical and electrical connections (hereinafter referred to as solder joints) between the chip 1 and the PCB 3 by the solder bumps 2 are the surface tension and the gravity of the solder. It has a shape close to a sphere by force. At this time, the height of the solder joint is determined by the weight of the chip, the surface tension of the solder, bump size (Bump size), the size of the bonding pad (not shown) of the chip, the size of the electrode pad (5) of the PCB.
그러나, 전술한 바와 같은 구형의 솔더 범프 연결 구조를 갖는 종래의 플립 칩 패키지는 다음과 같은 문제점을 갖는다.However, the conventional flip chip package having the spherical solder bump connection structure as described above has the following problems.
먼저, 솔더 범프가 부착된 반도체 칩을 솔더링되는 영역을 제한하지 않은 금속 리드프레임이나 PCB를 이용하는 일부 플립 칩 패키지에 적용함에 있어서, 금속 리드프레임이나 PCB의 전극 패드상에 플럭스(flux) 또는 솔더 페이스트(solder paste)를 도포한 후에 솔더 범프를 붙이는 범프 솔더접합 과정에서 솔더 범프와 상기 금속 리드프레임이나 PCB간의 과도한 웨팅(wetting)으로 인해, 도 2에 도시된 바와 같이, 솔더 조인트가 일정한 솔더 조인트 높이를 유지하지 못하고 붕괴되는 형상을 갖게 된다. 도 2에서, 도면부호 1은 반도체 칩, 2는 솔더 범프, 8은 금속 리드프레임을 각각 나타낸다.First, in the application of semiconductor chips with solder bumps to some flip chip packages using metal leadframes or PCBs that do not limit the soldered area, flux or solder paste may be applied to the electrode pads of the metal leadframes or PCBs. In the bump soldering process in which solder bumps are applied after applying the solder paste, due to excessive wetting between the solder bumps and the metal leadframe or the PCB, as shown in FIG. 2, the solder joint has a constant solder joint height. It will have a shape that collapses without maintaining it. In Fig. 2, reference numeral 1 denotes a semiconductor chip, 2 denotes a solder bump, and 8 denotes a metal lead frame.
그런데, 솔더 범프의 붕괴(collapsing)로 인해 일정한 솔더 조인트의 높이 및 안정된 형상을 유지하지 못할 경우, 칩과 PCB간의 충분한 간격을 유지하지 못함으로써 후속의 언더필(underfill) 공정에서 칩과 PCB 사이에 언더필 물질을 충진하기 어렵게 되고, 이에 따라, 다량의 보이드(void)가 발생됨으로써 패키지의 신뢰성 저하가 야기된다. 또한, 적당한 솔더 조인트의 높이를 유지하지 못하면 신뢰성 테스트인 열 사이클링(Temperature cycling)에서 솔더 범프와 칩의 본딩패드 또는 솔더 범프와 PCB의 전극패드간의 접촉 계면으로 집중되는 내부 응력이 많아져 솔더 조인트의 크랙(crack) 등의 불량 발생이 빨라져, 이에 따라, 패키지의 신뢰성 저하가 초래된다.However, if the solder bumps fail to maintain a constant solder joint height and stable shape due to collapsing, the gap between the chip and the PCB in the subsequent underfill process may not be maintained due to insufficient gap between the chip and the PCB. Filling of the material becomes difficult, and thus a large amount of voids are generated, leading to a decrease in reliability of the package. In addition, failure to maintain proper solder joint height results in increased internal stress that is concentrated at the contact interface between the solder bumps and the bonding pads of the chip or the solder bumps and the electrode pads of the PCB during thermal cycling, a reliability test. The occurrence of defects such as cracks is accelerated, thereby resulting in a decrease in reliability of the package.
그 다음, 솔더 조인트의 형상이 구형일 경우, 도 3에 도시된 바와 같이, 신뢰성 테스트인 열 사이클링(Temperature cycling)에서 솔더 범프(2)와 칩의 본딩패드(도시안됨) 또는 솔더 범프(2)와 PCB의 전극패드(도시안됨)간의 접촉 계면으로 내부 응력(7)이 집중됨으로써 솔더 조인트에 크랙(crack) 등의 불량이 발생되고, 이에 따라, 패키지의 신뢰성 저하가 초래된다.Then, when the shape of the solder joint is spherical, as shown in FIG. 3, the bonding pads (not shown) or the solder bumps 2 of the solder bumps 2 and the chip in the thermal cycling, which is a reliability test. The internal stress 7 is concentrated at the contact interface between the electrode pads (not shown) of the PCB and defects such as cracks are generated in the solder joints, resulting in deterioration of the reliability of the package.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 과도한 웨팅에 의한 솔더 조인트의 붕괴를 방지하면서 신뢰성 테스트에서의 응력 집중에 의한 솔더 조인트의 파괴를 방지 할 수 있는 플립 칩 패키지의 솔더 범프 연결방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, the solder of the flip chip package that can prevent the breakage of the solder joint by stress concentration in the reliability test while preventing the collapse of the solder joint due to excessive wetting. The purpose is to provide a bump connection method.
도 1 내지 도 3은 종래 플립 칩 패키지에서의 솔더 범프 연결 구조의 문제점을 설명하기 위한 도면.1 to 3 is a view for explaining the problem of the solder bump connection structure in a conventional flip chip package.
도 4 내지 도 6은 본 발명에 따라 형성된 플립 칩 패키지에서의 솔더 범프 연결 구조를 설명하기 도면.4-6 illustrate a solder bump connection structure in a flip chip package formed in accordance with the present invention.
도 7은 본 발명에 따른 솔더 범프 연결방법을 적용한 플립 칩 리드프레임 칩 사이즈 패키지를 도시한 도면.7 illustrates a flip chip leadframe chip size package to which a solder bump connection method according to the present invention is applied.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
40,100 : 반도체 칩 41 : 솔더 범프40,100: semiconductor chip 41: solder bump
42 : PCB 42a : 절연막42: PCB 42a: insulating film
42b : 전극패드 42c : 솔더 레지스트42b: electrode pad 42c: solder resist
43 : 솔더 페이스트 44 : SOP45 : 플럭스43: solder paste 44: SOP45: flux
46 : 금속 리드프레임 47a,47b,102 : 스페이서46: metal lead frame 47a, 47b, 102: spacer
48a,48b,105 : 솔더 조인트 103: 다이 패들48a, 48b, 105 solder joint 103: die paddle
104 : 리드 106 : 몰딩 컴파운드104: lead 106: molding compound
상기와 같은 목적을 달성하기 위하여, 본 발명은, 솔더 범핑된 반도체 칩을 솔더 접합이 가능한 PCB 또는 금속 리드프레임 상에 부착시키고, 상기 솔더 범프에 대한 고온의 리플로우를 행하여 반도체 칩과 PCB(Printed Circuit Board) 또는 반도체 칩과 금속 리드프레임이 상기 솔더 범프에 의해 물리적 및 전기적으로 상호 연결되도록 하는 플립 칩 패키지의 솔더 범프 연결방법에 있어서, 상기 반도체 칩을 PCB 또는 금속 리드프레임 상에 부착시키기 전에 상기 PCB 또는 금속 리드프레임 상에 소정 높이의 스페이서를 위치시켜, 상기 솔더 범프의 리플로우를 통해 얻어지는 솔더 조인트(solder joint)가 일정 높이를 유지하도록 하면서 구형 이외의 형상을 갖도록 하는 것을 특징으로 하는 플립 칩 패키지의 솔더 범프 연결방법을 제공한다.In order to achieve the above object, the present invention, by attaching a solder bumped semiconductor chip on a PCB or metal lead frame capable of solder bonding, and performing a high temperature reflow of the solder bumps (Printed) A solder bump connection method of a flip chip package in which a circuit board or a semiconductor chip and a metal lead frame are physically and electrically interconnected by the solder bumps, wherein the semiconductor chip is attached to the PCB or metal lead frame before attaching the semiconductor chip to the PCB or the metal lead frame. By placing a spacer of a predetermined height on the PCB or a metal lead frame, the flip chip is characterized in that the solder joint obtained through the reflow of the solder bumps to have a shape other than spherical shape while maintaining a certain height. Provides a way to connect solder bumps to packages.
여기서, 상기 스페이서는 비수지계열의 물질 또는 경화 가능한 수지계열의 물질을 이용하며, 상기 경화 가능한 수지계열의 스페이서는 스텐실 프린팅(stencil printing) 또는 디스펜싱(dispensing)으로 도포한다.Herein, the spacer may be a non-resin-based material or a curable resin-based material, and the curable resin-based spacer may be coated by stencil printing or dispensing.
본 발명에 따르면, 스페이서를 적용하여 솔더 조인트의 높이를 일정하게 유지하면서 구형 이외의 형상으로 변경시킴으로써 솔더 조인트의 붕괴를 방지할 수 있고 솔더 조인트의 신뢰성을 향상시킬 수 있어 패키지의 신뢰성을 향상시킬 수 있다.According to the present invention, by changing the shape of the solder joint to a shape other than spherical shape while maintaining a constant height of the solder joint, it is possible to prevent the collapse of the solder joint and to improve the reliability of the solder joint to improve the reliability of the package. have.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 솔더 조인트가 과도한 웨팅에 의해 붕괴되어 일정 높이를 갖지 못하고 붕괴되는 현상 및 솔더 조인트가 구형인 것과 관련해서 신뢰성에 있어서 응력 집중에 의한 파괴가 일어나는 현상을 방지하기 위해 스페이서를 적용한다.The present invention applies spacers to prevent the solder joints from collapsing due to excessive wetting and not having a certain height, and the breakdown caused by stress concentration in reliability with respect to the solder joints being spherical.
즉, 본 발명은 솔더 범핑이 이루어진 반도체 칩을 PCB 또는 금속 리드프레임 상에 부착시키기 전, 상기 PCB 또는 금속 리드프레임 상에 스페이서를 위치시킴으로써 후속하는 솔더 범프의 리플로우시 솔더 조인트가 상기 스페이서에 의해 일정높이를 유지하도록 하거나, 구형이 아닌 다른 형상을 갖도록 하여 신뢰성에 있어서 응력 집중에 의한 파괴 현상을 방지한다.That is, according to the present invention, prior to attaching a semiconductor chip including solder bumps onto a PCB or a metal leadframe, the spacer is placed on the PCB or the metal leadframe so that the solder joint is moved by the spacer during reflow of the subsequent solder bumps. Maintain a constant height or have a shape other than spherical to prevent breakage due to stress concentration in reliability.
여기서, 상기 스페이서는 비수지계열의 물질 또는 경화 가능한 수지계열의 물질로 이루어진 것으로, 본 발명은 상기 스페이서를 반도체 칩을 지지할수 있도록 PCB 또는 금속 리드프레임상에 위치시키고, 아울러, PCB 상의 전극패드와는 일정 거리 떨어지도록 도포한다.Here, the spacer is made of a non-resin-based material or a curable resin-based material, the present invention is to place the spacer on a PCB or a metal lead frame to support the semiconductor chip, and the electrode pad on the PCB and Apply so that a certain distance apart.
또한, 상기 스페이서는 전술한 바와 같이 PCB 또는 금속 리드프레임 상에의 칩 부착 이전에 도포하며, 예컨데, 수지계열의 스페이서가 적용되는 경우에는 PCB 또는 금속 리드프레임 상에 우선 도포 및 경화(curing)시킨 후, 칩 부착 공정을 진행하거나, 또는, 상기 PCB 또는 금속 리드프레임 상에 경화시키지 않은 상태로 부착을 행한 후에 솔더 범프의 리플로우 과정에서 상기 솔더 범프가 용융되기 전인 예열(preheating) 구간에서 경화시킨다. 이때, 상기 수지계열의 스페이서는 바람직하게 스텐실 프린팅(stencil printing) 또는 디스펜싱(dispensing)으로 도포한다.In addition, the spacer is applied before the chip is attached to the PCB or the metal lead frame as described above, for example, when a resin-based spacer is applied, first applied and cured on the PCB or the metal lead frame (curing) Thereafter, the chip attaching process is performed, or after the attaching is performed on the PCB or the metal leadframe without being cured, the curing is performed in a preheating section before the solder bumps are melted during the reflow of the solder bumps. . In this case, the resin-based spacer is preferably coated by stencil printing or dispensing.
한편, 본 발명에 따른 스페이서를 이용한 솔더 범프 연결방법에 따르면, 솔더 조인트는 스페이서의 물성 및 적용대상에 따라 여러가지 플립칩 팩키지의 솔더 범프 연결방법을 구현할 수 있다.Meanwhile, according to the solder bump connecting method using the spacer according to the present invention, the solder joint may implement solder bump connecting methods of various flip chip packages according to the physical properties of the spacer and the application target.
이하에서는 경화가능한 수지계열의 스페이서를 적용한 솔더 조인트의 형상을 설명하도록 한다.Hereinafter, the shape of the solder joint to which the curable resin spacer is applied will be described.
도 4 및 도 5는 스페이서를 이용한 금속 리드프레임 플립 칩 패키지에서의 솔더 범프 연결 구조를 도시한 것으로, 도 4는 금속 리드프레임 상에 솔더 범핑된반도체 칩을 부착시키기 전에 수지 계열의 물질을 도포 및 경화시켜 딱딱한(rigid) 스페이서가 형성된 경우를, 도 5는 금속 리드프레임 상에 액상의 수지계열의 물질을 도포하고, 이 물질이 리플로우 공정중에 경화되어 스페이서가 형성된 경우를 도시한 것이다.4 and 5 illustrate a solder bump connection structure in a metal leadframe flip chip package using a spacer, and FIG. 4 is applied to a resin-based material before attaching a solder bumped semiconductor chip onto the metal leadframe. 5 shows a case where a rigid spacer is formed by applying a hard resin, and FIG. 5 shows a case where a liquid resin-based material is coated on a metal lead frame, and the material is cured during a reflow process to form a spacer.
도 4를 참조하면, 금속 리드프레임(46) 상에 우선 수지 계열의 물질을 비교적 낮은 높이로 도포 및 경화시켜 딱딱한(rigid) 스페이서(47a)가 형성되고, 전극 부분에 플럭스(45)가 도포된 경우, 솔더 범프(41)가 부착된 칩(40)을 금속 리드프레임(46) 상에 부착시키고, 그리고나서, 상기 솔더 범프(41)에 대한 리플로우를 행하게 되면, 솔더 조인트(48b)는 일정 높이를 유지하면서 구형이 아닌 하부가 상부 보다 큰 폭을 갖는 형상이 된다.Referring to FIG. 4, a rigid spacer 47a is formed by first applying and curing a resin-based material to a relatively low height on a metal lead frame 46, and a flux 45 is applied to an electrode portion. In this case, when the chip 40 with the solder bumps 41 is attached onto the metal leadframe 46 and then reflowed for the solder bumps 41, the solder joints 48b are fixed. While maintaining the height, the non-spherical lower portion has a shape having a larger width than the upper portion.
도 5를 참조하면, 금속 리드프레임(46) 상에 액상의 스페이서(47b)가 비교적 높은 높이로 도포되고, 전극 부분에 플럭스(45)가 도포된 경우, 솔더 범프(41)가 부착된 칩(40)을 금속 리드프레임(46) 상에 부착시키고, 그리고나서, 리플로우를 행하게 되면, 리플로우 예열(Preheat)과정에서 액상수지계열의 스페이서(47b)가 경화되어 딱딱한(Rigid) 스페이서(47a)가 되며, 솔더 조인트(48b)는 마찬가지로 일정 높이를 유지하면서 구형이 아닌 하부가 상부 보다 큰 폭을 갖는 형상이 된다.Referring to FIG. 5, when the liquid spacer 47b is applied to the metal lead frame 46 to a relatively high height and the flux 45 is applied to the electrode portion, the chip having the solder bumps 41 attached thereto ( When 40 is attached on the metal lead frame 46 and then reflowed, the liquid resin-based spacer 47b is cured in the reflow preheating process, thereby hardening the rigid spacer 47a. In the same manner, the solder joint 48b has a shape having a larger width than the upper portion of the lower portion, which is not spherical, while maintaining a constant height.
도 6은 스페이서를 이용한 PCB 타입 플립 칩 패키지에서의 솔더 범프 연결 구조를 도시한 것으로, 우선 SOP(Solder On Pad)가 적용된 PCB상에 액상 수지계열의 스페이서를 스텐실 프린팅 또는 디스펜싱 방법으로 도포시킨후, 솔더범프에 대한 고온의 리플로우 예열(Preheat) 과정에서 액상 수지계열의 물질을 경화시켜 스페이서를 형성한 경우를 도시한 것이다.6 illustrates a solder bump connection structure in a PCB type flip chip package using a spacer. First, a liquid resin-based spacer is coated on a PCB to which a SOP (Solder On Pad) is applied by stencil printing or dispensing. In this case, a spacer is formed by curing a liquid resin-based material during a high temperature reflow preheating process for solder bumps.
도 6을 참조하면, SOP(44)가 적용된 PCB(42) 상에 액상의 스페이서(47b)가 비교적 높은 높이로 도포되고, 상기 PCB(42)의 전극패드(42b) 상에 플럭스(Flux : 45)를 도포한 후, 솔더 범프(41)가 부착된 칩(40)을 상기 PCB(42) 상에 부착시키고, 그리고나서, 리플로우를 행하면, 리플로우 예열(Preheat)과정에서 액상수지계열의 스페이서(47b)가 경화되어 딱딱한(Rigid) 스페이서(47a)가 되며, 솔더 조인트(48a)는 앞서와 마찬가지로 일정 높이를 유지하면서 구형보다 중심부가 얇아지는 기둥형에 가까운 형상이 된다.Referring to FIG. 6, a liquid spacer 47b is applied to a relatively high height on a PCB 42 to which the SOP 44 is applied, and a flux 45 is formed on an electrode pad 42b of the PCB 42. After the application, the chip 40 attached with the solder bumps 41 is attached onto the PCB 42, and then reflowed. Then, the spacer of the liquid resin series in the reflow preheating process is applied. The 47b is hardened to form a rigid spacer 47a, and the solder joint 48a has a shape close to the column shape in which the center portion becomes thinner than the sphere shape while maintaining a constant height as before.
전술한 바와 같이, 본 발명의 플립 칩 패키지의 스페이서를 이용한 솔더 범프 연결방법은 솔더 범핑된 칩의 부착 이전에 PCB 또는 금속 리드프레임 상에 스페이서를 위치시킴으로써, 솔더 조인트가 일정 높이 이하로의 붕괴를 방지할수 있으며, 이에 따라, 일정한 높이의 솔더 조인트 형성 및 구형 이외의 다른 형상을 갖도록 하여 응력 집중에 의한 파괴도 방지할 수 있다.As described above, the solder bump connection method using the spacer of the flip chip package of the present invention places the spacer on the PCB or the metal leadframe prior to the attachment of the solder bumped chip, thereby causing the solder joint to collapse below a certain height. In this way, it is possible to form a solder joint of a certain height and to have a shape other than a spherical shape so as to prevent breakage due to stress concentration.
도 7은 본 발명에 따른 솔더 범프 연결방법을 적용한 플립 칩 리드프레임 칩 사이즈 패키지를 도시한 도면으로서, 도면부호 100은 반도체 칩, 102는 스페이서, 103 및 104는 금속 리드프레임의 다이 패들(die paddle) 및 리드, 105는 솔더 조인트, 그리고, 106은 몰딩 컴파운드를 각각 나타낸다.FIG. 7 is a view illustrating a flip chip leadframe chip size package to which a solder bump connection method according to the present invention is applied, where 100 is a semiconductor chip, 102 is a spacer, and 103 and 104 are die paddles of a metal leadframe. FIG. ) And lead, 105 denotes a solder joint, and 106 denotes a molding compound, respectively.
도시된 바와 같이, 반도체 칩(100)과 금속 리드프레임의 다이 패드(103) 사이에 액상의 스페이서(102)가 개재됨으로써, 솔더 조인트(105)가 붕괴되지 않고 일정 높이를 유지하면서 하부가 상부 보다 큰 폭을 갖는 기둥 형상으로 형성된다.As shown, the liquid spacer 102 is interposed between the semiconductor chip 100 and the die pad 103 of the metal leadframe, so that the solder joint 105 does not collapse and maintains a constant height while the lower portion is lower than the upper portion. It is formed in the shape of a column with a large width.
이상에서와 같이, 본 발명은 PCB 또는 금속 리드프레임 상에 솔더 범핑된 칩을 부착하기 전에 스페이서를 위치시킴으로써 솔더 조인트가 일정한 높이를 유지토록하거나 구형이 아닌 다른 형상을 갖도록 할 수 있으며, 그래서, 솔더 조인트의 붕괴를 방지하여 후속하는 언더 필 공정의 어려움을 방지할 수 있고, 아울러, 신뢰성 테스트에서의 응력 집중에 의한 솔더 조인트의 파괴를 방지할 수 있어서 패키지의 신뢰성을 향상시킬 수 있다.As described above, the present invention allows the solder joint to maintain a constant height or have a shape other than spherical by placing a spacer prior to attaching the solder bumped chip on the PCB or metal leadframe, so that the solder By preventing the collapse of the joint, it is possible to prevent the difficulty of the subsequent underfill process, and also to prevent the breakage of the solder joint due to the stress concentration in the reliability test, thereby improving the reliability of the package.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020032543A KR20030095036A (en) | 2002-06-11 | 2002-06-11 | Solder bump interconnection method of flip chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020032543A KR20030095036A (en) | 2002-06-11 | 2002-06-11 | Solder bump interconnection method of flip chip package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030095036A true KR20030095036A (en) | 2003-12-18 |
Family
ID=32386601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020032543A KR20030095036A (en) | 2002-06-11 | 2002-06-11 | Solder bump interconnection method of flip chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030095036A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100867637B1 (en) * | 2006-11-10 | 2008-11-10 | 삼성전자주식회사 | Semiconductor device and manufacturing method of the same |
| KR200452124Y1 (en) * | 2008-09-30 | 2011-02-08 | 송우섭 | Supporting Frames for Fishing Rod and A Foldable Base Frame for Fishing Rod |
| KR101225379B1 (en) * | 2010-07-30 | 2013-01-22 | 후지쯔 가부시끼가이샤 | Printed circuit board unit, method for manufacturing printed circuit board unit, and electronic apparatus |
| US8384200B2 (en) * | 2006-02-20 | 2013-02-26 | Micron Technology, Inc. | Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5968670A (en) * | 1997-08-12 | 1999-10-19 | International Business Machines Corporation | Enhanced ceramic ball grid array using in-situ solder stretch with spring |
| JP2001094002A (en) * | 1999-09-21 | 2001-04-06 | Nec Corp | Method and structure for mounting bga |
| KR20010048886A (en) * | 1999-11-30 | 2001-06-15 | 김충환 | infrared detector and method for manufacturing the same |
| JP2001313309A (en) * | 2000-04-28 | 2001-11-09 | Nippon Avionics Co Ltd | Method for mounting flip chip |
-
2002
- 2002-06-11 KR KR1020020032543A patent/KR20030095036A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5968670A (en) * | 1997-08-12 | 1999-10-19 | International Business Machines Corporation | Enhanced ceramic ball grid array using in-situ solder stretch with spring |
| JP2001094002A (en) * | 1999-09-21 | 2001-04-06 | Nec Corp | Method and structure for mounting bga |
| KR20010048886A (en) * | 1999-11-30 | 2001-06-15 | 김충환 | infrared detector and method for manufacturing the same |
| JP2001313309A (en) * | 2000-04-28 | 2001-11-09 | Nippon Avionics Co Ltd | Method for mounting flip chip |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8384200B2 (en) * | 2006-02-20 | 2013-02-26 | Micron Technology, Inc. | Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies |
| KR100867637B1 (en) * | 2006-11-10 | 2008-11-10 | 삼성전자주식회사 | Semiconductor device and manufacturing method of the same |
| KR200452124Y1 (en) * | 2008-09-30 | 2011-02-08 | 송우섭 | Supporting Frames for Fishing Rod and A Foldable Base Frame for Fishing Rod |
| KR101225379B1 (en) * | 2010-07-30 | 2013-01-22 | 후지쯔 가부시끼가이샤 | Printed circuit board unit, method for manufacturing printed circuit board unit, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
| US6661104B2 (en) | Microelectronic assembly with pre-disposed fill material and associated method of manufacture | |
| JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
| JP2001298052A (en) | Method for flip-chip assembly of semiconductor device using adhesive | |
| JPS6398186A (en) | Method of forming solder terminal | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| KR102006637B1 (en) | Method Of Forming Bump And Semiconductor device including The Same | |
| JPH10335527A (en) | Semiconductor device, mounting method of semiconductor device and manufacture thereof | |
| TWI478257B (en) | Package structure and package process | |
| KR20030095036A (en) | Solder bump interconnection method of flip chip package | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH09246319A (en) | Flip chip mounting method | |
| JP3890814B2 (en) | Electronic component mounting method | |
| JP3180041B2 (en) | Connection terminal and method of forming the same | |
| JP2001244299A (en) | Wiring board and method of manufacturing the same | |
| KR100665288B1 (en) | Fabrication method of flip chip package | |
| JP2001230537A (en) | Method for forming solder bump | |
| JP3763962B2 (en) | Mounting method of chip parts on printed circuit board | |
| JP2001267368A (en) | Flip-chip packaging structure | |
| JP2000151086A (en) | Printed circuit unit and its manufacture | |
| KR100221654B1 (en) | Method for manufacturing metal bump used screen printing | |
| JPH08139226A (en) | Semiconductor circuit device and method for mounting its circuit | |
| JPH09326412A (en) | Mounting solder ball | |
| JP3757895B2 (en) | Semiconductor device | |
| KR20070063119A (en) | Method for manufacturing substrate used to mount flip chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |