JPH08139226A - Semiconductor circuit device and method for mounting its circuit - Google Patents
Semiconductor circuit device and method for mounting its circuitInfo
- Publication number
- JPH08139226A JPH08139226A JP29369594A JP29369594A JPH08139226A JP H08139226 A JPH08139226 A JP H08139226A JP 29369594 A JP29369594 A JP 29369594A JP 29369594 A JP29369594 A JP 29369594A JP H08139226 A JPH08139226 A JP H08139226A
- Authority
- JP
- Japan
- Prior art keywords
- column
- terminal
- bump
- substrate
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体回路装置及びそ
の回路実装方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor circuit device and a circuit mounting method thereof.
【０００２】[0002]
【従来の技術】近年、半導体回路装置の動向として、回
路のディジタル化と高速化に対応したパッケージとして
バンプグリッドアレイパッケージ（以下、単に「ＢＧＡ
パッケージ」と言う）が導入され始めた。ＢＧＡパッケ
ージは、0.3ミリピッチ程度までファィン化が進んでい
るＱＦＰ（Quad Flat Package）に比べると、リード曲
がりやはんだブリッジ等のはんだ付け不良等が起きにく
く、かつ小型にできると言う利点を持っている。2. Description of the Related Art In recent years, as a trend of semiconductor circuit devices, bump grid array packages (hereinafter, simply referred to as "BGA
Package)) has been introduced. Compared to QFP (Quad Flat Package) whose fining is progressing to about 0.3 mm pitch, BGA package has advantages that it is less likely to cause soldering defects such as lead bending and solder bridge, and can be made smaller. .
【０００３】図６及び図７は従来のＢＧＡパッケージを
用いた半導体回路装置の一例を示すもので、図６は実装
前の状態で示す概略断面図、図７は実装後の状態で示す
概略断面図である。図６及び図７において、符号５１は
ＢＧＡパッケージで、５２はＢＧＡパッケージ５１が実
装されるマザーボードである。6 and 7 show an example of a semiconductor circuit device using a conventional BGA package. FIG. 6 is a schematic sectional view showing a state before mounting, and FIG. 7 is a schematic sectional view showing a state after mounting. It is a figure. 6 and 7, reference numeral 51 is a BGA package, and 52 is a motherboard on which the BGA package 51 is mounted.
【０００４】さらに詳述すると、ＢＧＡパッケージ５１
は、基板５３の上下面にそれぞれ複数のバンプランド５
４が形成され、これらのバンプランド５４間が基板５３
内を上下に貫通しているシグナルビアホール５５及びサ
ーマルビア５６で接続された状態となっている。そし
て、上面側には半導体チップ（ＩＣチップ）５７が搭載
され、この半導体チップ５７とバンプランド５４との間
がボンディングワイヤ５８で電気的に接続され、さらに
モールド樹脂５９により上面側の略全体が封止された状
態となっている。これに対して、下面側のバンプランド
５４にははんだバンプ６０が形成されている。More specifically, the BGA package 51
Are a plurality of bump lands 5 on the upper and lower surfaces of the substrate 53, respectively.
4 are formed, and the substrate 53 is provided between these bump lands 54.
It is in a state of being connected by a signal via hole 55 and a thermal via 56 penetrating vertically inside. Then, a semiconductor chip (IC chip) 57 is mounted on the upper surface side, the semiconductor chip 57 and the bump land 54 are electrically connected by a bonding wire 58, and substantially the entire upper surface side is covered by a molding resin 59. It is in a sealed state. On the other hand, solder bumps 60 are formed on the bump lands 54 on the lower surface side.
【０００５】一方、マザーボード５２は、上下面にそれ
ぞれ複数のマザーボードランド６１が印刷により形成さ
れている。なお、上面のマザーボードランド６１はＢＧ
Ａパッケージ５１側の基板５３に形成されているバンプ
ランド５４と対応している。On the other hand, the motherboard 52 has a plurality of motherboard lands 61 formed on the upper and lower surfaces by printing. The motherboard land 61 on the upper surface is BG
It corresponds to the bump land 54 formed on the substrate 53 on the A package 51 side.
【０００６】そして、マザーボード５２にＢＧＡパッケ
ージ５１を実装する場合には、バンプランド５４がマザ
ーボードランド６１と当接した状態で位置決めされ、基
板５３をマザーボード５２上に載せ、窒素ガス雰囲気中
で加熱する。すると、はんだバンプ６０が溶融（リフロ
ー）されて、バンプランド５４とマザーボードランド６
１との間がはんだ固定される。これにより、マザーボー
ド５２に対するＢＧＡパッケージ５１の実装が完了す
る。When the BGA package 51 is mounted on the mother board 52, the bump lands 54 are positioned in contact with the mother board lands 61, the substrate 53 is placed on the mother board 52 and heated in a nitrogen gas atmosphere. . Then, the solder bumps 60 are melted (reflowed), and the bump lands 54 and the mother board lands 6 are melted.
1 and 1 are fixed by soldering. This completes the mounting of the BGA package 51 on the motherboard 52.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述し
た従来の接続構造では、例えば図８に示すように、はん
だバンプ６０を形成するときに高さにバラツキが生じる
ことが多く、またバラツキが生じることによってある程
度のはんだ付け不良が発生することも避けれない。これ
は、特に多ピンの大型パッケージにおいては、その不良
が多く発生し、問題であった。また、実装後において
も、ＢＧＡパッケージ５１とマザーボード５２の熱膨張
係数の差から、はんだバンプ６０に機械的な応力がかか
り、長期信頼性を低下させる要因ともなっており、問題
であった。However, in the above-mentioned conventional connection structure, for example, as shown in FIG. 8, when the solder bumps 60 are formed, the height often varies, and the variation also occurs. It is unavoidable that some degree of soldering failure will occur. This is a problem, especially in a large package with a large number of pins, because many defects thereof occur. Further, even after mounting, due to the difference in thermal expansion coefficient between the BGA package 51 and the mother board 52, mechanical stress is applied to the solder bumps 60, which causes a decrease in long-term reliability, which is a problem.
【０００８】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は基板間の安定した接続が行え、信
頼性に優れた半導体回路装置及びその回路接続方法を提
供することにある。さらに、他の目的は、以下に説明す
る内容の中で順次明らかにして行く。The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor circuit device and a circuit connecting method therefor, which can perform stable connection between substrates and have excellent reliability. . Furthermore, other purposes will be clarified one after another in the content described below.
【０００９】[0009]
【課題を解決するための手段】この目的は、本発明にあ
っては、その回路装置としては、半導体チップが搭載さ
れた第１の基板側の端子を第２の基板側の端子にはんだ
接合してなる半導体回路装置において、前記第１の基板
側の端子と前記第２の基板側の端子との間にばね状に加
工された導電性のカラムを圧縮させて介装し、前記カラ
ムと前記各端子端子間をそれぞれはんだ接続してなる構
成とすることにより達成することができる。According to the present invention, there is provided a circuit device, in which a terminal on a first substrate on which a semiconductor chip is mounted is soldered to a terminal on a second substrate. In the semiconductor circuit device as described above, a spring-shaped conductive column is compressed and interposed between the terminal on the side of the first substrate and the terminal on the side of the second substrate, and This can be achieved by adopting a structure in which the terminals are connected to each other by soldering.
【００１０】また、この目的は、本発明にあっては、そ
の回路実装方法としては、半導体チップが搭載された第
１の基板側の端子を第２の基板側の端子にはんだ接合し
てなる半導体回路実装方法において、ばね状に加工され
た導電性のカラムの一端が端子にはんだ接続されている
前記第１の基板側の端子を前記第２の基板側の端子に前
記カラムを介して押し付け、前記第２の基板側の端子と
前記カラムの他端との間をはんだ接続し、前記カラムに
より前記第１の基板側の端子と前記第１の基板側の端子
との間を接続するようにして達成することができる。ま
た、実施に当たっては、前記第１の基板側の端子と前記
カラムとの間を接続しているはんだの融点を、前記第２
の基板側の端子と前記カラムとの間を接続しているはん
だよりも高い融点のものを使用すると良い。According to the present invention, the object of the present invention is to mount a semiconductor chip on a first board side terminal by soldering to a second board side terminal. In the semiconductor circuit mounting method, one end of the conductive column processed into a spring shape is solder-connected to a terminal, and the terminal on the first substrate side is pressed to the terminal on the second substrate side through the column. , Soldering connection between the terminal on the second substrate side and the other end of the column, and connecting between the terminal on the first substrate side and the terminal on the first substrate side by the column Can be achieved. In the implementation, the melting point of the solder connecting between the terminal on the first substrate side and the column is set to the second melting point.
It is preferable to use a solder having a melting point higher than that of the solder connecting between the substrate side terminal and the column.
【００１１】[0011]
【作用】これによれば、ばね状に加工された柔軟性に富
むカラムを第１の基板側の端子と第２の基板側の端子と
の間に介在させて接続しているので、熱応力や機械的応
力によるパッケージの反りおよびマザーボードの反り、
あるいははんだ膜圧のバラツキ等を良く吸収することが
でき、また実装後も継続するので長期にわたって安定し
た接続が得られる。さらに、第１の基板側の端子とカラ
ムとの間を接続しているはんだの融点を、第２の基板側
の端子とカラムとの間を接続しているはんだよりも高い
融点のものを使用した場合では、第２の基板側の端子と
カラムとの間を接続するときに、既に接続されている第
１の基板側の端子とカラムとの間の接続が解かれること
もなくなり、他部品との一括接続も可能になる。According to this, since the flexible column processed into a spring shape is connected between the terminal on the side of the first substrate and the terminal on the side of the second substrate, thermal stress is exerted. Warpage of the package and motherboard due to mechanical stress,
Alternatively, variations in the solder film pressure can be absorbed well, and since it continues even after mounting, stable connection can be obtained for a long period of time. Further, a solder having a melting point higher than that of the solder connecting between the terminals on the first substrate side and the column is higher than that of the solder connecting between the terminals on the second substrate side and the column. In this case, when connecting the terminal on the second substrate side and the column, the already connected connection between the terminal on the first substrate side and the column will not be broken, and other components will not be disconnected. It is also possible to make a batch connection with.
【００１２】[0012]
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図１及び図２は本発明の一実施例を示
すもので、図１は実装前の状態で示す概略断面図、図２
は実装後の状態で示す概略断面図である。Embodiments of the present invention will be described in detail below with reference to the drawings. 1 and 2 show an embodiment of the present invention. FIG. 1 is a schematic sectional view showing a state before mounting, and FIG.
FIG. 3 is a schematic cross-sectional view showing a state after mounting.
【００１３】図１及び図２において、符号１はＢＧＡパ
ッケージで、２はＢＧＡパッケージ１が実装されるマザ
ーボードである。1 and 2, reference numeral 1 is a BGA package, and 2 is a motherboard on which the BGA package 1 is mounted.
【００１４】さらに詳述すると、ＢＧＡパッケージ１
は、基板３の上下面にそれぞれ複数のバンプランド４が
形成され、これらのバンプランド４間が基板３内を上下
に貫通しているシグナルビアホール５及びサーマルビア
６で接続された状態となっている。そして、上面側には
半導体チップ（ＩＣチップ）７が搭載され、この半導体
チップ７とバンプランド４との間がボンディングワイヤ
８で電気的に接続され、さらにモールド樹脂９により上
面側の略全体が封止された状態となっている。これに対
して、下面側のバンプランド４にはカラム１０が取り付
けられている。More specifically, the BGA package 1
Is a state in which a plurality of bump lands 4 are formed on the upper and lower surfaces of the substrate 3, respectively, and these bump lands 4 are connected by signal via holes 5 and thermal vias 6 penetrating vertically in the substrate 3. There is. A semiconductor chip (IC chip) 7 is mounted on the upper surface side, the semiconductor chip 7 and the bump land 4 are electrically connected by a bonding wire 8, and the molding resin 9 covers substantially the entire upper surface side. It is in a sealed state. On the other hand, the column 10 is attached to the bump land 4 on the lower surface side.
【００１５】上記カラム１０は、直径が５０〜１００μ
ｍのバネ性を有した導電性の細線をコイル状に巻き、こ
れを１〜２ミリ程度に切断して作られており、材料とし
ては銅合金、ニッケル合金等が用いられる。また、はん
だ付け性の改善、腐食防止のために、金、はんだ等のメ
ッキを行っても良いものである。そして、このカラム１
０は、ＢＧＡパッケージ１をマザーボード２に取り付け
るのに先立って取り付けられるもので、この取り付けた
状態は図３に図１のＡ部拡大図として示している。すな
わち、バンプランド４にカラム１０を取り付ける場合
は、まずバンプランド４にはんだペースト（高融点はん
だ）３１を塗布し、この上にカラム１０の一端を当接し
た状態で位置決めして溶融させ、はんだペースト３１で
バンプランド４にカラム１０をはんだ固定させる。な
お、各カラム１０をはんだ固定する場合は、図示せぬ専
用の治具で対応するバンプランド４毎にカラム１０が配
置され、その後一括してリフロー処理される。図１に示
すＢＧＡパッケージ１は、このようにしてそれぞれのバ
ンプランド４にカラム１０の一端側がはんだ固定されて
取り付けられた状態を示している。The column 10 has a diameter of 50 to 100 μm.
It is made by winding a conductive thin wire having a spring property of m in a coil shape and cutting it into about 1 to 2 mm, and a material such as a copper alloy or a nickel alloy is used. Further, gold, solder or the like may be plated to improve solderability and prevent corrosion. And this column 1
No. 0 is attached before the BGA package 1 is attached to the mother board 2, and this attached state is shown in FIG. 3 as an enlarged view of a portion A in FIG. That is, when the column 10 is attached to the bump land 4, first, a solder paste (high melting point solder) 31 is applied to the bump land 4, and one end of the column 10 is positioned and melted with the solder paste 31 applied to the bump land 4 to melt the solder paste. The column 10 is soldered to the bump land 4 with the paste 31. When each column 10 is fixed by soldering, the column 10 is arranged for each corresponding bump land 4 with a dedicated jig (not shown), and then the reflow process is performed collectively. The BGA package 1 shown in FIG. 1 shows a state in which one end side of the column 10 is soldered and attached to each bump land 4 in this manner.
【００１６】一方、マザーボード２は、上下面にそれぞ
れ複数のマザーボードランド１１が形成されており、上
面のマザーボードランド１１はＢＧＡパッケージ１側の
基板３に形成されているバンプランド４と対応してい
る。On the other hand, the motherboard 2 has a plurality of motherboard lands 11 formed on the upper and lower surfaces thereof, and the motherboard lands 11 on the upper surface correspond to the bump lands 4 formed on the substrate 3 on the BGA package 1 side. .
【００１７】そして、マザーボード２にＢＧＡパッケー
ジ１を実装する場合には、まず図４に図１のＢ部拡大断
面図として示すように、マザーボード２の上面のマザー
ボードランド１１の表面にはんだペースト３２を塗布す
る。なお、ここでのはんだペースト３２は、基板３側の
バンプランド４に塗布したはんだペースト（高融点はん
だ）３１の融点よりも低いもの（低融点はんだ）が使用
される。次いで、カラム１０がマザーボードランド１１
と当接して圧縮された状態にして、基板３をマザーボー
ド２上に載せ、窒素ガス雰囲気中で加熱する。すると、
はんだペースト（低融点はんだ）３２が溶融（リフロ
ー）され、図５に図２のＣ部拡大図として示すように、
カラム１０の他端とマザーボードランド１１との間がは
んだ固定される。すなわち、カラム１０を介してバンプ
ランド４とマザーボードランド１１との間がはんだ固定
され、マザーボード２に対するＢＧＡパッケージ１の実
装が完了する。図２は、このようにしてマザーボード２
上にＢＧＡパッケージ１が実装された状態を示してい
る。When the BGA package 1 is mounted on the mother board 2, first, as shown in FIG. 4 as an enlarged sectional view of a portion B of FIG. Apply. The solder paste 32 used here is lower than the melting point of the solder paste (high melting point solder) 31 applied to the bump land 4 on the substrate 3 side (low melting point solder). Next, the column 10 becomes the motherboard land 11
The substrate 3 is placed on the mother board 2 in a compressed state by contacting with and heated in a nitrogen gas atmosphere. Then
The solder paste (low melting point solder) 32 is melted (reflowed), and as shown in FIG.
The other end of the column 10 and the motherboard land 11 are fixed by soldering. That is, the bump land 4 and the motherboard land 11 are fixed by soldering via the column 10, and the mounting of the BGA package 1 on the motherboard 2 is completed. 2 shows the motherboard 2 in this way.
The state where the BGA package 1 is mounted is shown above.
【００１８】本実施例の半導体回路装置によれば、バン
プグリッドアレイパッケージ１側のバンプランド４とマ
ザーボード２側のマザーボードランド１１との間にばね
状に加工されたカラム１０を圧縮させて介装し、カラム
１０によりパンプランド４とマザーボードランド１１間
をはんだ接続しているが、ばね状に加工されたカラム１
０は、極めて柔軟性に富む。したがって、熱応力や機械
的応力によるバンプグリッドアレイパッケージ１側の反
りおよびマザーボード２側の反り、あるいははんだ膜圧
のバラツキ等を良く吸収して安定した接続ができ、また
実装後も継続するので長期にわたって安定した接続が得
られる。また、バンプグリッドアレイパッケージ１側の
バンプランド４とカラム１０の一端との間を接続してい
るはんだペースト３１の融点を、マザーボード２側のマ
ザーボードランド１１とカラム１０との間を接続してい
るはんだペースト３２よりも高い融点のものを使用して
いるので、マザーボードランド１１とカラム１０の他端
との間を接続するときに、既に接続されているバンプグ
リッドアレイパッケージ１側のバンプランド４とカラム
１０の一端との間の接続が解かれることもなく、他部品
との一括接続も可能になる。According to the semiconductor circuit device of this embodiment, the spring-machined column 10 is compressed and interposed between the bump land 4 on the bump grid array package 1 side and the motherboard land 11 on the motherboard 2 side. Then, the column 10 is solder-connected between the pan land 4 and the motherboard land 11, but the column 1 is processed into a spring shape.
0 is extremely flexible. Therefore, the warp on the bump grid array package 1 side and the warp on the mother board 2 side due to thermal stress or mechanical stress, or the variation in the solder film pressure can be well absorbed, and stable connection can be achieved. A stable connection is obtained over. Further, the melting point of the solder paste 31 that connects between the bump land 4 on the bump grid array package 1 side and one end of the column 10 connects between the motherboard land 11 on the motherboard 2 side and the column 10. Since the one having a melting point higher than that of the solder paste 32 is used, when the mother board land 11 and the other end of the column 10 are connected, the bump land 4 on the bump grid array package 1 side already connected is used. The connection with one end of the column 10 is not released, and the connection with other parts can be performed at once.
【００１９】なお、上記実施例では、カラム１０をＢＧ
Ａパッケージ１側のバンプランド４に予め取り付けて構
造を置く場合について説明したが、カラム１０をマザー
ボードランド１１側に取り付けておく構造にしても差し
支えないものである。この場合では、はんだペースト３
１は低融点はんだ、はんだペースト３２は高融点はんだ
にする。また、上記実施例では、マザーボード２上にＢ
ＧＡパッケージ１を実装する場合について説明したが、
これ以外にも半導体回路基板間を接続する手段として使
用できるものである。In the above embodiment, the column 10 is replaced with BG.
Although the case where the structure is mounted in advance on the bump land 4 on the A package 1 side has been described, the structure in which the column 10 is mounted on the motherboard land 11 side may be used. In this case, solder paste 3
1 is a low melting point solder, and the solder paste 32 is a high melting point solder. Further, in the above embodiment, B is placed on the mother board 2.
The case of mounting the GA package 1 has been described,
Besides this, it can be used as a means for connecting between semiconductor circuit boards.
【００２０】[0020]
【発明の効果】以上説明したとおり、本発明によれば、
ばね状に加工されたカラムにより、熱応力や機械的応力
によるパッケージの反りおよびマザーボードの反り、あ
るいははんだ膜圧のバラツキ等を良く吸収することがで
きるので安定した接続ができ、また実装後も継続するの
で長期にわたって安定した接続が得られる。さらに、第
１の基板側の端子とカラムとの間を接続しているはんだ
の融点を、第２の基板側の端子とカラムとの間を接続し
ているはんだよりも高い融点のものを使用した場合で
は、第２の基板側の端子とカラムとの間を接続するとき
に、既に接続されている第１の基板側の端子とカラムと
の間の接続が解かれることもなく、他部品との一括接続
も可能になる。これにより、作業性が向上する等の効果
が得られる。As described above, according to the present invention,
The spring-shaped column can absorb the warp of the package and the warp of the mother board due to thermal stress and mechanical stress, and the variation of the solder film pressure, so a stable connection can be made and it can be continued after mounting. As a result, a stable connection can be obtained over a long period of time. Further, a solder having a melting point higher than that of the solder connecting between the terminals on the first substrate side and the column is higher than that of the solder connecting between the terminals on the second substrate side and the column. In this case, when connecting the terminal on the second substrate side and the column, the connection between the terminal on the first substrate side and the column, which has already been connected, is not broken, and the other component It is also possible to make a batch connection with. As a result, effects such as improved workability can be obtained.
【図１】本発明の一実施例を実装前の状態で示す概略断
面図である。FIG. 1 is a schematic cross-sectional view showing an embodiment of the present invention before mounting.
【図２】本発明の一実施例を実装後の状態で示す概略断
面図である。FIG. 2 is a schematic cross-sectional view showing a state after mounting an embodiment of the present invention.
【図３】図１のＡ部拡大図である。FIG. 3 is an enlarged view of part A in FIG.
【図４】図１のＢ部拡大図である。FIG. 4 is an enlarged view of part B in FIG.
【図５】図２のＣ部拡大図である。5 is an enlarged view of portion C in FIG.
【図６】従来装置の一例を実装前の状態で示す概略断面
図である。FIG. 6 is a schematic cross-sectional view showing an example of a conventional device before mounting.
【図７】従来装置の一例を実装後の状態で示す概略断面
図である。FIG. 7 is a schematic cross-sectional view showing an example of a conventional device after mounting.
【図８】従来装置の問題点を説明するための図である。FIG. 8 is a diagram for explaining a problem of the conventional device.
１ バンプグリッドアレイパッケージ ２ マザーボード ３ 基板 ４ バンプランド ７ 半導体チップ １０ カラム １１ マザーボードランド ３１ はんだペースト（高融点はんだ） ３２ はんだペースト（低融点はんだ） 1 bump grid array package 2 motherboard 3 substrate 4 bump land 7 semiconductor chip 10 column 11 motherboard land 31 solder paste (high melting point solder) 32 solder paste (low melting point solder)
Claims (6)
の端子を第２の基板側の端子にはんだ接合してなる半導
体回路装置において、 前記第１の基板側の端子と前記第２の基板側の端子との
間にばね状に加工された導電性のカラムを圧縮させて介
装し、前記カラムと前記各端子端子間をそれぞれはんだ
接続してなることを特徴とする半導体回路装置。1. A semiconductor circuit device in which a terminal on the side of a first substrate on which a semiconductor chip is mounted is soldered to a terminal on the side of a second substrate, wherein the terminal on the side of the first substrate and the second terminal A semiconductor circuit device characterized in that a conductive column processed into a spring shape is compressed and interposed between the substrate side terminal and the terminal, and the column and each terminal terminal are connected by soldering.
ドアレイパッケージ側のバンプランドをマザーボード側
のランドにはんだ接合してなる半導体回路装置におい
て、 前記バンプグリッドアレイパッケージ側のバンプランド
とマザーボード側のランドとの間にばね状に加工された
導電性のカラムを圧縮させて介装し、前記カラムの異な
る一端を前記パンプランドと前記マザーボードランドに
それぞれはんだ接続してなることを特徴とする半導体回
路装置。2. A semiconductor circuit device in which bump lands on the side of a bump grid array package on which a semiconductor chip is mounted are soldered to lands on the side of a mother board, wherein bump lands on the side of the bump grid array package and lands on the side of the mother board are provided. A semiconductor circuit device, characterized in that a conductive column processed into a spring shape is interposed between the two by compression, and different ends of the column are soldered to the pan land and the motherboard land, respectively.
の端子を第２の基板側の端子にはんだ接合してなる半導
体回路実装方法において、 ばね状に加工された導電性のカラムの一端が端子にはん
だ接続されている前記第１の基板側の端子を前記第２の
基板側の端子に前記カラムを介して押し付け、前記第２
の基板側の端子と前記カラムの他端との間をはんだ接続
し、前記カラムにより前記第１の基板側の端子と前記第
１の基板側の端子との間を接続してなることを特徴とす
る半導体回路実装方法。3. A semiconductor circuit mounting method in which a terminal on the side of a first substrate on which a semiconductor chip is mounted is soldered to a terminal on the side of a second substrate, wherein one end of a conductive column processed into a spring shape. The terminal on the side of the first substrate, which is solder-connected to the terminal, is pressed against the terminal on the side of the second substrate via the column,
Of the substrate and the other end of the column are connected by soldering, and the column is used to connect between the terminal of the first substrate and the terminal of the first substrate. Semiconductor circuit mounting method.
の間を接続しているはんだの融点を、前記第２の基板側
の端子と前記カラムとの間を接続しているはんだよりも
高い融点のものを使用する請求項３に記載の半導体回路
実装方法。4. The melting point of the solder connecting between the terminal on the first substrate side and the column is higher than the melting point of the solder connecting between the terminal on the second substrate side and the column. The method for mounting a semiconductor circuit according to claim 3, wherein a material having a high melting point is used.
ドアレイパッケージ側のバンプランドをマザーボード側
のランドにはんだ接合してなる半導体回路実装方法にお
いて、 ばね状に加工された導電性のカラムの一端を前記バンプ
ランドにはんだ接続して取り付けておくとともに、前記
バンプグリッドアレイパッケージ側のバンプランドを前
記マザーボード側のランドに前記カラムを介して押し付
け、前記カラムの他端と前記マザーボード側の前記ラン
ドとの間をはんだ接続し、前記バンプグリッドアレイパ
ッケージ側のバンプランドと前記マザーボード側の前記
ランドとの間を前記カラムを介して接続してなることを
特徴とする半導体回路実装方法。5. A semiconductor circuit mounting method comprising solder-bonding bump lands on the side of a bump grid array package on which a semiconductor chip is mounted to lands on the side of a mother board, wherein one end of a conductive column processed into a spring shape is provided. The bump land on the side of the bump grid array package is pressed against the land on the side of the motherboard via the column while being soldered to the bump land, and between the other end of the column and the land on the side of the motherboard. Is connected by soldering, and the bump land on the bump grid array package side and the land on the motherboard side are connected via the column.
のバンプランドと前記カラムとの間を接続しているはん
だの融点を、前記マザーボード側のランドと前記カラム
との間を接続しているはんだよりも高い融点のものを使
用する請求項５に記載の半導体回路実装方法。6. The melting point of the solder connecting between the bump land on the bump grid array package side and the column is higher than that of the solder connecting between the land on the motherboard side and the column. The semiconductor circuit mounting method according to claim 5, wherein a semiconductor having a melting point is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29369594A JPH08139226A (en) | 1994-11-04 | 1994-11-04 | Semiconductor circuit device and method for mounting its circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29369594A JPH08139226A (en) | 1994-11-04 | 1994-11-04 | Semiconductor circuit device and method for mounting its circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139226A true JPH08139226A (en) | 1996-05-31 |
Family
ID=17798048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29369594A Pending JPH08139226A (en) | 1994-11-04 | 1994-11-04 | Semiconductor circuit device and method for mounting its circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139226A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6652290B2 (en) | 1999-03-18 | 2003-11-25 | International Business Machines Corporation | Connecting devices and method for interconnecting circuit components |
| JP2006339596A (en) * | 2005-06-06 | 2006-12-14 | Rohm Co Ltd | Interposer and semiconductor device |
| US7268430B2 (en) | 2004-08-30 | 2007-09-11 | Renesas Technology Corp. | Semiconductor device and process for manufacturing the same |
| US8022532B2 (en) | 2005-06-06 | 2011-09-20 | Rohm Co., Ltd. | Interposer and semiconductor device |
| JP2013187347A (en) * | 2012-03-08 | 2013-09-19 | Mitsubishi Electric Corp | Substrate connection structure and substrate module |
-
1994
- 1994-11-04 JP JP29369594A patent/JPH08139226A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6652290B2 (en) | 1999-03-18 | 2003-11-25 | International Business Machines Corporation | Connecting devices and method for interconnecting circuit components |
| US7268430B2 (en) | 2004-08-30 | 2007-09-11 | Renesas Technology Corp. | Semiconductor device and process for manufacturing the same |
| KR100821574B1 (en) * | 2004-08-30 | 2008-04-15 | 가부시끼가이샤 르네사스 테크놀로지 | Process for manufacturing semiconductor device |
| US7776735B2 (en) | 2004-08-30 | 2010-08-17 | Renesas Technology Corp. | Semiconductor device and process for manufacturing the same |
| JP2006339596A (en) * | 2005-06-06 | 2006-12-14 | Rohm Co Ltd | Interposer and semiconductor device |
| US8022532B2 (en) | 2005-06-06 | 2011-09-20 | Rohm Co., Ltd. | Interposer and semiconductor device |
| JP2013187347A (en) * | 2012-03-08 | 2013-09-19 | Mitsubishi Electric Corp | Substrate connection structure and substrate module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001339043A (en) | Semiconductor device and semiconductor module using the same | |
| JPH08153834A (en) | Mcm carrier | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| US8549737B2 (en) | Method of connecting a grid array package to a printed circuit board | |
| KR20020044577A (en) | Advanced flip-chip join package | |
| JPH01303730A (en) | Mounting structure of semiconductor element and manufacture thereof | |
| JPH08139226A (en) | Semiconductor circuit device and method for mounting its circuit | |
| KR0146063B1 (en) | Semiconductor package and the manufacture method | |
| JP2638557B2 (en) | Semiconductor device | |
| US7901997B2 (en) | Method of manufacturing semiconductor device | |
| US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| US6803647B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
| KR100665288B1 (en) | Fabrication method of flip chip package | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JP2007335652A (en) | Semiconductor device, circuit board, and their manufacturing methods | |
| JP2001044319A (en) | Wiring board and mounting structure thereof | |
| JPH06268141A (en) | Mounting method for electronic circuit device | |
| JPH10116927A (en) | Connecting terminal and method for its formation | |
| JP2000151086A (en) | Printed circuit unit and its manufacture | |
| JPH10242328A (en) | Circuit board, circuit module having the circuit board and electronic equipment having the circuit module | |
| JP3450838B2 (en) | Manufacturing method of electronic component package | |
| JPH08191128A (en) | Electronic device | |
| JP3398276B2 (en) | Mounting structure of land grid array type package | |
| JPH06151440A (en) | Semiconductor device, its manufacture, and its packaging body | |
| JP2001102492A (en) | Wiring board and mounting structure thereof |