JP3757895B2

JP3757895B2 - Semiconductor device

Info

Publication number: JP3757895B2
Application number: JP2002113250A
Authority: JP
Inventors: 伸二竹内
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-04-16
Filing date: 2002-04-16
Publication date: 2006-03-22
Anticipated expiration: 2022-04-16
Also published as: JP2003309146A

Description

【０００１】
【発明の属する技術分野】
本発明は、実装基板に搭載された配線板の一方の面に、実装基板の一方の面に形成された複数のランド端子と電気的に接続された複数のバンプ電極を備えた半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、例えば、特開平１１―３１７４６８号公報に開示されているようなＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）型半導体装置がある。図６には、このＢＧＡ型半導体装置を実装基板に搭載させたときの断面構造を示す。
【０００３】
図６に示されるように、ＢＧＡ型半導体装置１０は、回路配線を有する配線板１の表面に半導体チップ２を搭載し、回路配線と半導体チップ２をＡｕなどからなるワイヤ３で電気的に接続した後に、樹脂封止体４で半導体チップ２及びワイヤを封止しており、また、配線板１の裏面には半導体チップ２と電気的に接続された複数の電極パッド１Ａが設けられており、この電極パッド１Ａの上にバンプ電極５を形成して外部電極としている。
【０００４】
そして、このＢＧＡ型半導体装置１０を、電極パッド１Ａと対向する位置に設けられたランド端子２０Ａを有する実装基板２０の上に位置決めして搭載し、ＢＧＡ型半導体装置１０及び実装基板２０に加熱を施すことによりバンプ電極５を溶融して、配線板１の裏面に設けられた電極パッド１Ａと実装基板２０の表面に設けられたランド端子２０Ａとを接続するという実装方法を用いている。
【０００５】
ここで、このＢＧＡ型半導体装置１０は、実装基板２０に実装する際に、溶融したバンプ電極５が実装基板２０のランド端子２０Ａに接触して濡れ拡がり、その後、濡れ拡がったバンプ電極５の表面張力によって、所定の搭載位置からずれた位置ずれを矯正するセルフアライメント機能（自動位置合わせ機能）が作用する。
【０００６】
従って、ＢＧＡ型半導体装置１０においては、所定の搭載位置から多少ずれた状態で実装基板２０の実装面に搭載されていても、セルフアライメント機能によって所定の搭載位置に矯正されるので、実装基板２０のランド端子２０Ａとの接続を確実に行うことができる。
【０００７】
ところが、実装基板２０にＢＧＡ型半導体装置１０を搭載した時の位置ずれがバンプ電極５の配列ピッチに対して大きすぎると、隣のランド端子２０Ａにバンプ電極５が接触し、バンプ電極５の溶融時に半田ブリッジが発生したり、場合によっては隣のランド端子２０Ａにバンプ電極５が接続されてしまうことがあるので、ＢＧＡ型半導体装置１０の実装不良を招く恐れがある。
【０００８】
近年、半導体チップ２に搭載される回路システムの高集積化や多機能化により、外部接続用端子であるバンプ電極５の数は増加され、これに伴ってバンプ電極５の配列ピッチは狭くなる傾向にあるので、実装基板２０にＢＧＡ型半導体装置１０を搭載した時の位置ずれにより、バンプ電極５は隣のランド端子２０Ａと接触し易くなる。
【０００９】
そこで、上記従来公報では、実装基板２０の一方の面の所定位置には、バンプ電極５の融点よりも低い融点を有する導電材で形成された低融点バンプ６が設けられているため、バンプ電極５を溶融することなく低融点バンプ６を溶融することができる。
【００１０】
さらに、この低融点バンプ６は、バンプ電極５の外形サイズよりも大きい外形サイズで形成されているため、溶融によって作用するセルフアライメント機能の矯正範囲をバンプ電極５よりも大きくすることができる。
【００１１】
従って、実装基板２０にＢＧＡ型半導体装置１０を実装する際には、実装基板２０にＢＧＡ型半導体装置１０を搭載した時の位置ずれが低融点バンプ６の溶融によるセルフアライメント機能の矯正範囲内であれば、実装基板２０のランド端子２０Ａとバンプ電極５との位置合わせをバンプ電極５の溶融前に事前に行うことができるので、隣のランド端子２０Ａとバンプ電極５との接触を回避することができる。
【００１２】
この結果、ＢＧＡ型半導体装置１０の実装不良を低減することができる。
【００１３】
【発明が解決しようとする課題】
ところで、ＢＧＡ型半導体装置１０は、実装基板２０に実装する前に、例えば、図７に示されるような箱状のＩＣ検査用ソケット３０を用いて、その性能を検査する必要がある。
【００１４】
検査方法としては、ＩＣ検査用ソケット３０の内部にＢＧＡ型半導体装置１０を配設して、スプリング３２の高さを可変することにより調整手段３３が設けられた複数のピン３１の高さを調整し、バンプ電極５及び低融点バンプ６と対応するようにＩＣ検査用ソケット３０の裏面に設けられた複数のピン３１を通して電気的な検査をすることにより、ＢＧＡ型半導体装置１０の性能を検査している。
【００１５】
しかしながら、上記従来公報のようにバンプ電極５の外形サイズよりも大きい外形サイズで形成された低融点バンプ６を設けた場合、バンプ電極５の数が増減することにより、低融点バンプ６に対応するように設けられたピン３１の配置位置が異なってしまうため、ピン３１の設計が標準化ができないという問題がある。
【００１６】
そこで、本発明の目的は、上記問題点に鑑み、実装基板に搭載された配線板の一方の面に、実装基板の一方の面に形成された複数のランド端子と電気的に接続された複数のバンプ電極を備えた半導体装置において、特定のバンプ電極の外形サイズを大きくすることなく、実装不良を低減することにある。
【００１７】
【課題を解決するための手段】
請求項１に記載の半導体装置は、実装基板に搭載された配線板の一方の面に、実装基板の一方の面に形成された複数のランド端子と電気的に接続された複数のバンプ電極を備えた半導体装置において、ランド端子は、第１のランド端子とこの第１のランド端子の外形サイズよりも大きい外形サイズで形成された第２のランド端子からなり、バンプ電極は全て同一サイズで形成されるとともに、第１のランド端子と対応する位置に設けられた第１のバンプ電極と第２のランド端子と対応する位置に設けられた第２のバンプ電極からなり、第２のランド端子と隣り合う所定の第１のランド端子及び所定の第１のランド端子に対応する第１のバンプ電極は削除されており、第２のバンプ電極と第２のバンプ電極と隣り合う第１のバンプ電極との距離が、第１のバンプ電極間の距離の整数倍になっていることを特徴としている。
【００１８】
請求項１に記載の発明によれば、縦横のマトリックス状に配置されるランド端子のうち、第２のランド端子は第１のランド端子のランド径および厚さにおける外形サイズよりも大きい外形サイズで形成されているため、実装基板に半導体装置を実装する際には、第１のバンプ電極が第１のランド端子に接触する前に第２のバンプ電極が第２のランド端子に接触するとともに、溶融によって作用するセルフアライメント機能の矯正範囲は、第１のバンプ電極よりも第２のバンプ電極の方が大きい。
【００１９】
従って、実装基板に半導体装置を実装する際に、実装基板に半導体装置を搭載したときの位置ずれが第２のバンプ電極の溶融によるセルフアライメント機能の矯正範囲であれば、第２のランド端子と第２のバンプ電極との位置合わせを第１のランド端子と第１のバンプ電極との接合前に行うことができる。
【００２０】
その結果、特定のバンプ電極の外形サイズを大きくすることなく、隣のランド端子とバンプ電極との接触を回避することができ、半導体装置の実装不良を低減することができる。
【００２１】
また、上述のように、第１のランド端子の外形サイズよりも大きい外形サイズの第２のランド端子を設けたことにより、第２のランド端子と隣り合う第１のランド端子及びこの第１のランド端子に対応する第１のバンプ電極を削除する必要がある。
【００２２】
そこで、本発明では、ランド端子に接合前のバンプ電極のサイズを全て同一にするとともに、第２のバンプ電極とこの第２のバンプ電極と隣り合う第１のバンプ電極との距離（それぞれの中心同士の縦または横方向にて規定される距離）を第１のバンプ電極間の距離の整数倍にしているため、バンプ電極の配列ピッチを全て均一にすることができる。
【００２３】
その結果、第１のランド端子の外形サイズよりも大きい外形サイズの第２のランド端子を設けたとしても、半導体装置を検査する冶具の設計を変更する必要はない。
【００２４】
請求項２に記載の半導体装置は、第２のバンプ電極は、第１のバンプ電極の融点よりも低い融点を有する導電材で形成されていることを特徴としている。
【００２５】
請求項２に記載の発明によれば、第１のバンプ電極の融点よりも低い融点を有する導電材で第２のバンプ電極を形成しているため、第１のバンプ電極を溶融することなく、第２のバンプ電極を溶融することができる。
【００２６】
従って、実装基板に半導体装置を実装する際に、第２のランド端子と第２のバンプ電極との位置合わせを第１のバンプ電極の溶融前に事前に行うことができるので、隣のランド端子とバンプ電極との接触を回避することができ、半導体装置の実装不良を低減することができる。
【００２７】
請求項３に記載の半導体装置は、第２のランド端子の表面に第１のバンプ電極の融点よりも低い融点を有する導電材を設けたことにより、第１のランド端子の外形サイズよりも導電材を含めた第２のランド端子の厚さ方向における外形サイズを大きくしたことを特徴としている。
【００２８】
請求項３に記載の発明によれば、第１のバンプ電極の融点よりも低い融点を有する導電材を第２のランド端子の表面の設けているため、第１のバンプ電極を溶融することなく、第２のランド端子の表面に設けられた導電材を溶融することができる。
【００２９】
従って、実装基板に半導体装置を実装する際に、第２のランド端子と第２のバンプ電極との位置合わせを第１のバンプ電極の溶融前に事前に行うことができるので、隣のランド端子とバンプ電極との接触を回避することができ、半導体装置の実装不良を低減することができる。
【００３０】
請求項４に記載の半導体装置は、第２のランド端子は実装基板の一方の面の周縁領域に設けられていることを特徴としている。具体的には、請求項５に記載のように、ランド端子及びバンプ電極はマトリックス状に配置された状態で、第２のランド端子が実装基板の一方の面の四隅に設けられている。
【００３１】
請求項４または５に記載の発明によれば、第１のランド端子の外形サイズよりも大きい外形サイズの第２のランド端子を設けたことにより、第２のランド端子と隣り合う第１のランド端子及びこの第１のランド端子に対応する第１のバンプ電極を削除する必要があるが、第２のランド端子を実装基板の一方の面の四隅に設けたことにより、削除する第１のバンプ電極の数を最小にすることができる。
【００３２】
【発明の実施の形態】
以下、本発明の半導体装置をＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）型半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態のＢＧＡ型半導体装置は、例えば、携帯電話などの情報端末機器やメモリモジュール、ＣＰＵモジュールなどの電子装置に用いられる。
【００３３】
図１には、本発明の一実施形態におけるＢＧＡ型半導体装置１０を実装基板２０に搭載させたときの断面構造を示す。また、図２には図１における実装基板２０の平面構造を示し、図３には図１における配線板１の平面構造を示す。
【００３４】
まず、図１に示されるように、本実施形態のＢＧＡ型半導体装置１０は、配線板１の表裏面のうちの一方の面（図中の下面）に外部接続用端子として同一サイズのバンプ電極５Ａ、５Ｂを設けて、他方の面（図中の上面）に半導体チップ２を搭載した構成になっている。尚、この半導体チップ２は、配線板１の他方の面のチップ搭載領域に接着剤（図示せず）を介在して固着されている。
【００３５】
また、配線板１は、例えば、ガラス繊維にエポキシ樹脂またはポリイミド樹脂を含浸させた多層配線構造の樹脂板で構成され、その平面形状は方形状で形成されており、半導体チップ２は、例えば、単結晶珪素からなる半導体基板及びこの半導体基板上に形成された配線層を主体とする構成になっており、その平面形状は方形状で形成されている。
【００３６】
さらに、配線板１の一方の面には、複数の電極パッド１Ａが形成され、配線板１の他方の面には複数の電極パッド１Ｂが形成されている。尚、これら電極パッド１Ａ、１Ｂの夫々は、その平面形状は円形状で形成されるとともに、配線板１に形成された配線を介して互いに電気的に接続されている。
【００３７】
また、複数の電極パッド１Ａは、配線板１の一方の面においてマトリックス状に配列され、複数の電極パッド１Ｂは、配線板１の他方の面のチップ搭載領域を囲むその周辺領域において半導体チップ２の各辺に沿って配列されている。
【００３８】
また、半導体チップ２には、図示しないが、論理回路システム、記憶回路システム、Ａ／Ｄ変換回路システム、増幅回路システム、或いはこれらの混合回路システム等が搭載されている。尚、これらの回路システムは、半導体基板に形成された半導体素子、配線層に形成された配線等によって構成されている。
【００３９】
そして、半導体チップ２の表裏面のうちの表面である回路形成面には、半導体チップ２の外周囲の各辺に沿って複数の電極パッド（ボンディングパッド）２Ａが形成されている。
【００４０】
この複数の電極パッド２Ａの夫々は、配線層のうちの最上層の配線層に形成され、回路システムを構成する半導体素子に配線を介して電気的に接続されている。尚、複数の電極パッド２Ａの夫々は、例えばアルミニウム（Ａｌ）膜またはアルミニウム合金膜等で形成されている。
【００４１】
そして、半導体チップ２の電極パッド２Ａは、導電性のワイヤ３を介して、配線板１の他方の面に設けられた電極パッド１Ｂに電気的に接続されている。尚、ワイヤ３としては例えば金（Ａｕ）ワイヤを用いており、ワイヤ３の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
【００４２】
また、半導体チップ２やワイヤ３は、配線板１の他方の面に形成された樹脂封止体４によって封止されている。尚、樹脂封止体４は、例えば、フェノール系硬化剤やシリコーンゴム及びフィラーが添加されたエポキシ系の樹脂などで形成されている。
【００４３】
また、図２に示されるように、実装基板２０の一方の面には、配線板１の一方の面に設けられた複数の電極パッド１Ａと対応するように配置された複数の第１のランド端子２０Ａがマトリックス状に設けられている。尚、この第１のランド端子２０Ａは、その平面形状は円形状で形成されている。
【００４４】
さらに、実装基板２０の一方の面の四隅には、第１のランド端子２０Ａの外形サイズよりも大きい外形サイズで形成された第２のランド端子２０Ｂが設けられている。尚、この第２のランド端子２０Ｂは、上記第１のランド端子２０Ａと同様に、その平面形状は円形状で形成されている。
【００４５】
本実施形態では、第１のランド端子２０Ａの縦方向の高さ（実装基板２０の表面から最上部までの高さ）Ｈ１は、例えば０．０５［ｍｍ］程度に設定され、第２のランド端子２０Ｂの縦方向の高さ（実装基板２０の表面から最上部までの高さ）Ｈ２は、例えば０．１［ｍｍ］程度に設定されている（図１参照）。また、第１のランド端子２０Ａのランド径（最大となる中間部分での幅）Ｗ１は、例えば０．２５［ｍｍ］程度に設定され、第２のランド端子２０Ｂのランド径（最大となる中間部分での幅）Ｗ２は、例えば０．４［ｍｍ］程度に設定されている（図２参照）。
【００４６】
また、図３に示されるように、配線板１の一方の面には、実装基板２０の一方の面に設けられた第１のランド端子２０Ａと対応するように配置された第１のバンプ電極５Ａと、実装基板２０の一方の面に四隅に設けられた第２のランド端子２０Ｂと対応するように配置されるとともに、第１のバンプ電極５Ａの融点よりも低い融点を有する導電材で形成された第２のバンプ電極５Ｂが設けられている。
【００４７】
これら第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂは、電極パッド１Ａを介して半導体チップ２の電極パッド２Ａに電気的に接続されている。尚、これら第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂは、導電材として錫（Ｓｎ）―銀（Ａｇ）組成の半田材で球形状に形成されている。
【００４８】
本実施形態では、第１のバンプ電極５Ａの外形サイズと第２のバンプ電極５Ｂの外形サイズは同一サイズに設定されている。また、第１のバンプ電極５Ａ間の配列ピッチＷ３は、例えば０．３［ｍｍ］程度に設定され、第１のバンプ電極５Ａと第２のバンプ電極５Ｂとの間の配列ピッチＷ４は、例えば０．６［ｍｍ］程度に設定されている。
【００４９】
そして、これら第１のランド端子２０Ａ及び第２のランド端子２０Ｂと電極パッド１Ａとを対向させた状態でＢＧＡ型半導体装置１０は実装基板２０の上に搭載されており、これらＢＧＡ型半導体装置１０と実装基板２０との間には、第１のランド端子２０Ａ及び第２のランド端子２０Ｂと電極パッド１Ａとを電気的に接続する第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂが介在されるような構成になっている。
【００５０】
次に、ＢＧＡ型半導体装置１０の製造方法について簡単に説明する。
【００５１】
まず、配線板１を準備し、配線板１の他方の面のチップ搭載領域に接着剤を介在して半導体チップ２を搭載する。
【００５２】
続いて、半導体チップ２の電極パッド２Ａと配線板１の電極パッド１Ｂとを導電性のワイヤ３で電気的に接続し、これら半導体チップ２及びワイヤ３を樹脂封止体４で封止する。
【００５３】
続いて、配線板１の一方の面を上向きにした状態で、配線板１に形成された複数の電極パッド１Ａ上にＳｎ−Ａｇ組成の半田ボールを供給し、その後、所定の温度でこの半田ボールを溶融して第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂを形成することにより、ＢＧＡ型半導体装置１０が完成する。尚、半田ボールの供給は、例えばガラスマスクを用いたボール供給法または吸引治具を用いたボール供給法で行うことができる。
【００５４】
次に、上記製造方法にて完成したＢＧＡ型半導体装置１０を実装基板２０に実装する方法について、図４を用いて説明する。
【００５５】
まず、図４（ａ）に示すような実装基板２０を準備する。この実装基板２０は、実装面の装置搭載領域に第１のランド端子２０Ａ及び第２のランド端子２０Ｂを設けた構成になっている。そして、第１のランド端子２０ＡはＢＧＡ型半導体装置１０の第１のバンプ電極５Ａと同一の配列状態で配列され、第２のランド端子２０ＢはＢＧＡ型半導体装置１０の第２のバンプ電極５Ｂと同一の配列状態で配列されている。これら第１のランド端子２０Ａ、第２のランド端子２０Ｂの夫々の平面形状は円形状で形成され、第２ランド端子２０Ｂは、第１のランド端子２０Ａの外形サイズ（縦方向の高さＨ１及びランド径Ｗ１）よりも大きい外形サイズ（縦方向の高さＨ２及びランド径Ｗ２）で形成されている。
【００５６】
続いて、図４（ａ）に示されるように、実装基板２０の実装面の装置搭載領域にＢＧＡ型半導体装置１０を搭載機（図示せず）により位置合わせして搭載する。この工程において、溶融によって作用するセルフアライメント機能の矯正範囲は第１のバンプ電極５Ａよりも第２のバンプ電極５Ｂの方が大きいことから、搭載機の位置合わせ精度は第２のバンプ電極５Ｂの溶融によって作用するセルフアライメント機能の矯正範囲であれば良いので、搭載速度の速い搭載機を用いることができる。
【００５７】
続いて、ＢＧＡ型半導体装置１０及び実装基板２０をリフロー炉（図示せず）に搬送し、その後、熱処理を施して第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂを溶融する。この工程において、溶融した第２のバンプ電極５Ｂは第２のランド端子２０Ｂに濡れ拡がり、その後、濡れ拡がった第２のバンプ電極５Ｂの表面張力によるセルフアライメント機能によって、図４（ｂ）に示されるように、ＢＧＡ型半導体装置１０は所定の搭載位置に位置合わせされながら実装基板２０に接近し、第１のランド端子２０Ａに第１のバンプ電極５Ａが接触する。
【００５８】
その後、溶融した第１バンプ電極５Ａが第１のランド端子２０Ａに濡れ拡がり、その後、濡れ拡がった第１のバンプ電極５Ａの表面張力によるセルフアライメント機能によって、図４（ｃ）に示されるように、ＢＧＡ型半導体装置１０は所定の搭載位置に位置合わせされながら実装基板２０に接近する。
【００５９】
その後、熱処理温度を降下させ、第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂを硬化させることにより、ＢＧＡ型半導体装置１０を実装基板２０に実装する工程は完了する。
【００６０】
このように、本実施形態では、第２のランド端子２０Ｂは、第１のランド端子２０Ａの外形サイズ（縦方向の高さＨ１及びランド径Ｗ１）よりも大きい外形サイズ（縦方向の高さＨ２及びランド径Ｗ２）で形成されているため、実装基板２０にＢＧＡ型半導体装置１０を実装する際には、第１のバンプ電極５Ａが第１のランド端子２０Ａに接触する前に第２のバンプ電極５Ｂが第２のランド端子２０Ｂに接触するとともに、溶融によって作用するセルフアライメント機能の矯正範囲は、第１のバンプ電極５Ａよりも第２のバンプ電極５Ｂの方が大きい。
【００６１】
従って、実装基板２０にＢＧＡ型半導体装置１０を実装する際に、実装基板２０にＢＧＡ型半導体装置１０を搭載したときの位置ずれが第２のバンプ電極５Ｂの溶融によるセルフアライメント機能の矯正範囲であれば、第２のランド端子２０Ｂと第２のバンプ電極５Ｂとの位置合わせを第１のランド端子２０Ａと第１のバンプ電極５Ａとの接合前の行うことができる。
【００６２】
その結果、特定のバンプ電極５の外形サイズを大きくすることなく、隣の第１のランド端子２０Ａと第１のバンプ電極５Ａとの接触を回避することができ、ＢＧＡ型半導体装置１０の実装不良を低減することができる。
【００６３】
ところで、ＢＧＡ型半導体装置１０は、実装基板２０に実装する前に、例えば、図７に示されるような箱状のＩＣ検査用ソケット３０を用いて、その性能を検査する必要がある。
【００６４】
検査方法としては、ＩＣ検査用ソケット３０の内部にＢＧＡ型半導体装置１０を配設して、スプリング３２の高さを可変することにより調整手段３３が設けられた複数のピン３１の高さを調整し、第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂと対応するようにＩＣ検査用ソケット３０の裏面に設けられた複数のピン３１を通して電気的な検査をすることにより、ＢＧＡ型半導体装置１０の性能を検査している。
【００６５】
しかしながら、従来技術のように、特定のバンプ電極５の外形サイズを大きくした場合、バンプ電極５の数が増減することにより、外形サイズの大きいバンプ電極５に対応するように設けられたピン３１の配置位置が異なってしまうため、ピン３１の設計が標準化ができないという問題がある。
【００６６】
また、上述のように、第１のランド端子２０Ａの外形サイズよりも大きい外形サイズの第２のランド端子２０Ｂを設けたことにより、図２及び図３に示されるように、第２のランド端子２０Ｂと隣り合うランド端子２０Ｃ及びこのランド端子２０Ｃに対応するバンプ電極５Ｃを削除する必要がある。
【００６７】
そこで、本実施形態では、図３に示されるように、第１のバンプ電極５Ａ間の配列ピッチＷ３は０．３［ｍｍ］程度に設定され、第１のバンプ電極５Ａと第２のバンプ電極５Ｂとの間の配列ピッチＷ４は０．６［ｍｍ］程度に設定されている。即ち、第２のバンプ電極５Ｂとこれと隣り合う第１のバンプ電極５Ａとの距離が、第１のバンプ電極５Ａ間の距離の整数倍になっている。
【００６８】
このように、バンプ電極５の外形サイズを全て同一サイズにするとともに、第２のバンプ電極５Ｂと第２のバンプ電極５Ｂと隣り合う第１のバンプ電極５Ａとの距離を第１のバンプ電極５Ａ間の距離の整数倍にしたことにより、第１のランド端子２０Ａの外形サイズよりも大きい外形サイズの第２のランド端子２０Ｂを設けたとしても、図７に示すようなＩＣ検査用ソケット３０のピン３１の設計を変更する必要はないので、ピン３１の設計を標準化することができる。
【００６９】
さらに、本実施形態では、第２のバンプ電極５Ｂは、第１のバンプ電極５Ａの融点よりも低い融点を有する導電材で形成されているため、第１のバンプ電極５Ａを溶融することなく、第２のバンプ電極５Ｂを溶融することができる。
【００７０】
従って、実装基板２０にＢＧＡ型半導体装置１０を実装する際に、第２のランド端子２０Ｂと第２のバンプ電極５Ｂとの位置合わせを第１のバンプ電極５Ａの溶融前に事前に行うことができるので、隣の第１のランド端子２０Ａと第１のバンプ電極５Ａとの接触を回避することができ、ＢＧＡ型半導体装置１０の実装不良をより低減することができる。
【００７１】
また、上述のように、第１のランド端子２０Ａの外形サイズよりも大きい外形サイズの第２のランド端子２０Ｂを設けたことにより、第２のランド端子２０Ｂと隣り合うランド端子２０Ｃ及びこのランド端子２０Ｃに対応するバンプ電極５Ｃを削除する必要があるが、本実施形態では、図２に示されるように、第２のランド端子２０Ｂを実装基板２０の一方の面の四隅に設けているため、削除するバンプ電極５の数を最小にすることができる。
【００７２】
また、本実施形態によれば、搭載機の位置合わせ精度は、第２のランド端子２０Ｂに対応する第２のバンプ電極５Ｂの矯正範囲であれば良いので、搭載速度が速い搭載機を用いることができ、ＢＧＡ型半導体装置１０の実装効率を高めることができる。
【００７３】
また、本実施形態によれば、ＢＧＡ型半導体装置１０の実装不良を低減することができるので、このＢＧＡ型半導体装置１０を実装基板２０に実装して形成される電子装置の歩留まりを高めることができる。
【００７４】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００７５】
例えば、上記実施形態では、半導体装置としてＢＧＡ型半導体装置に適用した例について説明したが、これに限られるものではなく、例えば、基板上に直接配線が施され、半導体チップとほぼ同等あるいはわずかに大きいサイズのＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）にも適用可能である。
【００７６】
また、上記実施形態では、第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂを球形状で形成した例について説明したが、これに限られるものではなく、第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂは必ずしも球形状で形成する必要はなく、少なくとも、実装の溶解による表面張力によってセルフアライメント機能が働くものであればよい。
【００７７】
また、上記実施形態では、第１のバンプ電極５Ａ及び第２のバンプ電極５Ｂを錫（Ｓｎ）―銀（Ａｇ）組成の半田材で形成した例について説明したが、これに限られるものではなく、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の半田材で形成してもよい。
【００７８】
また、上記実施形態では、第２のランド端子２０Ｂを実装基板２０の一方の面の四隅に設けた例について説明したが、第２のランド端子２０Ｂの数及び配置は上記実施形態に限定されるものではない。
【００７９】
また、上記実施形態では、図２及び図３に示されるように、第１のランド端子２０Ａの外形サイズよりも大きい外形サイズの第２のランド端子２０Ｂを設けたことによって削除するランド端子２０Ｃ及びバンプ電極５Ｃを夫々２つとしているが、これに限られるものではなく、削除するランド端子２０Ｃ及びバンプ電極２０Ｃは３つ以上であってもよい。この場合、第２のバンプ電極５Ｂの溶融によるセルフアライメント機能の矯正範囲を広くすることができるため、ＢＧＡ型半導体装置１０の実装不良をより低減することができる。
【００８０】
また、上記実施形態では、第１のランド端子２０Ａの外形サイズよりも第２のランド端子２０Ｂの外形サイズを大きくする手段として、第２のランド端子２０Ｂ自体の外形サイズを大きくしているが、これに限られるものではなく、例えば、図５に示されるように、第２のランド端子２０Ｂの表面に導電材４０を設けたことにより、第１のランド端子２０Ａの外形サイズよりも第２のランド端子２０Ｂの外形サイズを大きくしても良い。
【００８１】
この場合、第２のランド端子２０Ｂの表面に設けられた導電材４０としては、第１のバンプ電極５Ａの融点よりも低い融点を有する導電材を用いると、第１のバンプ電極５Ａを溶融することなく、第２のランド端子２０Ｂの表面に設けられた導電材４０を溶融することができる。従って、実装基板２０にＢＧＡ型半導体装置１０を実装する際に、第２のランド端子２０Ｂと第２のバンプ電極５Ｂとの位置合わせを第１のバンプ電極５Ａの溶融前に事前に行うことができるので、隣の第１のランド端子２０Ａと第１のバンプ電極５Ａとの接触を回避することができ、ＢＧＡ型半導体装置１０の実装不良をより低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＢＧＡ型半導体装置を実装基板に搭載させたときの断面構造を示す図である。
【図２】図１における実装基板の平面構造を示す図である。
【図３】図１における配線板の平面構造を示す図である。
【図４】（ａ）から（ｃ）は本発明の一実施形態に係るＢＧＡ型半導体装置の実装方法を説明するための断面構造を示す図である。
【図５】その他の実施形態を示す図である。
【図６】従来技術のＢＧＡ型半導体装置を実装基板に搭載させたときの断面構造を示す図である。
【図７】ＩＣ検査用ソケットにＢＧＡ型半導体装置を配設した状態を示す図である。
【符号の説明】
１…配線板、
１Ａ、１Ｂ…電極パッド、
２…半導体チップ、
２Ａ…電極パッド、
３…ワイヤ、
４…樹脂封止体、
５Ａ…第１のバンプ電極、
５Ｂ…第２のバンプ電極、
５Ｃ…削除バンプ電極、
１０…ＢＧＡ型半導体装置、
２０…実装基板、
２０Ａ、２０Ｂ…ランド端子、
２０Ｃ…削除ランド端子、
３０…ＩＣ検査用ソケット、
３１…ピン、
３２…スプリング、
３３…調整手段、
４０…導電材、
Ｈ１、Ｈ２…ランド端子の縦方向の高さ、
Ｗ１、Ｗ２…ランド端子のランド径、
Ｗ３、Ｗ４…配列ピッチ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device provided with a plurality of bump electrodes electrically connected to a plurality of land terminals formed on one surface of a mounting substrate on one surface of a wiring board mounted on the mounting substrate. It is.
[0002]
[Prior art]
As this type of semiconductor device, for example, there is a BGA (Ball Grid Array) type semiconductor device as disclosed in JP-A-11-317468. FIG. 6 shows a cross-sectional structure when this BGA type semiconductor device is mounted on a mounting substrate.
[0003]
As shown in FIG. 6, the BGA type semiconductor device 10 has a semiconductor chip 2 mounted on the surface of a wiring board 1 having circuit wiring, and the circuit wiring and the semiconductor chip 2 are electrically connected by a wire 3 made of Au or the like. After that, the semiconductor chip 2 and the wire are sealed with the resin sealing body 4, and a plurality of electrode pads 1 A electrically connected to the semiconductor chip 2 are provided on the back surface of the wiring board 1. The bump electrode 5 is formed on the electrode pad 1A to form an external electrode.
[0004]
Then, the BGA type semiconductor device 10 is positioned and mounted on the mounting substrate 20 having the land terminals 20A provided at positions facing the electrode pads 1A, and the BGA type semiconductor device 10 and the mounting substrate 20 are heated. The mounting method is used in which the bump electrode 5 is melted to connect the electrode pad 1A provided on the back surface of the wiring board 1 and the land terminal 20A provided on the surface of the mounting substrate 20.
[0005]
Here, when the BGA type semiconductor device 10 is mounted on the mounting substrate 20, the melted bump electrode 5 comes into contact with the land terminal 20 A of the mounting substrate 20 and spreads out, and then the surface of the bump electrode 5 that has spread out. A self-alignment function (automatic alignment function) that corrects misalignment from a predetermined mounting position due to tension acts.
[0006]
Therefore, in the BGA type semiconductor device 10, even if it is mounted on the mounting surface of the mounting substrate 20 in a state slightly deviated from the predetermined mounting position, the mounting substrate 20 is corrected to the predetermined mounting position by the self-alignment function. The land terminal 20A can be reliably connected.
[0007]
However, if the displacement when the BGA type semiconductor device 10 is mounted on the mounting substrate 20 is too large with respect to the arrangement pitch of the bump electrodes 5, the bump electrodes 5 come into contact with the adjacent land terminals 20A, and the bump electrodes 5 are melted. Sometimes, a solder bridge is generated, or the bump electrode 5 may be connected to the adjacent land terminal 20A in some cases, which may cause a mounting failure of the BGA type semiconductor device 10.
[0008]
In recent years, as the circuit system mounted on the semiconductor chip 2 is highly integrated and multifunctional, the number of bump electrodes 5 as external connection terminals is increased, and the arrangement pitch of the bump electrodes 5 tends to be narrowed accordingly. Therefore, the bump electrode 5 is likely to come into contact with the adjacent land terminal 20 A due to a positional shift when the BGA type semiconductor device 10 is mounted on the mounting substrate 20.
[0009]
Therefore, in the above conventional publication, the low melting point bump 6 formed of a conductive material having a melting point lower than the melting point of the bump electrode 5 is provided at a predetermined position on one surface of the mounting substrate 20. The low melting point bump 6 can be melted without melting 5.
[0010]
Further, since the low melting point bump 6 is formed with an outer size larger than the outer size of the bump electrode 5, the correction range of the self-alignment function acting by melting can be made larger than that of the bump electrode 5.
[0011]
Therefore, when the BGA type semiconductor device 10 is mounted on the mounting substrate 20, the positional deviation when the BGA type semiconductor device 10 is mounted on the mounting substrate 20 is within the correction range of the self-alignment function due to melting of the low melting point bump 6. If so, the land terminal 20A of the mounting substrate 20 and the bump electrode 5 can be aligned in advance before the bump electrode 5 is melted, so that contact between the adjacent land terminal 20A and the bump electrode 5 is avoided. Can do.
[0012]
As a result, mounting defects of the BGA type semiconductor device 10 can be reduced.
[0013]
[Problems to be solved by the invention]
By the way, before the BGA type semiconductor device 10 is mounted on the mounting substrate 20, it is necessary to inspect its performance using, for example, a box-shaped IC inspection socket 30 as shown in FIG.
[0014]
As an inspection method, the height of the plurality of pins 31 provided with the adjusting means 33 is adjusted by disposing the BGA type semiconductor device 10 inside the IC inspection socket 30 and changing the height of the spring 32. Then, the performance of the BGA type semiconductor device 10 is inspected by conducting an electrical inspection through a plurality of pins 31 provided on the back surface of the IC inspection socket 30 so as to correspond to the bump electrode 5 and the low melting point bump 6. ing.
[0015]
However, when the low melting point bumps 6 having an outer size larger than the outer size of the bump electrode 5 are provided as in the above-mentioned conventional publication, the number of the bump electrodes 5 increases or decreases to correspond to the low melting point bump 6. Since the arrangement positions of the pins 31 thus provided are different, there is a problem that the design of the pins 31 cannot be standardized.
[0016]
In view of the above problems, an object of the present invention is to provide a plurality of land terminals electrically connected to a plurality of land terminals formed on one surface of the mounting substrate on one surface of the wiring board mounted on the mounting substrate. In the semiconductor device provided with the bump electrode, the mounting defect is reduced without increasing the external size of the specific bump electrode.
[0017]
[Means for Solving the Problems]
The semiconductor device according to claim 1, wherein a plurality of bump electrodes electrically connected to a plurality of land terminals formed on one surface of the mounting substrate are provided on one surface of the wiring board mounted on the mounting substrate. In the semiconductor device provided, the land terminal includes a first land terminal and a second land terminal formed with an outer size larger than the outer size of the first land terminal, and the bump electrodes are all formed with the same size. And a first bump electrode provided at a position corresponding to the first land terminal and a second bump electrode provided at a position corresponding to the second land terminal. The first bump electrode adjacent to the second bump electrode and the second bump electrode is deleted, and the predetermined first land terminal and the first bump electrode corresponding to the predetermined first land terminal are deleted. Distance to It is characterized in that an integral multiple of the distance between the first bump electrode.
[0018]
According to the invention of claim 1, Of the land terminals arranged in a vertical and horizontal matrix, The second land terminal is the same as the first land terminal. In land diameter and thickness External size Than When the semiconductor device is mounted on the mounting substrate, the second bump electrode is connected to the second land terminal before the first bump electrode contacts the first land terminal. The correction range of the self-alignment function that is in contact with the melt and acts by melting is larger for the second bump electrode than for the first bump electrode.
[0019]
Therefore, when mounting the semiconductor device on the mounting substrate, if the misalignment when mounting the semiconductor device on the mounting substrate is within the correction range of the self-alignment function due to melting of the second bump electrode, Position alignment with the second bump electrode before joining the first land terminal and the first bump electrode In It can be carried out.
[0020]
As a result, the contact between the adjacent land terminal and the bump electrode can be avoided without increasing the external size of the specific bump electrode, and the mounting failure of the semiconductor device can be reduced.
[0021]
Further, as described above, by providing the second land terminal having an outer size larger than the outer size of the first land terminal, the first land terminal adjacent to the second land terminal and the first land terminal are provided. It is necessary to delete the first bump electrode corresponding to the land terminal.
[0022]
Therefore, in the present invention, Before joining to the land terminal The bump electrodes are all the same size, and the distance between the second bump electrode and the first bump electrode adjacent to the second bump electrode ( (Distance specified in the vertical or horizontal direction between each center) Is an integral multiple of the distance between the first bump electrodes, so that the arrangement pitch of the bump electrodes can be made uniform.
[0023]
As a result, even if the second land terminal having an outer size larger than the outer size of the first land terminal is provided, it is not necessary to change the design of the jig for inspecting the semiconductor device.
[0024]
The semiconductor device according to a second aspect is characterized in that the second bump electrode is formed of a conductive material having a melting point lower than that of the first bump electrode.
[0025]
According to the invention described in claim 2, since the second bump electrode is formed of a conductive material having a melting point lower than the melting point of the first bump electrode, the first bump electrode is not melted. The second bump electrode can be melted.
[0026]
Therefore, when the semiconductor device is mounted on the mounting substrate, the second land terminal and the second bump electrode can be aligned in advance before the first bump electrode is melted. And the bump electrode can be avoided, and mounting defects of the semiconductor device can be reduced.
[0027]
The semiconductor device according to claim 3 is provided with a conductive material having a melting point lower than the melting point of the first bump electrode on the surface of the second land terminal, so that the outer size of the first land terminal is larger. Including conductive material The second land terminal In the thickness direction It is characterized by an increased external size.
[0028]
According to the third aspect of the present invention, since the conductive material having a melting point lower than that of the first bump electrode is provided on the surface of the second land terminal, the first bump electrode is not melted. The conductive material provided on the surface of the second land terminal can be melted.
[0029]
Therefore, when the semiconductor device is mounted on the mounting substrate, the second land terminal and the second bump electrode can be aligned in advance before the first bump electrode is melted. And the bump electrode can be avoided, and mounting defects of the semiconductor device can be reduced.
[0030]
The semiconductor device according to claim 4 is characterized in that the second land terminal is provided in a peripheral region of one surface of the mounting substrate. Specifically, as described in claim 5, the land terminals and the bump electrodes are arranged in a matrix. In the state , Second land terminal But It is provided at the four corners of one surface of the mounting substrate.
[0031]
According to the invention of claim 4 or 5, by providing the second land terminal having an outer size larger than the outer size of the first land terminal, the first land adjacent to the second land terminal is provided. Although it is necessary to delete the terminal and the first bump electrode corresponding to the first land terminal, the first bump to be deleted is provided by providing the second land terminal at the four corners of one surface of the mounting substrate. The number of electrodes can be minimized.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which a semiconductor device of the present invention is applied to a BGA (Ball Grid Array) type semiconductor device will be described with reference to the drawings. Note that the BGA type semiconductor device of this embodiment is used in an information terminal device such as a mobile phone, and an electronic device such as a memory module and a CPU module.
[0033]
FIG. 1 shows a cross-sectional structure when a BGA type semiconductor device 10 according to an embodiment of the present invention is mounted on a mounting substrate 20. 2 shows a planar structure of the mounting substrate 20 in FIG. 1, and FIG. 3 shows a planar structure of the wiring board 1 in FIG.
[0034]
First, as shown in FIG. 1, the BGA type semiconductor device 10 of the present embodiment has a bump electrode of the same size as an external connection terminal on one surface (the lower surface in the drawing) of the front and back surfaces of the wiring board 1. 5A and 5B are provided, and the semiconductor chip 2 is mounted on the other surface (upper surface in the drawing). The semiconductor chip 2 is fixed to the chip mounting area on the other surface of the wiring board 1 with an adhesive (not shown) interposed therebetween.
[0035]
In addition, the wiring board 1 is composed of, for example, a resin board having a multilayer wiring structure in which glass fiber is impregnated with an epoxy resin or a polyimide resin, and the planar shape thereof is formed in a square shape. The structure is mainly composed of a semiconductor substrate made of single crystal silicon and a wiring layer formed on the semiconductor substrate, and the planar shape thereof is a square shape.
[0036]
Further, a plurality of electrode pads 1A are formed on one surface of the wiring board 1, and a plurality of electrode pads 1B are formed on the other surface of the wiring board 1. Each of the electrode pads 1A and 1B has a circular planar shape and is electrically connected to each other through wiring formed on the wiring board 1.
[0037]
The plurality of electrode pads 1A are arranged in a matrix on one surface of the wiring board 1, and the plurality of electrode pads 1B are arranged on the semiconductor chip 2 in the peripheral region surrounding the chip mounting region on the other surface of the wiring board 1. Are arranged along each side.
[0038]
Although not shown, the semiconductor chip 2 is mounted with a logic circuit system, a memory circuit system, an A / D conversion circuit system, an amplifier circuit system, or a mixed circuit system thereof. These circuit systems are constituted by semiconductor elements formed on a semiconductor substrate, wirings formed on a wiring layer, and the like.
[0039]
A plurality of electrode pads (bonding pads) 2 A are formed along each side of the outer periphery of the semiconductor chip 2 on the circuit formation surface, which is the surface of the front and back surfaces of the semiconductor chip 2.
[0040]
Each of the plurality of electrode pads 2A is formed in the uppermost wiring layer of the wiring layers, and is electrically connected to a semiconductor element constituting the circuit system via the wiring. Each of the plurality of electrode pads 2A is formed of, for example, an aluminum (Al) film or an aluminum alloy film.
[0041]
The electrode pad 2A of the semiconductor chip 2 is electrically connected to the electrode pad 1B provided on the other surface of the wiring board 1 via the conductive wire 3. For example, a gold (Au) wire is used as the wire 3, and a bonding method using ultrasonic vibration in combination with thermocompression bonding is used as a method for connecting the wire 3, for example.
[0042]
Further, the semiconductor chip 2 and the wires 3 are sealed by a resin sealing body 4 formed on the other surface of the wiring board 1. The resin sealing body 4 is made of, for example, an epoxy resin to which a phenolic curing agent, silicone rubber, and filler are added.
[0043]
In addition, as shown in FIG. 2, a plurality of first lands disposed on one surface of the mounting substrate 20 so as to correspond to a plurality of electrode pads 1 A provided on one surface of the wiring board 1. Terminals 20A are provided in a matrix. The first land terminal 20A has a circular planar shape.
[0044]
Further, second land terminals 20B formed in an outer size larger than the outer size of the first land terminal 20A are provided at the four corners of one surface of the mounting substrate 20. The second land terminal 20B has a circular planar shape, similar to the first land terminal 20A.
[0045]
In the present embodiment, the vertical height (height from the surface of the mounting substrate 20 to the top) H1 of the first land terminal 20A is set to, for example, about 0.05 [mm], and the second land The vertical height (height from the surface of the mounting substrate 20 to the uppermost portion) H2 of the terminal 20B is set to about 0.1 [mm], for example (see FIG. 1). The land diameter (maximum intermediate portion width) W1 of the first land terminal 20A is set to, for example, about 0.25 [mm], and the land diameter (maximum intermediate portion) of the second land terminal 20B is set. The width W2 at the portion is set to about 0.4 [mm], for example (see FIG. 2).
[0046]
Further, as shown in FIG. 3, the first bump electrode disposed on one surface of the wiring board 1 so as to correspond to the first land terminal 20 A provided on one surface of the mounting substrate 20. 5A and a conductive material having a melting point lower than the melting point of the first bump electrode 5A while being arranged so as to correspond to the second land terminals 20B provided at the four corners on one surface of the mounting substrate 20. A second bump electrode 5B is provided.
[0047]
The first bump electrode 5A and the second bump electrode 5B are electrically connected to the electrode pad 2A of the semiconductor chip 2 through the electrode pad 1A. The first bump electrode 5A and the second bump electrode 5B are formed in a spherical shape with a solder material of tin (Sn) -silver (Ag) as a conductive material.
[0048]
In the present embodiment, the outer size of the first bump electrode 5A and the outer size of the second bump electrode 5B are set to the same size. Also, the arrangement between the first bump electrodes 5A Column The pitch W3 is set to about 0.3 [mm], for example, and the arrangement pitch between the first bump electrode 5A and the second bump electrode 5B. W For example, 4 is set to about 0.6 [mm].
[0049]
The BGA type semiconductor device 10 is mounted on the mounting substrate 20 with the first land terminal 20A and the second land terminal 20B facing the electrode pad 1A, and the BGA type semiconductor device 10 is mounted. Between the first and second mounting terminals 20 and 20, the first bump electrode 5 A and the second bump electrode 5 B that electrically connect the first land terminal 20 A and the second land terminal 20 B and the electrode pad 1 A are interposed. It has a structure like this.
[0050]
Next, a method for manufacturing the BGA type semiconductor device 10 will be briefly described.
[0051]
First, the wiring board 1 is prepared, and the semiconductor chip 2 is mounted on the chip mounting region on the other surface of the wiring board 1 with an adhesive interposed therebetween.
[0052]
Subsequently, the electrode pad 2 A of the semiconductor chip 2 and the electrode pad 1 B of the wiring board 1 are electrically connected with the conductive wire 3, and the semiconductor chip 2 and the wire 3 are sealed with the resin sealing body 4.
[0053]
Subsequently, with one surface of the wiring board 1 facing upward, a solder ball having a Sn—Ag composition is supplied onto the plurality of electrode pads 1A formed on the wiring board 1, and then the solder ball at a predetermined temperature. The BGA type semiconductor device 10 is completed by melting the ball to form the first bump electrode 5A and the second bump electrode 5B. The solder balls can be supplied by, for example, a ball supply method using a glass mask or a ball supply method using a suction jig.
[0054]
Next, a method of mounting the BGA type semiconductor device 10 completed by the above manufacturing method on the mounting substrate 20 will be described with reference to FIG.
[0055]
First, a mounting substrate 20 as shown in FIG. 4A is prepared. The mounting substrate 20 has a configuration in which a first land terminal 20A and a second land terminal 20B are provided in the device mounting area on the mounting surface. The first land terminals 20A are arranged in the same arrangement state as the first bump electrodes 5A of the BGA type semiconductor device 10, and the second land terminals 20B are arranged with the second bump electrodes 5B of the BGA type semiconductor device 10. They are arranged in the same arrangement state. The planar shape of each of the first land terminal 20A and the second land terminal 20B is formed in a circular shape, and the second land terminal 20B has an outer size (the height H1 in the vertical direction and the height of the first land terminal 20A). The outer shape is larger than the land diameter W1) (vertical height H2 and land diameter W2).
[0056]
Subsequently, as shown in FIG. 4A, the BGA type semiconductor device 10 is positioned and mounted on the device mounting area on the mounting surface of the mounting substrate 20 by a mounting machine (not shown). In this step, since the correction range of the self-alignment function that acts by melting is larger in the second bump electrode 5B than in the first bump electrode 5A, the positioning accuracy of the mounting machine is that of the second bump electrode 5B. Since the correction range of the self-alignment function acting by melting is sufficient, a mounting machine having a high mounting speed can be used.
[0057]
Subsequently, the BGA type semiconductor device 10 and the mounting substrate 20 are transferred to a reflow furnace (not shown), and then heat treatment is performed to melt the first bump electrode 5A and the second bump electrode 5B. In this step, the melted second bump electrode 5B wets and spreads on the second land terminal 20B, and then the self-alignment function by the surface tension of the wetted second bump electrode 5B shows in FIG. As described above, the BGA type semiconductor device 10 approaches the mounting substrate 20 while being aligned with a predetermined mounting position, and the first bump electrode 5A comes into contact with the first land terminal 20A.
[0058]
Thereafter, the melted first bump electrode 5A wets and spreads on the first land terminal 20A, and then, as shown in FIG. 4C, by the self-alignment function by the surface tension of the wetted first bump electrode 5A. The BGA type semiconductor device 10 approaches the mounting substrate 20 while being aligned with a predetermined mounting position.
[0059]
Then, the process of mounting the BGA type semiconductor device 10 on the mounting substrate 20 is completed by lowering the heat treatment temperature and curing the first bump electrode 5A and the second bump electrode 5B.
[0060]
Thus, in the present embodiment, the second land terminal 20B has an outer size (vertical height H2) larger than the outer size (vertical height H1 and land diameter W1) of the first land terminal 20A. And the land diameter W2), when the BGA type semiconductor device 10 is mounted on the mounting substrate 20, the second bump is formed before the first bump electrode 5A contacts the first land terminal 20A. While the electrode 5B is in contact with the second land terminal 20B, the correction range of the self-alignment function that acts by melting is larger for the second bump electrode 5B than for the first bump electrode 5A.
[0061]
Accordingly, when the BGA type semiconductor device 10 is mounted on the mounting substrate 20, the positional deviation when the BGA type semiconductor device 10 is mounted on the mounting substrate 20 is within the correction range of the self-alignment function due to the melting of the second bump electrode 5B. If there is, the alignment between the second land terminal 20B and the second bump electrode 5B can be performed before the bonding between the first land terminal 20A and the first bump electrode 5A.
[0062]
As a result, the contact between the adjacent first land terminal 20A and the first bump electrode 5A can be avoided without increasing the external size of the specific bump electrode 5, and the mounting failure of the BGA type semiconductor device 10 can be avoided. Can be reduced.
[0063]
By the way, before the BGA type semiconductor device 10 is mounted on the mounting substrate 20, it is necessary to inspect its performance using, for example, a box-shaped IC inspection socket 30 as shown in FIG.
[0064]
As an inspection method, the height of the plurality of pins 31 provided with the adjusting means 33 is adjusted by disposing the BGA type semiconductor device 10 inside the IC inspection socket 30 and changing the height of the spring 32. The BGA type semiconductor device 10 is electrically inspected through a plurality of pins 31 provided on the back surface of the IC inspection socket 30 so as to correspond to the first bump electrode 5A and the second bump electrode 5B. The performance is inspected.
[0065]
However, when the external size of a specific bump electrode 5 is increased as in the prior art, the number of bump electrodes 5 is increased or decreased, so that the pin 31 provided to correspond to the bump electrode 5 having a large external size. Since the arrangement positions differ, there is a problem that the design of the pin 31 cannot be standardized.
[0066]
Further, as described above, by providing the second land terminal 20B having an outer size larger than the outer size of the first land terminal 20A, as shown in FIGS. 2 and 3, the second land terminal 20B is provided. It is necessary to delete the land terminal 20C adjacent to 20B and the bump electrode 5C corresponding to the land terminal 20C.
[0067]
Therefore, in the present embodiment, as shown in FIG. 3, the arrangement between the first bump electrodes 5A. Column The pitch W3 is set to about 0.3 [mm], and the arrangement pitch between the first bump electrode 5A and the second bump electrode 5B. W 4 is set to about 0.6 [mm]. That is, the distance between the second bump electrode 5B and the adjacent first bump electrode 5A is an integral multiple of the distance between the first bump electrodes 5A.
[0068]
In this way, the bump electrodes 5 have the same outer size, and the distance between the second bump electrode 5B and the first bump electrode 5A adjacent to the second bump electrode 5B is set to the first bump electrode 5A. Even if the second land terminal 20B having an outer size larger than the outer size of the first land terminal 20A is provided by setting the integral multiple of the distance between them, the IC inspection socket 30 as shown in FIG. Since it is not necessary to change the design of the pin 31, the design of the pin 31 can be standardized.
[0069]
Furthermore, in the present embodiment, the second bump electrode 5B is formed of a conductive material having a melting point lower than the melting point of the first bump electrode 5A. Therefore, without melting the first bump electrode 5A, The second bump electrode 5B can be melted.
[0070]
Therefore, when the BGA type semiconductor device 10 is mounted on the mounting substrate 20, the alignment between the second land terminal 20B and the second bump electrode 5B can be performed in advance before the first bump electrode 5A is melted. Therefore, the contact between the adjacent first land terminal 20A and the first bump electrode 5A can be avoided, and mounting defects of the BGA type semiconductor device 10 can be further reduced.
[0071]
Further, as described above, by providing the second land terminal 20B having an outer size larger than the outer size of the first land terminal 20A, the land terminal 20C adjacent to the second land terminal 20B and the land terminal are provided. Although it is necessary to delete the bump electrode 5C corresponding to 20C, in the present embodiment, the second land terminals 20B are provided at the four corners of one surface of the mounting substrate 20 as shown in FIG. The number of bump electrodes 5 to be deleted can be minimized.
[0072]
Further, according to the present embodiment, since the positioning accuracy of the mounting machine may be within the correction range of the second bump electrode 5B corresponding to the second land terminal 20B, a mounting machine with a high mounting speed should be used. Thus, the mounting efficiency of the BGA type semiconductor device 10 can be increased.
[0073]
In addition, according to the present embodiment, the mounting defects of the BGA type semiconductor device 10 can be reduced, so that the yield of electronic devices formed by mounting the BGA type semiconductor device 10 on the mounting substrate 20 can be increased. it can.
[0074]
In addition, this invention is not restricted to the said embodiment, It can apply to various aspects.
[0075]
For example, in the above-described embodiment, an example in which the semiconductor device is applied to a BGA type semiconductor device has been described. However, the present invention is not limited to this, and for example, direct wiring is provided on a substrate and is almost equal to or slightly equivalent to a semiconductor chip. The present invention can also be applied to a large size CSP (Chip Size Package).
[0076]
In the above embodiment, an example in which the first bump electrode 5A and the second bump electrode 5B are formed in a spherical shape has been described. However, the present invention is not limited to this, and the first bump electrode 5A and the second bump electrode 5B are not limited thereto. The bump electrode 5B does not necessarily have to be formed in a spherical shape, and it is sufficient that the bump electrode 5B has at least a self-alignment function due to surface tension caused by dissolution of mounting.
[0077]
In the above embodiment, the example in which the first bump electrode 5A and the second bump electrode 5B are formed of a solder material of tin (Sn) -silver (Ag) composition has been described. However, the present invention is not limited to this. For example, you may form with the solder material of a lead (Pb) -tin (Sn) composition.
[0078]
In the above-described embodiment, the example in which the second land terminals 20B are provided at the four corners of one surface of the mounting substrate 20 has been described. However, the number and arrangement of the second land terminals 20B are limited to the above-described embodiment. It is not a thing.
[0079]
Moreover, in the said embodiment, as FIG.2 and FIG.3 shows, the land terminal 20C deleted by providing the 2nd land terminal 20B of the outer size larger than the outer size of the 1st land terminal 20A, and Although the number of bump electrodes 5C is two, each is not limited to this, and the number of land terminals 20C and bump electrodes 20C to be deleted may be three or more. In this case, since the correction range of the self-alignment function by melting the second bump electrode 5B can be widened, mounting defects of the BGA type semiconductor device 10 can be further reduced.
[0080]
In the above embodiment, the outer size of the second land terminal 20B itself is increased as a means for increasing the outer size of the second land terminal 20B than the outer size of the first land terminal 20A. For example, as illustrated in FIG. 5, the conductive material 40 is provided on the surface of the second land terminal 20 B, so that the second land terminal 20 A is larger than the outer size of the first land terminal 20 A. The outer size of the land terminal 20B may be increased.
[0081]
In this case, the surface of the second land terminal 20B In If a conductive material having a melting point lower than that of the first bump electrode 5A is used as the provided conductive material 40, the surface of the second land terminal 20B is not melted without melting the first bump electrode 5A. The provided conductive material 40 can be melted. Therefore, when the BGA type semiconductor device 10 is mounted on the mounting substrate 20, the alignment between the second land terminal 20B and the second bump electrode 5B can be performed in advance before the first bump electrode 5A is melted. Therefore, the contact between the adjacent first land terminal 20A and the first bump electrode 5A can be avoided, and mounting defects of the BGA type semiconductor device 10 can be further reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional structure when a BGA type semiconductor device according to an embodiment of the present invention is mounted on a mounting substrate.
FIG. 2 is a diagram showing a planar structure of the mounting board in FIG.
3 is a diagram showing a planar structure of the wiring board in FIG. 1. FIG.
FIGS. 4A to 4C are views showing a cross-sectional structure for explaining a mounting method of a BGA type semiconductor device according to an embodiment of the present invention. FIGS.
FIG. 5 is a diagram showing another embodiment.
FIG. 6 is a diagram showing a cross-sectional structure when a conventional BGA type semiconductor device is mounted on a mounting substrate.
FIG. 7 is a diagram showing a state in which a BGA type semiconductor device is disposed in an IC inspection socket.
[Explanation of symbols]
1 ... wiring board,
1A, 1B ... electrode pads,
2 ... Semiconductor chip,
2A ... electrode pad,
3 ... Wire,
4 ... Resin sealing body,
5A ... first bump electrode,
5B ... second bump electrode,
5C ... Delete bump electrode,
10 ... BGA type semiconductor device,
20 ... Mounting board,
20A, 20B ... land terminals,
20C ... delete land terminal,
30 ... Socket for IC inspection,
31 ... pin,
32 ... Spring,
33. Adjustment means,
40. Conductive material,
H1, H2: Land terminal vertical height,
W1, W2: Land diameter of the land terminal,
W3, W4 ... arrangement pitch.

Claims

In a semiconductor device comprising a plurality of bump electrodes electrically connected to a plurality of land terminals formed on one surface of the mounting substrate on one surface of a wiring board mounted on the mounting substrate ,
The land terminals are arranged in a matrix of length and breadth, and are formed with an outer size larger than the outer size of the first land terminals and the land diameter and thickness of the first land terminals. Of land terminals ,
The plurality of bump electrodes are arranged in a vertical and horizontal matrix , and are provided at positions corresponding to the first bump electrodes and the second land terminals provided at positions corresponding to the first land terminals. The second bump electrode is provided, and the first and second bump electrodes are all formed in the same size in a state before being connected to the land terminal,
Further, the predetermined first land terminal adjacent to the second land terminal in the vertical direction of the matrix and the first bump electrode corresponding to the predetermined first land terminal are deleted. cage, and a distance defined by vertical or horizontal direction of the respective centers of said first bump electrode adjacent to the second bump electrode and the second bump electrode, the first A semiconductor device characterized by being an integral multiple of a distance defined in the vertical or horizontal direction between the respective centers between the bump electrodes.

The semiconductor device according to claim 1, wherein the second bump electrode is formed of a conductive material having a melting point lower than that of the first bump electrode.

By providing a conductive material having a melting point lower than the melting point of the first bump electrode on the surface of the second land terminal, the first material including the conductive material rather than the outer size of the first land terminal. 3. The semiconductor device according to claim 1, wherein an outer size of the two land terminals in a thickness direction is increased.

4. The semiconductor device according to claim 1, wherein the second land terminal is provided in a peripheral region of one surface of the mounting substrate. 5.

5. The land terminal arranged in a matrix form, wherein the second land terminal is provided at four corners of one surface of the mounting board. The semiconductor device described.