JP4864591B2 - Soldering method and soldering apparatus - Google Patents
Soldering method and soldering apparatus Download PDFInfo
- Publication number
- JP4864591B2 JP4864591B2 JP2006215403A JP2006215403A JP4864591B2 JP 4864591 B2 JP4864591 B2 JP 4864591B2 JP 2006215403 A JP2006215403 A JP 2006215403A JP 2006215403 A JP2006215403 A JP 2006215403A JP 4864591 B2 JP4864591 B2 JP 4864591B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- main surface
- vacuum chamber
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
この発明は、はんだ付け方法およびはんだ付け装置に関し、特に例えば、第1基板の第1主面と第2基板の第2主面とを互いに対向させた状態で、当該第1主面に形成されている第1電極と第2主面に形成されている第2電極とをはんだ付けする、いわゆるフリップチップ接続のための、はんだ付け方法およびはんだ付け装置に関する。 The present invention relates to a soldering method and a soldering apparatus, and in particular, for example, is formed on the first main surface in a state where the first main surface of the first substrate and the second main surface of the second substrate face each other. The present invention relates to a soldering method and a soldering apparatus for so-called flip chip connection, in which a first electrode and a second electrode formed on a second main surface are soldered.
フリップチップ接続においては、はんだ付けに先立って、当該はんだ付けの対象となる部分、例えば各基板の電極およびはんだバンプと呼ばれるはんだ製の突起電極、の表面を覆っている酸化膜を除去することが、その信頼性を図る上で肝要である。かかる酸化膜を除去する技術として、従来、例えば特許文献1に開示されたものがある。 In flip-chip connection, prior to soldering, an oxide film covering the surface of a part to be soldered, for example, an electrode of each substrate and a solder bump electrode called a solder bump, may be removed. Therefore, it is important to make it reliable. As a technique for removing such an oxide film, there is a technique disclosed in Patent Document 1, for example.
この従来技術によれば、シリコンウェハ等の基板が、被処理物として、チャンバ内に設置される。そして、この基板の電極パッド上に、はんだバンプの元となる固体状のはんだが配置され、その後、チャンバが閉じられる。さらに、チャンバ内が、真空ポンプによって高真空状態にまで排気され、言わば真空引きされる。そして、この真空引き後、はんだを含む基板全体が、当該はんだの融点よりも低い温度に加熱され、この状態で、チャンバ内に遊離基ガスとしての水素ラジカルが発生される。すると、この水素ラジカルが、はんだに付属する酸化膜と反応し合い、これによって、当該酸化膜が還元され、除去される。 According to this prior art, a substrate such as a silicon wafer is placed in the chamber as an object to be processed. Then, solid solder that is the basis of the solder bump is disposed on the electrode pad of the substrate, and then the chamber is closed. Further, the inside of the chamber is evacuated to a high vacuum state by a vacuum pump, that is, evacuated. After this evacuation, the entire substrate including the solder is heated to a temperature lower than the melting point of the solder, and in this state, hydrogen radicals as free radical gas are generated in the chamber. Then, the hydrogen radicals react with the oxide film attached to the solder, whereby the oxide film is reduced and removed.
このようにして酸化膜が除去された後、水素ラジカルの発生が停止され、チャンバ内が再度真空引きされる。そして、この真空引き後、チャンバ内に窒素ガスが供給され、当該チャンバ内が無酸化雰囲気とされる。さらに、この無酸化雰囲気中で、基板全体が、はんだの融点よりも高い温度に加熱される。これによって、はんだが溶融し、電極パッド上にはんだバンプが形成される。そして、このはんだバンプの形成後、基板が室温にまで冷却されると共に、チャンバ内が大気圧に戻される。 After the oxide film is removed in this manner, the generation of hydrogen radicals is stopped and the chamber is evacuated again. Then, after this evacuation, nitrogen gas is supplied into the chamber, and the inside of the chamber is made non-oxidizing atmosphere. Furthermore, in this non-oxidizing atmosphere, the entire substrate is heated to a temperature higher than the melting point of the solder. As a result, the solder melts and solder bumps are formed on the electrode pads. After the formation of the solder bumps, the substrate is cooled to room temperature and the chamber is returned to atmospheric pressure.
さらに、従来技術によれば、上述の要領ではんだバンプが形成された基板に対し、別の基板をフリップチップ接続することも可能である旨が、開示されている。即ち、はんだバンプが形成された基板の電極パッド上に、別の基板の電極を接触させ、この状態で、チャンバ内を改めて真空引きする。そして、この真空引き後、チャンバ内にはんだの融点以上の温度で遊離基ガスを発生させて、はんだバンプを溶融し、これによって、各基板をはんだ付けすること、つまりフリップチップ接続すること、も可能である旨が、開示されている。 Furthermore, according to the prior art, it is disclosed that another substrate can be flip-chip connected to the substrate on which the solder bumps are formed as described above. That is, an electrode of another substrate is brought into contact with the electrode pad of the substrate on which the solder bump is formed, and the inside of the chamber is evacuated again in this state. After this evacuation, free radical gas is generated in the chamber at a temperature equal to or higher than the melting point of the solder to melt the solder bumps, thereby soldering each substrate, that is, flip-chip connection. It is disclosed that it is possible.
ところで、上述の如くはんだバンプが形成された基板の電極パッド上に別の基板の電極を接触させるという言わば位置合わせ作業を、例えばチャンバ内で実施しようとすると、困難を極める。このため、実際には、当該位置合わせ作業は、チャンバの外部、つまり大気中、で行われる。即ち、上述した要領ではんだバンプが形成された基板は、一旦、大気中に取り出される。そして、この大気中で別の基板と位置合わせされ、この位置合わせされた状態を維持しながら、チャンバ内に戻され、フリップチップ接続される。 By the way, it is extremely difficult to perform an alignment operation of bringing an electrode of another substrate into contact with an electrode pad of a substrate on which a solder bump is formed as described above, for example, in a chamber. For this reason, the alignment operation is actually performed outside the chamber, that is, in the atmosphere. That is, the substrate on which the solder bumps are formed as described above is once taken out into the atmosphere. Then, the substrate is aligned with another substrate in the atmosphere, and returned to the chamber and flip chip connected while maintaining the aligned state.
しかし、このようにはんだバンプ形成後の基板が大気中に取り出されると、当然ながら、当該はんだバンプの表面が酸化して、再び酸化膜が形成されてしまう。これでは、上述の如くはんだバンプの形成時に酸化膜を除去すること自体が全く無意味になり、ひいてはフリップチップ接続の信頼性(品質)が低下する。 However, when the substrate after the solder bump is formed in this way is taken out into the atmosphere, naturally, the surface of the solder bump is oxidized and an oxide film is formed again. In this case, as described above, removing the oxide film at the time of forming the solder bumps is completely meaningless, and the reliability (quality) of the flip chip connection is lowered.
そこで、この発明は、従来よりも信頼性の高いフリップチップ接続を実現することができるはんだ付け方法およびはんだ付け装置を提供することを、目的とする。 Accordingly, an object of the present invention is to provide a soldering method and a soldering apparatus that can realize flip chip connection with higher reliability than conventional ones.
かかる目的を達成するために、第1の発明は、第1基板の第1主面および第2基板の第2主面を互いに対向させた状態で、これら第1主面に形成されている第1電極および第2主面に形成されている第2電極を互いにはんだ付けするはんだ付け方法において、真空槽内に第1基板を設置する第1基板設置工程と、当該真空槽内に第2基板を設置する第2基板設置工程と、を具備する。具体的には、第1基板設置工程において、第1基板は、第1主面を水平にし、かつ当該第1主面を上方に向けた状態で、真空槽内に設置される。そして、第2基板設置工程において、第2基板は、第1電極の真上に空間を隔てて第2電極が位置するように、第2主面を水平にし、かつ当該第2主面を下方に向けた状態で、真空槽内に設置される。つまり、第1基板の上方に第2基板が設置される。なお、これら第1基板設置工程と第2基板設置工程とは、どちらが先に行われてもよいし、両方同時に行われてもよい。そして、このように第1基板および第2基板が真空槽内に設置された後に、この発明は、排気工程と、酸化膜除去工程と、位置合わせ工程と、接合工程と、をこの順番で連続的に行うことを特徴とする。 In order to achieve such an object, the first invention is the first main surface formed on the first main surface with the first main surface of the first substrate and the second main surface of the second substrate facing each other. In a soldering method for soldering one electrode and a second electrode formed on a second main surface to each other, a first substrate installation step of installing a first substrate in a vacuum chamber, and a second substrate in the vacuum chamber And a second substrate installation step of installing. Specifically, in the first substrate installation step, the first substrate is installed in the vacuum chamber with the first main surface horizontal and the first main surface facing upward. Then, in the second substrate installation step, the second substrate has a second main surface that is horizontal so that the second electrode is positioned with a space immediately above the first electrode, and the second main surface is downward. It is installed in the vacuum chamber in the state of facing. That is, the second substrate is installed above the first substrate. Note that either the first substrate installation step or the second substrate installation step may be performed first, or both may be performed simultaneously. And after the 1st board | substrate and the 2nd board | substrate are installed in a vacuum chamber in this way, this invention continues an exhaust process, an oxide film removal process, an alignment process, and a joining process in this order. It is characterized by carrying out automatically.
即ち、まず、排気工程において、真空槽内を排気する。これによって、真空槽内は、低酸素雰囲気(言い換えれば無酸化雰囲気)とされる。そして、このように低酸素雰囲気とされた真空槽内に、続く酸化膜除去工程において、還元性ガスを導入することで、第1電極および第2電極の表面を当該還元性ガスに晒す。これによって、第1電極および第2電極の表面に形成されている酸化膜と還元性ガスとが互いに反応し合い、当該酸化膜が還元され、除去される。なお、この酸化膜除去工程においては、第1電極および第2電極の少なくとも一方に付されているはんだの表面も還元性ガスに晒されるので、当該はんだの表面に形成されている酸化膜も同様に除去される。そして、この酸化膜除去工程の終了後も、真空槽内の低酸素雰囲気状態は維持され、続く位置合わせ工程が行われる。位置合わせ工程においては、第2基板を真下に降下させる。これによって、第1電極および第2電極がはんだを介して互いに重ね合わせられ、つまり第1基板と第2基板との位置合わせが行われる。そして、この位置合わせ工程後も、真空槽内の低酸素雰囲気状態は維持され、続く接合工程が行われる。接続工程においては、第1電極および第2電極の間に介在するはんだを溶融する。この結果、当該はんだを介して第1電極および第2電極が互いに接合され、つまりフリップチップ接続が実現される。 That is, first, in the exhaust process, the inside of the vacuum chamber is exhausted. Thereby, the inside of the vacuum chamber is set to a low oxygen atmosphere (in other words, a non-oxidizing atmosphere). Then, in the subsequent oxide film removing step, the reducing gas is introduced into the vacuum chamber in such a low oxygen atmosphere, thereby exposing the surfaces of the first electrode and the second electrode to the reducing gas. As a result, the oxide film formed on the surfaces of the first electrode and the second electrode and the reducing gas react with each other, and the oxide film is reduced and removed. In this oxide film removing step, the surface of the solder applied to at least one of the first electrode and the second electrode is also exposed to the reducing gas, so that the oxide film formed on the surface of the solder is the same. Removed. And even after the completion of this oxide film removal step, the low oxygen atmosphere state in the vacuum chamber is maintained, and the subsequent alignment step is performed. In the alignment step, the second substrate is lowered directly below. Thus, the first electrode and the second electrode are overlapped with each other via the solder, that is, the first substrate and the second substrate are aligned. And even after this alignment process, the low oxygen atmosphere state in a vacuum chamber is maintained, and the subsequent joining process is performed. In the connecting step, the solder interposed between the first electrode and the second electrode is melted. As a result, the first electrode and the second electrode are joined to each other via the solder, that is, flip chip connection is realized.
このように、第1の発明によれば、はんだ付けの対象となる第1電極および第2電極の表面を覆っている酸化膜を除去するという酸化膜除去工程と、これら第1電極および第2電極を互いに重ね合わせて位置合わせするという位置合わせ工程と、当該第1電極および第2電極を互いにはんだ付けするという接合工程と、が低酸素雰囲気中で連続して行われる。 Thus, according to the first invention, the oxide film removing step of removing the oxide film covering the surfaces of the first electrode and the second electrode to be soldered, and the first electrode and the second electrode are removed. An alignment step of aligning the electrodes by overlapping each other and a joining step of soldering the first electrode and the second electrode to each other are continuously performed in a low oxygen atmosphere.
なお、酸化膜除除去工程において用いられる還元性ガスとしては、例えば水素ガスが好適である。また、水素ガスをプラズマ化することによって、水素プラズマを発生させ、この水素プラズマを当該還元性ガスとして用いてもよい。さらに、水素プラズマに含まれる水素イオン,電子および水素ラジカル(遊離基)のうち、荷電粒子である水素イオンおよび電子を排除し、電荷を持たないいわゆる中性粒子である水素ラジカルのみを還元性ガスとして採用してもよい。水素ラジカルは、化学的に不安定であり、換言すれば活性が強いため、酸化膜を効果的に還元し、除去することができる。また、水素ガスに加えて、アルゴンガス等の不活性ガスを混合してもよいし、当該水素ガスに代えて、蟻酸等の有機酸ガスを採用してもよい。 For example, hydrogen gas is suitable as the reducing gas used in the oxide film removal and removal step. Further, hydrogen plasma may be generated by converting hydrogen gas into plasma, and this hydrogen plasma may be used as the reducing gas. Furthermore, among hydrogen ions, electrons, and hydrogen radicals (free radicals) contained in hydrogen plasma, hydrogen ions and electrons that are charged particles are excluded, and only hydrogen radicals that are so-called neutral particles having no charge are reduced to a reducing gas. May be adopted. Since hydrogen radicals are chemically unstable, in other words, highly active, the oxide film can be effectively reduced and removed. In addition to hydrogen gas, an inert gas such as argon gas may be mixed, or an organic acid gas such as formic acid may be employed instead of the hydrogen gas.
併せて、酸化膜除去工程においては、処理の対象である第1電極および第2電極の間の空間に還元性ガスを積極的(強制的)に流通させるのが、望ましい。また、このとき、これら第1電極が形成されている第1基板の第1主面、および第2電極が形成されている第2基板の第2主面、のそれぞれに沿うように、つまり当該第1主面および第2主面と略平行な方向に沿って、当該還元性ガスを流通させるのがよい。このようにすれば、当該第1電極および第2電極の隅々にまで還元性ガスを行きわたらせることができ、ひいてはより効果的に酸化膜を除去することができる。 In addition, in the oxide film removal step, it is desirable that the reducing gas be actively (forcedly) circulated in the space between the first electrode and the second electrode to be processed. At this time, along the first main surface of the first substrate on which the first electrodes are formed and the second main surface of the second substrate on which the second electrodes are formed, that is, The reducing gas may be circulated along a direction substantially parallel to the first main surface and the second main surface. If it does in this way, reducing gas can be spread to every corner of the said 1st electrode and the 2nd electrode, and an oxide film can be removed more effectively by extension.
さらに、酸化膜除去工程においては、還元性ガスとして上述の水素プラズマを採用することで、当該酸化膜除去工程における処理温度を抑制することができ、具体的には、はんだの融点よりも低い温度で当該酸化膜除去工程を行うことができる。そして、この場合、第2基板設置工程においては、当該酸化膜除去工程における処理温度よりも高く、かつはんだの融点以下の温度を融点とする固体部材によって、第2基板を支持してもよい。このようにすれば、続く位置合わせ工程において、当該固体部材を溶融することによって、この固体部材による第2基板の支持状態を解除し、当該第2基板を真下に降下させることができる。 Furthermore, in the oxide film removing step, the above-described hydrogen plasma is used as the reducing gas, whereby the processing temperature in the oxide film removing step can be suppressed. Specifically, the temperature is lower than the melting point of the solder. The oxide film removal step can be performed. In this case, in the second substrate installation step, the second substrate may be supported by a solid member having a melting point that is higher than the processing temperature in the oxide film removal step and lower than the melting point of the solder. In this way, in the subsequent alignment step, by melting the solid member, the support state of the second substrate by the solid member can be released, and the second substrate can be lowered directly below.
かかる固体部材は、例えばはんだと同じ材料によって形成することができる。このようにすれば、当該固体部材を形成するために特別な(つまりはんだとは別の)材料を用意する必要がなく、経済性および材料管理等の観点から極めて有益である。 Such a solid member can be formed of the same material as solder, for example. In this way, it is not necessary to prepare a special material (that is, different from the solder) in order to form the solid member, which is extremely beneficial from the viewpoints of economy and material management.
また、固体部材は、第1基板の第1主面と第2基板の第2主面との間に介在するように設けることができる。そして、この場合、当該固体部材は、第1基板(第1主面)および第2基板(第2主面)の少なくとも一方と予め一体化されたものであってもよい。 The solid member can be provided so as to be interposed between the first main surface of the first substrate and the second main surface of the second substrate. In this case, the solid member may be integrated in advance with at least one of the first substrate (first main surface) and the second substrate (second main surface).
さらに、第1基板の第1主面に、第1電極とは別の第1ダミー電極を設けると共に、当該第1ダミー電極と対向するように、第2基板の第2主面に、第2電極とは別の第2ダミー電極を設け、これら第1ダミー電極と第2ダミー電極との間に固体部材を介在させてもよい。このようにすれば、位置合わせ工程において固体部材が溶融されたとき、この溶融された固体部材の表面張力によって第1ダミー電極と第2ダミー電極とが互いに引き合わされ、この結果、第1基板と第2基板との位置合わせがより正確に行われる。 Furthermore, a first dummy electrode different from the first electrode is provided on the first main surface of the first substrate, and a second main surface of the second substrate is arranged on the second main surface so as to face the first dummy electrode. A second dummy electrode different from the electrode may be provided, and a solid member may be interposed between the first dummy electrode and the second dummy electrode. In this way, when the solid member is melted in the alignment step, the first dummy electrode and the second dummy electrode are attracted to each other by the surface tension of the melted solid member. The alignment with the second substrate is performed more accurately.
この第1の発明におけるはんだとしては、例えばはんだバンプがある。即ち、第1電極および第2電極の少なくとも一方に、当該はんだバンプが予め形成されていてもよい。また、これに限らず、はんだバンプの元となる球状のはんだボールが、第1電極および第2電極の少なくとも一方に付されていてもよい。なお、この場合は、残渣の生じないフラックス、或いはアルコールまたは有機酸を主成分とする接着剤によって、当該はんだボールを固定するのが、望ましい。さらに、はんだボールに代えて、例えばメッキ処理によって形成可能な固体状のはんだ層、或いは印刷処理によって形成可能なペースト状のはんだ層が、当該はんだとして予め付されていてもよい。 As the solder in the first invention, for example, there is a solder bump. That is, the solder bump may be formed in advance on at least one of the first electrode and the second electrode. Moreover, not only this but the spherical solder ball used as the origin of a solder bump may be attached | subjected to at least one of the 1st electrode and the 2nd electrode. In this case, it is desirable to fix the solder ball with a flux that does not generate a residue or an adhesive mainly composed of alcohol or organic acid. Further, instead of the solder balls, for example, a solid solder layer that can be formed by a plating process or a paste solder layer that can be formed by a printing process may be applied in advance as the solder.
次に、第2の発明は、第1基板の第1主面および第2基板の第2主面を互いに対向させた状態で、これら第1主面に形成されている第1電極および第2主面に形成されている第2電極を互いにはんだ付けするはんだ装置において、真空槽と、この真空槽内において第1主面を水平にしかつ当該第1主面を上方に向けた状態で第1基板が設置される第1基板設置手段と、同真空槽内において第1電極の真上に空間を隔てて第2電極が位置するように第2主面を水平にしかつ当該第2主面を下方に向けた状態で第2基板が設置される第2基板設置手段と、を具備する。そして、このように第1基板および第2基板が設置された真空槽内を排気して当該真空槽内を低酸素雰囲気とする排気手段と、この排気手段によって低酸素雰囲気とされた真空槽内において第1電極および第2電極の表面を還元性ガスに晒すことによって当該表面に形成されている酸化膜を除去する酸化膜除去手段と、をも具備する。さらに、この酸化膜除去手段による酸化膜除去処理に続いて低酸素雰囲気状態が維持されている真空槽内において第2基板を真下に降下させて第1電極および第2電極を互いに重ね合わせる位置合わせ手段と、この位置合わせ手段による位置合わせに続いて低酸素雰囲気状態が維持されている真空槽内においてはんだを溶融することで第1電極および上記第2電極を互いに接合する接合手段と、をも備えるものである。 Next, according to a second aspect of the present invention, the first electrode and the second electrode formed on the first main surface in a state where the first main surface of the first substrate and the second main surface of the second substrate face each other. In a soldering apparatus for soldering the second electrodes formed on the main surface to each other, the vacuum chamber and the first main surface in the state where the first main surface is horizontal and the first main surface is directed upward in the vacuum chamber. A first substrate placing means on which the substrate is placed, and a second principal surface in the same vacuum chamber so that the second electrode is positioned with a space directly above the first electrode, and the second principal surface is Second substrate placement means for placing the second substrate in a state of facing downward. And the exhaust means which exhausts the inside of the vacuum chamber in which the 1st board | substrate and the 2nd board | substrate were installed in this way and makes the said inside of the said vacuum chamber a low oxygen atmosphere, and the inside of the vacuum tank made into the low oxygen atmosphere by this exhaust means And an oxide film removing means for removing the oxide film formed on the surfaces by exposing the surfaces of the first electrode and the second electrode to a reducing gas. Further, in the vacuum chamber in which the low oxygen atmosphere state is maintained following the oxide film removing process by the oxide film removing means, the second substrate is lowered directly below and the first electrode and the second electrode are overlapped with each other. And a joining means for joining the first electrode and the second electrode together by melting the solder in a vacuum chamber in which a low oxygen atmosphere state is maintained following the positioning by the positioning means. It is to be prepared.
即ち、上述の第1の発明が、はんだ付け方法に関する発明であるのに対して、この第2の発明は、当該第1の発明に対応するはんだ付け装置に関する発明である。そして、この第2の発明のはんだ付け装置によれば、第1の発明のはんだ付け方法を実現することができる。つまり、はんだ付けの対象となる第1電極および第2電極の表面を覆っている酸化膜を除去する工程と、これら第1電極および第2電極を互いに重ね合わせて位置合わせする工程と、当該第1電極および第2電極を互いにはんだ付けする工程と、を低酸素雰囲気中で連続的に行うことができる。 That is, the first invention described above relates to a soldering method, whereas the second invention relates to a soldering apparatus corresponding to the first invention. And according to the soldering apparatus of this 2nd invention, the soldering method of the 1st invention is realizable. That is, a step of removing the oxide film covering the surfaces of the first electrode and the second electrode to be soldered, a step of superposing and aligning the first electrode and the second electrode, The step of soldering the first electrode and the second electrode to each other can be performed continuously in a low oxygen atmosphere.
なお、この第2の発明においても、第1の発明と同様、第1電極および第2電極の表面を覆っている酸化膜を除去する際に、これら第1電極および第2電極の間の空間に還元性ガスを積極的に流通させる、詳しくは第1基板の第1主面および第2基板の第2主面と略平行な方向に沿って当該還元性ガスを流通させる、のが望ましい。つまり、このように還元性ガスを流通させるためのガス流通手段を設けるのが、望ましい。 In the second invention as well, as in the first invention, when the oxide film covering the surfaces of the first electrode and the second electrode is removed, the space between the first electrode and the second electrode is removed. It is desirable that the reducing gas is circulated actively, specifically, the reducing gas is circulated along a direction substantially parallel to the first main surface of the first substrate and the second main surface of the second substrate. That is, it is desirable to provide a gas distribution means for distributing the reducing gas in this way.
また、還元性ガスとして上述の水素プラズマを採用すれば、当該酸化膜を除去する際の処理温度を抑制することができ、具体的には、はんだの融点よりも低い温度で当該酸化膜を除去することができる。そして、この場合、第2基板設置手段は、酸化膜を除去する際の処理温度よりも高く、かつはんだの融点以下の温度を融点とする固体部材を含み、この固体部材によって第2基板を支持するものとしてもよい。このようにすれば、位置合わせ手段は、この固体部材を溶融することによって、当該固体部材による第2基板の支持状態を解除し、第2基板を真下に降下させることができる。 Further, if the above-described hydrogen plasma is used as the reducing gas, the processing temperature when removing the oxide film can be suppressed, and specifically, the oxide film is removed at a temperature lower than the melting point of the solder. can do. In this case, the second substrate setting means includes a solid member having a melting point that is higher than the processing temperature for removing the oxide film and not higher than the melting point of the solder, and supports the second substrate by the solid member. It is good also as what to do. If it does in this way, the alignment means can cancel | release the support state of the 2nd board | substrate by the said solid member by melt | dissolving this solid member, and can descend | fall below a 2nd board | substrate.
そして、ここで言う固体部材についても、第1の発明におけるものと同様、例えばはんだと同じ材料によって形成することができる。 The solid member here can be formed of the same material as that of solder, for example, as in the first invention.
さらに、第1基板の第1主面に、第1電極とは別の第1ダミー電極を設けると共に、当該第1ダミー電極と対向するように、第2基板の第2主面に、第2電極とは別の第2ダミー電極を設け、これら第1ダミー電極と第2ダミー電極との間に固体部材を介在させてもよい。このようにすれば、位置合わせ手段によって固体部材が溶融されたとき、この溶融された固体部材の表面張力で第1ダミー電極と第2ダミー電極とが互いに引き合わされ、この結果、第1基板と第2基板との位置合わせがより正確に行われる。 Furthermore, a first dummy electrode different from the first electrode is provided on the first main surface of the first substrate, and a second main surface of the second substrate is arranged on the second main surface so as to face the first dummy electrode. A second dummy electrode different from the electrode may be provided, and a solid member may be interposed between the first dummy electrode and the second dummy electrode. In this way, when the solid member is melted by the alignment means, the first dummy electrode and the second dummy electrode are attracted to each other by the surface tension of the melted solid member, and as a result, the first substrate and The alignment with the second substrate is performed more accurately.
また、はんだとしては、はんだバンプ、はんだボール、メッキ処理によって形成可能な固体状のはんだ層、または印刷処理によって形成可能なペースト状のはんだ層を、採用することができる。 As the solder, a solder bump, a solder ball, a solid solder layer that can be formed by a plating process, or a paste solder layer that can be formed by a printing process can be used.
以上のように、この発明によれば、はんだ付けの対象となる第1電極および第2電極の表面を覆っている酸化膜を除去する工程と、これら第1電極および第2電極を互いに重ね合わせて位置合わせする工程と、当該第1電極および第2電極を互いにはんだ付けする工程と、を低酸素雰囲気中で連続的に行うことができる。言い換えれば、第1電極および第2電極は、前処理を施された後、位置合わせされ、さらにはんだ付けされるまでの間、大気に晒されることは一切ない。従って、はんだ付けの対象となる基板がはんだ付けの前に大気に晒されるという上述した従来技術とは異なり、当該第1電極および第2電極がはんだ付けの前に酸化されることはない。ゆえに、従来よりも信頼性の高いフリップチップ接続を実現することができる。 As described above, according to the present invention, the step of removing the oxide film covering the surfaces of the first electrode and the second electrode to be soldered and the first electrode and the second electrode are overlapped with each other. And aligning the first electrode and the second electrode with each other can be continuously performed in a low oxygen atmosphere. In other words, the first electrode and the second electrode are not exposed to the atmosphere until they are aligned and further soldered after being pretreated. Therefore, unlike the above-described conventional technique in which the substrate to be soldered is exposed to the atmosphere before soldering, the first electrode and the second electrode are not oxidized before soldering. Therefore, flip-chip connection with higher reliability than before can be realized.
この発明の一実施形態について、図1〜図12参照して説明する。 An embodiment of the present invention will be described with reference to FIGS.
図1に示すように、この実施形態に係るはんだ付け装置10は、真空槽としての箱型の金属製チャンバ12を備えている。そして、このチャンバ12の内部、言わば真空室内には、概略平板状の加熱ステージ14が、その上面を水平にした状態で配置されており、当該加熱ステージ14の上面に、はんだ付けの対象となる複数の被処理物16,16,…が設置される。つまり、加熱ステージ14は、被処理物16,16,…を設置するための設置手段として機能し、より具体的には、後述する第1基板としての中間基板(インターポーザ)100が設置される第1基板設置手段として機能する。
As shown in FIG. 1, a
さらに、加熱ステージ14は、被処理物16,16,…を加熱するための加熱手段としても機能する。このため、加熱ステージ14は、熱容量が比較的に小さい材料、例えばセラミックまたはカーボン製とされている。そして、当該加熱ステージ14の内部には、抵抗加熱ヒータ18が設けられており、この抵抗加熱ヒータ18の発熱エネルギによって、被処理物16,16,…を加熱する。なお、抵抗加熱ヒータ18による被処理物16,16,…の加熱温度は、チャンバ12の外部に設けられた図示しないヒータ加熱用電源装置によって、例えば常温〜後述するはんだ108の融点以上の温度、詳しくは15[℃]〜400[℃]、の範囲で任意に制御可能とされている。
Further, the
また、図には示さないが、加熱ステージ14には、抵抗加熱ヒータ18の他に、冷却手段としての水冷式の冷却装置も、付属されている。この冷却装置は、抵抗加熱ヒータ18に上述のヒータ加熱用電力が供給されているとき、つまり通電されているときは、加熱ステージ14に対して非接触状態にある。そして、抵抗加熱ヒータ18への通電が絶たれ、被処理物16,16,…を冷却する必要性が生じると、加熱ステージ14の下面全体に接触して、当該加熱ステージ14と共に被処理物16,16,…を冷却する。このように加熱ステージ14に冷却装置が付属されることで、より正確かつ迅速な被処理物16,16,…の温度制御が可能となる。
Although not shown in the drawing, in addition to the
さらに、チャンバ12の壁部の適宜位置、例えば底壁の略中央位置に、排気口20が設けられている。そして、この排気口20には、排気管22を介して、チャンバ12の外部に設けられた排気手段としての真空ポンプ24が結合されている。なお、真空ポンプ24としては、例えばメカニカルブースタポンプとロータリポンプとを組み合わせたものが採用される。勿論、これ以外のポンプを採用してもよい。また、図には示さないが、排気管22の途中には、真空ポンプ24による排気量を制御し、ひいてはチャンバ12内の圧力を制御するための圧力制御手段、例えばコンダクタンスバルブ、が設けられている。
Further, an
そしてさらに、チャンバ12内における上方寄りの位置に、金属製の遮蔽板26が、当該チャンバ12内を上下に二分するように水平に沿って設けられている。この遮蔽板26は、例えば、厚さ寸法が5[mm]程度のアルミニウム板に、その一方主面(上面)から他方主面(下面)に貫通する複数の貫通孔を穿設したものである。これらの貫通孔の直径は、遮蔽板26の厚さ寸法、換言すれば当該貫通孔の長さ寸法、よりも小さく、例えば1[mm]程度とされている。また、各貫通孔間の距離、言わばピッチは、当該貫通孔の直径よりも大きめの数[mm]程度とされており、詳しくは5[mm]〜10[mm]程度とされている。この遮蔽板26によって仕切られた上方側の空間28は、後述する水素プラズマを発生させるためのプラズマ発光室であり、下方側の空間30は、被処理物16,16,…に後述するはんだ付け等の処理を施すための処理室である。なお、図1においては、プラズマ発光室28の方が処理室30よりも小さめとされているが、これらプラズマ発光室28および処理室30の大きさは、諸状況(例えばはんだ付け装置10の規模や被処理物16,16,…の種類等)に応じて適宜決定される。また、図には示さないが、遮蔽板26は、チャンバ12の壁部と共に、基準電位としての接地電位に接続されている。
Further, a
プラズマ発光室28は、上述したように水素プラズマを発生させるための空間であり、ここに水素(H2)ガスを導入するべく、ガス導入管32を介して、チャンバ12の外部に設けられた水素ガス源34に結合されている。なお、図には示さないが、水素ガス源34は、ガス導入管32を介してプラズマ発光室28に供給される水素ガスの供給量(流量)を調整するための供給量調整手段、例えばマスフローコントローラ、を備えている。
The
そして、プラズマ発光室28の上壁を構成するチャンバ12の上壁には、その中央部分を含む大部分を占めるように、石英製のマイクロ波導入窓36が設けられている。さらに、このマイクロ波導入窓36の上方には、当該マイクロ波導入窓36を出力端とする導波管38が、当該マイクロ波導入窓36の上面に沿って、つまり水平方向に沿って、延伸するように設けられている。そして、この導波管38の入力端には、周波数が2.45[GHz]のマイクロ波を発生するマイクロ波発生器40が結合されている。
A quartz
このようにガス導入管32,水素ガス源34,マイクロ波導入窓36,導波管38およびマイクロ発生器40が付属されたプラズマ発光室28によれば、次の手順で水素プラズマが発生される。即ち、まず、プラズマ発光室28を含むチャンバ12内が、真空ポンプ24によって1[Pa]〜2[Pa]程度の高真空状態にまで排気され、言わば真空引きされる。そして、この真空引き後、図1に矢印42で示すように、水素ガス源34からガス導入管32を介してプラズマ発光室28に水素ガスが導入される。なお、このとき、プラズマ発光室を含むチャンバ12内の圧力は、上述したコンダクタンスバルブによって、10[Pa]〜200[Pa]程度に調整される。
Thus, according to the
これと併せて、プラズマ発光室28には、図1に矢印44で示すように、マイクロ波発生器40から導波管38およびマイクロ波導入窓36を介して、マイクロ波が導入される。すると、このマイクロ波のエネルギを受けて、プラズマ発光室28に導入されている水素ガスの粒子が放電し、これによって当該プラズマ発光室28に水素プラズマが発生する。なお、マイクロ波は、石英の表面を伝播し易い性質を有しているので、かかる石英製のマイクロ波導入窓36の上面に沿って導波管38が延伸された図1の構成によれば、当該マイクロ波導入窓36を介してプラズマ発光室28に効率よくマイクロ波を拡散させることができ、ひいてはより高密度な水素プラズマを発生させることができる。
At the same time, microwaves are introduced into the
このようにしてプラズマ発光室28に発生した水素プラズマは、水素イオンH+,電子e−および水素ラジカル(遊離基)H*を含むが、このうち、荷電粒子である水素イオンH+および電子e−は、遮蔽板26を介して接地電位に流れ、言わば排除される。そして、電荷を持たない中性粒子である水素ラジカルH*のみが、真空ポンプ24による排気作用によって、遮蔽板26(貫通孔)をすり抜けて、処理室30へと導かれる。つまり、遮蔽板26は、水素ラジカルH*のみを透過させるための一種のフィルタ手段として機能する。
The hydrogen plasma generated in the
処理室30においては、遮蔽板26をすり抜けてきた水素ラジカルH*を、図1に点線の矢印46および46で示すような経路で流通させるためのガス流通手段としてのガス流ガイド48が、設けられている。具体的には、ガス流ガイド48は、遮蔽板26をすり抜けてきた水素ラジカルH*を、一旦、処理室30の中央付近に集める概略漏斗状の収集部50と、この収集部50によって集められた水素ラジカルH*を加熱ステージ14の上面付近にまで誘導する概略筒状の誘導部52と、当該誘導部52によって誘導された水素ラジカルH*を加熱ステージ14の上面に沿って外方(加熱ステージ14の上面の中央から周縁に向かう方向)に拡散させる中空平板状の拡散部54と、を備えている。そして、このようにガス流ガイド48によって水素ラジカルH*が案内された状態で、加熱ステージ14上の被処理物16,16,…に対し、次の要領ではんだ付け等の処理が施される。
In the
即ち、この実施形態のはんだ付け装置10によれば、被処理物16として、図2に示すような半導体装置を製造することができ、厳密には、上述した第1基板としての中間基板100と第2基板としての半導体チップ(ベアチップ)102とをはんだ付けすること、つまりフリップチップ接続すること、ができる。
That is, according to the
より具体的には、中間基板100は、第1主面としての上面に、第1電極としての複数の円板状微小電極104,104,…を有している。一方、半導体チップ102は、第2主面としての下面に、中間基板100側の各電極104,104,…に対応する第2電極としての複数の円板状微小電極106,106,…を有している。そして、これら中間基板100側の電極104,104,…と半導体チップ102側の電極106,106,…とが、はんだ108,108,…を介して接合され、つまりはんだ付けされる。さらに、このはんだ付けに先立って、各電極104,104,…および106,106,…間の接合性を向上させるべく、当該各電極104,104,…および106,106,…,並びにはんだ(厳密には後述するはんだバンプ)108,108,…の表面に形成されている図示しない酸化膜を除去するための処理も、施される。
More specifically, the
図3に、これらの処理が施される前の被処理物12を示す。この図3に示すように、処理前においては、中間基板100と半導体チップ102とは、空間110を隔てて互いに平行を成し、かつそれぞれ対応し合う電極104,104,…および106,106,…同士を真っ直ぐに対向(正対)させた状態にある。そして、これら中間基板100の上面と半導体チップ102の下面との間に、第2基板設置手段としての互いに同一仕様の複数の固体部材、例えば4つの円柱状スペーサ112,112,…が、設けられている。換言すれば、半導体チップ102は、中間基板100との間に空間110を隔てるように、これら4つのスペーサ112,112,…によって支持された状態にある。
FIG. 3 shows the
より詳しくは、各スペーサ112,112,…は、中間基板100の上面の四隅位置と半導体チップ102の下面の四隅位置とを結合するように設けられている。そして、それぞれの結合部分は、図示しない固着剤によって固定されている。つまり、処理前においては、中間基板100と半導体チップ102とは、スペーサ112,112,…を介して一体化された状態にある。なお、ここで言う固着剤としては、例えば残渣の生じないフラックス、或いはアルコールまたは有機酸を主成分とする接着剤が、採用される。また、スペーサ112,112,…は、はんだ108,108,…と同じ材料(つまりはんだ)で形成されている。さらに、中間基板100側の各スペーサ112,112,…との接合部分には、当該スペーサ112,112,…よりも径の大きい円板状のダミー電極(パッドのみの電極)114,114,…が設けられている。そして、このダミー電極114,114,…が設けられていることにも起因して、中間基板100の外周寸法は、半導体チップ102の外周寸法よりも少し(一回りほど)大きめとされている。
More specifically, the
さらに、半導体チップ102側の各電極106,106,…に、はんだ108,108,…の原形であるはんだバンプが形成されている。このはんだバンプ108,108,…は、例えば錫(Sn)と銀(Ag)と銅(Cu)との合金製であり、その融点は、約220[℃]である。なお、上述したように、スペーサ112,112,…もまた、このはんだバンプ108,108,…と同じ材料で形成されており、即ち融点が約220[℃]の錫銀銅合金製とされている。
Further, solder bumps that are the original shapes of the
このような構成の処理前の被処理物16は、図3に示す状態、つまり中間基板100を下にし、半導体チップ102を上にした状態で、加熱ステージ14(図3には示さず)上に設置される。そして、図1に示したように加熱ステージ14上に複数の被処理物16,16,…が設置された状態で、チャンバ12内が真空引きされる。さらに、この真空引き後、上述した要領でプラズマ発光室28に水素プラズマが発生され、この水素プラズマに含まれる水素ラジカルH*が処理室30に導かれ、ひいては加熱ステージ14上の各被処理物16,16,…の設置位置に案内される。そして、この水素ラジカルH*の雰囲気中で、図4に示すように、はんだ付け等の処理が順次施される。
The
即ち、まず、図4(a)に示すように、水素ラジカルH*がそれぞれの被処理物16の空間110内を中間基板100の上面および半導体チップ102の下面に沿って流通している状態、換言すれば各電極104,104,…および106,106,…,並びにはんだバンプ108,108,…の表面(露出面)が当該水素ラジカルH*に晒されている状態で、被処理物16が、加熱ステージ14(抵抗加熱ヒータ18)によって、常温よりも高くかつはんだバンプ108,108,…の融点よりも低い温度、例えば約150[℃]に加熱される。すると、各電極104,104,…および106,106,…,並びにはんだバンプ108,108,…の表面に形成されている図示しない酸化膜が、水素ラジカルH*と反応し合い、これによって、当該酸化膜が還元され、除去される。なお、この酸化膜を除去するための処理、言わば酸化膜除去工程は、約1分間にわたって行われる。
That is, first, as shown in FIG. 4A, a state in which hydrogen radicals H * circulate in the
続いて、加熱ステージ14によって、被処理物16が、はんだバンプ108,108,…の融点よりも高くかつ半導体チップ102の耐熱温度よりも低い温度、具体的には当該半導体チップ102の推奨はんだ付け温度、で加熱される。すると、はんだバンプ108,108,…が溶融すると共に、当該はんだバンプ108,108,…と同じ材料で形成されたスペーサ112,112,…も溶融する。そして、このスペーサ112,112,…が溶融することによって、図4(b)に示すように、当該スペーサ112,112,…による半導体チップ102の支持状態が解除され、半導体チップ102が真下に自由降下する。この結果、中間基板100側の電極104,104,…と半導体チップ102側の電極106,106,…とが、はんだバンプ108,108,…を介して接触し、言わば位置合わせされる。なお、溶融したスペーサ112,112,…は、その下方に設けられたダミー電極114,114,…上に留まるので、当該ダミー電極114,114,…の周囲、特に中間基板100および半導体チップ102の内側部分、に流れることはない。つまり、ダミー電極114,114,…は、溶融したスペーサ112,112,…が周囲に流出するのを防止する言わば流出防止手段として機能する。
Subsequently, the
そして、この位置合わせ工程を経た後、半導体チップ102は、自重によりさらに中間基板100側に押圧される。この結果、図4(c)に示すように、中間基板100側の電極104,104,…と半導体チップ102側の電極106,106,…とが、はんだバンプ108,108,…から変容したはんだを介して接合され、つまりはんだ付けされる。そして、この接合工程後、被処理物16は、加熱ステージ14と共に、上述した冷却装置によって常温にまで冷却される。これと同時に、チャンバ12内が大気圧に戻される。そして、チャンバ12内から被処理物16が取り出され、つまり図2に示した半導体装置が完成する。
Then, after this alignment step, the
即ち、この実施形態によれば、図4(a)の酸化膜除去工程と、図4(b)の位置合わせ工程と、図4(c)の接合工程とが、水素ラジカルH*で満たされた低酸素雰囲気中で、連続的に行われる。言い換えれば、これら酸化膜除去工程,位置合わせ工程および接合工程の全てが終わるまでの間、被処理物16は、一度たりとも大気に晒されることはない。従って、はんだ付けの対象となる基板がはんだ付けの前に大気に晒されるという上述した従来技術とは異なり、被処理物16、特に各電極104,104,…および106,106,…,並びにはんだバンプ108,108,…が、はんだ付け(接合工程)の前に酸化されることはない。ゆえに、従来よりも信頼性の高いフリップチップ接続を実現することができる。
That is, according to this embodiment, the oxide film removing process of FIG. 4A, the alignment process of FIG. 4B, and the bonding process of FIG. 4C are filled with hydrogen radicals H *. In a low oxygen atmosphere. In other words, the
また、酸化膜除去工程および位置合わせ工程において、被処理物16,16,…が或る程度にまで加熱されるので、接合工程におけるいわゆる本加熱がスムーズに行われる。つまり、酸化膜除去工程および位置合わせ工程において、被処理物16,16,…を予備的に加熱するという予備加熱が並行して行われる、という効果も奏する。
Further, in the oxide film removal step and the alignment step, the
さらに、酸化膜除去工程においては、中間基板100の上面および半導体チップ102の下面によって挟まれた狭い空間110内を水素ラジカルH*が積極的に流通するように、上述したガス流ガイド48によって当該水素ラジカルH*が案内されるので、酸化膜の除去処理が効率的かつ確実に行われる。また、この水素ラジカルH*を利用することによって、これまで利用されていた酸化膜除去剤としてのフラックスが不要になるので、このフラックスを塗布したり、当該フラックスの残渣を除去したりする手間が省け、生産性が向上する。併せて、フラックスの残渣を除去するための有機溶剤も不要であるので、環境への影響も抑制される。
Further, in the oxide film removal step, the
そしてさらに、この実施形態によれば、中間基板100の真上にスペーサ112,112,…を介して半導体チップ102を置いた状態で、酸化膜除去工程を行い、続く位置合わせ工程において、当該スペーサ112,112,…を溶融することで、これら中間基板100および半導体チップ102の位置合わせを実現している。つまり、スペーサ112,112,…という極めて簡素かつ安価な固体部材を採用しつつ、これまで困難であった真空槽12内での位置合わせを実現することができる。
Further, according to this embodiment, the oxide film removing step is performed with the
なお、この実施形態においては、スペーサ112,112,…として、はんだバンプ108,108,…と同じ材料で形成されたものを採用したが、これに限らない。即ち、スペーサ112,112,…は、上述の図4(a)に示した酸化膜除去工程における被処理物16の加熱温度よりも高く、かつはんだバンプ108,108,…の融点以下の温度を融点とする材料によって形成されたものであればよい。ただし、この実施形態のように、はんだバンプ108,108,…と同じ材料でスペーサ112,112,…を形成すれば、当該スペーサ112,112,…を形成するために特別な(つまりはんだとは別の)材料を用意する必要がなく、経済性および材料管理等の観点から極めて有益である。
In this embodiment, the
また、上述の図4(b)および図4(c)に示したように、溶融したスペーサ112,112,…はダミー電極114,114,…上に留まるが、この場合、当該溶融したスペーサ112,112,…がダミー電極114,114,…以外の部分、特に半導体チップ102の下面等、に付着しないようにすることが、必要とされる。即ち、このような不都合が生じないように、スペーサ112,112,…およびダミー電極114,114,…のサイズを適宜決定することが、肝要である。
Further, as shown in FIGS. 4B and 4C, the melted
さらに、ダミー電極114,114,…による流出防止手段としての機能をより確実なものとするべく、例えば図5に示すように、個々のダミー電極114の周りを筒状の壁120で囲んでもよい。また、この場合、ダミー電極114,114,…を設けずに、当該壁120のみによって、流出防止手段を実現してもよい。
Further, in order to ensure the function as the outflow prevention means by the
そしてさらに、ダミー電極114,114,…に代えて、例えば図6に示すような凹状の窪み130を設け、この窪み130に溶融したスペーサ112を収容させることで、流出防止手段を実現してもよい。また、この窪み130による流出防止手段としての機能をより確実なものとするべく、当該窪み130の内側に金属膜132を形成してもよい。
Further, instead of the
併せて、この実施形態では、スペーサ112,112,…を円柱状としたが、これ以外の形状、例えば角柱状としてもよいし、或いは壁状としてもよい。また、当該スペーサ112,112,…の数についても、4つに限らず、これ以外の数としてもよい。ただし、上述の酸化膜除去工程において、空間110内に水素ラジカルH*が効率的に流通するよう、当該スペーサ112,112,…の形状および数を設定することが、肝要である。
In addition, in this embodiment, the
また、はんだバンプ(はんだ)108,108,…として、融点が約220[℃]の錫銀銅合金製のものを採用したが、これ以外ものを採用してもよい。例えば、鉛(Pb),ビスマス(Bi),インジウム(In)および亜鉛(Zn)のうちの1つまたは2つ以上を含む錫合金を、当該はんだバンプ108,108,…として採用してもよい。ただし、鉛については、いわゆる鉛フリー化の観点から採用を控えるのが、望ましい。また、はんだバンプ108,108,…の材料が変わると、これに伴い、その融点も変わるので、当該融点に応じて各工程における被処理物16の加熱温度を設定するのが、望ましい。
Further, as the solder bumps (solders) 108, 108,..., Those made of a tin-silver-copper alloy having a melting point of about 220 [° C.] are used, but other solder bumps (solders) may be used. For example, a tin alloy containing one or more of lead (Pb), bismuth (Bi), indium (In), and zinc (Zn) may be employed as the solder bumps 108, 108,. . However, it is desirable to refrain from adopting lead from the viewpoint of so-called lead-free. Further, when the material of the solder bumps 108, 108,... Changes, the melting point thereof changes accordingly. Therefore, it is desirable to set the heating temperature of the
そして、この実施形態では、半導体チップ102側の電極106,106,…に、予めはんだバンプ108,108,…が形成されている場合について説明したが、これに限らない。例えば図7に示すように、中間基板100側の電極104,104,…に、当該はんだバンプ108,108,…が形成されていてもよい。また、中間基板100側の電極104,104,…および半導体チップ102側の電極106,106,…の両方に、はんだバンプ108,108,…が形成されていてもよい。
In this embodiment, the case where the solder bumps 108, 108,... Are formed in advance on the
さらに、はんだバンプ108,108,…に限らず、例えば図8に示すように、当該はんだバンプ108,108,…の元となるはんだボールが、中間基板100側の電極104,104,…および半導体チップ102側の電極106,106,…の少なくとも一方、実用的には下方に位置する中間基板100側の電極104,104,…に、付されていてもよい。この場合、電極104,104,…上にはんだボール108,108,…を安定させるべく、当該はんだボール108,108,…を上述した固着剤によって固定するのが望ましい。また、固着剤に代えて、例えば電極104,104,…に図示しない窪みを形成し、この窪みにはんだボール108,108,…を嵌合させることによって、当該はんだボール108,108,…を固定してもよい。なお、このようにはんだボール108,108,…を採用する場合、当該はんだボール108,108,…は、上述の位置合わせ工程においてスペーサ112,112,…と共に溶融する。これによって、一時的ではあるが、電極104,104,…上にはんだバンプ108,108,…が形成される。
Further, not only the solder bumps 108, 108,..., But also, for example, as shown in FIG. 8, the solder balls that form the solder bumps 108, 108,. .. May be attached to at least one of the
また、図8に示すようなはんだボール108,108,…に限らず、一般に知られているメッキ処理によって形成可能な固体状のはんだ層、或いは印刷処理によって形成可能なペースト状のはんだ層を、採用してもよい。なお、これらのはんだ層を採用する場合には、はんだボール108,108,…を採用する場合とは異なり、上方に位置する半導体チップ102側の電極106,106,…に当該はんだ層を付することもできる。
In addition to the
さらに、図9(a)に示すように、中間基板100側のみならず、半導体チップ112側にも、各スペーサ112,112,…との接合部分にダミー電極116,116,…を設けてもよい。つまり、中間基板100側の各ダミー電極114,114,…が設けられている位置に対応する半導体チップ112側の下面の四隅位置に、当該ダミー電極116.116.…を設けてもよい。このようにすれば、図9(b)に示す位置合わせ工程において、中間基板100側の言わば第1のダミー電極114,114,…と、半導体チップ112側の第2のダミー電極116,116,…と、の両方に、溶融したスペーサ112,112,…が付着する。そして、この溶融したスペーサ112,112,…の表面張力によって、互いに対応するダミー電極114,114,…および116,116,…同士が引き付けられ、この結果、位置合わせ精度が向上する。また、図9(c)に示す接合工程によって、各電極104,104,…および106,106,…同士のみならず、各ダミー電極114,114,…および116,116,…同士もはんだ付けされるので、中間基板100と半導体チップ102との接合力が向上し、ひいては完成品としての半導体装置16全体の機械的強度が向上する。
Further, as shown in FIG. 9A,
そしてさらに、スペーサ112,112,…に代えて、例えば図10(a)に示すような形状記憶合金118,118,…を、第2基板設置手段として採用してもよい。即ち、各形状記憶合金118,118,…は、互いに同一仕様のものであり、図10(a)の酸化膜除去工程においては、スペーサ112,112,…と同様、円柱状の状態、つまり中間基板100と半導体チップ102との間に介在して当該半導体チップ102を支持する言わば第1の状態にある。そして、酸化膜除去工程の後、続く位置合わせ工程において、これらの形状記憶合金118,118,…は、当該酸化膜除去工程よりも高温に加熱される。これによって、各形状記憶合金118,118,…は、図10(b)に示すように、外方に向かって湾曲(または屈折)するという言わば第2の状態になる。なお、厳密に言うと、この第2の状態が、形状記憶合金118,118,…の元の状態であり、第1の状態が、外力によって強制的に変形された状態である。そして、このように各形状記憶合金118,118,…が第2の状態になる(つまり戻る)ことによって、半導体チップ102が真下に降下し、この結果、当該半導体チップ102と中間基板100との位置合わせが実現される。併せて、第2の状態となった各形状記憶合金118,118,…は、図10(b)に矢印119,119,…で示すように、外方に落下する。これにより、続く図10(c)の接合工程において、当該形状記憶合金118,118,…は、完全に排除される。従って、この形状記憶合金118,118,…によって、完成品である半導体装置16に回路ショート等の不都合が生じることはない。また、排除された形状記憶合金118,118,…は、次回以降のロットで再利用される。なお、第1の状態にあるときの形状記憶合金118,118,…は、円柱状に限らず、角柱状や板状等の他の形状のものであってもよい。
Furthermore, instead of the
また、例えば図11に示すような昇降装置140を、第2基板設置手段として採用してもよい。即ち、この昇降装置140は、半導体チップ102の両端縁を挟んで保持する保持部142と、この保持部142を垂直方向に移動させる昇降部144と、を備えている。なお、図には示さないが、昇降部144は、上述したガス流ガイド48の拡散部54に結合されている。
Further, for example, an elevating
かかる昇降装置140を採用する構成によれば、まず、図11(a)に示す酸化膜除去工程において、当該昇降装置140によって、半導体チップ102が支持される。そして、図11(b)の位置合わせ工程において、矢印146で示すように、昇降装置140(昇降部144)によって半導体チップ102が真下に降下され、その後、当該昇降装置140(保持部142)による半導体チップ102の保持状態が解除される。これによって、中間基板100と半導体チップ102との位置合わせが行われる。なお、この昇降装置140を採用する場合の位置合わせ工程においては、加熱ステージ14による被処理物16の加熱温度は酸化膜除去工程のときと同じ温度とされ、つまりはんだバンプ108,108,…は未だ溶融されていない状態にある。そして、この位置合わせ工程後、加熱ステージ14による加熱温度が上述した半導体チップ102の推奨はんだ付け温度にまで上げられ、図11(c)に示すように、接合工程が行われる。
According to the configuration employing the
そして、このように昇降装置140を採用する場合には、例えば図12に示すように、中間基板100と半導体チップ102とを逆さまに設置してもよい。即ち、半導体チップ102を下にし、中間基板100を上にし、この上方に位置する中間基板100を昇降装置104によって支持するようにしてもよい。
And when employ | adopting the raising / lowering
なお、上述したスペーサ112,112,…や形状記憶合金118,118,…を採用する場合にも、半導体チップ102を下にし、中間基板100を上にすることができるが、この場合、半導体チップ102の上面、つまり回路面が、加熱ステージ14の上面に直接接触することになるので、機械的にデリケートな当該回路面に対しては好ましくない。従って、スペーサ112,112,…または形状記憶合金118,118,…を採用する場合には、上述の如く中間基板100を下にし、半導体チップ102を上にするのが、望ましい。
In addition, also when adopting the above-described
さらにまた、はんだ付け装置10についても、上述の図1に示した構成に限らず、例えば図13に示すような構成としてもよい。即ち、チャンバ12内を水平方向において二分するように垂直に沿って遮蔽板26を設け、この遮蔽板26で仕切られたプラズマ発光室28に対して、その横方(図13において左側)からマイクロ波が導入されるように、マイクロ波導入窓36,導波管38およびマイクロ発生器40を構成する。そして、処理室30においては、図1に示した構成と同様に、加熱ステージ14を、その上面が水平を成すように配置し、当該加熱ステージ14の上面に被処理物16,16,…を設置する。さらに、この加熱ステージ14を挟んで遮蔽板26と対向するように、排気口20を設ける。このようにすれば、図13に矢印46で示すように、加熱ステージ14の上面に沿って水素ラジカルH*を流通させるという当該水素ラジカルH*の流通経路を形成し易くなり、つまりガス流ガイド48の構造を簡素化することができる。具体的には、ガス流ガイド48は、遮蔽板26をすり抜けてきた水素ラジカルH*を加熱ステージ14の上面付近に集めるための収集部50aと、この収集部50aによって集められた水素ラジカルH*を加熱ステージ14の上面に沿って拡散させる拡散部54aと、のみで構成することができる。また、このようにガス流ガイド48の構造を簡素化することができるので、かかる簡素なガス流ガイド48を採用する図13の構成によれば、図1の構成に比べて、はんだ付け装置10全体を小型化することもできる。勿論、これら図1および図13に限らず、これ以外の構成を採用してもよい。
Furthermore, the
さらにまた、この実施形態においては、水素プラズマを発生させるのにマイクロ波を用いたが、例えば周波数が13.56[MHz]の高周波を用いてもよい。 Furthermore, in this embodiment, the microwave is used to generate the hydrogen plasma. However, for example, a high frequency having a frequency of 13.56 [MHz] may be used.
そして、被処理物16,16,…を加熱するのに抵抗加熱ヒータ18を用いたが、これに代えて、熱輻射器等の別の手段を用いてもよい。併せて、上述した冷却装置については、これを必要としない場合には省いてもよい。
In addition, although the
また、上述の酸化膜除去工程において、中性粒子である水素ラジカルH*のみによって、酸化膜を還元し、除去することとしたが、これに限らない。即ち、当該水素ラジカルH*のみならず、荷電粒子である水素イオンH+および電子e−をも含む水素プラズマによって、酸化膜を還元し、除去してもよい。そして、水素ガスに加えて、アルゴンガス等の不活性ガスを混合してもよいし、当該水素ガスに代えて、蟻酸等の有機酸ガスを採用してもよい。 In the above oxide film removing step, the oxide film is reduced and removed only by hydrogen radicals H * which are neutral particles. However, the present invention is not limited to this. That is, the oxide film may be reduced and removed not only by the hydrogen radical H * but also by hydrogen plasma containing hydrogen ions H + and electrons e − that are charged particles. In addition to hydrogen gas, an inert gas such as argon gas may be mixed, or an organic acid gas such as formic acid may be employed instead of the hydrogen gas.
さらに、上述の位置合わせ工程および接合工程において、水素プラズマ(水素ラジカルH+)を発生させずに、例えば窒素ガスをチャンバ12内に導入し、この窒素ガス雰囲気中で、当該位置合わせ工程および接合工程を行ってもよい。
Further, in the above alignment process and bonding process, for example, nitrogen gas is introduced into the
また、この実施形態では、中間基板100と半導体チップ102とをはんだ付け(フリップチップ接続)する場合について説明したが、勿論、これ以外のものをはんだ付けする場合にも、この発明を適用することができる。
Further, in this embodiment, the case where the
以上、この実施形態で説明した内容は、飽くまでこの発明を実現するための一例であり、この発明を限定するものではない。 As described above, the content described in this embodiment is an example for realizing the present invention until it is tired, and does not limit the present invention.
10 はんだ付け装置
12 チャンバ
14 加熱ステージ
16 被処理物
18 抵抗加熱ヒータ
24 真空ポンプ
34 水素ガス源
100 中間基板
102 半導体チップ
104,106 電極
108 はんだ(はんだバンプ)
110 空間
112 スペーサ
DESCRIPTION OF
110
Claims (10)
上記第1主面を水平にしかつ該第1主面を上方に向けた状態で上記第1基板を真空槽内に設置する第1基板設置工程と、
上記第1電極の真上に空間を隔てて上記第2電極が位置するように上記第2主面を水平にしかつ該第2主面を下方に向けた状態で上記第2基板を上記真空槽内に設置する第2基板設置工程と、
上記第1基板および上記第2基板が設置された上記真空槽内を排気して該真空槽内を低酸素雰囲気とする排気工程と、
上記低酸素雰囲気とされた上記真空槽内において上記第1電極および上記第2電極の表面を還元性ガスに晒すことによって該表面に形成されている酸化膜を除去する酸化膜除去工程と、
上記酸化膜除去工程に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記第2基板を真下に降下させることによって上記第1電極および上記第2電極を互いに重ね合わせる位置合わせ工程と、
上記位置合わせ工程に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記はんだを溶融することによって上記第1電極および上記第2電極を互いに接合する接合工程と、
を具備し、
上記酸化膜除去工程における処理温度は上記はんだの融点よりも低く、
上記第2基板設置工程において上記はんだと同じ材料で形成された固体部材によって上記第2基板を支持し、
上記位置合わせ工程において上記固体部材を溶融することによって該固体部材による上記第2基板の支持状態を解除して該第2基板を真下に降下させること、
を特徴とする、はんだ付け方法。 The first electrode formed on the first main surface and the second main surface formed on the second main surface with the first main surface of the first substrate and the second main surface of the second substrate facing each other. In a soldering method for joining the first electrode and the second electrode to each other by solder applied to at least one of the two electrodes,
A first substrate installation step of installing the first substrate in a vacuum chamber with the first main surface horizontal and the first main surface facing upward;
The second substrate is placed in the vacuum chamber in a state where the second main surface is horizontal and the second main surface faces downward so that the second electrode is positioned with a space immediately above the first electrode. A second substrate installation process to be installed inside;
An evacuation step of evacuating the vacuum chamber in which the first substrate and the second substrate are installed to form a low oxygen atmosphere in the vacuum chamber;
An oxide film removing step of removing the oxide film formed on the surfaces of the first electrode and the second electrode by exposing the surfaces of the first electrode and the second electrode to a reducing gas in the vacuum chamber in the low oxygen atmosphere;
Positioning in which the first electrode and the second electrode are overlapped with each other by lowering the second substrate directly in the vacuum chamber in which the low oxygen atmosphere is maintained following the oxide film removing step. Process,
A joining step of joining the first electrode and the second electrode together by melting the solder in the vacuum chamber in which the state of the low oxygen atmosphere is maintained following the alignment step;
Equipped with,
The processing temperature in the oxide film removal step is lower than the melting point of the solder,
The second substrate is supported by a solid member formed of the same material as the solder in the second substrate installation step,
Releasing the support state of the second substrate by the solid member by melting the solid member in the alignment step and lowering the second substrate directly below;
A soldering method characterized by the above.
上記位置合わせ工程において溶融された上記固体部材の表面張力により上記第1ダミー電極および上記第2ダミー電極を互いに引き合わせる、
請求項1または2に記載のはんだ付け方法。 Between the first dummy electrode formed on the first main surface and the second dummy electrode formed on the second main surface so as to face the first dummy electrode in the second substrate installation step. Supporting the second substrate by interposing the solid member;
The first dummy electrode and the second dummy electrode are attracted to each other by the surface tension of the solid member melted in the alignment step;
The soldering method according to claim 1 or 2 .
真空槽と、
上記真空槽内において上記第1主面を水平にしかつ該第1主面を上方に向けた状態で上記第1基板が設置される第1基板設置手段と、
上記真空槽内において上記第1電極の真上に空間を隔てて上記第2電極が位置するように上記第2主面を水平にしかつ該第2主面を下方に向けた状態で上記第2基板が設置される第2基板設置手段と、
上記第1基板および上記第2基板が設置された上記真空槽内を排気して該真空槽内を低酸素雰囲気とする排気手段と、
上記低酸素雰囲気とされた上記真空槽内において上記第1電極および上記第2電極の表面を還元性ガスに晒すことによって該表面に形成されている酸化膜を除去する酸化膜除去手段と、
上記酸化膜除去手段による酸化膜除去処理に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記第2基板を真下に降下させることによって上記第1電極および上記第2電極を互いに重ね合わせる位置合わせ手段と、
上記位置合わせ手段による位置合わせに続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記はんだを溶融することによって上記第1電極および上記第2電極を互いに接合する接合手段と、
を具備し、
上記酸化膜除去処理における処理温度は上記はんだの融点よりも低く、
上記第2基板設置手段は上記第2基板を支持するように設けられ上記はんだと同じ材料で形成された固体部材を含み、
上記位置合わせ手段は上記固体部材を溶融することによって該固体部材による上記第2基板の支持状態を解除して該第2基板を真下に降下させること、
を特徴とする、はんだ付け装置。 The first electrode formed on the first main surface and the second main surface formed on the second main surface with the first main surface of the first substrate and the second main surface of the second substrate facing each other. In a soldering apparatus for joining the first electrode and the second electrode to each other by solder applied to at least one of the two electrodes,
A vacuum chamber;
First substrate placement means for placing the first substrate in a state where the first principal surface is horizontal and the first principal surface faces upward in the vacuum chamber;
In the vacuum chamber, the second main surface is horizontal and the second main surface faces downward so that the second electrode is positioned with a space directly above the first electrode. A second substrate placement means on which the substrate is placed;
Exhaust means for evacuating the inside of the vacuum chamber in which the first substrate and the second substrate are installed to make the inside of the vacuum chamber a low oxygen atmosphere;
An oxide film removing means for removing an oxide film formed on the surfaces of the first electrode and the second electrode by exposing the surfaces of the first electrode and the second electrode to a reducing gas in the vacuum chamber in the low oxygen atmosphere;
Following the oxide film removal process by the oxide film removing means, the first electrode and the second electrode are lowered by lowering the second substrate directly in the vacuum chamber in which the state of the low oxygen atmosphere is maintained. Alignment means for overlapping each other;
A joining means for joining the first electrode and the second electrode together by melting the solder in the vacuum chamber in which the state of the low oxygen atmosphere is maintained following the positioning by the positioning means;
Equipped with,
The treatment temperature in the oxide film removal treatment is lower than the melting point of the solder,
The second substrate installation means includes a solid member provided to support the second substrate and formed of the same material as the solder,
The positioning means releases the support state of the second substrate by the solid member by melting the solid member and lowers the second substrate directly below;
Soldering device characterized by
上記第2主面に上記第1ダミー電極と対向するように上記第2電極とは別の第2ダミー電極が形成されており、
溶融される前の上記固体部材は上記第1ダミー電極と上記第2ダミー電極との間に介在することによって上記第2基板を支持し、
上記位置合わせ手段によって溶融された上記固体部材はその表面張力により上記第1ダミー電極および上記第2ダミー電極を互いに引き合わせる、
請求項5または6に記載のはんだ付け装置。 A first dummy electrode different from the first electrode is formed on the first main surface,
A second dummy electrode different from the second electrode is formed on the second main surface so as to face the first dummy electrode,
The solid member before being melted supports the second substrate by being interposed between the first dummy electrode and the second dummy electrode,
The solid member melted by the positioning means brings the first dummy electrode and the second dummy electrode together by surface tension;
The soldering apparatus according to claim 5 or 6 .
上記第1主面を水平にしかつ該第1主面を上方に向けた状態で上記第1基板を真空槽内に設置する第1基板設置工程と、A first substrate installation step of installing the first substrate in a vacuum chamber with the first main surface horizontal and the first main surface facing upward;
上記第1電極の真上に空間を隔てて上記第2電極が位置するように上記第2主面を水平にしかつ該第2主面を下方に向けた状態で上記第2基板を上記真空槽内に設置する第2基板設置工程と、The second substrate is placed in the vacuum chamber in a state where the second main surface is horizontal and the second main surface faces downward so that the second electrode is positioned with a space immediately above the first electrode. A second substrate installation process to be installed inside;
上記第1基板および上記第2基板が設置された上記真空槽内を排気して該真空槽内を低酸素雰囲気とする排気工程と、An evacuation step of evacuating the vacuum chamber in which the first substrate and the second substrate are installed to form a low oxygen atmosphere in the vacuum chamber;
上記低酸素雰囲気とされた上記真空槽内において上記第1電極および上記第2電極の表面を還元性ガスに晒すことによって該表面に形成されている酸化膜を除去する酸化膜除去工程と、An oxide film removing step of removing the oxide film formed on the surfaces of the first electrode and the second electrode by exposing the surfaces of the first electrode and the second electrode to a reducing gas in the vacuum chamber in the low oxygen atmosphere;
上記酸化膜除去工程に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記第2基板を真下に降下させることによって上記第1電極および上記第2電極を互いに重ね合わせる位置合わせ工程と、Positioning in which the first electrode and the second electrode are overlapped with each other by lowering the second substrate directly in the vacuum chamber in which the low oxygen atmosphere is maintained following the oxide film removing step. Process,
上記位置合わせ工程に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記はんだを溶融することによって上記第1電極および上記第2電極を互いに接合する接合工程と、A joining step of joining the first electrode and the second electrode together by melting the solder in the vacuum chamber in which the state of the low oxygen atmosphere is maintained following the alignment step;
を具備し、Comprising
上記第2基板設置工程において上記第1基板と上記第2基板との間に形状記憶合金を介在させることによって該第2基板を支持し、Supporting the second substrate by interposing a shape memory alloy between the first substrate and the second substrate in the second substrate installation step;
上記形状記憶合金は上記酸化膜除去工程における処理温度以下の温度において上記第2基板を支持する状態を維持し該処理温度よりも高温において該第2基板の支持状態を解除する状態に変形するものであり、The shape memory alloy is deformed to maintain the state of supporting the second substrate at a temperature equal to or lower than the processing temperature in the oxide film removing step and to release the supporting state of the second substrate at a temperature higher than the processing temperature. And
上記位置合わせ工程において上記形状記憶合金を上記酸化膜除去工程における処理温度よりも高温に加熱することによって該形状記憶合金による上記第2基板の支持状態を解除して該第2基板を真下に降下させること、In the alignment step, the shape memory alloy is heated to a temperature higher than the processing temperature in the oxide film removal step, thereby releasing the support state of the second substrate by the shape memory alloy and lowering the second substrate directly below. Letting
を特徴とする、はんだ付け方法。A soldering method characterized by the above.
真空槽と、A vacuum chamber;
上記真空槽内において上記第1主面を水平にしかつ該第1主面を上方に向けた状態で上記第1基板が設置される第1基板設置手段と、First substrate placement means for placing the first substrate in a state where the first principal surface is horizontal and the first principal surface faces upward in the vacuum chamber;
上記真空槽内において上記第1電極の真上に空間を隔てて上記第2電極が位置するように上記第2主面を水平にしかつ該第2主面を下方に向けた状態で上記第2基板が設置される第2基板設置手段と、In the vacuum chamber, the second main surface is horizontal and the second main surface faces downward so that the second electrode is positioned with a space directly above the first electrode. A second substrate placement means on which the substrate is placed;
上記第1基板および上記第2基板が設置された上記真空槽内を排気して該真空槽内を低酸素雰囲気とする排気手段と、Exhaust means for evacuating the inside of the vacuum chamber in which the first substrate and the second substrate are installed to make the inside of the vacuum chamber a low oxygen atmosphere;
上記低酸素雰囲気とされた上記真空槽内において上記第1電極および上記第2電極の表面を還元性ガスに晒すことによって該表面に形成されている酸化膜を除去する酸化膜除去手段と、An oxide film removing means for removing an oxide film formed on the surfaces of the first electrode and the second electrode by exposing the surfaces of the first electrode and the second electrode to a reducing gas in the vacuum chamber in the low oxygen atmosphere;
上記酸化膜除去手段による酸化膜除去処理に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記第2基板を真下に降下させることによって上記第1電極および上記第2電極を互いに重ね合わせる位置合わせ手段と、Following the oxide film removal process by the oxide film removing means, the first electrode and the second electrode are lowered by lowering the second substrate directly in the vacuum chamber in which the state of the low oxygen atmosphere is maintained. Alignment means for overlapping each other;
上記位置合わせ手段による位置合わせに続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記はんだを溶融することによって上記第1電極および上記第2電極を互いに接合する接合手段と、A joining means for joining the first electrode and the second electrode together by melting the solder in the vacuum chamber in which the state of the low oxygen atmosphere is maintained following the positioning by the positioning means;
を具備し、Comprising
上記第2基板設置手段は上記第1基板と上記第2基板との間に介在して該第2基板を支持する形状記憶合金を含み、The second substrate installation means includes a shape memory alloy that is interposed between the first substrate and the second substrate and supports the second substrate,
上記形状記憶合金は上記酸化膜除去処理における処理温度以下の温度において上記第2基板を支持する状態を維持し該処理温度よりも高温において該第2基板の支持状態を解除する状態に変形するものであり、The shape memory alloy is deformed to maintain the state of supporting the second substrate at a temperature equal to or lower than the processing temperature in the oxide film removal process and to release the supporting state of the second substrate at a temperature higher than the processing temperature. And
上記位置合わせ手段は上記形状記憶合金を上記酸化膜除去処理における処理温度よりも高温に加熱することによって該形状記憶合金による上記第2基板の支持状態を解除して該第2基板を真下に降下させること、The alignment means releases the support state of the second substrate by the shape memory alloy by heating the shape memory alloy to a temperature higher than the processing temperature in the oxide film removal process, and lowers the second substrate directly below. Letting
を特徴とする、はんだ付け装置。Soldering device characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006215403A JP4864591B2 (en) | 2006-08-08 | 2006-08-08 | Soldering method and soldering apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006215403A JP4864591B2 (en) | 2006-08-08 | 2006-08-08 | Soldering method and soldering apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041980A JP2008041980A (en) | 2008-02-21 |
JP4864591B2 true JP4864591B2 (en) | 2012-02-01 |
Family
ID=39176657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006215403A Active JP4864591B2 (en) | 2006-08-08 | 2006-08-08 | Soldering method and soldering apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4864591B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101233282B1 (en) * | 2008-05-02 | 2013-02-14 | 야스히데 오노 | Bonding method and bonding apparatus |
JP5131180B2 (en) * | 2008-12-23 | 2013-01-30 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP5424201B2 (en) * | 2009-08-27 | 2014-02-26 | アユミ工業株式会社 | Heat-melt treatment apparatus and heat-melt treatment method |
JP4901933B2 (en) | 2009-09-29 | 2012-03-21 | 株式会社東芝 | Manufacturing method of semiconductor device |
JP5807221B2 (en) | 2010-06-28 | 2015-11-10 | アユミ工業株式会社 | Bonded structure manufacturing method, heat-melt treatment method, and system thereof |
KR101214683B1 (en) | 2011-01-13 | 2012-12-21 | 가부시끼가이샤 도시바 | Method for manufacturing semiconductor device |
JP6517577B2 (en) * | 2015-04-27 | 2019-05-22 | 株式会社ケーヒン | Power converter manufacturing method |
JP6786781B2 (en) * | 2015-09-25 | 2020-11-18 | 日亜化学工業株式会社 | Manufacturing method of light emitting device |
JP2018056234A (en) * | 2016-09-27 | 2018-04-05 | キヤノン株式会社 | Printed circuit board, electronic apparatus and manufacturing method for printed circuit board |
EP3618993B1 (en) * | 2017-05-05 | 2021-07-07 | PINK GmbH Thermosysteme | Method of producing a solder connection of components using adhesive material for temporary connection of the components |
CN110856938A (en) * | 2018-08-24 | 2020-03-03 | 合肥江丰电子材料有限公司 | Transfer device, welding device and welding method of target assembly |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256308A (en) * | 1997-03-06 | 1998-09-25 | Oki Electric Ind Co Ltd | Structure and method for mounting semiconductor chip |
JP3757895B2 (en) * | 2002-04-16 | 2006-03-22 | 株式会社デンソー | Semiconductor device |
JP2004006707A (en) * | 2002-04-26 | 2004-01-08 | Toray Eng Co Ltd | Packaging method and packaging apparatus |
JP4032899B2 (en) * | 2002-09-18 | 2008-01-16 | トヨタ自動車株式会社 | Electronic component manufacturing method and soldering apparatus used in the method |
-
2006
- 2006-08-08 JP JP2006215403A patent/JP4864591B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008041980A (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864591B2 (en) | Soldering method and soldering apparatus | |
KR101049427B1 (en) | Soldering method | |
US8318585B2 (en) | Bonding method and bonding apparatus | |
JP3809806B2 (en) | Manufacturing method of semiconductor device | |
US20050263888A1 (en) | Integrated circuit assemblies and assembly methods | |
US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
TWI723424B (en) | Manufacturing method of semiconductor device | |
US11515286B2 (en) | Methods of bonding of semiconductor elements to substrates, and related bonding systems | |
US20210335741A1 (en) | Systems for thermally treating conductive elements on semiconductor and wafer structures | |
JP2001009585A (en) | Promoting method for solder jointing | |
JP5210496B2 (en) | Manufacturing method of semiconductor device | |
TW200536646A (en) | Vertical removal of excess solder from a circuit substrate | |
JP2000138255A (en) | Method and system for manufacturing semiconductor device | |
US11616042B2 (en) | Methods of bonding of semiconductor elements to substrates, and related bonding systems | |
JP2002050861A (en) | Device and method for cold junction | |
JP5941814B2 (en) | Die bonder apparatus and die bonding method | |
CN112151398B (en) | Chip packaging method | |
KR100292295B1 (en) | Apparatus and method for fluxless solder joining of wafer level using laser | |
JP2021040012A (en) | Manufacturing method for semiconductor device | |
JPH10178261A (en) | Method and device for soldering electronic parts | |
JPH09148377A (en) | Manufacturing method of electronic element and solder block | |
JPH11330682A (en) | Method and apparatus for forming salient pole and forming component of the salient pole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4864591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |