KR101214683B1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR101214683B1
KR101214683B1 KR1020110003400A KR20110003400A KR101214683B1 KR 101214683 B1 KR101214683 B1 KR 101214683B1 KR 1020110003400 A KR1020110003400 A KR 1020110003400A KR 20110003400 A KR20110003400 A KR 20110003400A KR 101214683 B1 KR101214683 B1 KR 101214683B1
Authority
KR
South Korea
Prior art keywords
solder bumps
solder
semiconductor device
connector
manufacturing
Prior art date
Application number
KR1020110003400A
Other languages
Korean (ko)
Other versions
KR20120082105A (en
Inventor
히데오 아오키
마사토시 후쿠다
가나코 사와다
야스히로 고시오
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Priority to KR1020110003400A priority Critical patent/KR101214683B1/en
Publication of KR20120082105A publication Critical patent/KR20120082105A/en
Application granted granted Critical
Publication of KR101214683B1 publication Critical patent/KR101214683B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

하나의 실시형태의 제조 방법에 따르면, 제1 땜납 범프와 제2 땜납 범프를 위치 맞춤하여 접촉시킨 후, 땜납 범프의 융점 이상의 온도로 가열하여 용융시켜, 제1 땜납 범프와 제2 땜납 범프의 가접속체를 형성한다. 냉각한 가접속체를 환원성 분위기 속에서 땜납 범프의 융점 이상의 온도로 가열하여, 가접속체의 표면에 존재하는 산화막을 제거하면서, 가접속체를 용융시켜 본접속체를 형성한다.According to the manufacturing method of one embodiment, the first solder bumps and the second solder bumps are brought into contact with each other, and then heated and melted at a temperature equal to or higher than the melting point of the solder bumps to thereby add the first solder bumps and the second solder bumps. Form a connection. The cooled temporary connector is heated to a temperature equal to or higher than the melting point of the solder bump in a reducing atmosphere, and the temporary connector is melted to form the main connector while removing the oxide film present on the surface of the temporary connector.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Method for manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

여기에 설명된 실시예들은 일반적으로 반도체 장치의 제조 방법과 반도체 장치에 관한 것이다.Embodiments described herein generally relate to a method of manufacturing a semiconductor device and a semiconductor device.

반도체 칩의 다핀화, 파인 피치화, 신호 속도의 고속화에 대응하기 위해, 배선?접속 길이가 짧은 실장 방식으로 하여 플립 칩 접속을 적용한 반도체 장치가 사용되고 있다. 반도체 칩 사이의 접속이나 반도체 칩과 실리콘 인터포저의 접속에 플립 칩 접속을 적용하는 경우, 상하의 칩(반도체 칩이나 실리콘 인터포저)의 전극 단자 위에 각각 땜납 범프를 형성하고, 이들 땜납 범프가 대향하도록 위치 맞춤하여 적층한 후, 땜납 범프를 가열?용융하여 접속한다.In order to cope with multiple pinning, fine pitch, and high signal speed of a semiconductor chip, a semiconductor device to which flip chip connection is applied in a mounting method having a short wiring and connection length is used. When flip chip connection is applied to the connection between the semiconductor chips or the connection between the semiconductor chip and the silicon interposer, solder bumps are formed on the electrode terminals of the upper and lower chips (semiconductor chip or silicon interposer), so that these solder bumps face each other. After alignment and lamination, the solder bumps are heated and melted to be connected.

통상은 땜납 범프 표면의 산화막을 제거하기 위해, 이하에 나타내는 바와 같은 공정이 적용되고 있다. 우선, 플럭스를 땜납 범프의 표면에 도포한 후, 상하의 칩을 위치 맞춤하여 적층한다. 다음에, 리플로우로에서 땜납 범프를 가열?용융시켜 접속한 후, 플럭스를 세정하여 제거한다. 그러나, 상하의 칩 사이를 접속한 후에 플럭스를 제거하고자 하면, 땜납 범프 자체의 미소화나 형성 피치의 미세화에 따라 플럭스를 완전하게 세정하는 것이 곤란하게 되어 오고 있다. 이 때문에, 플럭스의 잔사가 문제가 되고 있다. 플럭스 잔사는 칩 사이에 충전하는 언더필제의 보이드나 박리의 발생 원인이 된다.Usually, the process as shown below is applied in order to remove the oxide film of the solder bump surface. First, the flux is applied to the surface of the solder bumps, and then the upper and lower chips are aligned and stacked. Next, the solder bumps are heated and melted and connected in a reflow furnace, and then the flux is washed and removed. However, when the flux is to be removed after connecting the upper and lower chips, it is difficult to completely clean the flux due to the miniaturization of the solder bump itself and the miniaturization of the formation pitch. For this reason, the residue of the flux becomes a problem. The flux residue causes the occurrence of voids and peeling of the underfill agent filled between the chips.

일본 특허 제3194553호 공보에는, 반도체 칩의 전극 위에 형성된 땜납 범프 표면의 산화막을 플럭스로 제거하고, 또한 플럭스를 세정하여 제거한 후, 회로 기판의 전극 위에 높이를 조정하면서 땜납 범프를 압착하여 가고정하여, 이 상태로 땜납 범프를 용융시켜 접속하는 방법이 기재되어 있다. 그러나, 범프 표면의 산화막은 상온, 대기 속에서도 성장하기 때문에, 미리 범프 표면의 산화막을 제거하고 있어도, 땜납 범프를 가고정할 때에는 그 표면에 산화막이 성장하고 있을 우려가 있다. 이러한 산화막이 가고정(압착) 시의 계면에 끼워지면, 땜납 범프를 용융하였을 때에 산화막이 범프 내에 남겨져 보이드나 접속 불량의 발생 원인이 된다.Japanese Patent No. 3194553 discloses that an oxide film on the surface of a solder bump formed on an electrode of a semiconductor chip is removed by flux, the flux is washed and removed, and then the solder bump is temporarily fixed by pressing and fixing the height on the electrode of the circuit board. A method of melting and connecting solder bumps in this state is described. However, since the oxide film on the bump surface grows even at room temperature and in the air, even if the oxide film on the bump surface is removed in advance, there is a fear that the oxide film may grow on the surface when the solder bump is temporarily fixed. If such an oxide film is sandwiched between the interfaces during temporary fixation (compression bonding), the oxide film remains in the bumps when the solder bumps are melted, causing voids and poor connection.

일본 특허 공개 제2001-244283호 공보에는, 땜납 범프를 갖는 반도체 칩을 배선 기판 위에 탑재한 상태로, 카르복실산 가스를 포함하는 감압 분위기 속에 배치하고, 이 분위기 속에서 땜납 범프를 가열?용융시킴으로써, 땜납 범프나 배선의 표면에 형성된 산화막을 제거하면서, 반도체 칩과 배선 기판을 접속하는 방법이 기재되어 있다. 반도체 칩과 배선 기판의 위치 정밀도를 높이기 위해서는, 땜납 범프를 배선 기판에 가고정할 필요가 생긴다. 이 경우, 땜납 범프와 배선 기판의 계면에 끼워진 산화막을 카르복실산 가스로 제거하는 것이 곤란해져, 땜납 범프 내의 보이드나 접속 불량의 발생 원인이 된다.Japanese Laid-Open Patent Publication No. 2001-244283 discloses a semiconductor chip having solder bumps on a wiring board, and is placed in a reduced pressure atmosphere containing carboxylic acid gas to heat and melt the solder bumps in this atmosphere. The method of connecting a semiconductor chip and a wiring board is described, removing the oxide film formed in the surface of a solder bump or wiring. In order to raise the positional accuracy of a semiconductor chip and a wiring board, it is necessary to temporarily fix a solder bump to a wiring board. In this case, it is difficult to remove the oxide film sandwiched between the solder bumps and the wiring board by the carboxylic acid gas, which causes voids and poor connection in the solder bumps.

일본 특허 공개 제2008-041980호 공보에는, 땜납 범프를 갖는 반도체 칩과 중간 기판을 대향 배치한 상태로 진공 챔버 내에 설치하고, 진공 챔버 내에 수소 라디칼을 도입하여 범프 표면의 산화막을 제거한 후, 땜납 범프를 용융시켜 접속하는 방법이 기재되어 있다. 이 방법은 땜납 범프 표면의 산화막의 제거로부터 땜납 범프의 용융까지를 진공 챔버 내에서 실시하고 있기 때문에, 반도체 장치의 제조 비용의 상승을 피할 수 없다. 또한, 종래의 플립 칩 본더에 의한 위치 맞춤을 적용할 수 없기 때문에, 땜납으로 이루어지는 스페이서를 적용하여 위치 맞춤하고 있어, 비용의 상승이나 디자인적인 제약을 초래하여 버린다.Japanese Unexamined Patent Application Publication No. 2008-041980 discloses that a semiconductor chip having solder bumps and an intermediate substrate are placed in a vacuum chamber in a state of facing each other, and after introducing hydrogen radicals into the vacuum chamber to remove an oxide film on the bump surface, the solder bumps The method of melting and connecting is described. In this method, since the removal of the oxide film on the surface of the solder bumps to the melting of the solder bumps are performed in the vacuum chamber, an increase in the manufacturing cost of the semiconductor device is inevitable. In addition, since the alignment by the conventional flip chip bonder cannot be applied, the spacer is made of solder and is aligned, resulting in an increase in cost and design constraints.

본 발명의 목적은, 땜납 범프끼리의 위치 맞춤 정밀도나 접속성을 유지하면서, 플럭스제를 이용하는 일 없이 땜납 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제하는 것을 가능하게 한 반도체 장치의 제조 방법을 제공하는 것에 있다.Disclosure of Invention An object of the present invention is to enable semiconductors to effectively suppress the occurrence of voids and connection defects caused by oxide films on the surface of solder bumps without using flux agent while maintaining the positioning accuracy and connectivity between the solder bumps. It is providing the manufacturing method of an apparatus.

본 발명의 제1 양태에 따른 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 제1 공정과, 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 용융시켜 가접속한 후에 냉각하는 제2 공정과, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속하는 제3 공정을 포함하는 것을 특징으로 한다.The manufacturing method of the semiconductor device which concerns on the 1st aspect of this invention is a 1st process which makes the 1st solder bump provided in the 1st board | substrate and the 2nd solder bump provided in the 2nd board | substrate contact and contacts, and said 1st and 5th 2nd process which heats at the temperature more than melting | fusing point of 2 solder bumps, and melts and temporarily connects the said 1st solder bump and said 2nd solder bump, and the temporary connection of the said 1st solder bump and said 2nd solder bump The third step of heating the sieve to a temperature equal to or higher than the melting point of the first and second solder bumps in a reducing atmosphere to remove the oxide film present on the surface of the temporary connecting body while melting the temporary connecting body to make the main connection It is characterized by including.

본 발명의 제2 양태에 따른 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 제1 공정과, 상기 제1 및 제2 땜납 범프에 초음파 에너지를 인가하여, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 가접속하는 제2 공정과, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속하는 제3 공정을 포함하는 것을 특징으로 한다.The manufacturing method of the semiconductor device which concerns on the 2nd aspect of this invention is the 1st process of making the 1st solder bump provided in the 1st board | substrate and the 2nd solder bump provided in the 2nd board | substrate contact and contacting, and said 1st and 5th 2nd process of applying ultrasonic energy to 2 solder bumps, and temporarily connecting said 1st solder bump and said 2nd solder bump, and the temporary connection body of the said 1st solder bump and said 2nd solder bump in a reducing atmosphere. And a third step of melting and connecting the temporary connector to the main connection while heating to a temperature equal to or higher than the melting point of the first and second solder bumps and removing the oxide film present on the surface of the temporary connector. .

본 발명의 양태에 따른 반도체 장치의 제조 방법에 따르면, 땜납 범프끼리의 위치 맞춤 정밀도나 접속성을 유지하면서, 플럭스제를 이용하는 일 없이 땜납 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제하는 것이 가능해진다.According to the method of manufacturing a semiconductor device according to the aspect of the present invention, the generation of voids and connection defects due to the oxide film on the surface of the solder bumps is effective without using a flux agent while maintaining the alignment accuracy and the connectivity between the solder bumps. It becomes possible to restrain.

도 1은 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 위치 맞춤 공정을 나타내는 도면이다.
도 2는 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 접촉 공정을 나타내는 도면이다.
도 3은 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속 공정을 나타내는 도면이다.
도 4는 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 본접속 공정을 나타내는 도면이다.
도 5a 내지 도 5c는 제1 실시형태에 있어서의 접촉 공정부터 본접속 공정까지의 땜납 범프를 확대하여 나타내는 단면도이다.
도 6은 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 위치 맞춤 공정을 나타내는 도면이다.
도 7은 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 접촉 공정을 나타내는 도면이다.
도 8은 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속 공정을 나타내는 도면이다.
도 9는 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 본접속 공정을 나타내는 도면이다.
도 10은 실시예 1에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속체를 나타내는 확대 사진이다.
도 11은 실시예 1에 있어서의 제1 땜납 범프와 제2 땜납 범프의 본접속체를 나타내는 확대 사진이다.
도 12는 실시예 2에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속체를 나타내는 확대 사진이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the positioning process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 1st Embodiment.
It is a figure which shows the contact process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 1st Embodiment.
It is a figure which shows the temporary connection process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 1st Embodiment.
It is a figure which shows this connection process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 1st Embodiment.
5A to 5C are cross-sectional views showing enlarged solder bumps from the contact step to the main connection step in the first embodiment.
It is a figure which shows the positioning process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 2nd Embodiment.
It is a figure which shows the contact process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 2nd Embodiment.
It is a figure which shows the temporary connection process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 2nd Embodiment.
It is a figure which shows this connection process of the 1st solder bump and the 2nd solder bump in the manufacturing method of the semiconductor device of 2nd Embodiment.
FIG. 10 is an enlarged photograph showing a temporary connector of a first solder bump and a second solder bump in Example 1. FIG.
FIG. 11 is an enlarged photograph showing the main assembly of the first solder bumps and the second solder bumps in Example 1. FIG.
It is an enlarged photograph which shows the provisional connector of the 1st solder bump and the 2nd solder bump in Example 2. FIG.

하나의 실시형태에 있어서, 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과, 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여 용융시켜, 제1 땜납 범프와 제2 땜납 범프의 가접속체를 형성하는 공정과, 가접속체를 냉각하는 공정과, 냉각 후의 가접속체를 환원성 분위기 속에서 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 가접속체의 표면에 존재하는 산화막을 제거하면서, 가접속체를 용융시켜 본접속체를 형성하는 공정을 포함하고 있다.In one embodiment, a method of manufacturing a semiconductor device includes a step of bringing a first solder bump provided on a first substrate and a second solder bump provided on a second substrate into contact with each other, and the first and second solder bumps. The steps of forming the temporary connectors of the first solder bumps and the second solder bumps by heating to a temperature above the melting point, melting the temporary connectors, and cooling the temporary connectors after the cooling are performed in the reducing atmosphere. And a step of melting the temporary connecting body to form the main connecting body while heating to a temperature equal to or higher than the melting point of the second solder bump and removing the oxide film present on the surface of the temporary connecting body.

다른 실시형태에 있어서, 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과, 제1 및 제2 땜납 범프에 초음파 에너지를 인가하여, 제1 땜납 범프와 제2 땜납 범프의 가접속체를 형성하는 공정과, 가접속체를 환원성 분위기 중에서 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 가접속체의 표면에 존재하는 산화막을 제거하면서, 가접속체를 용융시켜 본접속체를 형성하는 공정을 포함하고 있다.In another embodiment, a method of manufacturing a semiconductor device includes a step of bringing into contact with a first solder bump provided on a first substrate and a second solder bump provided on a second substrate, and contacting the first and second solder bumps with ultrasonic waves. Applying energy to form a temporary connection body between the first solder bump and the second solder bump, and heating the temporary connection body at a temperature equal to or higher than the melting point of the first and second solder bumps in a reducing atmosphere. The process of melt | dissolving a temporary connection body and forming this connection body, removing the oxide film which exists in the surface is included.

(제1 실시형태)(First embodiment)

도 1 내지 도 4는 제1 실시형태에 따른 반도체 장치의 제조 공정을 나타내는 도면이다. 제1 실시형태는, 플럭스제를 이용하지 않는 플립 칩 접속을 적용한 반도체 장치의 제조 방법이다. 도 1에 나타내는 바와 같이, 제1 땜납 범프(1)를 갖는 제1 기판(2)과, 제2 땜납 범프(3)를 갖는 제2 기판(4)을 준비한다. 제1 기판(2)은 툴(5)에, 예컨대 흡착 유지되어 있다. 제2 기판(4)은 스테이지(6) 위에 배치되어 있다. 도 1에 나타내는 위치 맞춤 공정부터 도 3에 나타내는 가접속 공정까지는, 위치 맞춤 기구, 가열 기구, 높이 제어 기구 등을 갖는 플립 칩 본더를 사용하여 실시된다.1-4 is a figure which shows the manufacturing process of the semiconductor device which concerns on 1st Embodiment. 1st Embodiment is a manufacturing method of the semiconductor device which applied the flip chip connection which does not use a flux agent. As shown in FIG. 1, the 1st board | substrate 2 which has the 1st solder bump 1, and the 2nd board | substrate 4 which has the 2nd solder bump 3 are prepared. The 1st board | substrate 2 is hold | maintained by the tool 5, for example. The second substrate 4 is disposed on the stage 6. From the alignment process shown in FIG. 1 to the provisional connection process shown in FIG. 3, it implements using the flip chip bonder which has a positioning mechanism, a heating mechanism, a height control mechanism, etc.

제1 및 제2 기판(2, 4)은, 예컨대 반도체 칩(실리콘(Si) 칩 등)이나 인터포저 칩(실리콘(Si) 인터포저 등)이다. 제1 및 제2 기판(2, 4)에 있어서의 조합은, 예컨대 제1 반도체 칩(2)과 제2 반도체 칩(4)의 조합, 반도체 칩(2)과 Si 인터포저(4)의 조합, Si 인터포저(2)와 반도체 칩(4)의 조합 등, 특별히 한정되는 것이 아니다.The first and second substrates 2 and 4 are, for example, semiconductor chips (such as silicon (Si) chips) and interposer chips (such as silicon (Si) interposers). The combination of the first and second substrates 2, 4 is, for example, a combination of the first semiconductor chip 2 and the second semiconductor chip 4, and a combination of the semiconductor chip 2 and the Si interposer 4. The combination of the Si interposer 2 and the semiconductor chip 4 is not particularly limited.

제1 및 제2 땜납 범프(1, 3)는, 각각 기판(2, 4)의 정해진 영역 내에 매트릭스형으로 배열되어 있다. 땜납 범프(1, 3)는 기판(2, 4)의 표면에 마련된 전극 단자(도시하지 않음) 위에 배리어 메탈층(도시하지 않음) 등을 개재하여 형성되어 있다. 땜납 범프(1, 3)의 구성 재료로서는, 예컨대 Sn-Ag계 땜납 합금, Sn-Cu계 땜납 합금, Sn-Ag-Cu계 땜납 합금, Sn-Bi계 땜납 합금, Sn-In계 땜납 합금, Sn-Zn계 땜납 합금 등의 납프리 땜납 합금, 혹은 Sn-Pb계 땜납 합금이 이용된다. 땜납 범프(1, 3)의 형성 재료로서는 Sn-Ag계 땜납 합금이나 Sn-Cu계 땜납 합금이 적합하다.The first and second solder bumps 1 and 3 are arranged in a matrix in the predetermined regions of the substrates 2 and 4, respectively. The solder bumps 1 and 3 are formed on the electrode terminals (not shown) provided on the surfaces of the substrates 2 and 4 via barrier metal layers (not shown) or the like. As the constituent material of the solder bumps 1 and 3, for example, a Sn-Ag solder alloy, a Sn-Cu solder alloy, a Sn-Ag-Cu solder alloy, a Sn-Bi solder alloy, a Sn-In solder alloy, Lead-free solder alloys such as Sn-Zn solder alloys, or Sn-Pb solder alloys are used. As the material for forming the solder bumps 1 and 3, a Sn-Ag solder alloy or a Sn-Cu solder alloy is suitable.

땜납 범프(1, 3)는, 예컨대 도금법으로 형성하거나, 혹은 땜납 합금으로 이루어지는 미소 볼을 이용하여 형성된다. 기판(2, 4) 위에 형성된 직후의 땜납 범프(1, 3)의 표면에는 산화막이 존재하고 있지 않지만, 시간을 거치면 도 5a에 나타내는 바와 같이, 땜납 범프(1, 3)의 표면이 산화된다. 땜납 범프(1, 3)의 표면에 형성된 산화막(7)은, 땜납 범프(1, 3)끼리를 본접속할 때에 땜납 범프(1, 3) 내에 보이드를 발생시키거나, 또한 땜납 범프(1, 3) 사이에 저항의 증대나 접속 불량을 발생시키는 요인이 된다. 이 때문에, 산화막(7)은 땜납 범프(1, 3)를 본접속하기 전에 제거할 필요가 있다.The solder bumps 1 and 3 are formed by, for example, a plating method or are formed using micro balls made of a solder alloy. Although no oxide film exists on the surface of the solder bumps 1 and 3 immediately after the substrates 2 and 4 are formed, the surface of the solder bumps 1 and 3 is oxidized as shown in FIG. 5A over time. The oxide film 7 formed on the surfaces of the solder bumps 1 and 3 generates voids in the solder bumps 1 and 3 when the solder bumps 1 and 3 are connected to each other, or the solder bumps 1 and 3. ) May cause an increase in resistance or a poor connection. For this reason, the oxide film 7 needs to be removed before main connection of the solder bumps 1 and 3.

제1 기판(2)과 제2 기판(4)을 플립 칩 접속하는데 있어서, 우선 도 1에 나타내는 바와 같이 제1 땜납 범프(1)와 제2 땜납 범프(3)를 위치 맞춤 기구(8)로 위치 맞춤한다. 계속해서, 도 2에 나타내는 바와 같이 하중 검출 기구(9)로 제1 기판(2)에 가하는 하중을 제어하면서, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 접촉시킨다(도 5a). 이때에, 플럭스제는 이용하지 않는다. 땜납 범프(1, 3) 사이의 접촉 하중은, 다음 공정에서 용융시킨 땜납 범프(1, 3)끼리를 일체화시키는 것이 가능한 범위에서 저하중으로 하는 것이 바람직하다. 이 단계에서 땜납 범프(1, 3)끼리가 압착하여 버리는 것과 같은 하중을 가하면, 땜납 범프(1, 3)의 접촉 계면에 맞물린 산화막(7)을 다음 공정에서 외주면측으로 이동시키는 것이 어려워진다.In flip-chip connection of the 1st board | substrate 2 and the 2nd board | substrate 4, as shown in FIG. 1, the 1st solder bump 1 and the 2nd solder bump 3 are the alignment mechanism 8 first. Position it. Subsequently, as shown in FIG. 2, the 1st solder bump 1 and the 2nd solder bump 3 are made to contact, controlling the load applied to the 1st board | substrate 2 with the load detection mechanism 9 (FIG. 5A). ). At this time, the flux agent is not used. It is preferable to make the contact load between the solder bumps 1 and 3 low in the range which can integrate the solder bumps 1 and 3 melt | dissolved at the next process. If a load such as solder bumps 1 and 3 are pressed at this stage is applied, it becomes difficult to move the oxide film 7 engaged with the contact interface of the solder bumps 1 and 3 to the outer peripheral surface side in the next step.

제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 공정에서, 제1 기판(2)에 가하는 하중(땜납 범프(1, 3) 사이의 접촉 하중)은, 당초의 땜납 범프(1, 3)의 높이의 합(H)에 대하여, 접촉 후의 땜납 범프(1, 3)의 높이의 합(H1)이 90％ 이상 100％ 이하의 범위가 되도록 조정하는 것이 바람직하다. 당초의 높이(H)에 대하여 접촉 후의 높이(H1)가 90％ 미만이 되는 것과 같은 접촉 하중을 가하면, 땜납 범프(1, 3)끼리의 접촉 계면에 맞물린 산화막(7)의 제거성이 저하할 우려가 있다. 접촉 후의 높이(H1)는 당초의 높이(H) 이하이면 좋지만, 다수의 땜납 범프(1, 3)의 높이의 변동 등을 고려하면, 당초의 높이(H)에 대하여 접촉 후의 높이(H1)가 95％ 이하가 되도록 접촉 하중을 조정하는 것이 바람직하다. 구체적인 접촉 하중은 땜납 범프 1개당 0.5～10 ㎫ 정도로 하는 것이 바람직하다.In the contact process of the 1st solder bump 1 and the 2nd solder bump 3, the load (contact load between the solder bumps 1 and 3) applied to the 1st board | substrate 2 is the original solder bump 1 It is preferable to adjust so that the sum H1 of the heights of the solder bumps 1 and 3 after a contact may be 90% or more and 100% or less with respect to the sum H of the height of (3). When a contact load such that the height H1 after contacting becomes less than 90% with respect to the original height H, the removability of the oxide film 7 engaged with the contact interface between the solder bumps 1 and 3 may be reduced. There is concern. The height H1 after the contact may be equal to or less than the original height H. However, in consideration of variations in the height of the plurality of solder bumps 1 and 3 and the like, the height H1 after the contact with the original height H It is preferable to adjust a contact load so that it may become 95% or less. It is preferable to make specific contact load into about 0.5-10 Mpa per solder bump.

다음에, 도 3에 나타내는 바와 같이, 툴(5)의 가열 기구(10)나 스테이지(6)의 가열 기구(11)로 제1 및 제2 땜납 범프(1, 3)의 융점 이상의 온도로 가열하여, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 용융시켜 가접속체(13)를 형성한다. 땜납 범프(1, 3)의 가접속 공정에서는, 우선 제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 상태(높이(H1))를 유지하면서, 땜납 범프(1, 3)를 가열하여 용융시킨다. 계속해서, 높이 제어 기구(12)로 용융 상태의 땜납 범프(1, 3)의 높이의 합(H2)을 제어하면서, 기판(2, 4)의 간극을 조정하도록 제1 기판(2)을 강하시켜, 용융 상태의 땜납 범프(1, 3)의 형상을 변형시킨다(도 5b). 땜납 범프(1, 3)의 용융 상태를 소정 시간 유지한 후에 냉각한다.Next, as shown in FIG. 3, the heating mechanism 10 of the tool 5 or the heating mechanism 11 of the stage 6 is heated to a temperature equal to or higher than the melting point of the first and second solder bumps 1, 3. Thus, the temporary solder 13 is formed by melting the first solder bump 1 and the second solder bump 3. In the temporary connection process of the solder bumps 1 and 3, first, while maintaining the contact state (height H1) of the 1st solder bump 1 and the 2nd solder bump 3, the solder bumps 1 and 3 are moved. Heated to melt. Subsequently, the first substrate 2 is lowered to adjust the gap between the substrates 2 and 4 while controlling the sum H2 of the heights of the solder bumps 1 and 3 in the molten state with the height control mechanism 12. The shape of the solder bumps 1 and 3 in the molten state is deformed (FIG. 5B). After the molten state of the solder bumps 1 and 3 is maintained for a predetermined time, it is cooled.

이와 같이, 용융시킨 땜납 범프(1, 3)가 충분히 변형되도록, 땜납 범프(1, 3)의 높이(제1 및 제2 기판(2, 4)의 간극)를 조정함으로써, 땜납 범프(1, 3) 내부의 용융 상태의 땜납이 유동한다. 그 결과, 표면을 덮고 있는 산화막(7)에 균열이 생겨 이동이나 분열이 일어난다. 산화막(7)의 균열을 기점으로 하여, 액형화한 상하의 범프(1, 3)의 땜납이 직접 접촉하여 일체화하며, 용융 상태의 땜납의 표면 장력으로 산화막(7)이 측면으로 이동한다. 즉, 땜납 범프(1, 3)의 접촉 계면에 산화막(7)을 잔존시키는 일 없이, 땜납 범프(1, 3)끼리가 직접적으로 일체화한 가접속체(13)를 형성할 수 있다. 산화막(7)은 가접속체(13)의 측면(표면)에만 존재하게 된다.Thus, by adjusting the height (gap of the 1st and 2nd board | substrates 2 and 4) of the solder bumps 1 and 3 so that the molten solder bumps 1 and 3 may fully deform, the solder bumps 1, 3) Solder in the molten state flows inside. As a result, a crack occurs in the oxide film 7 covering the surface, causing movement and fragmentation. With the crack of the oxide film 7 as a starting point, the solder of the liquefied upper and lower bumps 1 and 3 directly contacts and integrates, and the oxide film 7 moves to the side with the surface tension of the solder in the molten state. That is, the temporary connecting body 13 in which the solder bumps 1 and 3 were directly integrated can be formed without leaving the oxide film 7 at the contact interface of the solder bumps 1 and 3. The oxide film 7 is only present on the side surface (surface) of the provisional connector 13.

접촉 상태의 땜납 범프(1, 3)의 높이(H1)에서 변형 후의 땜납 범프(1, 3)의 높이(H2)까지의 높이 변화량은, 땜납 범프(1, 3)의 높이의 변동 등을 고려하여, 땜납 범프(1, 3)를 충분히 변형시킬 수 있고, 또한 땜납 범프(1, 3)가 부서져 인접하는 범프끼리가 접촉하여 쇼트하지 않도록 조정한다. 당초의 땜납 범프(1, 3)의 높이(H)에 대하여 변형 후의 땜납 범프(1, 3)의 높이(H2)가 20～80％의 범위가 되도록, 땜납 범프(1, 3)의 높이(가접속체(13)의 높이)를 조정하는 것이 바람직하다. 땜납 범프(1, 3)의 높이의 조정은, 예컨대 제1 기판(2)에 하중을 가하여 실시한다. 또한, 땜납 범프(1, 3)는 액형으로 되어 있기 때문에, 경우에 따라서는 제1 기판(2)의 자기 중량만으로 높이 조정할 수 있다.The height change amount from the height H1 of the solder bumps 1 and 3 in contact to the height H2 of the solder bumps 1 and 3 after deformation takes into account variations in the height of the solder bumps 1 and 3 and the like. Thus, the solder bumps 1 and 3 can be sufficiently deformed, and the solder bumps 1 and 3 are broken so that the adjacent bumps do not come into contact with and short. The height of the solder bumps 1 and 3 so that the height H2 of the solder bumps 1 and 3 after deformation is in the range of 20 to 80% with respect to the height H of the original solder bumps 1 and 3 ( It is preferable to adjust the height of the temporary connecting body 13). The height of the solder bumps 1, 3 is adjusted by applying a load to the first substrate 2, for example. In addition, since the solder bumps 1 and 3 are in a liquid form, the height can be adjusted only by the magnetic weight of the first substrate 2 in some cases.

땜납 범프(1, 3)의 당초의 높이(H)에 대한 변형 후의 높이(H2)가 20％ 미만이 되도록 변형시키면, 인접하는 땜납 범프(1, 3)끼리가 접촉하여 쇼트할 우려가 커진다. 높이(H)에 대한 높이(H2)가 80％를 넘는 것과 같은 변형량으로는, 용융 상태의 땜납 범프(1, 3)의 유동 상태나 산화막(7)의 이동, 분열이 부족하여, 가접속체(13)의 내부에 산화막(7)이 잔존하기 쉬워진다. 이는 땜납 범프(1, 3)에 의한 접속체 내부에 보이드를 발생시키거나, 땜납 범프(1, 3) 사이에 접속 불량을 발생시키는 원인이 된다. 높이 조정을 행하여 형성한 가접속체(13)는, 도 5b에 나타내는 바와 같이 잘록한 부분을 갖는 「눈사람」형의 접속 형상을 갖는다.If the height H2 after deformation with respect to the original height H of the solder bumps 1 and 3 becomes less than 20%, there is a high possibility that the adjacent solder bumps 1 and 3 come into contact with and short. In the deformation amount such that the height H2 with respect to the height H exceeds 80%, the flow state of the solder bumps 1 and 3 in the molten state, the movement and the breakage of the oxide film 7 are insufficient, and the temporary connector The oxide film 7 tends to remain in the inside of (13). This causes a void to be generated inside the connecting body by the solder bumps 1 and 3 or a poor connection between the solder bumps 1 and 3. The temporary connecting body 13 formed by adjusting height has a "snowman" type connection shape which has a concave part as shown to FIG. 5B.

이 후, 도 4에 나타내는 바와 같이, 가접속된 제1 및 제2 기판(2, 4)을, 환원 가스 공급 기구(14)와 배기 기구(15)를 갖는 리플로우 챔버(16) 내에 설치된 스테이지(17) 위에 배치한다. 스테이지(17)는 가열 기구(18)를 갖고 있다. 리플로우 챔버(16) 내에의 환원제를 포함하는 분위기 가스의 공급과 배기를 행하면서, 땜납 범프(1, 3)의 가접속체(13)를 땜납 범프(1, 3)의 융점 이상의 온도로 가열하여 용융시킨다. 가접속체(13)의 용융은 환원성 분위기 속에서 실시되고, 또한 감압 상태로 한 환원성 분위기 속에서 실시하여도 좋다.Subsequently, as shown in FIG. 4, the stages in which the temporarily connected first and second substrates 2 and 4 are provided in the reflow chamber 16 having the reducing gas supply mechanism 14 and the exhaust mechanism 15 are provided. (17) placed on the top. The stage 17 has a heating mechanism 18. The temporary connector 13 of the solder bumps 1, 3 is heated to a temperature equal to or higher than the melting point of the solder bumps 1, 3 while supplying and evacuating the atmosphere gas containing the reducing agent in the reflow chamber 16. To melt. Melting of the temporary connector 13 may be performed in a reducing atmosphere, or may be performed in a reducing atmosphere in a reduced pressure state.

이와 같이, 가접속체(13)의 표면에 존재하는 산화막(7)을 환원성 가스로 환원하여 제거하면서, 가접속체(13)를 용융한 후에 냉각함으로써, 제1 기판(2)과 제2 기판(4)의 본접속을 완료시킨다. 땜납 범프(1, 3)에 의한 본접속체(19)는, 도 5c에 나타내는 바와 같이 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는다. 산화막(7)을 제거하는 환원성 분위기로서는, 수소나 카르복실산 등의 환원제와 불활성 가스나 질소 가스를 혼합한 분위기가 이용된다.As described above, the first and second substrates 2 and 2 are cooled by melting and cooling the temporary connector 13 while reducing and removing the oxide film 7 present on the surface of the temporary connector 13 with a reducing gas. This connection in (4) is completed. This connector 19 by the solder bumps 1 and 3 has a spherical connection shape having no concave portions as shown in Fig. 5C. As a reducing atmosphere which removes the oxide film 7, the atmosphere which mixed reducing agents, such as hydrogen and carboxylic acid, and an inert gas or nitrogen gas, is used.

환원제로서 이용하는 카르복실산은 특별히 한정되는 것이 아니며, 예컨대 포름산, 초산, 아크릴산, 프로피온산, 옥살산, 호박산, 말론산 등의 지방족의 1가 또는 2가의 저급 카르복실산을 들 수 있다. 이들 중에서도, 저비용이며 산화막(7)의 환원 작용이 우수하기 때문에, 포름산을 사용하는 것이 바람직하다. 특히, 포름산과 질소의 혼합 가스가 적합하며, 혼합 비율은 포름산이 0.05～15 체적％의 범위가 되도록 조정하는 것이 바람직하다. 포름산의 비율이 너무 낮으면 리플로우 시간을 길게 할 필요가 발생하고, 또한 너무 높으면 보이드가 발생하기 쉬워진다. 포름산의 비율은 0.1～10 체적％의 범위가 보다 바람직하다.The carboxylic acid used as the reducing agent is not particularly limited, and examples thereof include aliphatic monovalent or divalent lower carboxylic acids such as formic acid, acetic acid, acrylic acid, propionic acid, oxalic acid, succinic acid and malonic acid. Among these, formic acid is preferable because of low cost and excellent reduction of the oxide film 7. In particular, the mixed gas of formic acid and nitrogen is suitable, and it is preferable to adjust a mixing ratio so that a formic acid may be in the range of 0.05-15 volume%. If the ratio of formic acid is too low, it is necessary to lengthen the reflow time, and if too high, voids are likely to occur. As for the ratio of formic acid, the range of 0.1-10 volume% is more preferable.

가접속체(13)의 표면에 존재하는 산화막(7)은 분위기 중의 환원제에 의해 환원되고, 또한 산화막(7)의 환원 반응에 의해 생기는 산소, 물, 이산화탄소, 일산화탄소 등의 반응 생성물(가스)은 분위기 중에 확산되어 제거된다. 산화막(7)은 가접속체(13)의 표면에 존재하기 때문에, 산화막(7)의 환원 반응에서 생기는 반응 생성물이 본접속체(19)의 내부에 갇히는 경우는 없다. 또한, 땜납 범프(1, 3)의 접촉 계면에 존재하는 산화막(7)은 가접속 공정에서 외주면측으로 이동시키고 있기 때문에, 본접속체(19)의 내부에 잔류하는 경우는 없다. 따라서, 산화막(7)이나 그 환원 반응 생성물에 기인하는 보이드나 접속 불량의 발생을 억제하는 것이 가능해진다.The oxide film 7 present on the surface of the temporary connector 13 is reduced by a reducing agent in the atmosphere, and the reaction products (gas) such as oxygen, water, carbon dioxide, and carbon monoxide generated by the reduction reaction of the oxide film 7 are Diffused and removed in the atmosphere. Since the oxide film 7 is present on the surface of the provisional connector 13, the reaction product generated in the reduction reaction of the oxide film 7 is not trapped in the interior of the present connector 19. In addition, since the oxide film 7 which exists in the contact interface of the solder bumps 1 and 3 is moved to the outer peripheral surface side in a temporary connection process, it does not remain in the inside of this connection body 19. Therefore, it becomes possible to suppress generation | occurrence | production of the void and connection defect resulting from the oxide film 7 and its reduction reaction product.

또한, 환원 분위기 하에서 리플로우 접합하기 때문에, 제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 공정이나 가접속 공정 전에 산화막(7)의 제거 공정을 실시하는 일 없이, 양호한 접속 상태나 접속 형상을 얻을 수 있다. 땜납 범프(1, 3)의 접속 공정(압착 공정 등) 전에 산화막(7)의 제거 공정을 실시하는 경우, 양산 라인에 있어서는 산화막(7)의 제거 공정과 땜납 범프(1, 3)의 접속 공정 사이의 시간이나 분위기의 적절한 관리가 필요하게 되고, 그 결과로서 제품 비용을 증대시키게 된다. 이 실시형태의 반도체 장치의 제조 방법에 따르면, 보이드나 접속 불량의 발생을 억제한 본접속체(19)를 저비용으로 얻을 수 있다.In addition, since the reflow bonding is carried out in a reducing atmosphere, the connection state of the first solder bump 1 and the second solder bump 3 and the removal process of the oxide film 7 before the provisional connection process are performed without satisfactory connection state. And connection shape can be obtained. In the case where the removal process of the oxide film 7 is performed before the connection process (compression process, etc.) of the solder bumps 1 and 3, in the mass production line, the removal process of the oxide film 7 and the connection process of the solder bumps 1 and 3 are performed. Appropriate management of the time and atmosphere between them is required, resulting in increased product costs. According to the manufacturing method of the semiconductor device of this embodiment, this connector 19 which suppressed generation | occurrence | production of a void and connection defect can be obtained at low cost.

리플로우 챔버(16)로부터 추출한 구조체(제1 기판(2)과 제2 기판(4)의 접속체)는, 통상의 반도체 장치와 마찬가지로 어셈블리 공정으로 보내진다. 어셈블리 공정은 반도체 장치에 따라 선택되는 것이며, 특별히 한정되는 것이 아니다. 그 일례를 서술하면, 우선 제1 기판(2)과 제2 기판(4) 사이의 간극에 열경화성의 언더필 수지를 충전하고, 이것을 큐어 처리하여 경화시킨다. 또한, 제1 기판(2)과 제2 기판(4)의 접속체를, 예컨대 배선 기판으로 이루어지는 제3 기판 위에 탑재한 후, 접속체와 제3 기판 사이를 와이어 본딩 등으로 접속한다. 이러한 구조체를 수지 몰드한 후, 아우터 리드 볼을 배치하여 반도체 장치(반도체 패키지)의 외부 접속 단자를 형성한다.The structure (connected body of the 1st board | substrate 2 and the 2nd board | substrate 4) extracted from the reflow chamber 16 is sent to an assembly process similarly to a normal semiconductor device. The assembly process is selected according to the semiconductor device, and is not particularly limited. To describe the example, first, a gap between the first substrate 2 and the second substrate 4 is filled with a thermosetting underfill resin, which is cured by curing. In addition, after the connection body of the 1st board | substrate 2 and the 2nd board | substrate 4 is mounted on the 3rd board | substrate which consists of a wiring board | substrate, for example, the connection body and the 3rd board | substrate are connected by wire bonding etc. After resin-molding such a structure, the outer lead balls are arranged to form external connection terminals of the semiconductor device (semiconductor package).

(제2 실시형태)(Second Embodiment)

도 6 내지 도 9는 제2 실시형태에 따른 반도체 장치의 제조 공정을 나타내는 도면이다. 제2 실시형태에 따른 반도체 장치의 제조공정에 있어서는, 우선 제1 실시형태와 마찬가지로, 제1 땜납 범프(1)를 갖는 제1 기판(2)과 제2 땜납 범프(3)를 갖는 제2 기판(4)을 준비하고, 도 6에 나타내는 바와 같이 제1 땜납 범프(1)와 제2 땜납 범프(3)를 위치 맞춤한다. 기판(2, 4)의 구체예, 땜납 범프(1, 3)의 구성 재료, 땜납 범프(1, 3)의 위치 맞춤 방법 등은, 제1 실시형태와 동일하다. 또한, 도 6에 나타내는 위치 맞춤 공정부터 도 8에 나타내는 가접속 공정까지는, 위치 맞춤 기구, 가압 기구, 가열 기구, 초음파 발생 기구 등을 갖는 플립 칩 본더를 사용하여 실시된다.6-9 is a figure which shows the manufacturing process of the semiconductor device which concerns on 2nd Embodiment. In the manufacturing process of the semiconductor device according to the second embodiment, firstly, similarly to the first embodiment, the first substrate 2 having the first solder bumps 1 and the second substrate having the second solder bumps 3 are provided. (4) is prepared and the 1st solder bump 1 and the 2nd solder bump 3 are aligned as shown in FIG. The specific example of the board | substrates 2 and 4, the constituent material of the solder bumps 1 and 3, the positioning method of the solder bumps 1 and 3, etc. are the same as that of 1st Embodiment. In addition, from the alignment process shown in FIG. 6 to the provisional connection process shown in FIG. 8, it implements using the flip chip bonder which has a positioning mechanism, a pressurization mechanism, a heating mechanism, an ultrasonic wave generation mechanism, etc. FIG.

다음에, 도 7에 나타내는 바와 같이, 플럭스제를 이용하는 일 없이, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 접촉시킨다. 땜납 범프(1, 3)의 접촉 공정은 제1 실시형태와 동일하게 실시된다. 땜납 범프(1, 3)의 접촉 후의 높이나 접촉 하중은, 제1 실시형태와 동일하게 하는 것이 바람직하다. 계속해서, 도 8에 나타내는 바와 같이, 접촉시킨 땜납 범프(1, 3)에 가압 기구(21)로 하중을 가하면서, 초음파 발생 기구(22)로부터 땜납 범프(1, 3)의 접촉 계면에 초음파 에너지를 인가한다. 도면 중, 화살표(X)는 초음파에 의한 진동 방향을 나타낸다. 이와 같이 하여, 제1 땜납 범프(1)와 제2 땜납 범프(3)의 가접속체(23)를 형성한다.Next, as shown in FIG. 7, the 1st solder bump 1 and the 2nd solder bump 3 are made to contact, without using a flux agent. The contact process of the solder bumps 1 and 3 is performed similarly to the first embodiment. It is preferable to make the height and the contact load after the contact of the solder bumps 1 and 3 the same as in the first embodiment. Subsequently, as shown in FIG. 8, while applying a load to the solder bumps 1 and 3 which are in contact with the pressurizing mechanism 21, the ultrasonic wave is applied to the contact interface of the solder bumps 1 and 3 from the ultrasonic generating mechanism 22. FIG. Apply energy. In the figure, an arrow X indicates a vibration direction by ultrasonic waves. In this way, the provisional connecting body 23 of the 1st solder bump 1 and the 2nd solder bump 3 is formed.

가접속체(23)의 형성 공정에서는, 땜납 범프(1, 3)가 국소적으로 변형되는 것과 같은 하중을 가하는 것이 바람직하다. 땜납 범프(1, 3)에 가하는 하중은, 예컨대 하중 검출 기구(9)로 제어하는 것이 바람직하다. 이러한 땜납 범프(1, 3)의 국소적인 변형과 초음파 에너지의 인가를 동시에 실시함으로써, 접촉 계면에 끼워진 산화막에 균열이 생겨 이동이나 분열이 일어남과 동시에, 땜납 범프(1, 3) 전체 및 산화막의 균열 부분에 초음파 에너지가 작용하여 제1 땜납 범프(1)와 제2 땜납 범프(3)가 융합한다. 초음파 에너지는 땜납 재료의 연화나 그것에 기초한 변형, 또한 땜납 원자의 확산을 촉진하고, 이들에 의해 제1 땜납 범프(1)와 제2 땜납 범프(3)가 융합한다.In the process of forming the temporary connecting body 23, it is preferable to apply a load such that the solder bumps 1 and 3 are locally deformed. It is preferable to control the load to the solder bumps 1 and 3 by the load detection mechanism 9, for example. By simultaneously performing such local deformation of the solder bumps 1 and 3 and application of ultrasonic energy, cracks occur in the oxide film sandwiched at the contact interface, causing movement and fragmentation, and at the same time, the entire solder bumps 1 and 3 and the oxide film Ultrasonic energy acts on the cracked portion to fuse the first solder bump 1 and the second solder bump 3 together. Ultrasonic energy promotes softening of the solder material, deformation based on it, and diffusion of solder atoms, thereby fusing the first solder bump 1 and the second solder bump 3.

가접속체(23)를 형성할 때에, 땜납 범프(1, 3)의 표면에 존재하는 산화막은 땜납 원자의 확산과 초음파 에너지에 의한 진동에 의해 가접속체(23)의 측면으로 이동한다. 즉, 땜납 범프(1, 3)의 접촉 계면에 산화막을 잔존시키는 일 없이, 땜납 범프(1, 3)끼리가 직접적으로 일체화한 가접속체(23)를 형성할 수 있다. 이러한 공정에서 형성된 가접속체(23)는, 제1 실시형태와 마찬가지로 잘록한 부분을 갖는 「눈사람」형의 접속 형상을 갖는다.When forming the temporary connection body 23, the oxide film which exists on the surface of the solder bumps 1 and 3 moves to the side surface of the temporary connection body 23 by the diffusion of a solder atom and the vibration by ultrasonic energy. In other words, the temporary connecting body 23 in which the solder bumps 1 and 3 are directly integrated can be formed without leaving an oxide film at the contact interface of the solder bumps 1 and 3. The provisional connecting body 23 formed in such a process has a "snowman" connection shape having a concave portion similarly to the first embodiment.

초음파 에너지의 인가 공정은 실온 하에서 행하여도 좋고, 또한 툴(5)의 가열 기구(10)나 스테이지(6)의 가열 기구(11)로 땜납 범프(1, 3)를 가열하면서 행하여도 좋다. 땜납 범프(1, 3)를 가열하면서 초음파 에너지를 인가함으로써, 땜납 범프(1, 3)가 더욱 연화되어 변형되기 쉬워지기 때문에, 초음파 에너지로 산화막을 제거하기 쉬워진다. 또한, 땜납 범프(1, 3)의 접촉 공정이나 가접속 공정은, 기본적으로는 땜납 범프(1, 3)의 표면에 형성된 산화막을 제거하는 일 없이 실시하는 것이 가능하지만, 미리 과잉의 산화막을 제거한 후에 실시하여도 좋다. 제1 실시형태도 동일하다.The application step of the ultrasonic energy may be performed at room temperature, or may be performed while the solder bumps 1 and 3 are heated by the heating mechanism 10 of the tool 5 and the heating mechanism 11 of the stage 6. By applying ultrasonic energy while heating the solder bumps 1 and 3, the solder bumps 1 and 3 are further softened and deformed easily, so that the oxide film is easily removed by the ultrasonic energy. In addition, although the contact process and provisional connection process of the solder bumps 1 and 3 can be performed basically without removing the oxide film formed in the surface of the solder bumps 1 and 3, the excess oxide film was removed previously. You may carry out later. The same applies to the first embodiment.

이 후, 도 9에 나타내는 바와 같이, 가접속된 제1 및 제2 기판(2, 4)을 리플로우 챔버(16) 내에 배치하고, 리플로우 챔버(16) 내에의 환원제를 포함하는 분위기 가스의 공급과 배기를 행하면서, 땜납 범프(1, 3)의 가접속체(23)를 땜납 범프(1, 3)의 융점 이상의 온도로 가열하여 용융시킨다. 제1 실시형태와 마찬가지로, 가접속체(23)의 표면에 존재하는 산화막을 환원성 가스로 환원하여 제거하면서, 가접속체(23)를 용융한 후에 냉각함으로써, 제1 기판(2)과 제2 기판(4)의 본접속을 완료시킨다. 땜납 범프(1, 3)에 의한 본접속체(24)는 제1 실시형태와 마찬가지로 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는다. 리플로우 챔버(16)로부터 추출된 구조체는, 제1 실시형태와 동일한 어셈블리 공정으로 보내진다.Subsequently, as shown in FIG. 9, the temporarily connected first and second substrates 2 and 4 are disposed in the reflow chamber 16, and the atmosphere gas containing the reducing agent in the reflow chamber 16 is included. While supplying and exhausting, the provisional connection body 23 of the solder bumps 1 and 3 is heated and melted to a temperature equal to or higher than the melting point of the solder bumps 1 and 3. Similarly to the first embodiment, the first substrate 2 and the second substrate are cooled by melting and cooling the temporary connector 23 while reducing and removing the oxide film existing on the surface of the temporary connector 23 with a reducing gas. This connection of the board | substrate 4 is completed. The main assembly 24 by the solder bumps 1 and 3 has a spherical connection shape having no concave portions as in the first embodiment. The structure extracted from the reflow chamber 16 is sent to the same assembly process as in the first embodiment.

환원제나 그것을 포함하는 환원성 분위기에는, 제1 실시형태와 동일한 것이 사용된다. 또한, 구체적인 조건 등도 동일하다. 제1 실시형태와 마찬가지로, 산화막은 가접속체(23)의 표면에 존재하기 때문에, 산화막의 환원 반응으로 생기는 반응 생성물이 본접속체(24)의 내부에 갇히는 경우는 없다. 땜납 범프(1, 3)의 접촉 계면에 존재하는 산화막은 가접속 공정에서 외주면측으로 이동시키고 있기 때문에, 본접속체(24)의 내부에 잔류하는 경우는 없다. 따라서, 산화막이나 그 환원 반응 생성물에 기인하는 보이드나 접속 불량의 발생을 억제하는 것이 가능해진다. 또한, 제1 실시형태와 마찬가지로 땜납 범프(1, 3)의 접촉 공정이나 가접속 공정 전에 산화막의 제거 공정을 실시하는 일 없이, 양호한 접속 상태나 접속 형상을 얻을 수 있기 때문에, 보이드나 접속 불량의 발생을 억제한 본접속체(24)를 저비용으로 얻는 것이 가능해진다.The same thing as 1st Embodiment is used for a reducing agent and the reducing atmosphere containing the same. Moreover, specific conditions are also the same. As in the first embodiment, since the oxide film exists on the surface of the provisional connector 23, the reaction product generated by the reduction reaction of the oxide film is not trapped inside the main connector 24. Since the oxide film which exists in the contact interface of the solder bumps 1 and 3 is moved to the outer peripheral surface side in the provisional connection process, it does not remain in the inside of this connection body 24. Therefore, it becomes possible to suppress the occurrence of voids or poor connection due to the oxide film or the reduction reaction product thereof. In addition, as in the first embodiment, a good connection state and a connection shape can be obtained without performing the step of removing the oxide film before the contact step or temporary connection step of the solder bumps 1 and 3, and therefore, It becomes possible to obtain this connection body 24 which suppressed generation | occurrence | production at low cost.

다음에, 실시예와 그 평가 결과에 대해서 서술한다.Next, an Example and the evaluation result are described.

(실시예 1)(Example 1)

우선, 전기 도금법으로 전극 단자 위에 Sn-0.7 질량％ Cu 조성의 땜납 범프가 형성된 제1 반도체 칩과, 이 제1 반도체 칩이 실장되는 피접속측의 제2 반도체 칩을 준비하였다. 제2 반도체 칩의 전극 단자 위에는, 제1 반도체 칩(1)과 마찬가지로 Sn-0.7 질량％ Cu 조성의 땜납 범프가 형성되어 있다. 제1 반도체 칩의 전극 단자와 제2 반도체 칩의 전극 단자는 상호 접속될 수 있도록, 대응한 정해진 위치에 배치되어 있다. 단자수는 약 2000, 땜납 범프의 높이는 20 ㎛, 인접하는 단자 피치의 최소값은 60 ㎛로 하였다. 플럭스제는 이용하고 있지 않다.First, the 1st semiconductor chip in which the solder bump of Sn-0.7 mass% Cu composition was formed on the electrode terminal by the electroplating method, and the 2nd semiconductor chip of the to-be-connected side in which this 1st semiconductor chip is mounted were prepared. On the electrode terminal of the 2nd semiconductor chip, the solder bump of Sn-0.7 mass% Cu composition is formed similarly to the 1st semiconductor chip 1. The electrode terminals of the first semiconductor chip and the electrode terminals of the second semiconductor chip are disposed at corresponding fixed positions so as to be interconnected. The number of terminals was about 2000, the height of the solder bump was 20 micrometers, and the minimum value of the adjacent terminal pitch was 60 micrometers. Flux agent is not used.

이들 반도체 칩을 위치 맞춤 기구, 가열 기구, 가압 기구, 툴 높이 제어 기구를 구비하는 플립 칩 본더에 의해, 툴에 유지된 제1 반도체 칩과 스테이지에 유지된 제2 반도체 칩을 위치 맞춤한 후, 대응하는 땜납 범프끼리를 접촉시켰다. 접촉 하중은 하중 검출 기구에 의해 측정하여, 땜납 범프를 거의 부수지 않는 하중인 1 N(범프 1개당 약 0.7 ㎫)으로 하였다. 접촉 후의 땜납 범프의 높이(H1)는 당초의 땜납 범프의 높이(H)(40 ㎛)의 95％로 하였다. 이러한 범프 높이(H1)가 되는 반도체 칩 사이의 간극(d1)을 다음 공정의 기준으로 한다.After positioning these semiconductor chips by the flip-chip bonder provided with a positioning mechanism, a heating mechanism, a pressurization mechanism, and a tool height control mechanism, after positioning the 1st semiconductor chip hold | maintained by the tool and the 2nd semiconductor chip hold | maintained by the stage, The corresponding solder bumps were brought into contact with each other. The contact load was measured by a load detection mechanism, and was set to 1 N (approximately 0.7 MPa per bump) which is a load that hardly breaks the solder bumps. The height H1 of the solder bump after contact was made into 95% of the height H (40 micrometers) of the original solder bump. The gap d1 between the semiconductor chips, which becomes such bump height H1, is taken as a reference for the next step.

계속해서, 2개의 반도체 칩의 평면 방향의 상대 위치를 유지하면서, 툴 및 스테이지의 온도를 250℃까지 상승시켜, 땜납 범프끼리의 접촉 계면의 온도가 Sn-Cu 땜납의 융점(227℃) 이상이 되도록 가열하였다. 계속해서, 용융 상태의 땜납 범프의 높이(H2)가 당초의 땜납 범프의 높이(H)의 70％가 되도록, 반도체 칩 사이의 간극(d2)을 접촉 시점의 간극(d1)에서 10 ㎛ 낮추도록 가압하며, 이 칩 간극(d2)(범프 높이(H2))을 유지하면서 25초간 유지하였다.Subsequently, while maintaining the relative position in the planar direction of the two semiconductor chips, the temperature of the tool and the stage is increased to 250 ° C, and the temperature of the contact interface between the solder bumps is higher than the melting point (227 ° C) of the Sn-Cu solder. Heated to Subsequently, the gap d2 between the semiconductor chips is lowered by 10 µm from the gap d1 at the point of contact so that the height H2 of the solder bump in the molten state is 70% of the height H of the original solder bump. Pressurization was carried out for 25 seconds, keeping this chip | tip gap d2 (bump height H2).

그리고, 용융 상태의 땜납 범프를 실온까지 냉각함으로써, 땜납 범프의 가접속체를 형성하였다. 땜납 범프의 가접속체의 확대 사진을 도 10에 나타낸다. 도 10으로부터 분명한 바와 같이, 제1 반도체 칩의 땜납 범프와 제2 반도체 칩의 땜납 범프는 중앙 부분이 직접 융합하고 있으며, 측면측에는 계면 잔부인 잘록한 부분이 보여졌다. 이와 같이, 땜납 범프의 가접속체는 「눈사람」형의 접속 형상을 갖고 있었다.And the temporary bump of a solder bump was formed by cooling the solder bump of a molten state to room temperature. An enlarged photograph of the temporary connection body of a solder bump is shown in FIG. As is apparent from Fig. 10, the solder bumps of the first semiconductor chip and the solder bumps of the second semiconductor chip are directly fused to each other, and the side portions of the solder bumps of the interface bumps are visible. Thus, the temporary connection body of the solder bump had the connection shape of the "snowman" type.

이 후, 땜납 범프의 가접속체를 리플로우 챔버 내에 배치하고, 포름산을 5 체적％ 혼합한 질소 가스 분위기의 공급과 배기를 행하면서, 땜납 범프의 가접속체를 250℃에서 60초간 가열하여 재차 용융시켰다. 이것을 실온까지 냉각함으로써, 땜납 범프에 의한 접속체(본접속체)를 형성하였다. 땜납 범프에 의한 접속체의 확대 사진을 도 11에 나타낸다.Thereafter, the temporary bumps of the solder bumps are placed in the reflow chamber, and the temporary bumps of the solder bumps are heated at 250 ° C. for 60 seconds while supplying and exhausting a nitrogen gas atmosphere mixed with 5 vol% of formic acid, and again. Melted. By cooling this to room temperature, the connection body (main connection body) by the solder bump was formed. The enlarged photograph of the connection body by a solder bump is shown in FIG.

도 11로부터 분명한 바와 같이, 포름산의 산화막 환원 효과에 기초하여 잘록한 부분의 원인인 측면 산화막이 환원?제거되어, 양호한 구형 형상을 갖는 접속체를 얻을 수 있었다. 접속체의 내부 상태를 관찰한 바, 보이드의 발생은 보이지 않았다. 또한, 포름산의 비점은 땜납 합금의 융점보다 충분히 낮기 때문에, 범프 간극이 미소함에도 불구하고, 반도체 칩의 중심 부근에 위치하는 범프 표면의 산화막까지 양호하게 환원되어 있는 것이 확인되었다. 리플로우 챔버 내는 가열 처리 후에 진공 상태로 하였기 때문에, 공정 완료 후의 반도체 칩의 표면으로부터 포름산 잔사는 검출되지 않았다.As is apparent from Fig. 11, the side oxide film, which is the cause of the constricted portion, was reduced and removed on the basis of the oxide film reduction effect of formic acid, thereby obtaining a connector having a good spherical shape. When the internal state of the connection body was observed, no occurrence of voids was observed. In addition, since the boiling point of formic acid was sufficiently lower than the melting point of the solder alloy, it was confirmed that the oxide film on the bump surface located near the center of the semiconductor chip was satisfactorily reduced even though the bump gap was minute. Since the reflow chamber was made into a vacuum state after the heat treatment, no formic acid residue was detected from the surface of the semiconductor chip after the completion of the process.

이 실시예에서는 Sn-0.7 질량％ Cu 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 대해서 설명하였지만, Sn-3.5 질량％ Ag 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 있어서도 동일한 결과를 얻을 수 있었다. 이와 같이, 땜납 범프끼리의 접촉 공정과 땜납 범프의 용융에 의한 가접속 공정을 실시한 후에, 땜납 범프의 본접속 공정(리플로우 공정)을 행함으로써, 플럭스제를 이용하는 일 없이, 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제할 수 있다.In this embodiment, the case where a solder bump made of a solder alloy with a Sn-0.7 mass% Cu composition is used, but the same result can be obtained even when a solder bump made of a solder alloy with a Sn-3.5 mass% Ag composition is used. there was. Thus, after performing the contact process of solder bumps and the temporary connection process by melting a solder bump, the main connection process (reflow process) of a solder bump is performed, and it does not use a flux agent, but to the oxide film of a bump surface. It is possible to effectively suppress the occurrence of voids or connection failures caused.

(실시예 2)(Example 2)

실시예 1과 동일한 2개의 반도체 칩을 준비하고, 이들을 위치 맞춤 기구, 가열 기구, 가압 기구, 초음파 발생 기구를 구비하는 플립 칩 본더에 의해, 실온 하에서 위치 맞춤한 후에 대응하는 땜납 범프끼리를 접촉시켰다. 접촉 하중은 실시예 1과 동일하게 하였다. 계속해서, 접촉시킨 땜납 범프에 10 N의 가압력을 가하면서, 50 ㎑, 40 W의 초음파 진동을 8초간 인가함으로써, 땜납 범프의 가접속체를 형성하였다.Two semiconductor chips similar to those of Example 1 were prepared, and the flip chip bonders provided with the positioning mechanism, the heating mechanism, the pressing mechanism, and the ultrasonic wave generation mechanism were aligned at room temperature, and then the corresponding solder bumps were brought into contact with each other. . The contact load was the same as in Example 1. Subsequently, 50 kW and 40 W of ultrasonic vibration was applied for 8 seconds while applying a pressing force of 10 N to the solder bumps in contact, thereby forming a temporary connection body of the solder bumps.

땜납 범프의 가접속체의 확대 사진을 도 12에 나타낸다. 도 12로부터 분명한 바와 같이, 땜납 범프의 용융을 적용한 실시예 1과 마찬가지로, 초음파 에너지의 인가를 적용한 실시예 2의 가접속체에 있어서도 땜납 범프의 중앙 부분이 직접 융합하고 있고, 측면측에는 계면 잔부인 잘록한 부분이 보여졌다. 이와 같이, 땜납 범프의 가접속체는 「눈사람」형의 접속 형상을 갖고 있었다. 이 상태에서 일부의 샘플을 추출하여 접합 전단 강도를 측정한 바, 땜납 범프의 면적 환산으로 1.4 ㎫ 이상의 접합 강도를 얻을 수 있었다.An enlarged photograph of the temporary connector of the solder bumps is shown in FIG. As is apparent from FIG. 12, in the temporary connection body of Example 2 to which ultrasonic energy application is applied, similarly to Example 1 to which melting of the solder bumps is applied, the center part of the solder bumps is directly fused, and the interface remains on the side surface. The narrow part is shown. Thus, the temporary connection body of the solder bump had the connection shape of the "snowman" type. In this state, a part of samples were taken and the joint shear strength was measured. As a result, the bond strength of 1.4 MPa or more was obtained in terms of the area of the solder bumps.

이 후, 땜납 범프의 가접속체를 리플로우 챔버 내에 배치하고, 실시예 1과 마찬가지로 포름산을 5 체적％ 혼합한 질소 가스 분위기의 공급과 배기를 행하면서, 땜납 범프의 가접속체를 250℃에서 60초간 가열하여 재차 용융시켰다. 이것을 실온까지 냉각함으로써, 땜납 범프에 의한 접속체(본접속체)를 형성하였다. 땜납 범프에 의한 접속체의 상태를 확인한 바, 실시예 1과 마찬가지로, 잘록한 부분의 원인인 측면 산화막이 환원?제거되어 양호한 구형 형상을 갖고 있고, 또한 내부에 보이드의 발생은 보여지지 않았다. 또한, 반도체 칩의 중심 부근에 위치하는 범프 표면의 산화막까지 양호하게 환원되어 있었다.Thereafter, the temporary connection body of the solder bumps was placed in the reflow chamber, and the temporary connection body of the solder bumps was supplied at 250 ° C. while supplying and evacuating a nitrogen gas atmosphere containing 5 vol% of formic acid mixed in the same manner as in Example 1. It was heated for 60 seconds and melted again. By cooling this to room temperature, the connection body (main connection body) by the solder bump was formed. When the state of the connection body by the solder bumps was confirmed, similarly to Example 1, the side oxide film, which is the cause of the constricted portion, was reduced and removed to have a good spherical shape, and no voids were observed inside. Further, the oxide film on the bump surface located near the center of the semiconductor chip was satisfactorily reduced.

이 실시예에서는 Sn-0.7 질량％ Cu 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 대해서 설명하였지만, Sn-3.5 질량％ Ag 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 있어서도 동일한 결과가 얻어졌다. 이와 같이, 땜납 범프끼리의 접촉 공정과 초음파 에너지의 인가에 의한 가접속 공정을 실시한 후에, 땜납 범프의 본접속 공정(리플로우 공정)을 행함으로써, 플럭스제를 이용하는 일 없이, 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제할 수 있다.In this example, the case where a solder bump made of a solder alloy of Sn-0.7% by mass Cu composition was used, but the same result was obtained even when a solder bump made of a solder alloy of Sn-3.5% by mass Ag composition was used. . Thus, after performing the contact process of solder bumps and the temporary connection process by application of ultrasonic energy, the main connection process (reflow process) of a solder bump is performed, and it does not use a flux agent, but to the oxide film of a bump surface. It is possible to effectively suppress the occurrence of voids or connection failures caused.

특정 실시예들을 설명하였지만, 이들 실시예들은 예로써만 제시되었고, 본 발명의 범위를 제한하고자 함이 아니다. 사실, 여기에 설명된 신규한 방법들은 다양한 다른 형태로 구현될 수도 있고, 또한 여기에 설명된 방법들 형태에서의 다양한 생략, 대체 및 변화는 본 발명의 사상으로부터 벗어나지 않고 행해질 수도 있다. 첨부된 청구항 및 그 등가물은 본 발명의 범위 및 사상 내에 있을 것인 그러한 형태 또는 변형을 망라하고자 한다.While specific embodiments have been described, these embodiments have been presented by way of example only, and are not intended to limit the scope of the invention. Indeed, the novel methods described herein may be embodied in a variety of other forms, and various omissions, substitutions and changes in the forms of the methods described herein may be made without departing from the spirit of the invention. The appended claims and their equivalents are intended to cover such forms or modifications as would fall within the scope and spirit of the invention.

Claims (20)

제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과;
상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여 용융시켜, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 형성하는 공정과;
상기 가접속체를 냉각하는 공정과;
상기 냉각 후의 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속체를 형성하는 공정
을 포함하고,
접촉시킨 상기 제1 땜납 범프와 제2 땜납 범프의 높이를 유지하면서, 상기 제1 및 제2 땜납 범프를 용융시킨 후, 용융 상태의 상기 제1 및 제2 땜납 범프를 변형시키도록, 상기 제1 기판과 상기 제2 기판의 간극을 조정하여 상기 가접속체를 형성하는 것인 반도체 장치의 제조 방법.Positioning and contacting the first solder bumps provided on the first substrate and the second solder bumps provided on the second substrate;
Heating and melting at a temperature equal to or higher than the melting point of the first and second solder bumps to form a temporary connection body between the first solder bumps and the second solder bumps;
Cooling the provisional connector;
The temporary connector after cooling is heated to a temperature equal to or higher than the melting point of the first and second solder bumps in a reducing atmosphere, and the temporary connector is melted while removing the oxide film present on the surface of the temporary connector. Shaping process
Including,
The first and second solder bumps are melted while maintaining the heights of the first solder bumps and the second solder bumps in contact, and then the first and second solder bumps in the molten state are deformed. A method of manufacturing a semiconductor device, wherein the temporary connector is formed by adjusting a gap between a substrate and the second substrate. 삭제delete 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 표면에 존재하는 산화막을, 상기 용융 상태의 제1 및 제2 땜납 범프의 변형 시에 상기 가접속체의 측면으로 이동시키는 반도체 장치의 제조 방법.The semiconductor device according to claim 1, wherein an oxide film present on the surfaces of the first and second solder bumps is moved to the side surface of the temporary connector when the first and second solder bumps in the molten state are deformed. Way. 제1항에 있어서, 상기 가접속체는 잘록한 부분을 갖는 눈사람형의 접속 형상을 가지고, 상기 본접속체는 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는 것인 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the provisional connector has a snowman-shaped connection shape having a concave portion, and the main connector has a spherical connection shape having no concave portion. 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 당초의 높이의 합(H)에 대하여, 접촉 후의 상기 제1 및 제2 땜납 범프의 높이의 합(H1)이 90～100％의 범위가 되도록, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 접촉시키는 반도체 장치의 제조 방법.2. The sum H1 of the heights of the first and second solder bumps after contacting is 90 to 100% with respect to the sum H of the original heights of the first and second solder bumps. The method of manufacturing a semiconductor device wherein the first solder bump and the second solder bump are brought into contact with each other so as to be. 제1항에 있어서, 하중을 가하면서 상기 제1 땜납 범프와 상기 제2 땜납 범프를 접촉시키는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the first solder bump and the second solder bump are brought into contact with each other while applying a load. 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 당초의 높이의 합(H)에 대하여, 상기 용융 상태의 제1 및 제2 땜납 범프의 높이의 합(H2)이 20～80％의 범위가 되도록, 상기 제1 기판과 상기 제2 기판의 간극을 조정하여 상기 가접속체를 형성하는 반도체 장치의 제조 방법.2. The sum H2 of the heights of the first and second solder bumps in the molten state is 20 to 80% of the sum H of the original heights of the first and second solder bumps. And a gap between the first substrate and the second substrate so as to be in a range so as to form the provisional connector. 제1항에 있어서, 하중을 가하여 상기 용융 상태의 제1 및 제2 땜납 범프를 변형시키는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein a load is applied to deform the first and second solder bumps in the molten state. 제1항에 있어서, 상기 환원성 분위기는 카르복실산 가스를 포함하는 것인 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the reducing atmosphere contains a carboxylic acid gas. 제1항에 있어서, 상기 환원성 분위기는 카르복실산 가스와 질소 가스의 혼합 가스를 포함하는 것인 반도체 장치의 제조 방법.The method of claim 1, wherein the reducing atmosphere comprises a mixed gas of carboxylic acid gas and nitrogen gas. 제1항에 있어서, 상기 제1 및 제2 기판은, 각각 반도체 칩 또는 인터포저 칩을 구비하는 것인 반도체 장치의 제조 방법.The method of claim 1, wherein the first and second substrates each include a semiconductor chip or an interposer chip. 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과;
상기 제1 및 제2 땜납 범프에 초음파 에너지를 인가하여, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 형성하는 공정과;
상기 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속체를 형성하는 공정
을 포함하고,
상기 제1 및 제2 땜납 범프에 하중을 가하면서, 상기 초음파 에너지를 인가하여 상기 가접속체를 형성하는 것인 반도체 장치의 제조 방법.Positioning and contacting the first solder bumps provided on the first substrate and the second solder bumps provided on the second substrate;
Applying ultrasonic energy to the first and second solder bumps to form a temporary connection body between the first solder bumps and the second solder bumps;
The temporary connector is melted by heating the temporary connector to a temperature equal to or higher than the melting point of the first and second solder bumps in a reducing atmosphere to remove the oxide film present on the surface of the temporary connector, thereby melting the temporary connector. Forming process
Including,
A method for manufacturing a semiconductor device, wherein the provisional connector is formed by applying the ultrasonic energy while applying a load to the first and second solder bumps. 삭제delete 제12항에 있어서, 상기 제1 및 제2 땜납 범프가 국부적으로 변형되도록 상기 하중을 가하는 반도체 장치의 제조 방법.13. The method of claim 12, wherein the load is applied such that the first and second solder bumps are locally deformed. 제12항에 있어서, 상기 제1 및 제2 땜납 범프의 표면에 존재하는 산화막을, 상기 하중 및 상기 초음파 에너지의 인가 시에 상기 가접속체의 측면으로 이동시키는 반도체 장치의 제조 방법.The manufacturing method of a semiconductor device according to claim 12, wherein the oxide films existing on the surfaces of the first and second solder bumps are moved to the side surfaces of the temporary connector when the load and the ultrasonic energy are applied. 제12항에 있어서, 상기 가접속체는 잘록한 부분을 갖는 눈사람형의 접속 형상을 가지고, 상기 본접속체는 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는 것인 반도체 장치의 제조 방법.13. The method of manufacturing a semiconductor device according to claim 12, wherein the provisional connector has a snowman-shaped connection shape having a concave portion, and the main connector has a spherical connection shape having no concave portion. 제12항에 있어서, 상기 제1 및 제2 땜납 범프의 당초의 높이의 합(H)에 대하여, 접촉 후의 상기 제1 및 제2 땜납 범프의 높이의 합(H1)이 90～100％의 범위가 되도록, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 접촉시키는 반도체 장치의 제조 방법.13. The sum H1 of the heights of the first and second solder bumps after contacting is 90 to 100% with respect to the sum H of the original heights of the first and second solder bumps. The method of manufacturing a semiconductor device wherein the first solder bump and the second solder bump are brought into contact with each other so as to be. 제12항에 있어서, 상기 환원성 분위기는 카르복실산 가스를 포함하는 것인 반도체 장치의 제조 방법.13. The method of manufacturing a semiconductor device according to claim 12, wherein the reducing atmosphere contains a carboxylic acid gas. 제12항에 있어서, 상기 환원성 분위기는 카르복실산 가스와 질소 가스의 혼합 가스를 포함하는 것인 반도체 장치의 제조 방법.The manufacturing method of a semiconductor device according to claim 12, wherein the reducing atmosphere contains a mixed gas of carboxylic acid gas and nitrogen gas. 제12항에 있어서, 상기 제1 및 제2 기판은, 각각 반도체 칩 또는 인터포저 칩을 구비하는 것인 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 12, wherein the first and second substrates each include a semiconductor chip or an interposer chip.
KR1020110003400A 2011-01-13 2011-01-13 Method for manufacturing semiconductor device KR101214683B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110003400A KR101214683B1 (en) 2011-01-13 2011-01-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110003400A KR101214683B1 (en) 2011-01-13 2011-01-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20120082105A KR20120082105A (en) 2012-07-23
KR101214683B1 true KR101214683B1 (en) 2012-12-21

Family

ID=46714000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003400A KR101214683B1 (en) 2011-01-13 2011-01-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR101214683B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349123A (en) 1999-06-01 2000-12-15 Mitsubishi Electric Corp Mounting of semiconductor element
JP2004130351A (en) * 2002-10-10 2004-04-30 Shinko Seiki Co Ltd Soldering method requiring no flux
JP2008041980A (en) 2006-08-08 2008-02-21 Shinko Seiki Co Ltd Soldering method and soldering equipment
JP2011003765A (en) * 2009-06-19 2011-01-06 Toshiba Corp Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349123A (en) 1999-06-01 2000-12-15 Mitsubishi Electric Corp Mounting of semiconductor element
JP2004130351A (en) * 2002-10-10 2004-04-30 Shinko Seiki Co Ltd Soldering method requiring no flux
JP2008041980A (en) 2006-08-08 2008-02-21 Shinko Seiki Co Ltd Soldering method and soldering equipment
JP2011003765A (en) * 2009-06-19 2011-01-06 Toshiba Corp Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20120082105A (en) 2012-07-23

Similar Documents

Publication Publication Date Title
JP4901933B2 (en) Manufacturing method of semiconductor device
EP1386356B1 (en) Fluxless flip chip interconnection
JP5378078B2 (en) Manufacturing method of semiconductor device
US7332424B2 (en) Fluxless solder transfer and reflow process
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
KR102121176B1 (en) Method for producing semiconductor package
JP2009110995A (en) Three-dimensional packaging method and apparatus
KR20130036148A (en) Method of mounting semiconducor device
JPH10163213A (en) Manufacture of semiconductor device and mounting method of semiconductor device
JP5035134B2 (en) Electronic component mounting apparatus and manufacturing method thereof
JP6197619B2 (en) Electronic device and method of manufacturing electronic device
CN102593012B (en) Manufacturing method of semiconductor device
KR102110754B1 (en) Method for producing semiconductor chip
JP6398499B2 (en) Electronic device and method of manufacturing electronic device
JP3998484B2 (en) How to connect electronic components
TWI453845B (en) Method for manufacturing semiconductor device
KR101214683B1 (en) Method for manufacturing semiconductor device
CN111696875A (en) Method for manufacturing semiconductor device
JP5853135B2 (en) Electrode joining method and circuit member joining line
KR102181706B1 (en) Method for producing semiconductor chip
JP6037300B2 (en) Circuit member joint structure
Juang et al. Development of micro-bump-bonded processes for 3DIC stacking with high throughput
TWI440110B (en) Method of manufacturing semiconductor device
JP2010263200A (en) Method of manufacturing semiconductor device and pressure container used for the method
KR101192925B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 7