JP2010263200A - Method of manufacturing semiconductor device and pressure container used for the method - Google Patents

Method of manufacturing semiconductor device and pressure container used for the method Download PDF

Info

Publication number
JP2010263200A
JP2010263200A JP2010088538A JP2010088538A JP2010263200A JP 2010263200 A JP2010263200 A JP 2010263200A JP 2010088538 A JP2010088538 A JP 2010088538A JP 2010088538 A JP2010088538 A JP 2010088538A JP 2010263200 A JP2010263200 A JP 2010263200A
Authority
JP
Japan
Prior art keywords
adhesive layer
substrate
pressure
solder
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010088538A
Other languages
Japanese (ja)
Inventor
Toshiaki Amano
俊昭 天野
Kenichi Sugawara
賢一 菅原
Toshiaki Asada
敏明 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2010088538A priority Critical patent/JP2010263200A/en
Publication of JP2010263200A publication Critical patent/JP2010263200A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device that can obtain excellent solder joint between a bump of a semiconductor chip and a pad of a substrate and improve joint reliability while reducing the cost, and to provide a pressure container used for the method. <P>SOLUTION: The method of manufacturing the semiconductor device in which the semiconductor device is manufactured by mounting a plurality of semiconductor chips 3 having bumps 4 on the substrate 1 in a flip-chip manner includes steps as follows: a step of arranging the plurality of semiconductor chips 3 on the substrate 1 such that the respective bumps 4 are mounted on solder layers 5 on surfaces of respective pads 2 on the substrate 1, a step of putting the work W having the plurality of semiconductor chips 3 arranged on the substrate 1 in the pressure container 8, and a step of raising the atmospheric pressure in the pressure container 8 above the vapor pressure of a solvent contained in an adhesive layer 6 at the highest temperature during heating of the work W and heating the work W by a heater 12 keeping the state as it is to fuse the solder layers 5. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、バンプを有する複数の半導体チップを基板上にフリップチップ実装し、各半導体チップ上のバンプと基板上のパッドとを電気的かつ機械的に接続させる半導体装置の製造方法およびこの方法に用いる圧力容器に関する。   The present invention relates to a method of manufacturing a semiconductor device in which a plurality of semiconductor chips having bumps are flip-chip mounted on a substrate, and the bumps on each semiconductor chip and the pads on the substrate are electrically and mechanically connected. It relates to the pressure vessel used.

従来、フリップチップ実装技術として、半導体装置の電極に半田バンプを形成し、このバンプと基板上の電極とを接合し、半導体装置と基板との間の隙間を樹脂材料にて封止する技術が知られている(例えば、特許文献1参照)。
フリップチップ実装技術は、基板上に半導体チップをコンパクトに実装できることから、パッケージやモジュールの小型、薄型化に有利であり、近年、携帯電話をはじめとする各種のエレクトロニクス製品に広く採用が進んでいる。
図6(D)は、従来のフリップチップ実装構造を示す。基板100の上面には回路パターンのパッド102が形成されている。半導体チップ103の外部電極にはAu、Cu、或いは高融点半田よりなるバンプ104が突設されている。
Conventionally, as a flip-chip mounting technique, a solder bump is formed on an electrode of a semiconductor device, the bump and an electrode on a substrate are joined, and a gap between the semiconductor device and the substrate is sealed with a resin material. It is known (see, for example, Patent Document 1).
Flip chip mounting technology is advantageous for reducing the size and thickness of packages and modules because a semiconductor chip can be compactly mounted on a substrate. In recent years, it has been widely adopted in various electronic products such as mobile phones. .
FIG. 6D shows a conventional flip chip mounting structure. A circuit pattern pad 102 is formed on the upper surface of the substrate 100. Bumps 104 made of Au, Cu, or high melting point solder project from the external electrodes of the semiconductor chip 103.

半導体チップ103を基板100にフリップチップ実装する従来の方法を、図6(A)〜(D)に基づいて説明する。まず、図6(A)に示すように、基板100のパッド102上に半田層105を形成する。次に、図6(B)に示すように、少なくとも半導体チップ103を搭載する基板100の領域に接着剤層106を形成する。次に、図6(C)に示すように、ボンディングツール107に吸着した半導体チップ103を、そのバンプ104が接着剤層106を貫通し、半田層105上に接地するように加圧する。同時に、半導体チップ103は、ボンディングツール107にて加熱され、半田層105を溶融させることにより、図6(D)に示すようにバンプ104とパッド102の半田接合がなされる。   A conventional method for flip-chip mounting the semiconductor chip 103 on the substrate 100 will be described with reference to FIGS. First, as illustrated in FIG. 6A, a solder layer 105 is formed over the pad 102 of the substrate 100. Next, as shown in FIG. 6B, an adhesive layer 106 is formed at least in the region of the substrate 100 on which the semiconductor chip 103 is mounted. Next, as shown in FIG. 6C, the semiconductor chip 103 adsorbed by the bonding tool 107 is pressed so that the bump 104 penetrates the adhesive layer 106 and is grounded on the solder layer 105. At the same time, the semiconductor chip 103 is heated by the bonding tool 107 and the solder layer 105 is melted, so that the solder bonding between the bump 104 and the pad 102 is performed as shown in FIG.

特開2001−148404号公報JP 2001-148404 A

しかしながら、上記従来の方法では、半導体チップ103を、ボンディングツール107を用いて1つずつ加熱・圧着していくことから、フリップチップ実装プロセスに時間がかかり、加工コスト、設備投資コストの増大を招いていた。
これに対し、基板100上に、複数の半導体チップ103を仮載せし(ボンディングツール107にて半導体チップ103のバンプ104を基板100の半田層105の上に載置し、半田溶融加熱は行わない)、後に複数の半導体チップ103を裏面より一括して加熱・圧着する方式が考えられる。
However, in the above conventional method, the semiconductor chip 103 is heated and pressure-bonded one by one using the bonding tool 107, so that the flip chip mounting process takes time, and the processing cost and the capital investment cost increase. It was.
On the other hand, a plurality of semiconductor chips 103 are temporarily placed on the substrate 100 (the bumps 104 of the semiconductor chip 103 are placed on the solder layer 105 of the substrate 100 by the bonding tool 107, and solder melting heating is not performed. ), And a method in which a plurality of semiconductor chips 103 are collectively heated and pressed from the back side.

ところが、この方式では、複数の半導体チップ103を一括して加熱・圧着する際の加圧による接着剤層106の流動により、半導体チップ103の位置がずれてしまい、各半導体チップ103のバンプ104と基板100のパッド102との良好な半田接合が得られない。
この方式で加圧を行わずに、加熱のみを行なうと、接着剤層106の中の溶剤分が突沸し、ボイドが発生する。ボイドは、ヒートサイクル試験において半田接合部に破断を生じる原因となり、接合信頼性を低下させる。
また、接着剤層106の粘度を上げることにより、一括加圧時における半導体チップ103の位置ずれを低減できるが、バンプ104が接着剤層106を貫通することが出来ず、バンプ104と半田層105の間に接着剤層106が残存し、バンプ104とパッド102が半田接合されない問題を生じる。
また、粘度の高い接着剤層106を加熱・加圧した場合、溶融した半田層105は、圧力の低い方向に流動してしまい、バンプ104との良好な半田接合を得ることが出来ない。さらに流動した半田が基板の回路パターン間を短絡させる問題がある。
However, in this method, the position of the semiconductor chip 103 is shifted due to the flow of the adhesive layer 106 due to the pressurization when the plurality of semiconductor chips 103 are heated and pressed together, and the bumps 104 of the respective semiconductor chips 103 and Good solder joints with the pads 102 of the substrate 100 cannot be obtained.
If only heating is performed without applying pressure in this manner, the solvent in the adhesive layer 106 bumps and voids are generated. Voids cause breakage at the solder joints in the heat cycle test, and lower the joint reliability.
Further, by increasing the viscosity of the adhesive layer 106, it is possible to reduce the positional deviation of the semiconductor chip 103 at the time of batch pressurization, but the bump 104 cannot penetrate the adhesive layer 106, and the bump 104 and the solder layer 105 The adhesive layer 106 remains between the bumps 104 and the pads 104 and the pads 102 are not soldered.
Further, when the adhesive layer 106 having a high viscosity is heated and pressurized, the molten solder layer 105 flows in a direction where the pressure is low, and a good solder joint with the bump 104 cannot be obtained. Furthermore, there is a problem that the flowed solder short-circuits the circuit patterns on the substrate.

そこで、本発明の目的は、コストの低減を図りつつ、半導体チップのバンプと基板のパッドとの良好な半田接合を得ることができ、かつ接合信頼性を向上させた半導体装置の製造方法およびこの方法に用いる圧力容器を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of obtaining a good solder joint between a bump of a semiconductor chip and a pad of a substrate while reducing cost and improving the joint reliability. The object is to provide a pressure vessel for use in the method.

本発明の第1の態様に係る半導体装置の製造方法は、バンプをそれぞれ有する複数の半導体チップを、パッドと、前記パッドの表面に設けられた半田層とを有する基板上に、接着剤層を介してフリップチップ実装して半導体装置を製造する半導体装置の製造方法であって、(a)前記複数の半導体チップを、前記各バンプが対応する前記各パッド表面の前記半田層上に載るように押圧して、前記基板上に配置する工程と、(b)前記複数の半導体チップが前記基板上に配置されたワークを圧力容器に入れる工程と、(c)前記圧力容器中の気圧を、前記ワークを加熱する際の最高温度における前記接着剤層に含まれる溶剤の蒸気圧よりも高くし、この状態で、前記ワークを加熱し、前記半田層を溶融させることにより、前記バンプと前記パッドとの半田接合を得る工程と、を備えることを特徴とする。   According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device comprising: forming an adhesive layer on a substrate having a plurality of semiconductor chips each having a bump; and a solder layer provided on a surface of the pad. A semiconductor device manufacturing method for manufacturing a semiconductor device by flip-chip mounting, wherein: (a) the plurality of semiconductor chips are placed on the solder layer on the surface of each pad corresponding to each bump; Pressing and placing on the substrate; (b) placing a work in which the plurality of semiconductor chips are placed on the substrate into a pressure vessel; and (c) air pressure in the pressure vessel, By raising the vapor pressure of the solvent contained in the adhesive layer at the highest temperature when heating the workpiece, and heating the workpiece and melting the solder layer in this state, the bump and the pad are heated. Characterized in that it comprises the the steps of obtaining a solder joint with.

この構成によれば、半導体チップのバンプと基板のパッドとの半田接合を得る工程では、機械的に接着剤層を加圧しないことから、接着剤層の流動による半導体チップの位置ずれが抑制される。したがって、接着剤層の粘度は、バンプが貫通し、溶融した半田がバンプ上で濡れる程度に低くすることができる。これらのことから、加熱により溶融した半田層が圧力の偏りにより流動し、パターン間を短絡させることもない。また、加熱時における圧力容器内の気圧がワークを加熱する際の最高温度における接着剤層に含まれる溶剤の蒸気圧よりも高いことから、溶剤の突沸によるボイドの発生を防止することが出来る。これにより、半導体チップのバンプと基板のパッドとの接合信頼性が向上する。また、複数の半導体チップを圧力容器内で一括して加熱し、半田層を溶融させることにより、バンプとパッドの半田接合を得る方式であるため、加工コスト、設備投資コストを低減することができる。   According to this configuration, in the step of obtaining the solder joint between the bump of the semiconductor chip and the pad of the substrate, the adhesive layer is not mechanically pressurized, so that the positional deviation of the semiconductor chip due to the flow of the adhesive layer is suppressed. The Therefore, the viscosity of the adhesive layer can be lowered to such an extent that the bump penetrates and the molten solder gets wet on the bump. For these reasons, the solder layer melted by heating does not flow due to the pressure bias and does not short-circuit between the patterns. Moreover, since the atmospheric pressure in the pressure vessel at the time of heating is higher than the vapor pressure of the solvent contained in the adhesive layer at the highest temperature when the workpiece is heated, generation of voids due to bumping of the solvent can be prevented. This improves the bonding reliability between the bumps of the semiconductor chip and the pads of the substrate. In addition, since a plurality of semiconductor chips are heated together in a pressure vessel and the solder layer is melted to obtain a solder joint between the bump and the pad, the processing cost and the capital investment cost can be reduced. .

また、本発明の第2の態様に係る半導体装置の製造方法は、上記本発明の第1の態様に係る半導体装置の製造方法において、前記複数の半導体チップを前記基板上に配置する前記工程(a)は、前記半導体チップを、前記半導体チップの表面と前記接着層材の表面との間に隙間が生じるように位置決めし、減圧下で前記半導体チップを押圧することによって行われることを特徴とする。
この構成によれば、複数の半導体チップを、半導体チップの表面と接着剤層の表面との間に隙間が生じるように位置決めした後、減圧下で半導体チップを押圧することにより、基板と半導体チップとの間、特にバンプの凹凸の周辺等に空気が入り込んで間隙が形成されてしまう問題を低減することができる。その結果、半導体チップの基板からの剥離や、バンプの酸化による回路の抵抗の増加を低減することができる。
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein the plurality of semiconductor chips are arranged on the substrate in the method for manufacturing a semiconductor device according to the first aspect of the present invention. a) is performed by positioning the semiconductor chip such that a gap is formed between the surface of the semiconductor chip and the surface of the adhesive layer material, and pressing the semiconductor chip under reduced pressure. To do.
According to this configuration, the plurality of semiconductor chips are positioned so that a gap is generated between the surface of the semiconductor chip and the surface of the adhesive layer, and then the semiconductor chip is pressed under reduced pressure, whereby the substrate and the semiconductor chip In particular, it is possible to reduce the problem that air enters the periphery of the bumps and the like to form gaps. As a result, peeling of the semiconductor chip from the substrate and increase in circuit resistance due to bump oxidation can be reduced.

また、本発明の第3の態様に係る半導体装置の製造方法は、上記本発明の第1または第2の態様に係る半導体装置の製造方法の前記複数の半導体チップを前記基板上に配置する前記工程(a)において、前記半導体チップを押圧する圧力は、前記複数の半導体チップの各バンプの先端が前記接着剤層を貫通して前記半田層に達して変形すると共に、前記半導体チップの表面が前記接着剤層と密着する大きさであることを特徴とする。
この構成によれば、複数の半導体チップを一括して加熱・圧着する上記方式における加圧による接着剤層の流動が抑制され、その流動による半導体チップの位置ずれが抑制されるので、半導体チップのバンプと基板のパッドとの良好な半田接合を得ることができる。
According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein the plurality of semiconductor chips of the method for manufacturing a semiconductor device according to the first or second aspect of the present invention are arranged on the substrate. In the step (a), the pressure to press the semiconductor chip is such that the tip of each bump of the plurality of semiconductor chips penetrates the adhesive layer and reaches the solder layer, and the surface of the semiconductor chip is deformed. The size of the adhesive layer is in close contact with the adhesive layer.
According to this configuration, the flow of the adhesive layer due to pressurization in the above-described method in which a plurality of semiconductor chips are heated and pressed together is suppressed, and the semiconductor chip misalignment due to the flow is suppressed. A good solder joint between the bump and the substrate pad can be obtained.

また、本発明の第4の態様に係る半導体装置の製造方法は、上記本発明の第1乃至3のいずれか1つの態様に係る半導体装置の製造方法において、加熱経過により前記接着剤層の状態が軟化傾向から硬化傾向に変化する点を当該接着剤層の溶融粘度の変局点としたとき、前記工程(c)は、前記接着剤層が前記変局点に達したとき、前記圧力容器中の気圧が前記溶剤の蒸気圧以上であり、かつ、前記ワークの加熱により前記半田層近傍の温度が当該半田層の溶融温度以上であることを特徴とする。
ここで、半田層近傍の温度とは、半田接合により接合される基板のパッドと半導体チップのバンプの、半田層の近傍の温度のことである。
A method for manufacturing a semiconductor device according to a fourth aspect of the present invention is the method for manufacturing a semiconductor device according to any one of the first to third aspects of the present invention. When the point at which the adhesive layer changes from the softening tendency to the hardening tendency is the inflection point of the melt viscosity of the adhesive layer, the step (c) is performed when the adhesive layer reaches the inflection point. The internal atmospheric pressure is equal to or higher than the vapor pressure of the solvent, and the temperature in the vicinity of the solder layer is equal to or higher than the melting temperature of the solder layer by heating the workpiece.
Here, the temperature in the vicinity of the solder layer is the temperature in the vicinity of the solder layer of the pad of the substrate and the bump of the semiconductor chip to be joined by solder bonding.

半田層近傍の温度が半田層の溶融温度に達したとき接着剤層が硬化した状態であると、溶融された半田の流動が該接着剤層によって阻害され、良好な半田接合ができない場合があるが、この構成によれば、半田層近傍の温度が半田層の溶融温度に達したとき、接着剤層は変局点前の軟化した状態であるため、接着剤層による半田の流動阻害を防止し、良好な半田接合を行うことができる。
また、接着剤層に含有されている溶剤の沸点において、圧力容器中の気圧が、溶剤の蒸気圧よりも高いと、溶剤の突沸によるボイドの発生を防止することができる。これにより、半導体チップのバンプと基板のパッドとの接合信頼性が向上する。
If the adhesive layer is hardened when the temperature in the vicinity of the solder layer reaches the melting temperature of the solder layer, the flow of the molten solder may be hindered by the adhesive layer, and good solder bonding may not be possible. However, according to this configuration, when the temperature in the vicinity of the solder layer reaches the melting temperature of the solder layer, the adhesive layer is in a softened state before the inflection point, thereby preventing the flow of solder from being inhibited by the adhesive layer. In addition, good solder bonding can be performed.
Further, when the atmospheric pressure in the pressure vessel is higher than the vapor pressure of the solvent at the boiling point of the solvent contained in the adhesive layer, generation of voids due to bumping of the solvent can be prevented. This improves the bonding reliability between the bumps of the semiconductor chip and the pads of the substrate.

本発明に第1の態様に係る圧力容器は、上記本発明の第1乃至4のいずれか1つの態様に係る半導体装置の製造方法に用いる圧力容器であって、上部に開口部を有し、バンプをそれぞれ有する複数の半導体チップと、パッドと前記パッドの表面に設けられた半田層とを有する基板とが、接着剤層を介して配置されたワークを収容可能な容器本体と、前記開口部を塞ぐ蓋と、前記圧力容器中の気圧が、前記ワークを加熱する際の最高温度における前記接着剤層に含まれる溶剤の蒸気圧よりも高くなるように前記容器本体内に高圧空気を導入するための導入部と、前記蓋の内面に取り付けられ、前記容器本体に収容された前記ワークを、前記半田層を溶融させて前記バンプと前記パッドとを半田接合可能なように加熱するヒータと、を備えることを特徴とする。
この構成によれば、導入部から圧力容器内に高圧空気を導入して、圧力容器中の気圧を調節可能であると共に、ヒータによりワークを加熱することができる。
A pressure vessel according to a first aspect of the present invention is a pressure vessel used in the method for manufacturing a semiconductor device according to any one of the first to fourth aspects of the present invention, and has an opening at an upper portion thereof. A container main body capable of accommodating a work in which a plurality of semiconductor chips each having a bump and a substrate having a pad and a solder layer provided on the surface of the pad are disposed via an adhesive layer, and the opening And high pressure air is introduced into the container body so that the pressure in the pressure vessel and the pressure in the pressure vessel are higher than the vapor pressure of the solvent contained in the adhesive layer at the highest temperature when heating the workpiece. A heater that is attached to the inner surface of the lid, and that heats the work housed in the container body so that the solder layer can be melted and the bumps and the pads can be soldered together. Having And features.
According to this configuration, high-pressure air is introduced into the pressure vessel from the introduction portion, and the atmospheric pressure in the pressure vessel can be adjusted, and the workpiece can be heated by the heater.

また、本発明の第2の態様に係る圧力容器は、上記本発明の第1の態様に係る圧力容器の前記ヒータが、パルスヒータであることを特徴とする。
この構成によれば、接着剤層の構成する接着剤の種類に応じて温度プロファイルを制御することにより、接着剤層の軟化・硬化を促進させずに、かつ、急速にワークを加熱することができるため、接着剤層が変局点前の軟化した状態で半田を溶融させることができ、良好な半田接合を行うことができる。
The pressure vessel according to the second aspect of the present invention is characterized in that the heater of the pressure vessel according to the first aspect of the present invention is a pulse heater.
According to this configuration, by controlling the temperature profile according to the type of adhesive constituting the adhesive layer, the workpiece can be rapidly heated without promoting the softening / curing of the adhesive layer. Therefore, the solder can be melted in a state where the adhesive layer is softened before the inflection point, and good solder bonding can be performed.

本発明によれば、コストの低減を図りつつ、半導体チップのバンプと基板のパッドとの良好な半田接合を得ることができ、かつ接合信頼性を向上させることができる。   According to the present invention, it is possible to obtain a good solder joint between the bump of the semiconductor chip and the pad of the substrate while reducing the cost, and to improve the joint reliability.

(A)は本発明の一実施形態に係る半導体装置の製造方法の工程(2)を説明するための図であり、(B)は本発明の一実施形態に係る半導体装置の製造方法の工程(3)を説明するための図である。(A) is a figure for demonstrating the process (2) of the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention, (B) is the process of the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. It is a figure for demonstrating (3). 図2(A)は一実施形態に係る半導体装置の製造方法の工程(4)を説明するための図で、図2(B)は図2(A)のX部の拡大図である。2A is a view for explaining a step (4) of the method for manufacturing a semiconductor device according to the embodiment, and FIG. 2B is an enlarged view of a portion X in FIG. 2A. 図3(A)は一実施形態に係る半導体装置の製造方法の工程(5)及び(6)を説明するための図で、図3(B)は図3(A)のY部の拡大図である。3A is a view for explaining steps (5) and (6) of the method for manufacturing a semiconductor device according to the embodiment, and FIG. 3B is an enlarged view of a Y portion in FIG. 3A. It is. 半田接合時の不具合を説明するための、加熱時間(t)に対する加熱点温度(T)と圧力容器8内の気圧(P)と接着剤層6を構成する接着剤の溶融粘度(η)を示した図である。The heating point temperature (T) with respect to the heating time (t), the atmospheric pressure (P) in the pressure vessel 8 and the melt viscosity (η) of the adhesive constituting the adhesive layer 6 are used to explain the problems during soldering. FIG. 良好な半田接合を説明するための、加熱時間(t)に対する加熱点温度(T)と圧力容器8内の気圧(P)と接着剤層6を構成する接着剤の溶融粘度(η)を示した図である。The heating point temperature (T) with respect to the heating time (t), the atmospheric pressure (P) in the pressure vessel 8 and the melt viscosity (η) of the adhesive constituting the adhesive layer 6 are shown for explaining good solder bonding. It is a figure. (A)〜(D)は従来技術の工程を説明するための図である。(A)-(D) are the figures for demonstrating the process of a prior art.

以下、本発明の実施の形態を図面に基づいて説明する。
本発明の一実施形態に係る半導体装置の製造方法を、図1〜図3に基づいて説明する。
この半導体装置の製造方法は、図3(A),(B)に示すように、バンプ4をそれぞれ有する複数の半導体チップ3を基板1上にフリップチップ実装し、複数の半導体チップ3の各バンプ4と基板1上の対応する各パッド2とを電気的かつ機械的に接続させる方法である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
In this semiconductor device manufacturing method, as shown in FIGS. 3A and 3B, a plurality of semiconductor chips 3 each having a bump 4 are flip-chip mounted on a substrate 1, and each bump of the plurality of semiconductor chips 3 is mounted. 4 and corresponding pads 2 on the substrate 1 are electrically and mechanically connected.

この半導体装置の製造方法は、以下の工程を備える。
<工程(1)>
工程(1)では、半導体チップ3のバンプ4を形成する。
まず、半導体ウエハ(図示省略)を半導体チップ単位で切断して複数の半導体チップ3を用意し、各半導体チップ3の外部電極(図示省略)上にバンプ4を形成する。バンプ4としては、半導体チップ3の外部電極に高さ50〜70μmのAuスタッドバンプを形成するとよい。
Auスタッドバンプは、例えば、金ワイヤの先端を放電溶融させてボールを形成し、これを半導体チップ3の外部電極に超音波により接合し、金ワイヤを切断することで形成される。なお、バンプ4は、Cu或いは高融点半田よりなるスタッドバンプでもよい。
This semiconductor device manufacturing method includes the following steps.
<Step (1)>
In step (1), bumps 4 of semiconductor chip 3 are formed.
First, a semiconductor wafer (not shown) is cut in units of semiconductor chips to prepare a plurality of semiconductor chips 3, and bumps 4 are formed on external electrodes (not shown) of each semiconductor chip 3. As the bump 4, an Au stud bump having a height of 50 to 70 μm may be formed on the external electrode of the semiconductor chip 3.
The Au stud bump is formed by, for example, discharging and melting the tip of a gold wire to form a ball, joining the ball to an external electrode of the semiconductor chip 3 by ultrasonic waves, and cutting the gold wire. The bumps 4 may be stud bumps made of Cu or high melting point solder.

<工程(2)>
次に、工程(2)では、各パッド2の表面に半田層5をそれぞれ形成する。図1(A)は、本発明の一実施形態に係る半導体装置の製造方法の工程(2)を説明するための図である。
図1(A)に示すように、基板1の上面には、複数の半導体チップ3にそれぞれ対応する複数の回路パターン(単位回路パターン)が形成されており、各回路パターンに複数のパッド2が形成されている(図1(A)参照)。
半田層5としては、例えば、パッド2の表面に、電解メッキ法にて厚み3〜10μmの半田層を形成するとよい。半田層としては、Sn単体ならびに、Sn37Pb、Sn3.5Ag、Sn3.0Ag0.5Cuなど、Sn合金を用いる。Sn3.5Ag半田層は、Snに少量のAg(0重量%<Ag≦3.5重量%)を加えた組成を有する。
<Step (2)>
Next, in step (2), a solder layer 5 is formed on the surface of each pad 2. FIG. 1A is a view for explaining step (2) of the method for manufacturing a semiconductor device according to the embodiment of the present invention.
As shown in FIG. 1A, a plurality of circuit patterns (unit circuit patterns) respectively corresponding to a plurality of semiconductor chips 3 are formed on the upper surface of the substrate 1, and a plurality of pads 2 are formed on each circuit pattern. It is formed (see FIG. 1A).
As the solder layer 5, for example, a solder layer having a thickness of 3 to 10 μm may be formed on the surface of the pad 2 by electrolytic plating. As a solder layer, Sn alloy and Sn alloy such as Sn37Pb, Sn3.5Ag, Sn3.0Ag0.5Cu are used. The Sn3.5Ag solder layer has a composition in which a small amount of Ag (0 wt% <Ag ≦ 3.5 wt%) is added to Sn.

<工程(3)>
次に、工程(3)では、基板1の少なくとも複数の半導体チップ3を搭載する領域に接着剤層6を形成する。図1(B)は、本発明の一実施形態に係る半導体装置の製造方法の工程(3)を説明するための図である。
接着剤層6は、例えば、厚み20〜50μmの半硬化状態のエポキシ系接着フィルムを基板1上にラミネートするとよい。接着剤層6は、エポキシ樹脂に限定されず、例えば、フェノール樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、汎用エンプラ、スーパーエンプラなど熱可塑性樹脂などを用いることが出来る。さらに、2種類以上の材料をその製造工程中において化学的方法あるいは機械的方法で混合(ポリマーブレンド)してもよい。また、接着剤層6の形成方法としては、ラミネート以外に、液状の樹脂をスクリーン印刷する方法を用いることが出来る。
<Step (3)>
Next, in the step (3), an adhesive layer 6 is formed in a region on the substrate 1 where at least a plurality of semiconductor chips 3 are mounted. FIG. 1B is a view for explaining step (3) of the method for manufacturing a semiconductor device according to the embodiment of the present invention.
For the adhesive layer 6, for example, a semi-cured epoxy adhesive film having a thickness of 20 to 50 μm may be laminated on the substrate 1. The adhesive layer 6 is not limited to an epoxy resin, and for example, a thermoplastic resin such as a phenol resin, an unsaturated polyester resin, a polyimide resin, a general-purpose engineering plastic, or a super engineering plastic can be used. Further, two or more kinds of materials may be mixed (polymer blend) by a chemical method or a mechanical method during the production process. As a method for forming the adhesive layer 6, in addition to lamination, a method of screen printing a liquid resin can be used.

<工程(4)>
次に、工程(4)では、バンプ4をパッド2表面の半田層5上に載るように押圧して、基板1上に配置する。図2(A),(B)は、本発明の一実施形態に係る半導体装置の製造方法の工程(4)を説明するための図である。
図2(A)に示すように、複数の半導体チップ3を、複数の半導体チップ3の各バンプ4(図2(B)参照)が基板1上の対応する各パッド2表面の半田層5上に載るように押圧して、基板1上に配置する。
例えば、フリップチップボンダー20を用いて半導体チップ3を一つずつ吸着し、吸着した半導体チップ3を基板1上のパッド2と半導体チップ3のバンプ4の位置が合うようにアライメントして配置する。
<Process (4)>
Next, in the step (4), the bumps 4 are pressed so as to be placed on the solder layer 5 on the surface of the pad 2 and arranged on the substrate 1. 2A and 2B are views for explaining step (4) of the method for manufacturing a semiconductor device according to the embodiment of the present invention.
As shown in FIG. 2A, the plurality of semiconductor chips 3 are arranged on the solder layer 5 on the surface of each pad 2 corresponding to each bump 4 (see FIG. 2B) of the plurality of semiconductor chips 3. To be placed on the substrate 1.
For example, the semiconductor chips 3 are sucked one by one using the flip chip bonder 20, and the sucked semiconductor chips 3 are aligned and arranged so that the pads 2 on the substrate 1 and the bumps 4 of the semiconductor chip 3 are aligned.

このとき、半導体チップ3を基板1に対して押圧する圧力は、図2(B)に示すように、Auスタッドバンプであるバンプ4の先端がエポキシ系接着フィルムである接着剤層6を貫通して半田層5に達して変形すると共に、半導体チップ3の表面が接着剤層6と密着するような大きさにすることが好ましい。このとき、接着剤層6は、バンプ4の高さよりも小さい厚みのものを用いる。このようにすることで、半導体チップ3の表面が接着剤層6と密着するよう配置させると、バンプ4の先端が接着剤層6を貫通して半田層5に達して変形して、より確実にバンプ4と半田層5との接続がなされる。   At this time, as shown in FIG. 2B, the pressure for pressing the semiconductor chip 3 against the substrate 1 is such that the tips of the bumps 4 that are Au stud bumps penetrate the adhesive layer 6 that is an epoxy adhesive film. The solder layer 5 is preferably deformed and the surface of the semiconductor chip 3 is preferably sized so as to be in close contact with the adhesive layer 6. At this time, the adhesive layer 6 has a thickness smaller than the height of the bump 4. Thus, when the semiconductor chip 3 is disposed so that the surface of the semiconductor chip 3 is in close contact with the adhesive layer 6, the tip of the bump 4 penetrates the adhesive layer 6 and reaches the solder layer 5 to be deformed. The bump 4 and the solder layer 5 are connected to each other.

上述のように、半導体チップ3の基板1への配置は、常圧(大気圧)下で行っても良いが、半導体チップ3を、半導体チップ3の表面と接着剤層6の表面との間に隙間が生じるように位置決めした後、減圧下、好ましくは真空ポンプ等で50hPa以下とした雰囲気中で半導体チップ3を押圧することにより行っても良い。これにより、基板1と半導体チップ3との間、特にバンプ4の凹凸の周辺等に空気が入り込んで間隙が形成されてしまう問題を低減することができる。その結果、半導体チップ3の基板1からの剥離や、バンプ4の酸化による回路の抵抗の増加を低減することができる。なお、半導体チップ3の位置決めは、バンプ4の先端が接着剤層6に入り込むようにし、望ましくは、バンプ4の少なくとも一部がパッド2に接触するようにするとよい。この様に位置決めすることで、位置決めした後に、基板1および半導体チップ3を移動する際、位置決めした所定位置からずれるのを防止することができる。   As described above, the semiconductor chip 3 may be arranged on the substrate 1 under normal pressure (atmospheric pressure), but the semiconductor chip 3 is placed between the surface of the semiconductor chip 3 and the surface of the adhesive layer 6. Then, the semiconductor chip 3 may be pressed under a reduced pressure, preferably in an atmosphere of 50 hPa or less with a vacuum pump or the like. Thereby, it is possible to reduce the problem that air enters between the substrate 1 and the semiconductor chip 3, particularly in the vicinity of the unevenness of the bumps 4 and a gap is formed. As a result, peeling of the semiconductor chip 3 from the substrate 1 and increase in circuit resistance due to oxidation of the bumps 4 can be reduced. The semiconductor chip 3 is positioned such that the tip of the bump 4 enters the adhesive layer 6, and desirably at least a part of the bump 4 is in contact with the pad 2. By positioning in this way, when the substrate 1 and the semiconductor chip 3 are moved after positioning, it is possible to prevent the position from being shifted from the predetermined position.

<工程(5)>
次に、工程(5)では、ワークWを圧力容器8に入れる。図3(A),(B)は、本発明の一実施形態に係る半導体装置の製造方法の工程(5)と次工程(6)を説明するための図である。
図3(A)に示すように、複数の半導体チップ3が基板1上に載置されたワークW(図2(A)参照)を圧力容器8に入れる。尚、本発明の一実施形態に係る圧力容器の一例として圧力容器8を挙げて説明する。
この圧力容器8は、上部に開口部13を有し、複数の半導体チップ3が基板1上に配置されたワークWを収容可能な容器本体9と、その開口部13を塞ぐ蓋10と、容器本体9の側壁に、この側壁を貫通するように固定され、容器本体9内に高圧空気を導入する導入部としての高圧空気導入パイプ11と、蓋10の内面に取り付けられたヒータ12とを有する。蓋10を外して、開口部13からワークWを圧力容器8に入れる。
<Step (5)>
Next, in step (5), the workpiece W is put into the pressure vessel 8. FIGS. 3A and 3B are views for explaining the step (5) and the next step (6) of the method for manufacturing a semiconductor device according to the embodiment of the present invention.
As shown in FIG. 3A, a work W (see FIG. 2A) on which a plurality of semiconductor chips 3 are placed on a substrate 1 is placed in a pressure vessel 8. The pressure vessel 8 will be described as an example of a pressure vessel according to an embodiment of the present invention.
The pressure vessel 8 has an opening 13 at the top, a container body 9 that can accommodate a work W in which a plurality of semiconductor chips 3 are arranged on the substrate 1, a lid 10 that closes the opening 13, a container A high-pressure air introduction pipe 11 that is fixed to the side wall of the main body 9 so as to penetrate the side wall and that introduces high-pressure air into the container main body 9, and a heater 12 that is attached to the inner surface of the lid 10. . The lid 10 is removed and the workpiece W is put into the pressure vessel 8 through the opening 13.

<工程(6)>
次に、工程(6)では、各バンプ4と各パッド2とを半田接合する。
図3(A),(B)に示すように、高圧空気導入パイプ11から圧力容器8内に高圧空気を導入して、圧力容器8中の気圧を、ワークWを加熱する際の最高温度における接着剤層6に含まれる溶剤の蒸気圧よりも高くし、この状態で、ワークWをヒータ12により加熱し、半田層5を溶融させることにより、各バンプ4と各パッド2の半田接合を得る。
<Step (6)>
Next, in step (6), each bump 4 and each pad 2 are soldered together.
As shown in FIGS. 3A and 3B, high-pressure air is introduced into the pressure vessel 8 from the high-pressure air introduction pipe 11 so that the atmospheric pressure in the pressure vessel 8 is at the highest temperature when the workpiece W is heated. The vapor pressure of the solvent contained in the adhesive layer 6 is set higher, and in this state, the workpiece W is heated by the heater 12 and the solder layer 5 is melted to obtain a solder joint between each bump 4 and each pad 2. .

工程(6)において、接着剤層6が溶融粘度の変局点に達したとき、(1)圧力容器8中の気圧が、接着剤層6に含有されている溶剤の蒸気圧以上であり、かつ、(2)ワークWの加熱により半田層5近傍の温度が半田層5の溶融温度以上である、上記の2つの条件を満足させていることが望ましい。ここで、変局点とは、加熱経過により接着剤層6の状態(溶融粘度)が軟化傾向から硬化傾向に変化する点のことである。また、半田層5近傍の温度とは、半田接合により接合される基板1のパッド2と半導体チップ3のバンプ4の、半田層5の近傍の温度のことである。   In step (6), when the adhesive layer 6 reaches the inflection point of the melt viscosity, (1) the atmospheric pressure in the pressure vessel 8 is equal to or higher than the vapor pressure of the solvent contained in the adhesive layer 6; (2) It is desirable that the above two conditions that the temperature in the vicinity of the solder layer 5 is equal to or higher than the melting temperature of the solder layer 5 by heating the workpiece W are satisfied. Here, the inflection point is a point at which the state (melt viscosity) of the adhesive layer 6 changes from a softening tendency to a hardening tendency as a result of heating. The temperature in the vicinity of the solder layer 5 is the temperature in the vicinity of the solder layer 5 of the pad 2 of the substrate 1 and the bump 4 of the semiconductor chip 3 to be joined by solder bonding.

例えば、図4に示すように、半田層5近傍の温度(加熱点温度)が、半田層5の溶融温度(T2)に達したとき、接着剤層6が硬化した状態であると、即ち変局点(A)よりも加熱時間が経過した状態であると、溶融された半田の流動が、硬化した状態の接着剤層6によって阻害され、良好な半田接合ができないという不具合が発生する場合がある。図4は、半田接合時の不具合を説明するための、加熱時間(t)に対する加熱点温度(T)と圧力容器8内の気圧(P)と接着剤層6を構成する接着剤の溶融粘度(η)を示した図である。ここで、横軸に加熱時間(t)を示し、縦軸に加熱点温度(T)と圧力容器8内の気圧(P)と接着剤層6を構成する接着剤の溶融粘度(η)を示した。また、圧力容器8内の気圧(P)は、圧力容器8の蓋10が閉まってから上昇する。   For example, as shown in FIG. 4, when the temperature in the vicinity of the solder layer 5 (heating point temperature) reaches the melting temperature (T2) of the solder layer 5, the adhesive layer 6 is cured, i.e., changes. When the heating time has passed from the local point (A), the flow of the melted solder is hindered by the adhesive layer 6 in a cured state, and there may be a problem that good solder bonding cannot be performed. is there. FIG. 4 shows the heating point temperature (T) with respect to the heating time (t), the atmospheric pressure (P) in the pressure vessel 8, and the melt viscosity of the adhesive that constitutes the adhesive layer 6 for the purpose of explaining problems during solder joining. It is the figure which showed ((eta)). Here, the horizontal axis indicates the heating time (t), and the vertical axis indicates the heating point temperature (T), the atmospheric pressure (P) in the pressure vessel 8, and the melt viscosity (η) of the adhesive constituting the adhesive layer 6. Indicated. Further, the atmospheric pressure (P) in the pressure vessel 8 rises after the lid 10 of the pressure vessel 8 is closed.

上記のような半田接合の不具合を防止するために、図5に示すように、接着剤層6が変局点(A)に達したとき、ワークWの加熱により半田層5近傍の温度が半田層5の溶融温度(T2)以上にする条件(2)を満足させることにより、接着剤層6を変局点(A)前の軟化した状態で半田接合を行うことができる。即ち、接着剤層6による半田の流動阻害を防止して良好な半田接合を行うことができる。図5は、良好な半田接合を説明するための、加熱時間(t)に対する加熱点温度(T)と圧力容器8内の気圧(P)と接着剤層6を構成する接着剤の溶融粘度(η)を示した図である。ここで、横軸に加熱時間(t)を示し、縦軸に加熱点温度(T)と圧力容器8内の気圧(P)と接着剤層6を構成する接着剤の溶融粘度(η)を示した。また、圧力容器8内の気圧(P)は、圧力容器8の蓋10が閉まってから上昇する。   In order to prevent the above-described problem of solder joining, as shown in FIG. 5, when the adhesive layer 6 reaches the inflection point (A), the temperature in the vicinity of the solder layer 5 is increased by the heating of the workpiece W. By satisfying the condition (2) that causes the melting temperature (T2) of the layer 5 to be higher than the melting temperature (T2), the adhesive bonding of the adhesive layer 6 can be performed in a softened state before the inflection point (A). That is, it is possible to prevent the solder flow from being hindered by the adhesive layer 6 and perform good solder bonding. FIG. 5 shows the heating point temperature (T) with respect to the heating time (t), the atmospheric pressure (P) in the pressure vessel 8 and the melt viscosity of the adhesive constituting the adhesive layer 6 for explaining good solder bonding (FIG. It is the figure which showed (eta). Here, the horizontal axis indicates the heating time (t), and the vertical axis indicates the heating point temperature (T), the atmospheric pressure (P) in the pressure vessel 8, and the melt viscosity (η) of the adhesive constituting the adhesive layer 6. Indicated. Further, the atmospheric pressure (P) in the pressure vessel 8 rises after the lid 10 of the pressure vessel 8 is closed.

また、接着剤層6に含有されている溶剤の沸点(T1領域:100〜150℃近傍)において、圧力容器8中の気圧が、溶剤の蒸気圧(P1)よりも高いと、溶剤の突沸によるボイドの発生を防止することができる。これにより、半導体チップ3のバンプ4と基板1のパッド2との接合信頼性が向上する。   Moreover, when the atmospheric pressure in the pressure vessel 8 is higher than the vapor pressure (P1) of the solvent at the boiling point of the solvent contained in the adhesive layer 6 (T1 region: near 100 to 150 ° C.), it is due to bumping of the solvent. Generation of voids can be prevented. Thereby, the bonding reliability between the bumps 4 of the semiconductor chip 3 and the pads 2 of the substrate 1 is improved.

上述したように、接着剤層6が溶融粘度の変局点(A)に達したとき、上記の2つの条件を満たすようにするためには、ヒータ12として、パルスヒータを用いることが望ましい。パルスヒータは、温度プロファイルを制御することが容易であり、接着剤層6の構成する接着剤の種類に応じて温度プロファイルを制御することにより、図5に示したように、接着剤層6の軟化・硬化を促進させずに、かつ、急速にワークWを加熱することができるため、接着剤層6が変局点(A)前の軟化した状態で半田を溶融させることができ、良好な半田接合を行うことができる。   As described above, a pulse heater is desirably used as the heater 12 in order to satisfy the above two conditions when the adhesive layer 6 reaches the inflection point (A) of the melt viscosity. The pulse heater is easy to control the temperature profile. By controlling the temperature profile according to the type of adhesive constituting the adhesive layer 6, as shown in FIG. Since the workpiece W can be heated rapidly without promoting softening / curing, the adhesive layer 6 can melt the solder in a softened state before the inflection point (A). Solder bonding can be performed.

次に、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。
6.3mm×6.3mmの半導体チップ3を100個用意し、それぞれの半導体チップ3の外部電極上に、バンプ4として高さ50μm以上のAuスタッドバンプを形成した。基板1に形成されたパッド2の上に、半田層5として3から5μmのSn3.5Ag半田層を形成し、その上から接着剤層6として厚み30μmの半硬化状態のエポキシ系接着フィルムをラミネートした。なお、エポキシ系接着フィルムに含有される溶剤は、ジメチルホルムアミドである。
Next, examples of the present invention will be described, but the present invention is not limited to these examples.
100 semiconductor chips 3 of 6.3 mm × 6.3 mm were prepared, and Au stud bumps having a height of 50 μm or more were formed as bumps 4 on the external electrodes of the respective semiconductor chips 3. A 3 to 5 μm Sn3.5Ag solder layer is formed as the solder layer 5 on the pad 2 formed on the substrate 1, and a 30 μm thick semi-cured epoxy adhesive film is laminated thereon as the adhesive layer 6. did. The solvent contained in the epoxy adhesive film is dimethylformamide.

フリップチップボンダー20を用いて半導体チップ3を、Auスタッドバンプ(バンプ4)先端がエポキシ系接着フィルム(接着剤層6)を貫通して半田層5に達するように、押圧して基板1上に配置した。このときの押圧力は0.84MPaであった。また、このとき、半導体チップ3のAuスタッドバンプ(バンプ4)側の表面は、エポキシ系接着フィルム(接着剤層6)に密着していた。   The flip chip bonder 20 is used to press the semiconductor chip 3 onto the substrate 1 so that the Au stud bump (bump 4) tip penetrates the epoxy adhesive film (adhesive layer 6) and reaches the solder layer 5. Arranged. The pressing force at this time was 0.84 MPa. At this time, the surface of the semiconductor chip 3 on the Au stud bump (bump 4) side was in close contact with the epoxy adhesive film (adhesive layer 6).

半導体チップ3が基板1上に載置されたワークWを圧力容器8に入れ、圧力容器8内の圧力を0.7MPaに高めた状態で、Sn3.5Ag半田の融点221℃を越えるよう、ワークWを230℃まで加熱し、45秒放置した。なお、ジメチルホルムアミドの230℃における蒸気圧は、0.54MPaである。   The workpiece W on which the semiconductor chip 3 is placed on the substrate 1 is put in the pressure vessel 8 and the pressure in the pressure vessel 8 is increased to 0.7 MPa so that the melting point of Sn3.5Ag solder exceeds 221 ° C. W was heated to 230 ° C. and left for 45 seconds. Note that the vapor pressure of dimethylformamide at 230 ° C. is 0.54 MPa.

ワークWを冷却した後、圧力容器8より取り出し、エポキシ系接着フィルム(接着剤層6)におけるボイドの有無について、SAT(超音波映像装置)を用いて観察し、ボイドの無いことを確認した。また、各半導体チップ3のAuスタッドバンプ(バンプ4)と基板1の各パッド2との半田接合状態を断面観察した結果、各Auスタッドバンプ(バンプ4)と各パッド2の良好な接合状態を確認することが出来た。   After the workpiece W was cooled, it was taken out from the pressure vessel 8, and the presence or absence of voids in the epoxy adhesive film (adhesive layer 6) was observed using a SAT (ultrasonic imaging device) to confirm that there were no voids. Further, as a result of cross-sectional observation of the solder joint state between the Au stud bump (bump 4) of each semiconductor chip 3 and each pad 2 of the substrate 1, a good joint state between each Au stud bump (bump 4) and each pad 2 is obtained. I was able to confirm.

上記一実施形態に係る半導体装置の製造方法によれば、以下の作用効果を奏する。
(1)半導体チップ3のバンプ4と基板1のパッド2の半田接合を得る上記工程(6)では、機械的に接着剤層6を加圧しないことから、接着剤層6の流動による半導体チップ3の位置ずれが抑制される。したがって、接着剤層6の粘度は、バンプ4が貫通し、溶融した半田がバンプ4上で濡れる程度に低くすることができる。これらのことから、加熱により溶融した半田層5が圧力の偏りにより流動し、基板1の回路パターン間を短絡させることもない。
According to the method of manufacturing a semiconductor device according to the above-described embodiment, the following operational effects can be obtained.
(1) In the step (6) for obtaining the solder joint between the bumps 4 of the semiconductor chip 3 and the pads 2 of the substrate 1, the adhesive layer 6 is not mechanically pressed. 3 is suppressed. Therefore, the viscosity of the adhesive layer 6 can be lowered to such an extent that the bumps 4 penetrate and the molten solder gets wet on the bumps 4. For these reasons, the solder layer 5 melted by heating does not flow due to an uneven pressure, and the circuit patterns of the substrate 1 are not short-circuited.

(2)加熱時における圧力容器8内の気圧がワークWを加熱する際の最高温度における接着剤層6に含まれる溶剤の蒸気圧よりも高いことから、溶剤の突沸によるボイドの発生を防止することが出来る。これにより、半導体チップ3のバンプ4と基板1のパッド2との接合信頼性が向上する。   (2) Since the atmospheric pressure in the pressure vessel 8 at the time of heating is higher than the vapor pressure of the solvent contained in the adhesive layer 6 at the maximum temperature when the workpiece W is heated, generation of voids due to bumping of the solvent is prevented. I can do it. Thereby, the bonding reliability between the bumps 4 of the semiconductor chip 3 and the pads 2 of the substrate 1 is improved.

(3)複数の半導体チップ3を圧力容器8内で一括して加熱し、半田層5を溶融させることにより、バンプ4とパッド2の半田接合を得る方式であるため、加工コスト、設備投資コストを低減することができる。   (3) Since a plurality of semiconductor chips 3 are collectively heated in the pressure vessel 8 and the solder layer 5 is melted to obtain solder bonding between the bumps 4 and the pads 2, processing costs and capital investment costs Can be reduced.

(4)上記工程(4)において、複数の半導体チップ3を基板1上に載置する時の圧力は、複数の半導体チップ3の各バンプ4の先端が接着剤層6を貫通して半田層5に達して変形すると共に、半導体チップ3の表面が接着剤層6と密着する大きさである。これにより、複数の半導体チップ3を一括して加熱して接合する際に、加圧することなく、半導体チップ3のバンプ4と基板1のパッド2との良好な半田接合を得ることができる。   (4) In the above step (4), the pressure when mounting the plurality of semiconductor chips 3 on the substrate 1 is such that the tip of each bump 4 of the plurality of semiconductor chips 3 penetrates the adhesive layer 6 and the solder layer The size reaches 5 and deforms, and the surface of the semiconductor chip 3 is in close contact with the adhesive layer 6. Thus, when the plurality of semiconductor chips 3 are heated and bonded together, good solder bonding between the bumps 4 of the semiconductor chip 3 and the pads 2 of the substrate 1 can be obtained without applying pressure.

(5)上記工程(6)において、接着剤層6が溶融粘度の変局点に達したとき、圧力容器8中の気圧が、接着剤層6に含有されている溶剤の蒸気圧以上であり、かつ、ワークWの加熱により半田層5近傍の温度が半田層5の溶融温度以上である、上記の2つの条件を満足させることにより、接着剤層6を変局点前の軟化した状態で半田接合を行うことができる。即ち、接着剤層6による半田の流動阻害を防止して良好な半田接合を行うことができる。   (5) In the step (6), when the adhesive layer 6 reaches the inflection point of the melt viscosity, the atmospheric pressure in the pressure vessel 8 is equal to or higher than the vapor pressure of the solvent contained in the adhesive layer 6. In addition, by satisfying the above two conditions that the temperature in the vicinity of the solder layer 5 is equal to or higher than the melting temperature of the solder layer 5 by heating the workpiece W, the adhesive layer 6 is softened before the inflection point. Solder bonding can be performed. That is, it is possible to prevent the solder flow from being hindered by the adhesive layer 6 and perform good solder bonding.

(6)圧力容器8のヒータ12として、パルスヒータを用いることにより、接着剤層6の軟化・硬化を促進させずに、かつ、急速にワークWを加熱することができるため、接着剤層6が変局点前の軟化した状態で半田を溶融させることができ、良好な半田接合を行うことができる。   (6) By using a pulse heater as the heater 12 of the pressure vessel 8, the workpiece W can be rapidly heated without promoting the softening / curing of the adhesive layer 6, and therefore the adhesive layer 6 However, the solder can be melted in a softened state before the inflection point, and good solder bonding can be performed.

1:基板
2:パッド
3:半導体チップ
4:バンプ
5:半田層
6:接着剤層
8:圧力容器
9:容器本体
10:蓋
11:高圧空気導入パイプ
12:ヒータ
W:ワーク
1: Substrate 2: Pad 3: Semiconductor chip 4: Bump 5: Solder layer 6: Adhesive layer 8: Pressure vessel 9: Container body 10: Lid 11: High-pressure air introduction pipe 12: Heater W: Workpiece

Claims (6)

バンプをそれぞれ有する複数の半導体チップを、パッドと、前記パッドの表面に設けられた半田層とを有する基板上に、接着剤層を介してフリップチップ実装して半導体装置を製造する半導体装置の製造方法であって、
(a)前記複数の半導体チップを、前記各バンプが対応する前記各パッド表面の前記半田層上に載るように押圧して、前記基板上に配置する工程と、
(b)前記複数の半導体チップが前記基板上に配置されたワークを圧力容器に入れる工程と、
(c)前記圧力容器中の気圧を、前記ワークを加熱する際の最高温度における前記接着剤層に含まれる溶剤の蒸気圧よりも高くし、この状態で、前記ワークを加熱し、前記半田層を溶融させることにより、前記バンプと前記パッドとの半田接合を得る工程と、
を備えることを特徴とする半導体装置の製造方法。
Manufacturing a semiconductor device by flip-chip mounting a plurality of semiconductor chips each having a bump on a substrate having a pad and a solder layer provided on the surface of the pad via an adhesive layer. A method,
(A) placing the plurality of semiconductor chips on the substrate by pressing the plurality of semiconductor chips so as to be placed on the solder layer on the surface of the pads corresponding to the bumps;
(B) placing the work in which the plurality of semiconductor chips are arranged on the substrate into a pressure vessel;
(C) The atmospheric pressure in the pressure vessel is made higher than the vapor pressure of the solvent contained in the adhesive layer at the highest temperature when heating the workpiece, and in this state, the workpiece is heated, and the solder layer Obtaining a solder joint between the bump and the pad by melting
A method for manufacturing a semiconductor device, comprising:
前記複数の半導体チップを前記基板上に配置する前記工程(a)は、
前記半導体チップを、前記半導体チップの表面と前記接着層材の表面との間に隙間が生じるように位置決めし、減圧下で前記半導体チップを押圧することによって行われることを特徴とする請求項1に記載の半導体装置の製造方法。
The step (a) of disposing the plurality of semiconductor chips on the substrate includes:
2. The semiconductor chip is formed by positioning the semiconductor chip so that a gap is formed between the surface of the semiconductor chip and the surface of the adhesive layer material, and pressing the semiconductor chip under reduced pressure. The manufacturing method of the semiconductor device as described in any one of.
前記複数の半導体チップを前記基板上に配置する前記工程(a)において、前記半導体チップを押圧する圧力は、前記複数の半導体チップの各バンプの先端が前記接着剤層を貫通して前記半田層に達して変形すると共に、前記半導体チップの表面が前記接着剤層と密着する大きさであることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。   In the step (a) of disposing the plurality of semiconductor chips on the substrate, the pressure for pressing the semiconductor chip is such that the tip of each bump of the plurality of semiconductor chips penetrates the adhesive layer and the solder layer 3. The method of manufacturing a semiconductor device according to claim 1, wherein the surface of the semiconductor chip is sized so that the surface of the semiconductor chip is in close contact with the adhesive layer. 加熱経過により前記接着剤層の状態が軟化傾向から硬化傾向に変化する点を当該接着剤層の溶融粘度の変局点としたとき、
前記工程(c)は、前記接着剤層が前記変局点に達したとき、前記圧力容器中の気圧が前記溶剤の蒸気圧以上であり、かつ、前記ワークの加熱により前記半田層近傍の温度が当該半田層の溶融温度以上であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
When the point at which the state of the adhesive layer changes from a softening tendency to a hardening tendency as a result of heating is the inflection point of the melt viscosity of the adhesive layer,
In the step (c), when the adhesive layer reaches the inflection point, the pressure in the pressure vessel is equal to or higher than the vapor pressure of the solvent, and the temperature in the vicinity of the solder layer by heating the workpiece. 4. The method of manufacturing a semiconductor device according to claim 1, wherein the temperature is equal to or higher than a melting temperature of the solder layer. 5.
請求項1乃至4のいずれか1項に記載された半導体装置の製造方法に用いる圧力容器であって、
上部に開口部を有し、バンプをそれぞれ有する複数の半導体チップと、パッドと前記パッドの表面に設けられた半田層とを有する基板とが、接着剤層を介して配置されたワークを収容可能な容器本体と、
前記開口部を塞ぐ蓋と、
前記圧力容器中の気圧が、前記ワークを加熱する際の最高温度における前記接着剤層に含まれる溶剤の蒸気圧よりも高くなるように前記容器本体内に高圧空気を導入するための導入部と、
前記蓋の内面に取り付けられ、前記容器本体に収容された前記ワークを、前記半田層を溶融させて前記バンプと前記パッドとを半田接合可能なように加熱するヒータと、を備えることを特徴とする圧力容器。
A pressure vessel used in the method of manufacturing a semiconductor device according to any one of claims 1 to 4,
A plurality of semiconductor chips each having an opening at the top and each having a bump, and a substrate having a pad and a solder layer provided on the surface of the pad, can accommodate a workpiece disposed via an adhesive layer. A container body,
A lid that closes the opening;
An introduction part for introducing high-pressure air into the container body such that the atmospheric pressure in the pressure container is higher than the vapor pressure of the solvent contained in the adhesive layer at the highest temperature when heating the workpiece; ,
A heater that is attached to the inner surface of the lid and that heats the work housed in the container body so that the solder layer can be melted and the bumps and the pads can be soldered together. To pressure vessel.
前記ヒータは、パルスヒータであることを特徴とする請求項5に記載の圧力容器。

The pressure vessel according to claim 5, wherein the heater is a pulse heater.

JP2010088538A 2009-04-09 2010-04-07 Method of manufacturing semiconductor device and pressure container used for the method Pending JP2010263200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010088538A JP2010263200A (en) 2009-04-09 2010-04-07 Method of manufacturing semiconductor device and pressure container used for the method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009095311 2009-04-09
JP2010088538A JP2010263200A (en) 2009-04-09 2010-04-07 Method of manufacturing semiconductor device and pressure container used for the method

Publications (1)

Publication Number Publication Date
JP2010263200A true JP2010263200A (en) 2010-11-18

Family

ID=43361008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010088538A Pending JP2010263200A (en) 2009-04-09 2010-04-07 Method of manufacturing semiconductor device and pressure container used for the method

Country Status (1)

Country Link
JP (1) JP2010263200A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220571A (en) * 2016-06-08 2017-12-14 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Joining method, program, computer storage medium, joining device, and joining system
US10930613B2 (en) 2018-09-21 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor package having recessed adhesive layer between stacked chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335386A (en) * 1997-05-30 1998-12-18 T I F:Kk Semiconductor mounting method
JP2002050651A (en) * 2000-08-04 2002-02-15 Toray Eng Co Ltd Packaging method
JP2004031975A (en) * 2003-07-22 2004-01-29 Hitachi Chem Co Ltd Connecting equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335386A (en) * 1997-05-30 1998-12-18 T I F:Kk Semiconductor mounting method
JP2002050651A (en) * 2000-08-04 2002-02-15 Toray Eng Co Ltd Packaging method
JP2004031975A (en) * 2003-07-22 2004-01-29 Hitachi Chem Co Ltd Connecting equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220571A (en) * 2016-06-08 2017-12-14 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Joining method, program, computer storage medium, joining device, and joining system
US10930613B2 (en) 2018-09-21 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor package having recessed adhesive layer between stacked chips

Similar Documents

Publication Publication Date Title
KR101592044B1 (en) Thermal mechanical flip chip die bonding
JP3880775B2 (en) Mounting electronic components on a circuit board
JP3891838B2 (en) Semiconductor device and manufacturing method thereof
JP4901933B2 (en) Manufacturing method of semiconductor device
JP4720438B2 (en) Flip chip connection method
KR101712046B1 (en) Underfill material and process for producing semiconductor device using same
KR102121176B1 (en) Method for producing semiconductor package
JP4846633B2 (en) Manufacturing method of component-embedded substrate
JP2008205321A (en) Electronic component and method of manufacturing electronic device
JP5830847B2 (en) Semiconductor device manufacturing method and bonding method
CN106463427B (en) Semiconductor device and method for manufacturing the same
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
KR100843632B1 (en) Flip chip mount type of bump, manufacturing method thereof, and bonding method for flip chip using non conductive adhesive
KR101493340B1 (en) Solder transfer base, method for producing solder transfer base, and method for transferring solder
JP2001024085A (en) Semiconductor device
JP4596034B2 (en) Manufacturing method of electronic component module
JP2010263200A (en) Method of manufacturing semiconductor device and pressure container used for the method
JP4129837B2 (en) Manufacturing method of mounting structure
JP2009009994A (en) Semiconductor device, and manufacturing method thereof
JP4998360B2 (en) Manufacturing method of electronic component module
TWI453845B (en) Method for manufacturing semiconductor device
JP2011049298A (en) Method of manufacturing semiconductor device
JP2009004462A (en) Method of mounting semiconductor device
JP2015070187A (en) Semiconductor device and manufacturing method of the same
JP4285140B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130222