JP4381657B2 - Circuit board and electronic component mounting method - Google Patents
Circuit board and electronic component mounting method Download PDFInfo
- Publication number
- JP4381657B2 JP4381657B2 JP2002169534A JP2002169534A JP4381657B2 JP 4381657 B2 JP4381657 B2 JP 4381657B2 JP 2002169534 A JP2002169534 A JP 2002169534A JP 2002169534 A JP2002169534 A JP 2002169534A JP 4381657 B2 JP4381657 B2 JP 4381657B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- terminal
- electronic component
- precoat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品が実装される回路基板および電子部品実装方法に関するものである。
【0002】
【従来の技術】
電子部品を半田接合により基板に実装する際の半田の供給方法として半田プリコートが広く用いられている。この方法では、電子部品を基板に搭載するのに先立って基板に設けられた接続用の電極に予め半田メッキや半田レベラなどの方法で半田層が形成される。これにより、実装工程においては、別途電子部品や基板に半田を供給する必要がなく、接合部にフラックスを供給するのみで部品搭載を行うことができ、工程が簡略化されるという利点がある。
【0003】
【発明が解決しようとする課題】
一般に1枚の回路基板には、サイズや種類の異なる多数の電子部品が実装されるため、同一の回路基板にはそれぞれの電子部品の接続用端子に応じた形状・大きさの接続用の電極が形成される。一般に半田プリコートの形成においては、対象となる電極のサイズが異なると電極表面に形成される半田プリコートの高さが異なる。そして半田プリコートの高さがばらついたまま電子部品を搭載し、この基板がリフローに送られると、各種の不具合を生じる。例えば、半田プリコートの高さが低い電極では、基板の反り変形や電子部品のリードの変形などによって半田が電子部品の端子と接触しない場合が生じ、半田接合不良の原因となる。
【0004】
そこで本発明は、半田接合の不具合を防止することができる回路基板および電子部品実装方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1記載の回路基板は、異なる複数種類の表面実装部品の端子を半田接合する複数の電極部を備えた回路基板において、前記電極部が導電パッドと表面実装部品の端子の形状およびサイズに対応した0.018〜2.3mm2の面積を有する複数のパターン孔により前記導電パッドの上面を部分的に露呈させるレジスト層で形成され、前記パターン孔から露呈する前記導電パッドの上面に半田プリコートを形成し、前記半田プリコートの高さを5〜6mm(×10 −2 )とした。
【0006】
請求項2記載の電子部品実装方法は、請求項1記載の回路基板に電子部品を実装する電子部品実装方法であって、
前記半田プリコートを覆うように硬化タイミングが半田の溶融タイミングよりも後であり、かつ活性成分が添加されて半田プリコートの表面の酸化膜を除去する酸化膜除去機能を有する熱硬化性樹脂を塗布する工程と、前記半田プリコート上に電子部品の端子を搭載し前記熱硬化性樹脂の粘着力によってこの端子を保持する工程と、前記回路基板をリフロー工程に送って前記回路基板を加熱することによりまず前記半田プリコートを溶融させて溶融半田とし、この溶融半田を前記端子の接合面に濡れ拡がらせるとともに、前記熱硬化性樹脂が同時に加熱されることにより前記活性成分が活性化して前記半田プリコートの表面に存在する酸化膜を除去し、さらに前記溶融半田のセルフアライメント機能により前記端子を前記導電パッドに吸い寄せて位置合わせするとともに、前記熱硬化性樹脂を前記端子の下面に沿って這い上がらせて前記レジスト層と前記端子の下面の間に樹脂フィレット部を形成する工程と、さらに加熱を継続して前記熱硬化性樹脂の熱硬化反応を進行させて前記熱硬化性樹脂を完全硬化させて接着樹脂層を形成する工程を含む。
【0016】
本発明によれば、複数種類の表面実装部品が実装される回路基板の電極を、半田プリコート形成において安定した半田高さが得られる特定範囲の面積である0.018〜2.3mm 2 の面積の微小なパターンで形成し、これらの微小なパターンの半田で表面実装部品の端子を半田接合することにより、電極サイズの違いに起因する半田高さのばらつきを排除して、半田接合の不具合を防止することができる。
【0017】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1は本発明の一実施の形態の回路基板の斜視図、図2は本発明の一実施の形態の回路基板の電極部の斜視図、図3は本発明の一実施の形態の回路基板の電極部のパターン配置説明図、図4は本発明の一実施の形態における半田高さとパターン面積との関係を示すグラフ、図5,図6は、本発明の一実施の形態の電子部品実装方法の工程説明図、図7は本発明の一実施の形態の実装済み回路基板の斜視図である。
【0018】
まず、図1,図2,図3を参照して、回路基板およびこの回路基板に実装される電子部品について説明する。図1において、回路基板1の上面には、異なる複数種類の表面実装部品を実装するための電極部2,3,4,5が設けられている。電極部2,3,4,5には、それぞれ表面実装部品である電子部品12,13,14,15の1つの端子12a、13a,14a,15aがそれぞれ半田接合される。
【0019】
電子部品12,13はともに矩形のチップ型部品であり、それぞれサイズが異なる大小2つの端子12a、13aが設けられている。電子部品14はSOP型IC部品であり、側方に延出したリード型の端子14aを備えている。また電子部品15は筒型コンデンサ部品であり、底面に平板状の端子15aが設けられている。本実施の形態では、電子部品12,13,14,15のいずれかがそれぞれ第1の表面実装部品、第2の表面実装部品に該当する。すなわち回路基板1には、少なくとも第1の表面実装部品と第2の表面実装部品が半田接合により実装される。そしてこれらの第1の表面実装部品、第2の表面実装部品の端子が半田接合される電極部が、第1の電極部、第2の電極部に該当する。
【0020】
次に、電子部品が実装される電極部の構成について説明する。電極部2〜5はいずれも回路基板の樹脂基材1aの上面に配線パターンと導通して配置された導電パッド2a〜5a上に、導電パッド上面が部分的に露呈された微小径のパターン2b〜5bを形成した構成となっている。回路基板1への電子部品の実装に際しては、これらのパターンに半田を供給することにより、電子部品の端子と導電パッドとの半田接合が行われる。本実施の形態では、これらのパターン上に予め半田プリコートS2〜S5を形成して半田を供給するようにしている。
【0021】
これらの導電パッド2a〜5aの大きさは、接続対象となる端子の大きさに対応しており、さらに導電パッド2a〜5aの大きさに対応して、異なる大きさ・個数のパターンの組み合わせが選択される。なお、図1、図2においては最もサイズが大きい電極部5のみ拡大して図示しているが、他の電極部も同様の構成を有している。
【0022】
図2(a)は、半田プリコートが形成される前の電極部5を示している。樹脂基材1a上には、配線パターン5cと導通した導電パッド5aが、接続対象となる電子部品15の端子15aと略等しい平面形状で形成されている。電極部5はレジスト層1bで覆われており、導電パッド5a上のレジスト層1bに微小径のパターン孔を形成することにより、導電パッド5aの上面が露呈したパターン5bが形成される。そして図2(b)に示すように、パターン5b上には、半田プリコートS5が形成される。
【0023】
ここで図3を参照して、各電極部に設けられるパターンのサイズ、個数の組み合わせ例について説明する。図3(a)、(b)、(c)、(d)は、それぞれ電極部2,3,4、5におけるパターンの組み合わせおよび各パターン上に形成される半田プリコートの高さを示している。図3(a)に示すように、電極部2の導電パッド2a上には孔径d2のパターン2bが1個だけ設けられている。このような電極部は、微小チップ部品(電子部品12)のように接続対象とする端子が円形や略正方形の形状で且つサイズが極めて小さいような場合に適用される。そしてパターン2b上には、導電パッド2a上面からの半田高さがH2の半田プリコートS2が形成される。
【0024】
図3(b)、(c)は、比較的大きいチップ部品(電子部品13)の端子や、SOP型IC(電子部品14)のリードなどのように接続対象の端子が細長い矩形形状である場合の電極部の例を示している。電極部3,4の導電パッド3a,4a上には、それぞれ孔径d3,d4のパターン3b,4bが長手方向に2個づつ設けられている。そしてパターン3b,4b上には、導電パッド3a、4a上面からの半田高さがH3,H4の半田プリコートS3,S4が形成される。
【0025】
さらに図3(d)は、筒型コンデンサ部品(電子部品15)の端子のように、長手方向のみならず幅方向の寸法も大きい場合の電極部を示している。電極部5の導電パッド5a上には孔径d5のパターン5bが3個設けられており、パターン5b上には、導電パッド5a上面からの半田高さがH5の半田プリコートS5が形成される。
【0026】
すなわち回路基板1に形成される電極部は、微小パターンを接続対象の端子の形状・サイズに応じて組み合わせた集合体で構成したものとなっている。なお、上記例では微小パターンとして微小径の円形パターンを用いた例を示しているが、微小パターンとしては円形に限定されず、細長いスリット形状を除外した矩形や多角形など、点状と見なせる形状であればよい。
【0027】
次に、図4を参照して、上述のような各電極部に形成されるパターンに形成される半田プリコートの半田高さと、パターン面積との関係について説明する。図4は、図1に示す回路基板1と同様に導電パッド上に異なるパターン面積(円形)で開孔されたパターン上に半田プリコートを実際に形成し、高さを計測した結果をパターン面積に対する半田高さの関係をグラフ化したものであり、横軸のパターン面積は対数目盛となっている。
【0028】
図4のグラフから判るように、パターン面積がごく小さい範囲では、半田がパターン内に進入しにくく導電パッドへの付着量が少ないことから半田高さは小さい。またパターン面積が大きい場合には半田は導電パッド表面上で良好に濡れ拡がることから半田高さとしては低くなる。これに対し、パターン面積が特定範囲にある場合、すなわち、より高い半田高さを得るために適切なパターン面積の範囲にある場合には、安定した半田高さが得られている。
【0029】
具体的には、パターン面積が、0.018〜2.3mm2の範囲R1にある場合には、半田高さは5〜6mm(×10-2)の範囲にあり、実用上差し支えない程度に半田高さを安定させることができる。さらに、パターン面積が、0.07〜0.64mm2の範囲R2にある場合には、半田高さは5mm(×10-2)で一定しており、より安定した半田高さが得られることが判る。
【0030】
したがって、本実施の形態に示す回路基板1においては、少なくとも第1の表面実装部品と第2の表面実装部品を含む複数種類の表面実装部品の端子を接続するために設けられた複数の電極部(第1の表面実装部品の1つの端子が半田接合により接続される第1の電極部と、第2の表面実装部品の1つの端子が半田接合により接続される第2の電極部とを含む)を、0.018〜2.3mm2の面積を有する微小パターンの集合体で形成したものとなっている。
【0031】
次に、図5,図6を参照して、回路基板1に複数の表面実装部品を半田接合により実装して実装済み回路基板を製造するための電子部品実装方法について説明する。ここでは、回路基板1に形成された電極部のうち、電極部4のみを図示して説明しているが、他の電極部においても同様のプロセスが実行される。
【0032】
まず、図1に示す回路基板1を準備する。準備された回路基板1に設けられた複数の電極部には、図5(a)に示すように、導電パッド4a上のレジスト層1bにパターン4bが開孔された電極部4が含まれている。次に図5(b)に示すように、パターン4b上には半田プリコートS4が形成される。半田プリコート形成方法としては、半田メッキや半田レベラなどの方法が用いられる。
【0033】
この後、図5(c)に示すように、半田プリコートS4を覆うように、エポキシ樹脂などの熱硬化性の樹脂6を塗布する。ここで樹脂6は硬化タイミングが半田の溶融タイミングよりも後になるものが用いられ、後述するようにリフロー過程において溶融半田によるセルフアライメント機能を阻害しないものを使用する。
【0034】
また樹脂6には有機酸などの活性成分が添加されており、半田プリコートS4の表面の酸化膜を除去する酸化膜除去機能を備えている。これにより、半田接合に際してフラックスを別途供給することなく良好な半田接合性が確保できるようになっている。
【0035】
次いで回路基板1には複数の電子部品が搭載される。これらの電子部品には、電子部品14が含まれており、図5(d)に示すように、電極部4を構成する複数の半田プリコートS4上には電子部品14の端子14aが搭載される。これにより、図6(a)に示すように、端子14aは樹脂6を介して半田プリコートS4上に着地し、樹脂6の粘着力によって保持される。この搭載動作とともに、他の電極部には、それぞれ接続対象の電子部品の端子が搭載される。
【0036】
次に、電子部品が搭載された後の回路基板1はリフロー工程に送られ、ここで回路基板1が加熱される。そしてこの加熱によって、図6(b)に示すようにまず半田プリコートS4が溶融して溶融半田S4*となり、端子14aの接合面に濡れ拡がる。このとき、樹脂6が同時に加熱されることにより、樹脂6中の活性成分が加熱により活性化して酸化膜除去機能を発揮するようになる。これにより、半田プリコートS4の表面に存在する酸化膜が除去され、端子14aとの良好な濡れ性が確保される。
【0037】
このリフロー過程において、半田プリコートS4が溶融したタイミングにおいては樹脂6はまだ熱硬化が進行しておらず、加熱によって粘度が低下して流動性が増した状態にある。このため、樹脂6が溶融半田S4*のセルフアライメント機能を阻害することがなく、端子14aは溶融半田S4*の表面張力によって導電パッド4aに吸い寄せられるようにして位置合わせされる。またこのとき、樹脂6の流動性が増大することにより、端子14aの屈曲部近傍に存在する樹脂は端子14aの下面に沿って這い上がり、レジスト層1bと端子14aの下面との間で樹脂フィレット部6aを形成する。
【0038】
そしてこの後さらに加熱を継続して、樹脂6が昇温することにより、樹脂6の熱硬化反応が進行する。そして樹脂6が完全硬化することにより、図6(c)に示すように端子14aの下面には硬化した樹脂6*の接着樹脂層が形成される。この接着樹脂層はパターン4bの間にも存在しており、これにより、端子14aは半田プリコートの溶融半田S4*が冷却固化することによる半田接合部と、端子14aの下面側の硬化した樹脂6*による接着樹脂層とで強固に回路基板1に固着される。したがって、微小なパターンを介して端子を半田接合する場合にあっても、充分な接着強度を有した実装構造が実現される。
【0039】
これにより、図7に示す実装済み回路基板1Aが完成する。この実装済み回路基板1Aは、上述の実装工程で説明したように、少なくとも第1の表面実装部品と第2の表面実装部品を含む複数の電子部品12,13,14,15を半田接合により実装し、これらの電子部品のうちの第1の表面実装部品の1つの端子が第1の電極部に半田接合により接続され、第2の表面実装部品の1つの端子が第2の電極部に半田接合により接続されたものとなっている。
【0040】
そしてこれらの第1の電極部と第2の電極部は、0.018〜2.3mm2の面積を有する微小パターンの集合体で形成され、第1の電極部を構成する複数の微小パターン上の半田で第1の表面実装部品の1つの端子を接合し、第2の電極部を構成する複数の微小パターン上の半田で第2の表面実装部品の1つの端子を接合した形態となっている。
【0041】
上記説明したように、本発明は回路基板の電極部を半田プリコート形成において安定した半田高さが得られる特定範囲の面積を有する微小パターンの集合体で形成するようにしたものである。これにより、接続用の端子の形状・サイズが異なる複数種類の表面実装部品が実装される回路基板のランド設計を容易に行うことができるとともに、製造工程においては、回路基板全体を対象とした1回の半田プリコート形成工程によって、必要半田量を各電極部に一括して供給することができる。
【0042】
また電極部に形成される半田プリコートは微小パターン上に形成されたものであることから全表面積が小さくなっており、大気露呈による表面酸化の影響を受けやすい鉛フリー半田を採用する場合において、より望ましい半田供給形態となっている。さらに、電極上面にクリーム半田を印刷することによる半田供給においては、電極が小さくなるにつれてクリーム半田のダレが生じやすく、微小サイズ部品への対応が困難であるが、本発明では微小パターンを介して半田プリコートを形成する方法であることから、微細電極であっても安定して半田の供給を行うことができるという利点がある。
【0043】
なお上記実施の形態では、半田プリコート上に樹脂6を塗布する例を示しているが、樹脂6を用いずに強粘着性のフラックスを塗布するようにしてもよい。これにより、良好な半田接合性を確保することができるとともに、搭載後リフロー工程に至るまで電子部品をフラックスの粘着性によって保持することができる。
【0044】
【発明の効果】
本発明によれば、複数種類の表面実装部品が実装される回路基板の電極部を、半田プリコート形成において安定した半田高さが得られる特定範囲の面積である0.018〜2.3mm 2 の面積の微小なパターンで形成し、これらの微小なパターンの半田で表面実装部品の端子を半田接合するようにしたので、電極サイズの違いに起因する半田高さのばらつきを排除して、半田接合の不具合を防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の回路基板の斜視図
【図2】本発明の一実施の形態の回路基板の電極部の斜視図
【図3】本発明の一実施の形態の回路基板の電極部のパターン配置説明図
【図4】本発明の一実施の形態における半田高さとパターン面積との関係を示すグラフ
【図5】本発明の一実施の形態の電子部品実装方法の工程説明図
【図6】本発明の一実施の形態の電子部品実装方法の工程説明図
【図7】本発明の一実施の形態の実装済み回路基板の斜視図
【符号の説明】
1 回路基板
1A 実装済み回路基板
2,3,4,5 電極部
2a、3a、4a、5a 導電パッド
2b,3b,4b,5b パターン
6 樹脂
12,13,14,15 電子部品
12a、13a、14a、15a 端子
S2,S3,S4,S5 半田プリコート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board and electronic component mounting method of the electronic component is mounted.
[0002]
[Prior art]
Solder precoat is widely used as a method for supplying solder when electronic components are mounted on a substrate by solder bonding. In this method, prior to mounting an electronic component on a substrate, a solder layer is formed in advance on a connection electrode provided on the substrate by a method such as solder plating or a solder leveler. Thereby, in the mounting process, it is not necessary to separately supply solder to the electronic component or the substrate, and the component mounting can be performed only by supplying the flux to the joint portion, and there is an advantage that the process is simplified.
[0003]
[Problems to be solved by the invention]
In general, since a large number of electronic components of different sizes and types are mounted on a single circuit board, connection electrodes having shapes and sizes corresponding to the connection terminals of the respective electronic components are mounted on the same circuit board. Is formed. In general, in the formation of a solder precoat, the height of the solder precoat formed on the electrode surface varies depending on the size of the target electrode. When electronic parts are mounted with the solder precoats varying in height and this substrate is sent to reflow, various problems occur. For example, in an electrode having a low solder precoat, the solder may not come into contact with the terminals of the electronic component due to warpage deformation of the substrate, deformation of the lead of the electronic component, and the like, causing a solder joint failure.
[0004]
Accordingly, the present invention aims at providing a beauty electronic component mounting method Oyo circuit board that can prevent failure of the solder joint.
[0005]
[Means for Solving the Problems]
The circuit board according to
[0006]
The electronic component mounting method according to
A thermosetting resin having an oxide film removing function for removing the oxide film on the surface of the solder precoat by adding an active component and applying an active component is applied so as to cover the solder precoat. A step of mounting an electronic component terminal on the solder precoat and holding the terminal by the adhesive force of the thermosetting resin; and heating the circuit board by sending the circuit board to a reflow process. The solder precoat is melted to form a molten solder, and the molten solder is wetted and spread on the joint surface of the terminal, and the thermosetting resin is simultaneously heated to activate the active component, thereby The oxide film present on the surface is removed, and the terminal is sucked to the conductive pad by the self-alignment function of the molten solder. And aligning the thermosetting resin along the lower surface of the terminal to form a resin fillet between the resist layer and the lower surface of the terminal, and further heating to step a including that by advancing the thermosetting reaction of the thermosetting resin was completely cured the thermosetting resin forming the adhesive resin layer.
[0016]
According to the present invention, the area of 0.018~2.3Mm 2 plurality of electrodes of a circuit board surface mounted components are mounted, the area of the specific range a stable solder height in solder precoat formation is obtained formed with a fine pattern, by solder bonding the terminals of the surface mount components by soldering these fine patterns, by eliminating variations in solder height due to the difference in electrode size, failure of the solder joint Can be prevented.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. 1 is a perspective view of a circuit board according to an embodiment of the present invention, FIG. 2 is a perspective view of an electrode portion of the circuit board according to an embodiment of the present invention, and FIG. 3 is a circuit board according to an embodiment of the present invention. FIG. 4 is a graph showing the relationship between the solder height and the pattern area in one embodiment of the present invention, and FIGS. 5 and 6 are electronic component mountings in one embodiment of the present invention. FIG. 7 is a perspective view of a mounted circuit board according to an embodiment of the present invention.
[0018]
First, a circuit board and electronic components mounted on the circuit board will be described with reference to FIGS. In FIG. 1,
[0019]
The
[0020]
Next, the configuration of the electrode part on which the electronic component is mounted will be described. The
[0021]
The size of these
[0022]
FIG. 2A shows the
[0023]
Here, with reference to FIG. 3, a combination example of the size and number of patterns provided in each electrode portion will be described. 3 (a), (b), (c), and (d) show the combinations of patterns in the
[0024]
FIGS. 3B and 3C show a case where a terminal to be connected has an elongated rectangular shape such as a terminal of a relatively large chip component (electronic component 13) or a lead of an SOP type IC (electronic component 14). The example of the electrode part is shown. On the
[0025]
Further, FIG. 3D shows an electrode portion when the dimension in the width direction as well as the longitudinal direction is large like the terminal of the cylindrical capacitor component (electronic component 15). Three patterns 5b having a hole diameter d5 are provided on the conductive pad 5a of the
[0026]
That is, the electrode portion formed on the
[0027]
Next, with reference to FIG. 4, the relationship between the solder height of the solder precoat formed in the pattern formed in each electrode part as described above and the pattern area will be described. FIG. 4 shows a result obtained by actually forming a solder precoat on a pattern having a different pattern area (circular shape) on a conductive pad and measuring the height with respect to the pattern area in the same manner as the
[0028]
As can be seen from the graph of FIG. 4, in the range where the pattern area is very small, the solder height is small because the solder hardly enters the pattern and the amount of adhesion to the conductive pad is small. On the other hand, when the pattern area is large, the solder spreads well on the surface of the conductive pad, so the solder height becomes low. On the other hand, when the pattern area is in a specific range, that is, when the pattern area is in an appropriate pattern area range to obtain a higher solder height, a stable solder height is obtained.
[0029]
Specifically, when the pattern area is in the range R1 of 0.018 to 2.3 mm 2 , the solder height is in the range of 5 to 6 mm (× 10 −2 ), which is practically acceptable. Solder height can be stabilized. Furthermore, when the pattern area is in the range R2 of 0.07 to 0.64 mm 2 , the solder height is constant at 5 mm (× 10 −2 ), and a more stable solder height can be obtained. I understand.
[0030]
Therefore, in the
[0031]
Next, an electronic component mounting method for manufacturing a mounted circuit board by mounting a plurality of surface mount components on the
[0032]
First, the
[0033]
Thereafter, as shown in FIG. 5C, a
[0034]
Further, an active component such as an organic acid is added to the
[0035]
Next, a plurality of electronic components are mounted on the
[0036]
Next, the
[0037]
In this reflow process, at the timing when the solder precoat S4 is melted, the
[0038]
And heating is continued further after this and the thermosetting reaction of the
[0039]
Thereby, the mounted circuit board 1A shown in FIG. 7 is completed. As described in the mounting process, the mounted circuit board 1A mounts a plurality of
[0040]
The first electrode portion and the second electrode portion of these are formed in the aggregate of fine patterns having an area of 0.018~2.3Mm 2, the plurality of fine patterns constituting the first electrode portion One terminal of the first surface mount component is joined with the solder of the first surface mount component, and one terminal of the second surface mount component is joined with the solder on the plurality of minute patterns constituting the second electrode portion. Yes.
[0041]
As described above, according to the present invention, the electrode portion of the circuit board is formed by an aggregate of minute patterns having an area in a specific range in which a stable solder height can be obtained in forming the solder precoat. Accordingly, it is possible to easily perform land design of a circuit board on which a plurality of types of surface mount components having different shapes and sizes of connection terminals are mounted, and in the manufacturing process, the
[0042]
In addition, the solder precoat formed on the electrode part is formed on a minute pattern, so the total surface area is small, and when using lead-free solder that is susceptible to surface oxidation due to atmospheric exposure, This is a desirable solder supply form. Furthermore, in the solder supply by printing cream solder on the upper surface of the electrode, as the electrode becomes smaller, the cream solder tends to sag, and it is difficult to cope with micro-sized parts. Since it is a method of forming a solder precoat, there is an advantage that solder can be supplied stably even with a fine electrode.
[0043]
In the above-described embodiment, an example in which the
[0044]
【The invention's effect】
According to the present invention, an electrode portion of a circuit board in which a plurality of types of surface mount components are mounted, the 0.018~2.3Mm 2 is the area within a specific range a stable solder height in solder precoat formation is obtained formed with fine patterns of the area, since the terminals of the surface mount components by soldering these fine pattern so as to solder joint, to eliminate variations in solder height due to the difference in electrode size, the solder Bonding defects can be prevented.
[Brief description of the drawings]
FIG. 1 is a perspective view of a circuit board according to an embodiment of the present invention. FIG. 2 is a perspective view of an electrode portion of the circuit board according to the embodiment of the present invention. FIG. 4 is a graph showing the pattern arrangement of the electrode portion of the substrate. FIG. 4 is a graph showing the relationship between the solder height and the pattern area in the embodiment of the invention. FIG. 5 is a process of the electronic component mounting method in the embodiment of the invention. Explanatory drawing [FIG. 6] Explanatory drawing of process of electronic component mounting method of one embodiment of the present invention [FIG. 7] Perspective view of mounted circuit board of one embodiment of the present invention
DESCRIPTION OF
Claims (2)
前記半田プリコートを覆うように硬化タイミングが半田の溶融タイミングよりも後であり、かつ活性成分が添加されて半田プリコートの表面の酸化膜を除去する酸化膜除去機能を有する熱硬化性樹脂を塗布する工程と、前記半田プリコート上に電子部品の端子を搭載し前記熱硬化性樹脂の粘着力によってこの端子を保持する工程と、前記回路基板をリフロー工程に送って前記回路基板を加熱することによりまず前記半田プリコートを溶融させて溶融半田とし、この溶融半田を前記端子の接合面に濡れ拡がらせるとともに、前記熱硬化性樹脂が同時に加熱されることにより前記活性成分が活性化して前記半田プリコートの表面に存在する酸化膜を除去し、さらに前記溶融半田のセルフアライメント機能により前記端子を前記導電パッドに吸い寄せて位置合わせするとともに、前記熱硬化性樹脂を前記端子の下面に沿って這い上がらせて前記レジスト層と前記端子の下面の間に樹脂フィレット部を形成する工程と、さらに加熱を継続して前記熱硬化性樹脂の熱硬化反応を進行させて前記熱硬化性樹脂を完全硬化させて接着樹脂層を形成する工程を含むことを特徴とする電子部品実装方法。An electronic component mounting method for mounting an electronic component on the circuit board according to claim 1,
A thermosetting resin having an oxide film removing function for removing the oxide film on the surface of the solder precoat by adding an active component and applying an active component is applied so as to cover the solder precoat. A step of mounting an electronic component terminal on the solder precoat and holding the terminal by the adhesive force of the thermosetting resin; and heating the circuit board by sending the circuit board to a reflow process. The solder precoat is melted to form a molten solder, and the molten solder is wetted and spread on the joint surface of the terminal, and the thermosetting resin is simultaneously heated to activate the active component, thereby The oxide film present on the surface is removed, and the terminal is sucked to the conductive pad by the self-alignment function of the molten solder. And aligning the thermosetting resin along the lower surface of the terminal to form a resin fillet between the resist layer and the lower surface of the terminal, and further heating to An electronic component mounting method comprising a step of forming an adhesive resin layer by causing a thermosetting reaction of a thermosetting resin to proceed to completely cure the thermosetting resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002169534A JP4381657B2 (en) | 2002-06-11 | 2002-06-11 | Circuit board and electronic component mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002169534A JP4381657B2 (en) | 2002-06-11 | 2002-06-11 | Circuit board and electronic component mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014964A JP2004014964A (en) | 2004-01-15 |
JP4381657B2 true JP4381657B2 (en) | 2009-12-09 |
Family
ID=30436068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002169534A Expired - Fee Related JP4381657B2 (en) | 2002-06-11 | 2002-06-11 | Circuit board and electronic component mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4381657B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227260B2 (en) * | 2004-10-26 | 2007-06-05 | Kabushiki Kaisha Toshiba | Method and system for a pad structure for use with a semiconductor package |
-
2002
- 2002-06-11 JP JP2002169534A patent/JP4381657B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004014964A (en) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112703825A (en) | Method for producing a circuit board assembly and circuit board assembly | |
JP2008288490A (en) | Process for producing built-in chip substrate | |
JP4381657B2 (en) | Circuit board and electronic component mounting method | |
JP2004200539A (en) | Component-connecting terminal and electronic device | |
JP4263765B1 (en) | Electronic component soldering method | |
JP2009032865A (en) | Electronic device, and method for manufacturing electronic device | |
JP6570728B2 (en) | Electronic device and manufacturing method thereof | |
US20110174525A1 (en) | Method and Electronic Assembly to Attach a Component to a Substrate | |
JP2646688B2 (en) | Electronic component soldering method | |
JP7462502B2 (en) | Component mounting board and manufacturing method thereof | |
JP2006066811A (en) | Mask for solder printing, method for mounting component | |
JP2021114495A (en) | Module and manufacturing method of the same | |
JPH09326412A (en) | Mounting solder ball | |
JP2007214332A (en) | Semiconductor packaging module and manufacturing method thereof | |
CN101518167B (en) | Lead(pb)-free electronic component attachment | |
JP3214009B2 (en) | Semiconductor device mounting substrate and method | |
JP2020205313A (en) | Manufacturing method of electronic circuit module and electronic component | |
TWI641299B (en) | Method of manufacturing electronic component mounting body | |
JP2005032943A (en) | Substrate for surface-mounted element | |
JP2004273998A (en) | Mounting method of electronic component, electronic component mounting structure, and adhesive material for mounting electronic component | |
JP2001298264A (en) | Solder chip | |
JP6024583B2 (en) | Manufacturing method of electronic circuit unit | |
JP2009105293A (en) | Conductive connection material, and method of manufacturing module | |
JP5428539B2 (en) | Wiring board manufacturing method | |
JP2005203664A (en) | Mounting method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070223 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |