JP2010080688A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010080688A
JP2010080688A JP2008247633A JP2008247633A JP2010080688A JP 2010080688 A JP2010080688 A JP 2010080688A JP 2008247633 A JP2008247633 A JP 2008247633A JP 2008247633 A JP2008247633 A JP 2008247633A JP 2010080688 A JP2010080688 A JP 2010080688A
Authority
JP
Japan
Prior art keywords
resin
lead frame
mold
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008247633A
Other languages
English (en)
Inventor
Akinori Mura
明則 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008247633A priority Critical patent/JP2010080688A/ja
Publication of JP2010080688A publication Critical patent/JP2010080688A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 従来、樹脂封止金型を用いて、樹脂封止するフルモールドタイプの半導体装置において、封止体裏面の樹脂厚みについては直接的な測定はしておらず、電気的特性試験や、外観検査などのみで裏面樹脂厚みの過不足を判別するには限界があった。
【解決手段】 封止体形成後の裏面樹脂厚みを、渦電流式変位センサを用いて測定する。少なくとも1箇所の測定により裏面樹脂厚みの過不足を判別し、裏面樹脂厚みの良品及び不良品を判別できる。また2箇所以上測定することで裏面樹脂厚みの過不足を判別し、且つ、水平度(水平面に対するリードフレームの位置的偏差)が許容範囲内であるか否かを判別し、封止体内でリードフレームが傾斜する不良品を判別できる。
【選択図】図1

Description

本発明は、半導体パッケージの裏面にリードフレームが露出しないフルモールドタイプの封止体(パッケージ)構造を有する半導体装置の製造方法に係り、特に封止体裏面の樹脂厚みの不良を選別可能な半導体装置の製造方法に関する。
従来の樹脂封止型の半導体装置は、リードフレーム上に半導体チップ等を組立した後、トランスファーモールド法等による樹脂封止を行い、封止体(パッケージ)を形成している。また、高耐圧用途の半導体装置の場合は、十分な絶縁を行うため、封止体の裏面にリードフレームが露出せず、リードフレームの両主面を完全に封止樹脂で被覆した、フルモールドタイプの封止体構造が採用される(例えば特許文献1参照)。
図11は、従来のフルモールドタイプの封止体構造を有する半導体装置の製造方法の一例を示す図であり、樹脂封止工程を示す図である。
半導体チップ101が搭載されたリードフレーム102を、樹脂封止金型のキャビティ130内に設置する。樹脂封止金型は、上金型122および下金型123からなり、上金型122と下金型123で形成されるキャビティ130内にリードフレーム102の封止領域が配置されるように、上金型122および下金型123でリードフレーム102を挟持する。
このとき、樹脂を注入する際の圧力によってリードフレーム102がずれないよう、例えば、上金型122側から突出する可動ピン133によりリードフレーム102の第1主面S1(半導体チップ101の搭載側)を押下してリードフレーム102を固定する。そして、リードフレーム102を固定した状態で、リードフレーム102の第2主面S2側のゲート124より、樹脂を注入する。
封止樹脂をリードフレーム102の第2主面S2側に注入すると、注入時の圧力によりリードフレーム102を上(上金型側)に押し上げる力が働く。従って、リードフレーム102の第1主面S1を可動ピンで押下しながら樹脂を充填することで、リードフレーム102の浮きを防ぐことができる。
また、下金型123側からも可動ピンを突出させ、リードフレーム102を上下方向から抑えて樹脂を注入する方法も知られている。しかし可動ピンが擦動により磨耗した場合、上金型122または下金型123の磨耗した部品全てを交換しなければならず、設備投資が増加する。
そこで図の如く、可動ピン131による固定は一方の金型(例えば上金型122側)からのみとし、樹脂注入時の圧力を利用して、リードフレーム102を固定している。
その後、図示は省略するが、充填した樹脂により封止体(パッケージ)を形成した後、リードフレーム102を樹脂封止金型から離型する。そして共通の封止体を個々の搭載部毎に切断し、半導体装置が完成する。
特開2001−284495
図11の如く、フルモールドタイプの封止体構造の半導体装置では、半導体チップ101が搭載されないリードフレーム102の第2主面S2側も樹脂で被覆する必要がある。従って、キャビティ130内でリードフレーム102の両主面が、上金型122および下金型123のいずれとも当接せず、上金型122側からの可動ピン131と、樹脂の注入圧力によってリードフレーム102を固定している。
フルモールドタイプの場合、封止体105の、半導体チップ101が搭載されないリードフレーム102の第2主面S2側を覆う樹脂の厚み(以下、裏面樹脂厚みt)は、放熱のため第1主面S1側よりも大幅に薄く、例えば、0.3mm〜0.5mm程度である。
しかし、可動ピン131の動作不良によりリードフレーム102が固定されなかった場合や、リードフレーム102の初期成形不良等、最初から曲がっていた場合などに、キャビティ内でリードフレーム位置が所望の位置に配置できず、裏面樹脂厚みが所望の範囲より厚くなったり、薄すぎたりする場合もある。
また、図12(A)(B)の如く、リードフレーム102が水平に維持できない場合もあり、また、所望の裏面樹脂厚みtを維持していたとしても、封止体105内部のリードフレーム102が、基準となる水平面SJから許容範囲を超えて傾いた状態で封止される場合もある。水平面SJから許容範囲を超えると、上記と同様に最薄部が薄すぎたり、最厚部が厚すぎることとなる。
このように裏面樹脂厚みtが所望の厚みより厚いまたは薄い場合には、リードフレーム102〜封止体105間で放電が起こりやすくなり、封止体105の絶縁耐圧が保証できない問題となる。
ところが従来の製造方法において、封止後に裏面樹脂厚みtの直接的な測定は行っておらず、封止後の半導体装置の電気的特性試験あるいは外観検査で良品と不良品の選別を行っており、裏面樹脂厚みtについての不良品の選別という点では十分でない問題があった
本発明は、係る課題に鑑みて成されたものであり、一の主面に半導体チップが搭載され、該半導体チップと電気的に接続されたリードフレームの両主面を樹脂で被覆する半導体装置の製造方法であって、第1金型及び第2金型でキャビティを構成する樹脂封止金型の前記第1金型および第2金型の間に前記リードフレームを配置して前記第1金型と第2金型とで挟持する工程と、前記キャビティに封止用樹脂を充填する工程と、該封止用樹脂を硬化し、前記リードフレーム及び前記半導体チップを一体で封止した封止体を形成する工程と、前記リードフレームの他の主面側を覆う前記封止体の樹脂厚みを測定する工程と、を具備することにより解決するものである。
本実施形態によれば、フルモールドタイプの封止体の構造を有する半導体装置の製造方法において、裏面樹脂厚みについての良品と不良品を選別できる。
裏面樹脂厚みが厚すぎるあるいは薄すぎる場合には裏面の絶縁が十分でなくなり、安全上好ましくない。一方、裏面樹脂厚みが厚すぎる場合は放熱性が悪くなる。また封止体内でリードフレームが傾いた場合でも、最薄部と最厚部が許容範囲内でないと、同様の問題が生じる。従来は、その後の電気的特性試験及び外観検査で良品、不良品を選別していたが、本実施形態では、裏面樹脂厚みを測定することにより、裏面樹脂厚みとしての良品、不良品を判別でき、信頼性向上に寄与できる。
図1から図10を参照して、本発明の実施形態の半導体装置の製造方法を詳細に説明する。
まず、図1の様に第1主面S1に半導体チップ1が搭載され、半導体チップ1と電気的に接続されたリードフレーム2を準備する。
リードフレーム2は例えば、厚さが約100〜250μm程度の銅(またはFe―Ni若しくは他の金属材料)を主材料とするフレームから成る。リードフレーム2にはアイランド2aとリード2bを有し、破線の如く1個の半導体装置に対応する封止体となる搭載部2cが複数個形成されている。
アイランド2aの第1主面S1には半導体チップ1が不図示の導電性接着材(例えば半田や導電ペースト)を介して固着され、半導体チップ1の各電極(不図示)とリード2bが例えば金属細線4などにより電気的に接続される。このリードフレーム2を樹脂封止金型21で挟持する。
図2は、樹脂封止金型21を説明する概略図であり、図2(A)が樹脂封止金型21のキャビティ30付近の断面図、図2(B)が金型の平面図、図2(C)がリードフレーム2を挟持した場合の断面図である。尚、図2(B)では、樹脂封止金型の概略としてキャビティ30の形成領域を破線で示した。
樹脂封止金型21は、上金型22と下金型23を有する。上金型22と下金型23を合わせることで、キャビティ30が形成され、またキャビティ30内に樹脂を注入するゲート24および、ランナー25が形成される。複数のランナー25は1つのカル27で連結され、カル27には樹脂の圧入口である樹脂ポット26が接合する。ランナー25およびカル27は、ゲート24と樹脂ポット26を結び、樹脂の流路となる。樹脂ポット26内には樹脂を押し上げるプランジャー28が設けられ、樹脂が充填される。
そしてキャビティ30内に、リードフレーム2の搭載部2cが配置されるように、上金型22と下金型23の間にリードフレーム2を配置し、上金型22と下金型23でリードフレーム2を挟持する。
次の工程では、上金型22から突出する可動ピンにより、リードフレーム2の一主面を押下してリードフレーム2を固定し、キャビティ30内に封止用樹脂を充填する。
図3は、本実施形態の可動ピン31を説明する概略図である。可動ピン31は上金型22側に設けられた可動ピンプレート32に設けられ、上金型22内を貫通して上金型22からキャビティ30内に突出する。可動ピンプレート32は、金型の合わせ面SJに対して矢印の如く垂直方向に上下移動し、これにより、可動ピン31もリードフレーム2に対して上昇、下降する。
図4は、樹脂を充填する際の樹脂封止金型の概要図であり、図4(A)がキャビティ30付近の断面図、図4(B)が平面図である。
図4の如く、可動ピン31によりリードフレーム2の第1主面S1(半導体チップ1が固着する主面)を押下(または当接)する。押下する位置は、例えば半導体チップ1の固着領域外の搭載部2cである。例えば、図1や図5を見ると、アイランド2aの頭部に、アイランドと一体で延在される部分で、ネジ止め穴のある所の近傍にもうけられる。
また、上金型22と下金型23を合わせることにより形成されるゲート24は、その先端がリードフレーム2の第2主面S2側(第2主面S2と下金型23の間)にその先端が配置される。
そして、樹脂ポット26内のプランジャー28を上昇させる。これにより、樹脂ポット26内の樹脂が押し上げられ、矢印の如く、カル27およびランナー25を介して、樹脂封止金型21のキャビティ30内に樹脂が充填される。
図5は、樹脂注入時のキャビティ30を示す断面図である。図5(A)を参照して、樹脂はまず、ゲート24からリードフレーム2の第2主面S2と下金型23の間に注入される。
この注入時の圧力によってリードフレーム2は、金型合わせ面SJに対して略垂直方向の力を受ける。一方でリードフレーム2の第1主面S1は可動ピン31によって同等の力で押下されている。
これにより、リードフレーム2が固定されるので、図5(B)の如くリードフレーム2の第2主面S2側の樹脂厚み(裏面樹脂厚みt)を所定の厚みに維持し、またリードフレーム2の両主面が基準となる水平面(例えば金型合わせ面SJ)に対して所定の水平度を維持した状態で、キャビティ30内に樹脂を充填できる。ここで水平度とは、基準となる水平面に対するリードフレーム2の位置的偏差をいう。
フルモールドタイプの封止体の場合、半導体チップ1が搭載されるアイランド2aの裏面側(リードフレーム2の第2主面S2側)も樹脂で覆われる。このとき、封止体5の裏面樹脂厚み(アイランド2aの第2主面S2から後に封止体裏面となる下金型23表面までの厚み)tは、放熱性を向上させ、また絶縁を確保するため、所定の範囲内としなければならない。所定の範囲内の裏面樹脂厚みtとは、封止体5内のリードフレーム2の曲折の有無などその形状にもよるが、一例として0.3mm〜0.5mmである。
また、リードフレーム2が傾いた場合でも、最厚部と最薄部の裏面樹脂厚みtを所定の範囲内とする必要から、リードフレーム2の水平度も所定の範囲内に維持しなければならない。所定の範囲の水平度とは、例えば、裏面樹脂厚みtの最も薄い箇所が0.3mm以上で最も厚い箇所が0.5mm以内に収まる程度の水平度をいう。
ところが、可動ピン131の動作不良によりリードフレーム102が固定されなかった場合や、リードフレーム102の初期成形不良等、最初から曲がっていた場合などにおいて、裏面樹脂厚みtが所定の範囲に達しないほど薄い、あるいは所定の範囲を超えた厚みとなる場合がある。また、水平度が許容範囲を超えてしまう場合がある。
そこで、本実施形態では、後の工程で、封止体5の裏面を少なくとも1箇所測定することにより、裏面樹脂厚みtについての良品または不良品を選別する。この工程については後述する。
引き続き図5(B)を参照し、キャビティ30内に所定量の樹脂を充填した後、樹脂の硬化前に可動ピン31がリードフレーム2の第1主面S1から非接触となるように上昇させ、可動ピン31の挿入部(斜線ハッチング部)にも樹脂を充填させる。
その後、可動ピン31を更に上昇させてキャビティ30内から完全に抜き取り、封止用樹脂を熱硬化させる。
これにより図6(A)の如く、個々の搭載部2c毎にアイランド2aおよびリード2bの一部(インナーリード)と、半導体チップ1および金属配線4等が一体で封止された封止体5が形成される。また、図6(B)の如く、複数の搭載部2cを1つの集合ブロックとした場合には、各封止体同士を連結するゲートをゲートカット装置にて切断し、封止体5を形成する。
その後、図示は省略するが、酸化防止、半田濡れ性等を考慮して封止体5から露出しているリードフレーム2(アウターリード)に既知の方法でメッキを施す。更に、リードフレーム2から搭載部2c(封止体5)毎に切断して各々の半導体装置に分離する
個々の半導体装置ごとに、封止体5の裏面の少なくとも1箇所をセンサで測定し、裏面樹脂厚みt1が所定の範囲内にあるもの(良品)と範囲外のもの(不良品)を選別する。
既述の如く、本実施形態の半導体装置は、封止体5の裏面にリードフレーム2が露出しないフルモールドタイプである。そして、リードフレーム2(アイランド2a)の第2主面S2から封止体5の裏面までの厚みが薄すぎる場合は、絶縁が不十分となり、厚すぎる場合は放熱性が悪化する。従って、裏面樹脂厚みtは所定の範囲内(例えば0.3mm〜0.5mm)とする必要がある(図5(B))。
そこで、樹脂内の金属を検出して、センサとの距離を測定する変位センサ50によって、封止体5裏面から、設計上最も裏面に近いリードフレーム2)の第2主面S2(例えばアイランド2aの第2主面S2)までの距離を測定する。
この変位センサ50は、位置検出精度が高く、非接触で検出できるものが望ましく、例えば磁気センサ(具体的には高周波磁界による渦電流を利用した渦電流方式変位センサ)である。
変位センサ50は、たとえば、半導体装置(封止体5)の電気的特性を測定する工程の搬送路に配置して、搬送中に裏面樹脂厚みを測定するとよい。
図7は、一例として搬送シュート51に変位センサ50を埋め込んだ場合を示す。図7(A)が平面図であり、図7(B)が図7(A)のa−a線断面図である。
搬送シュート51は、変位センサ50より硬い材質とし、変位センサ50はその表面が、半導体チップ1が搭載される搬送シュート51の表面と略同一平面上となるように埋め込まれる。これは、変位センサ50から金属(リードフレーム2の第2主面S2)までの距離が裏面樹脂厚みtとして測定されるためである。
そして、半導体装置6が変位センサ50上を通過する際、封止体5裏面の1箇所について、裏面樹脂厚みtを測定する。そして許容範囲の厚みに対して過不足がある裏面樹脂厚みtの半導体装置6について、不良と判定する。
測定時は半導体装置6を変位センサ50上で一旦停止させた状態で、厚みtを測定する。変位センサの測定時間は最大0.1秒であり、半導体装置6の搬送速度は、例えば0.1秒/個である。
更に、封止体5裏面の複数個所を測定してもよく、これによりさらに測定精度が向上する。図8から図10を参照して説明する。
図8(A)は半導体装置6の平面図であり、図8(B)が図8(A)のa−a線断面図、である。また図9(A)は半導体装置6の平面図であり、図9(B)が図9(A)のa−a線断面図である。更に、図10(A)は半導体装置6の平面図であり、図10(B)が図10(A)のb−b線断面図である。
裏面樹脂厚みtは、設計上最も裏面樹脂厚みが薄い箇所を測定すれば良品及び不良品の選別は可能である。しかし、他の箇所で厚みが過剰または不足している場合もある。従って、少なくとも2箇所の裏面樹脂厚みを測定することにより、裏面樹脂厚みt1、t2が許容範囲内にあるか否かの測定精度を向上させることができる。
例えば測定した2箇所のうちいずれか一方が、許容範囲の裏面樹脂厚みtに対して過不足があれば、これを不良と判定する。
また、2箇所(あるいはそれ以上)の裏面樹脂厚みを測定することにより、封止体5内部のリードフレーム2の水平度の良、不良も判定できる。
すなわち、図9の如く、半導体装置6の例えばリードの導出方向と平行な断面において、例えば2箇所の裏面樹脂厚みt1、t2を測定し、これらの差を算出することで、基準となる水平面(例えば金型合わせ面SJ)のY方向におけるリードフレーム2の水平度を測定する。これによりリードフレーム2の封止体5内における水平度を、放熱や絶縁耐圧の特性上許容できる範囲の半導体装置6を選別できる。すなわち、水平度が許容範囲を超える場合は基準の水平面のY方向において許容できる範囲を超えてリードフレーム2が傾斜している場合であるので、これを不良と判定する。
一方、図10の如く、半導体装置6の例えばリードの導出方向と直交する断面において、例えば2箇所の裏面樹脂厚みt1、t2を測定し、これらの差を算出することで、水平面のX方向におけるリードフレーム2の水平度を測定する。水平度が許容範囲を超える場合は、基準の水平面(例えば金型合わせ面SJ)のX方向において許容できる範囲を超えてリードフレーム2が傾斜している場合であるので、これを不良と判定する。
更に、図9と図10を組み合わせることで、同時に水平面のX方向、Y方向における水平度の良、不良を判定できる。
尚、変位センサ50は、シュート51に限らず、例えば回転式搬送テーブルに設けられてもよい。そして、裏面樹脂厚みt1の測定は、封止体5形成後(樹脂パッケージされた後)であれば、電気的測定工程以外の工程で行ってもよい。例えば封止体表面への印刷工程、フォーミング工程など、全ての半導体装置に対して個別に行われる処理や測定の工程中であれば実施可能である。
本発明の実施形態の半導体装置の製造方法を説明するための平面図である。 本発明の実施形態の半導体装置の製造方法を説明する(A)断面図、(B)平面図、(C)断面図である。 本発明の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の実施形態の半導体装置の製造方法を説明する(A)断面図、(B)平面図である。 本発明の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の実施形態の半導体装置の製造方法を説明する平面図である。 本発明の実施形態の半導体装置の製造方法を説明する(A)平面図、(B)断面図である。 本発明の実施形態の半導体装置の製造方法を説明する(A)平面図、(B)断面図である。 本発明の実施形態の半導体装置の製造方法を説明する(A)平面図、(B)断面図である。 本発明の実施形態の半導体装置の製造方法を説明する(A)平面図、(B)断面図である。 従来技術を説明するための断面図である。 従来技術を説明するための断面図である。
符号の説明
21 樹脂封止金型
22 上金型
23 下金型
24 注入ゲート
25 ランナー
26 樹脂ポット
2 リードフレーム
1 半導体チップ
30 キャビティ
2 リードフレーム
2a アイランド
2b リード
2c 搭載部
5 封止体
6 半導体装置

Claims (5)

  1. 一の主面に半導体チップが搭載され、該半導体チップと電気的に接続されたリードフレームの両主面を樹脂で被覆する半導体装置の製造方法であって、
    第1金型及び第2金型でキャビティを構成する樹脂封止金型の前記第1金型および第2金型の間に前記リードフレームを配置して前記第1金型と第2金型とで挟持する工程と、
    前記キャビティに封止用樹脂を充填する工程と、
    該封止用樹脂を硬化し、前記リードフレーム及び前記半導体チップを一体で封止した封止体を形成する工程と、
    前記リードフレームの他の主面側を覆う前記封止体の樹脂厚みを測定する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記第1金型または第2金型のいずれか一方から突出する可動ピンにより前記リードフレームの一の主面を押下して該リードフレームを固定し、該リードフレームの他の主面側から前記封止用樹脂を充填することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記封止体の裏面の1箇所をセンサで測定し、前記樹脂厚みの不良品を選別することを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記封止体の裏面の複数個所をセンサで測定し、前記樹脂厚み及び/または前記リードフレームの水平度の不良品を選別することを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 前記基板の前記他の主面から前記封止体の底部までの距離を渦電流方式変位センサを用いて測定することを特徴とする請求項3または請求項4のいずれかに記載の半導体装置の製造方法。
JP2008247633A 2008-09-26 2008-09-26 半導体装置の製造方法 Pending JP2010080688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008247633A JP2010080688A (ja) 2008-09-26 2008-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008247633A JP2010080688A (ja) 2008-09-26 2008-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010080688A true JP2010080688A (ja) 2010-04-08

Family

ID=42210797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008247633A Pending JP2010080688A (ja) 2008-09-26 2008-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010080688A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316258A (ja) * 1995-05-23 1996-11-29 Toshiba Fa Syst Eng Kk 半導体封入モールド装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316258A (ja) * 1995-05-23 1996-11-29 Toshiba Fa Syst Eng Kk 半導体封入モールド装置

Similar Documents

Publication Publication Date Title
US8117742B2 (en) Fabrication method of semiconductor integrated circuit device
US11895930B2 (en) Current sensor package with continuous insulation
EP2816599B1 (en) Power semiconductor device
US20140151697A1 (en) Semiconductor Packages, Systems, and Methods of Formation Thereof
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP3686287B2 (ja) 半導体装置の製造方法
JP3510554B2 (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
JP2012195330A (ja) 半導体装置の製造方法
TWI445139B (zh) 晶片封裝結構、晶片封裝模具與晶片封裝製程
KR20220121173A (ko) 선택적 몰딩을 통한 도금을 위한 패키징 프로세스
JP6420671B2 (ja) 半導体装置の製造方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
US7319042B2 (en) Method and apparatus for manufacture and inspection of semiconductor device
US9202778B2 (en) Integrated circuit package with die attach paddle having at least one recessed portion
JP2012109435A (ja) 半導体装置の製造方法
JP2010080688A (ja) 半導体装置の製造方法
TW202112523A (zh) 嵌入成形品及嵌入成形品之製造方法
JP2007318175A (ja) 半導体装置の製造方法
JP4872468B2 (ja) 半導体装置
JP5311505B2 (ja) 半導体装置
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JP2006156939A (ja) 樹脂製中空パッケージおよびその製造方法
WO2015052884A1 (ja) モールドパッケージ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Effective date: 20110905

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120725

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121225