JP2010073725A - 電子部品及び電子部品の製造方法 - Google Patents

電子部品及び電子部品の製造方法 Download PDF

Info

Publication number
JP2010073725A
JP2010073725A JP2008236221A JP2008236221A JP2010073725A JP 2010073725 A JP2010073725 A JP 2010073725A JP 2008236221 A JP2008236221 A JP 2008236221A JP 2008236221 A JP2008236221 A JP 2008236221A JP 2010073725 A JP2010073725 A JP 2010073725A
Authority
JP
Japan
Prior art keywords
metal member
opening
electrode
carbon nanotube
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008236221A
Other languages
English (en)
Other versions
JP5186662B2 (ja
Inventor
Kozo Shimizu
浩三 清水
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008236221A priority Critical patent/JP5186662B2/ja
Publication of JP2010073725A publication Critical patent/JP2010073725A/ja
Application granted granted Critical
Publication of JP5186662B2 publication Critical patent/JP5186662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure

Abstract

【課題】 カーボンナノチューブを電極に接点接触させる方法では、実装後に、半導体チップの位置ずれが生じやすい。また、金属結合によって電気的接続を確保する場合に比べて、電気抵抗が高くなり易い。
【解決手段】 第1の基板(10)の表面に第1の電極(12)が形成されている。第1の基板の表面上に、第1の電極の位置に第1の開口(20a)が形成されている絶縁膜(20)が配置されている。第1の開口内に、第1の電極に電気的に接続された金属部材(21)が形成されている。複数のカーボンナノチューブ(55)の一方の端部が金属部材内に埋め込まれ、金属部材に固定されている。
【選択図】 図1−4

Description

本発明は、電極上にカーボンナノチューブが林立した電子部品及びその製造方法に関する。
電子部品実装の高密度化への要求が年々高まっており、高密度実装に適したベアチップ実装方式が注目されている。ベアチップ実装方式は、フェイスアップ実装と、フェイスダウン実装とに分類される。フェイスアップ実装では、ワイヤボンディングによって電極間が接続される。フェイスダウン実装では、半導体チップの電極上に形成したはんだバンプ、Auスタッドバンプ、カーボンナノチューブ等の突起状電極によって電極間が接続される。フェイスダウン実装を採用すると、ワイヤボンディングに比べて接続端子間の距離を短くすることが可能になる。このため、フェイスダウン実装は、多くの端子を有する半導体チップの実装に適している。さらに、大容量の信号を高速に伝送することが可能になる。
フェイスダウン実装においては、一般に、半導体チップとプリント配線板との間に、アンダーフィル封止剤が充填される。アンダーフィル封止剤は、半導体チップを固定するとともに、突起状電極に加わる応力を分散させる役割を担う。
カーボンナノチューブを用いて半導体チップをプリント配線板に実装した後、両者の間にアンダーフィル封止剤を充填して硬化させると、カーボンナノチューブの弾性が損なわれる。林立する複数のカーボンナノチューブの隙間にアンダーフィル封止剤が侵入すると、カーボンナノチューブの弾性がさらに損なわれてしまう。
カーボンナノチューブが弾性変形した時の復元力により、カーボンナノチューブを基板上の電極に接点接触させる方法が知られている(特許文献1)。カーボンナノチューブは、半導体チップとプリント配線板との熱膨張係数の相違に起因する応力を緩和することができる。
特開2007−311700号公報
カーボンナノチューブを電極に接点接触させる方法では、半導体チップの位置が、その周囲に配置される構造体でプリント配線板に拘束される。このため、実装後に、半導体チップの位置ずれが生じやすい。また、接点接触による電気的接続は、金属結合によって電気的接続を確保する場合に比べて、電気抵抗が高くなり易い。
上記課題を解決するための電子部品は、
表面に第1の電極が形成された第1の基板と、
前記第1の基板の表面上に配置され、前記第1の電極の位置に第1の開口が形成されている絶縁膜と、
前記第1の開口内に形成され、前記第1の電極に電気的に接続された金属部材と、
一方の端部が前記金属部材内に埋め込まれ、該金属部材に固定されている複数のカーボンナノチューブと
を有する。
上記課題を解決するための電子部品の製造方法は、
表面に第1の電極が形成された第1の基板の該表面の上に絶縁膜を配置する工程と、
前記絶縁膜の、前記第1の電極に対応する位置に第1の開口を形成する工程と、
前記第1の開口内に金属部材を形成する工程と、
前記第1の開口内の金属部材を溶融させた状態で、該金属部材に複数のカーボンナノチューブの一方の端部を挿入する工程と、
前記カーボンナノチューブが前記金属部材に挿入された状態で、該金属部材を固化させて、該カーボンナノチューブを該金属部材に固定する工程と
を有する。
カーボンナノチューブの一端が金属部材に埋め込まれるため、接続の機械的強度を確保し、電気抵抗の増大を抑制することができる。絶縁膜は、溶融した金属部材が基板面内方向に広がることを防止する。
図1A〜図1Jを参照して実施例1について説明し、図2A〜図2D、図5を参照して実施例2について説明し、図3A〜図3Fを参照して実施例3について説明し、図4を参照して実施例4について説明する。
図1Aに示すように、プリント配線板10の表面に、銅(Cu)からなる複数の電極12が配置されている。電極12が配置されていない領域は、ソルダーレジスト11で被覆されている。このプリント配線板10の上に、Cuからなる厚さ50nmのシード層15を、スパッタリングにより形成する。
図1Bに示すように、シード層15の上にレジストを塗布した後、露光及び現像を行うことにより、レジストパターン16を形成する。レジストパターン16には、電極12に対応する位置に開口16aが設けられている。
図1Cに示すように、シード層15を電極として、開口16aの底面に露出しているシード層15の上にアルミニウム(Al)を電解めっきすることにより、下地金属膜18を形成する。下地金属膜18の厚さは、例えば100nmとする。めっき後、レジストパターン16を剥離する。
図1Dに示すように、レジストパターン16で覆われていた領域にシード層15が露出する。露出したシード層15を、エッチング除去する。
図1Eに示すように、ソルダーレジスト11が露出する。電極12の上には、Cuからなるシード層15及びAlからなる下地金属膜18の2層が残る。
図1Fに示すように、プリント配線板10の上に、開口20aが設けられた絶縁膜20を形成する。以下、絶縁膜20の形成方法について説明する。プリント配線板10の上に、エポキシ系樹脂、アクリル系樹脂、エポキシアクリレート系樹脂等からなる厚さ30μmの感光性樹脂シートを、120℃でラミネートする。1時間放置した後、露光及び現像を行って感光性樹脂シートに開口20aを形成する。ここまでの工程で、開口20aが設けられた絶縁膜20が形成される。開口20aは、電極12が形成された位置に配置される。開口20aの底面には、シード層15及び下地金属膜18が配置されている。
図1Gに示すように、開口20a内に低融点金属部材21を充填する。低融点金属部材21は、下地金属膜18及びシード層15を介して、電極12に電気的に接続される。低融点金属部材21には、例えば金属粉末ペーストが用いられ、スキージ法を用いて開口20a内に充填することができる。金属粉末には、例えばSnを含む低融点金属、例えばSn−Bi合金等が用いられる。Sn−Bi合金の融点は、約139℃である。なお、低融点金属部材21は、電解めっきにより開口20a内に充填してもよい。
図1Hに示すように、半導体チップ50を、プリント配線板10に対向して配置する。半導体チップ50の表面には、複数の電極51が形成されている。電極51は、プリント配線板10に形成されている電極12に対応する位置に配置される。電極51が配置されていない領域は、絶縁性の保護膜52で覆われている。電極51の各々に、複数のカーボンナノチューブ55が林立するように固定されている。カーボンナノチューブ55の長さは、例えば100μm程度である。
以下、半導体チップ50にカーボンナノチューブ55を固定する方法について説明する。まず、シリコンからなる成長用仮基板に、スパッタリングにより、厚さ5nmのAl膜を形成し、その上に厚さ2nmのFe膜を形成して触媒層とする。Fe膜の上に、化学気相成長(CVD)により、カーボンナノチューブを成長させる。原料ガスとしてアセチレンガスを用い、キャリアガスとしてアルゴンガスまたは水素ガスを用いる。成長雰囲気の圧力は100Paとし、成長温度は600℃とする。成長時間を制御することにより、カーボンナノチューブの長さを調整することができる。
半導体チップ50の電極51の表面に、はんだまたは金属粒子ペーストを配置しておく。成長用仮基板に成長したカーボンナノチューブの先端を、電極51に押し当て、はんだまたは金属粒子ペーストでカーボンナノチューブを電極51に固定する。カーボンナノチューブが電極51に固定された後、成長用仮基板を半導体チップ50から引き離す。電極51に固定されていないカーボンナノチューブは、成長用仮基板側に固定されたまま、半導体チップ50から引き離され、電極51に固定されたカーボンナノチューブのみが、電極51上に残る。
このように形成された半導体チップ50に固定されているカーボンナノチューブ55の先端を、低融点金属部材21の表面に接触させる。
図1Iに示すように、半導体チップ50とプリント配線板10との間隔が狭くなる向きの荷重を印加した状態で、プリント配線板10を150℃まで加熱する。荷重は、例えば1つの電極あたり、30kPaとする。低融点金属部材21が溶融して、カーボンナノチューブ55の先端が低融点金属部材21内に埋め込まれる。このとき、カーボンナノチューブ55は、荷重によって湾曲した状態になる。開口20a内に充填された低融点金属部材21は、カーボンナノチューブ55が埋め込まれた状態でも、開口20aから溢れない程度の量にしておくことが好ましい。
プリント配線板10を室温まで降温させると、低融点金属部材21が固化して、カーボンナノチューブ55が低融点金属部材21に固定される。
図1Jに示すように、プリント配線板10及び半導体チップ50に印加されていた荷重を解放する。カーボンナノチューブ55のうち、電極51の表面と低融点金属部材21の表面との間の部分が、その復元力によってほぼ直線状の形態に戻る。低融点金属部材21に埋め込まれている部分は、湾曲したままである。このため、プリント配線板10と半導体チップ50との間の間隙部分のカーボンナノチューブ55の束は、半導体チップ50からプリント配線板10に向かって、徐々に広がった形態になる。
実施例1では、プリント配線板10側のカーボンナノチューブ55の端部が、低融点金属部材21内に埋め込まれて、強固に固定されている。このため、機械的強度を高く、かつ電気抵抗を低く維持することができる。また、プリント配線板10と半導体チップ50との間隙部に配置されたカーボンナノチューブ55は、応力が解放された状態であるため、十分な弾性を維持している。このため、プリント配線板10と半導体チップ50との熱膨張率の差等に起因して両者の間に発生する応力を緩和することができる。
実際に、−55℃と125℃との間で昇温及び降温を繰り返す熱サイクル試験を500サイクル行ったところ、電気抵抗の上昇は10%以下であった。また、温度121℃、湿度85%の環境下に1000時間放置した後の電気抵抗の上昇も、10%以下であった。
カーボンナノチューブ55と低融点金属部材21との間の機械的接続を強固にし、かつ良好な電気的接続を確保するために、低融点部材21の高さを10μm以上にすることが好ましい。絶縁膜21の厚さは、その上面が、低融点金属部材21の上面よりも高くなるように設定することが好ましい。
低融点金属部材21と電極12との間に配置された下地金属膜18はAlで形成されている。Alは、カーボンと金属炭化物を形成する。カーボンナノチューブ55と、下地金属膜18との接触部分に、アルミニウムカーバイドが形成されると、カーボンナノチューブ55と電極12との間で、より良好な電気的接続が得られる。
実施例1では、低融点金属部材21をプリント配線板10の表面に形成したが、半導体チップ50側に形成してもよい。また、低融点金属部材21を用いた実装の用途は、プリント配線板10と半導体チップ50との接続に限定されない。例えば、複数の半導体チップを重ねる3次元実装において、半導体チップ同士を接続する場合に、低融点金属部材とカーボンナノチューブを用いた実施例1の構成を適用することができる。
次に、図2A〜図2Dを参照して、実施例2による電子部品、及びその製造方法について説明する。
図2Aは、半導体チップ50の電極51に固定されたカーボンナノチューブ55の先端を、プリント配線板10上の低融点金属部材21に近づけた状態を示す。絶縁膜20の上に、絞り膜60が配置されている点が、図1Hに示した実施例1の場合と異なる。
絞り膜60に複数の開口60aが形成されている。開口60aは、プリント配線板10上の電極12に対応する位置に配置されている。図5に、絞り膜60の一部分の平面図の一例を示す。絞り膜60には、硬化時に収縮する熱硬化樹脂、例えばエポキシ系樹脂、アクリル系樹脂、エポキシアクリレート系樹脂が用いられる。絞り膜60の厚さは、例えば20μmである。
図2Bに示すように、半導体チップ50がプリント配線板10に近づく向きの荷重を印加した状態で、プリント配線板10を150℃まで加熱し、低融点金属部材21を溶融させる。カーボンナノチューブ55が開口60a内を通って、その先端が、低融点金属部材21内に埋め込まれる。荷重によって、カーボンナノチューブ55が湾曲し、カーボンナノチューブ55の束が外側に膨らんだ形状になる。
図2Cに示すように、さらに、プリント配線板10を170℃まで加熱する。絞り膜60が、硬化するとともに収縮する。絞り膜60の収縮により、開口60aも小さくなる。開口60aの大きさは、絞り膜60が収縮したときに、絶縁膜20に設けられている開口20aよりも小さくなるように設定されている。例えば、収縮前の開口60aの大きさを、開口20aの大きさと等しくしておく。開口60aが小さくなると、カーボンナノチューブ55の束が絞られる。溶融した低融点金属部材21内に埋め込まれた部分、及び絞り膜60と半導体チップ50との間の部分のカーボンナノチューブ55は、湾曲した状態のままである。
絞り膜60が自由な状態で収縮すると、平面視において、開口60aが絞り膜60の中心に向かって変位する。ところが、図2Cの状態では、開口60aの位置がカーボンナノチューブ55によって拘束されているため、開口60aの変位は生じず、縮小のみが生じる。この状態で、プリント配線板10を降温させることにより、低融点金属部材21を固化させる。
図2Dに示すように、荷重を解放する。カーボンナノチューブ55の復元力により、低融点金属部材21の上面と半導体チップ50との間の部分のカーボンナノチューブ55が、ほぼ直線状の形態に戻る。低融点金属部材21内に埋め込まれている部分は、湾曲した状態のままである。低融点金属部材21内では、平面視において、カーボンナノチューブ55の一部が、開口60aの外周線よりも外側にはみ出している。
実施例2では、プリント配線板10と半導体チップ50との間の間隙内のカーボンナノチューブ55の束が細く絞り込まれる。このため、相互に隣り合う電極51に接続されたカーボンナノチューブ55同士が接触することによる短絡故障の発生を抑制することができる。
図3A〜図3Fを参照して、実施例3による電子回路、及びその製造方法について説明する。
図3Aに示すように、成長用仮基板80の表面に、Al膜81、Fe膜82を形成し、その表面に複数のカーボンナノチューブ55を成長させる。半導体チップ50の表面に複数の電極51が形成されている。電極51が形成されていない領域は、保護膜52で覆われている。半導体チップ50の上に、絶縁膜70、シード層71、下地金属膜72、及び低融点金属部材73を形成する。これらは、実施例1の図1Aから図1Gまでの工程と同一の工程により形成される。成長用仮基板80に形成されたカーボンナノチューブ55の先端を、半導体チップ50に対向させる。
図3Bに示すように、成長用仮基板80と半導体チップ50とが近づく向きの荷重を印加した状態で、半導体チップ50を150℃程度まで加熱する。低融点金属部材73が溶融し、低融点金属部材73に接触していたカーボンナノチューブ55の先端が、低融点金属部材73内に埋め込まれる。低融点金属部材73内に埋め込まれたカーボンナノチューブ55は、荷重により湾曲する。絶縁膜70に接触しているカーボンナノチューブ55は、より大きく湾曲する。
荷重を印加した状態で半導体チップ50を降温させることにより、低融点金属部材73を固化させる。先端が低融点金属部材73内に埋め込まれたカーボンナノチューブ55が、低融点金属部材73に固定される。
図3Cに示すように、成長用仮基板80を半導体チップ50から引き離す。低融点金属部材73内に先端が埋め込まれたカーボンナノチューブ55は、低融点金属部材73に固定されたまま半導体チップ50側に残る。絶縁膜70に接触していたカーボンナノチューブ55は、成長用仮基板80とともに、半導体チップ50から引き離される。
図3Dに示すように、電極12及びソルダーレジスト11が形成されたプリント配線板10に、絶縁膜20、シード層15、下地金属膜18、及び低融点金属部材21を形成する。この構造は、図1Gに示した実施例1で用いたものと同一である。
半導体チップ50に固定されたカーボンナノチューブ55の先端を、プリント配線板10に形成された低融点金属部材21に接触させる。
図3Eに示すように、半導体チップ50とプリント配線板10とが近づく向きの荷重を印加した状態で、低融点金属部材21を溶融させる。カーボンナノチューブ55の先端が、溶融した低融点金属部材21内に埋め込まれる。この状態で、低融点金属部材21を固化させる。
図3Fに示すように、荷重を解放する。半導体チップ50とプリント配線板10との間の間隙部分のカーボンナノチューブ55が、その復元力により、ほぼ直線状の形態に戻る。
実施例3においては、カーボンナノチューブ55の両端が、それぞれ低融点金属部材21及び73内に埋め込まれている。このため、機械的強度をより高めることができる。さらに、電気抵抗をより低減させることができる。
図4に、実施例4による電子部品の断面図を示す。実施例4では、実施例3の図3Bの段階で、絶縁膜70の上に絞り膜91を配置することにより、カーボンナノチューブ55の束の広がりを抑制する。さらに、実施例3の図3Dの段階で、絶縁膜20の上に絞り膜90を配置することにより、カーボンナノチューブ55の束の広がりを抑制する。
実施例4では、カーボンナノチューブ55の束の広がりが抑制されるため、相互に隣り合う電極51に接続されるカーボンナノチューブ55同士の接触を防止することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
(1A)〜(1D)は、実施例1による電子部品の製造途中段階における斜視図である。 (1E)〜(1G)は、実施例1による電子部品の製造途中段階における斜視図である。 (1H)〜(1I)は、実施例1による電子部品の製造途中段階における斜視図である。 (1J)は、実施例1による電子部品の斜視図である。 (2A)〜(2B)は、実施例2による電子部品の製造途中段階における斜視図である。 (2C)は、実施例2による電子部品の製造途中段階における斜視図であり、(2D)は、実施例2による電子部品の斜視図である。 (3A)〜(3B)は、実施例3による電子部品の製造途中段階における斜視図である。 (3C)〜(3D)は、実施例3による電子部品の製造途中段階における斜視図である。 (3E)は、実施例3による電子部品の製造途中段階における斜視図であり、(3F)は、実施例3による電子部品の斜視図である。 実施例4による電子部品の斜視図である。 実施例2で用いられる絞り膜の平面図である。
符号の説明
10 プリント配線板
11 ソルダーレジスト
12 電極
15 シード層
16 レジストパターン
16a 開口
18 下地金属膜
20 絶縁膜
20a 開口
21 低融点金属部材
50 半導体チップ
51 電極
52 保護膜
55 カーボンナノチューブ
60 絞り膜
60a 開口
70 絶縁膜
71 シード層
72 下地金属膜
73 低融点金属部材
80 成長用仮基板
81 Al膜
82 Fe膜
90、91 絞り膜

Claims (6)

  1. 表面に第1の電極が形成された第1の基板と、
    前記第1の基板の表面上に配置され、前記第1の電極の位置に第1の開口が形成されている絶縁膜と、
    前記第1の開口内に形成され、前記第1の電極に電気的に接続された金属部材と、
    一方の端部が前記金属部材内に埋め込まれ、該金属部材に固定されている複数のカーボンナノチューブと
    を有する電子部品。
  2. さらに、前記絶縁膜の上に配置され、前記第1の開口に対応する位置に、該第1の開口よりも小さな第2の開口が形成された膜を有し、
    前記カーボンナノチューブが、前記第2の開口を貫通している請求項1に記載の電子部品。
  3. さらに、
    前記第1の基板の、前記第1の電極が形成された面に対向するように配置され、該第1の電極に対応する位置に第2の電極が形成された第2の基板を有し、
    前記カーボンナノチューブの他方の端部が前記第2の電極に固定されている請求項1または2に記載の電子部品。
  4. さらに、前記カーボンナノチューブの、前記金属部材に埋め込まれている先端に形成された金属炭化物を有する請求項1乃至3のいずれか1項に記載の電子部品。
  5. 表面に第1の電極が形成された第1の基板の該表面の上に絶縁膜を配置する工程と、
    前記絶縁膜の、前記第1の電極に対応する位置に第1の開口を形成する工程と、
    前記第1の開口内に金属部材を形成する工程と、
    前記第1の開口内の金属部材を溶融させた状態で、該金属部材に複数のカーボンナノチューブの一方の端部を挿入する工程と、
    前記カーボンナノチューブが前記金属部材に挿入された状態で、該金属部材を固化させて、該カーボンナノチューブを該金属部材に固定する工程と
    を有する電子部品の製造方法。
  6. 前記カーボンナノチューブを前記金属部材に挿入する前に、さらに、
    第2の開口が設けられ、硬化時に収縮する熱硬化性樹脂で形成された膜を、該第2の開口が前記第1の開口に重なるように前記絶縁膜の上に配置する工程を有し、
    前記カーボンナノチューブを前記金属部材に挿入する工程において、該カーボンナノチューブを前記第2の開口を通して該金属部材に挿入し、
    前記カーボンナノチューブを前記金属部材に挿入した後、前記金属部材が溶融している状態で、前記膜を硬化させる工程を含み
    前記膜が硬化した後の前記第2の開口が、前記第1の開口よりも小さくなっている請求項5に記載の電子部品の製造方法。
JP2008236221A 2008-09-16 2008-09-16 電子部品及び電子部品の製造方法 Active JP5186662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008236221A JP5186662B2 (ja) 2008-09-16 2008-09-16 電子部品及び電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008236221A JP5186662B2 (ja) 2008-09-16 2008-09-16 電子部品及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2010073725A true JP2010073725A (ja) 2010-04-02
JP5186662B2 JP5186662B2 (ja) 2013-04-17

Family

ID=42205277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008236221A Active JP5186662B2 (ja) 2008-09-16 2008-09-16 電子部品及び電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5186662B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012076938A (ja) * 2010-09-30 2012-04-19 Nippon Valqua Ind Ltd 垂直配向カーボンナノチューブの成長密度制御方法
WO2013114587A1 (ja) * 2012-02-01 2013-08-08 パイオニア株式会社 基板デバイスの製造方法及び基板デバイス
JP2020094940A (ja) * 2018-12-13 2020-06-18 富士通株式会社 磁気センサ、及び磁気センサの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109465A (ja) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
WO2007123778A1 (en) * 2006-03-31 2007-11-01 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109465A (ja) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
WO2007123778A1 (en) * 2006-03-31 2007-11-01 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012076938A (ja) * 2010-09-30 2012-04-19 Nippon Valqua Ind Ltd 垂直配向カーボンナノチューブの成長密度制御方法
WO2013114587A1 (ja) * 2012-02-01 2013-08-08 パイオニア株式会社 基板デバイスの製造方法及び基板デバイス
JP2020094940A (ja) * 2018-12-13 2020-06-18 富士通株式会社 磁気センサ、及び磁気センサの製造方法
JP7147533B2 (ja) 2018-12-13 2022-10-05 富士通株式会社 磁気センサ、及び磁気センサの製造方法

Also Published As

Publication number Publication date
JP5186662B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
US7851928B2 (en) Semiconductor device having substrate with differentially plated copper and selective solder
JP5347222B2 (ja) 半導体装置の製造方法
US8563363B2 (en) Fabricating method of semiconductor package structure
JP2014038993A (ja) コア基板及びこれを用いたプリント回路基板
JPWO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
KR20110029465A (ko) 인쇄회로기판 및 그의 제조 방법
US10062623B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
JP5186662B2 (ja) 電子部品及び電子部品の製造方法
JP2004266074A (ja) 配線基板
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
CN102376677B (zh) 半导体封装结构及半导体封装结构的制作方法
JP2011146510A (ja) 部品内蔵基板および電子回路モジュール
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
JP2010219397A (ja) 電子部品及びその製造方法
JP2010118469A (ja) 半導体装置及びその製造方法
JP5267540B2 (ja) 半導体装置
CN108461405B (zh) 线路载板及其制造方法
JPS63222437A (ja) 電気回路部材
JP2016100352A (ja) プリント配線板およびその製造方法
JP5493020B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
US20130277850A1 (en) Electronic device
WO2018003391A1 (ja) 部品内蔵基板及びその製造方法、並びに高周波モジュール
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JP2005302968A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5186662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150