JP2010068179A - 固体撮像装置およびその駆動方法 - Google Patents

Abstract

【課題】 電荷リークが生じても、その影響を受けない良好な画像を得る。
【解決手段】 行Ｒｗ１〜行Ｒｗ５の全画素について、時点ｔｓでフォトダイオードを一斉にリセットして露光開始し、時点ｔｅでフォトダイオードの蓄積電荷をＦＤへ一斉に移送して露光終了する（図(a) ）。ＦＤへ移送した電荷は、行ごとにずらしたタイミングで読み出す。例えば、着目行Ｒｗ４の画素の電荷は、露光終了時ｔ３から時間Ｔｄだけ遅れた時点ｔ４で読み出される（図(b) ）。時点ｔ４から露光時間Ｔだけ遡った時点ｔ１において、ＦＤに電圧Ｖ０を印加する（図(c) ）。時点ｔ２で漏れ量を示す降下電圧ｄＶを測定し、これに応じた補償電圧Ｖｃを求め、和電圧Ｖ０＋ＶｃをＦＤに印加する（図(c) ）。補償電圧Ｖｃは電荷リークにより、時点ｔ４には０になるので、時点ｔ３で加わった本来の受光量を示す電圧Ｖｒが、時点ｔ４で読み出される。
【選択図】図４

Description

本発明は、固体撮像装置およびその駆動方法に関し、特に、グローバルシャッタ機能を有するＭＯＳイメージセンサおよびその駆動方法に関する。

固体撮像装置は、画像入力処理を行う基本素子として、様々な分野で広く利用されている。現在、一般に利用されている固体撮像装置は、ＣＣＤイメージセンサとＭＯＳイメージセンサに大別される。ＭＯＳイメージセンサの原理は、個々の画素ごとに受光素子として機能するフォトダイオードを設け、このフォトダイオードの出力をＭＯＳトランジスタで増幅して取り出すものであり、特に、ＣＭＯＳ回路を採用したＣＭＯＳイメージセンサは、低消費電力で駆動する小型の固体撮像素子として有望視されている。

ただ、ＣＣＤイメージセンサでは、全画素の露光期間のタイミングを合わせ、各画素で所定の露光期間内に発生した電荷を、露光終了時のタイミングで一斉に読み出して転送する方式が採られるのに対して、ＭＯＳイメージセンサでは、個々の画素の露光期間を行単位でずらし、各画素でそれぞれの露光期間内に発生した電荷をアンプで増幅し、１行単位で順次読み出す方式（ラインシャッタ方式）が採られる。そのため、動きの速い被写体を撮像すると、行単位で露光期間にずれが生じてしまい、得られる二次元画像に歪みが生じるという問題がある。

このような問題を解決するために、たとえば、特許文献１などには、グローバルシャッタ方式のＭＯＳイメージセンサが提案されている。グローバルシャッタ機能を備えたＭＯＳイメージセンサでは、全画素の受光素子で発生した電荷を一斉に電荷蓄積素子（電荷検出部）へ移送して一時的に蓄積させ、その後、この電荷蓄積素子の蓄積電荷に応じた信号を１行単位で順次読み出す方式が採られる。このような方式を採れば、全画素についての１フレーム分の露光タイミングに同時性を確保することができ、動きの速い被写体についても歪みのない撮像画像を得ることができる。
特開２００２−０６４７５１号公報

上述したグローバルシャッタ方式のＭＯＳイメージセンサのように、受光素子で発生した電荷を、一旦、電荷蓄積素子へ移送した後、移送した電荷に応じた信号を１行単位で順次読み出す方式を採る固体撮像装置では、個々の画素ごとに、電荷蓄積素子に電荷を一時的に蓄積しておく時間に差が生じることになる。すなわち、受光素子で発生した電荷を電荷蓄積素子へ移送する処理は、全画素について一斉に同じタイミングで行われるが、電荷蓄積素子の電荷に応じた信号を読み出す処理は、１行単位で順番に行われるので、順番の遅い行に所属する画素ほど、電荷蓄積素子における信号読出時までの電荷蓄積時間は長くなる。

電荷蓄積素子として、一般的なコンデンサを利用した場合、蓄積電荷の漏れ量は微小であるため、読出処理までに時間差が生じても、実用上は大きな問題は生じない。しかしながら、ＣＭＯＳイメージセンサなどは、半導体基板上に集積回路を形成する技術を利用して製造されるため、電荷蓄積素子として、シリコン基板表面に形成された不純物拡散層などを利用した容量素子が用いられることが多い。このような容量素子では、シリコン基板内部へのリーク電流が生じるため、蓄積電荷の漏れ量は、実用上、無視できない程度になる。したがって、読み出し順が遅い行に所属する画素ほど、本来の信号値よりも低い検出値が得られることになり、画像が劣化する要因となる。

そこで本発明は、受光素子で発生した電荷を、一旦、電荷蓄積素子へ移送した後、移送した電荷に応じた信号を１行単位で順次読み出す方式を採る固体撮像装置において、電荷蓄積素子から電荷がリークしても、その影響を受けない良好な画像を得る技術を提供することを目的とする。

(1) 本発明の第１の態様は、
二次元配列を構成するように行方向および列方向に配置された複数の画素と、
列方向に配置された複数の画素から電気信号を読み出すために、個々の列ごとに設けられた列読出線と、
個々の画素に所定の制御信号を与えることにより、各画素から列読出線に、所定の露光期間内の受光量に応じた電気信号を出力させる制御回路と、
を備える固体撮像装置において、
各画素には、受光量に応じた電荷を発生させてこれを蓄積する受光素子と、電荷を一時的に蓄積する電荷蓄積素子と、制御信号に基づいて受光素子の蓄積電荷を電荷蓄積素子へ移送する電荷移送部と、制御信号に基づいて電荷蓄積素子の蓄積電荷量を電気信号として列読出線へ読み出す信号読出部と、制御信号に基づいて電荷蓄積素子の蓄積電荷量を所定値に設定する電荷量設定部と、を設け、
制御回路には、
露光開始時に、全画素の受光素子の蓄積電荷量を一斉に所定の初期値に設定する制御信号を与え、露光終了時に、全画素の受光素子の蓄積電荷を一斉にそれぞれの電荷蓄積素子へ移送する制御信号を与える露光制御部と、
個々の画素について、電荷蓄積素子への電荷移送が行われる前のテスト期間内に、電荷蓄積素子の蓄積電荷の漏れ量を測定する漏れ量測定部と、
個々の画素について、電荷蓄積素子への電荷移送が行われる前の補償作業時に、漏れ量を補償するための補償電荷を電荷蓄積素子に蓄積させる漏れ量補償部と、
個々の画素について、電荷蓄積素子への電荷移送が行われた後、各行に応じた異なる読出作業時に、電荷蓄積素子の蓄積電荷量を電気信号として列読出線に出力させる読出制御部と、
各列読出線に出力された電気信号に基づいて、個々の画素の受光量を示す時系列信号を生成して出力する信号出力部と、
を設けるようにしたものである。

(2) 本発明の第２の態様は、上述の第１の態様に係る固体撮像装置において、
漏れ量測定部が、テスト開始時に、電荷蓄積素子の蓄積電荷量を所定のテスト用サンプル値に設定するための制御信号を電荷量設定部に与え、テスト終了時に、電荷蓄積素子の蓄積電荷量を電気信号として列読出線へ読み出させるための制御信号を信号読出部に与え、電荷蓄積素子のテスト開始時の蓄積電荷量とテスト終了時の蓄積電荷量との差を、テスト期間内の漏れ量とするようにしたものである。

(3) 本発明の第３の態様は、上述の第２の態様に係る固体撮像装置において、
漏れ量補償部が、補償作業時に、電荷蓄積素子の蓄積電荷量を「参照用基準値＋漏れ量を補償するための補償値」に設定するための制御信号を電荷量設定部に与え、
信号出力部が、参照用基準値に対応する電気信号を基準として、時系列信号の生成を行うようにしたものである。

(4) 本発明の第４の態様は、上述の第３の態様に係る固体撮像装置において、
漏れ量測定部が、参照用基準値をテスト用サンプル値として用いるようにしたものである。

(5) 本発明の第５の態様は、上述の第３または第４の態様に係る固体撮像装置において、
漏れ量補償部が、テスト開始時からテスト終了時に至るまでのテスト期間Ｔｔと、補償作業時から読出作業時に至るまでの補償経過期間Ｔｐと、によって定まる比「Ｔｐ／Ｔｔ」を用いて、「テスト期間内の漏れ量」×「Ｔｐ／Ｔｔ」なる演算で求まる補償値を用いるようにしたものである。

(6) 本発明の第６の態様は、上述の第５の態様に係る固体撮像装置において、
露光開始時から露光終了時に至るまでの露光期間をＴとしたときに、読出作業時から期間Ｔだけ遡った時点をテスト開始時とし、テスト終了時を補償作業時とすることにより、Ｔｔ＋Ｔｐ＝Ｔとなる設定を行うようにしたものである。

(7) 本発明の第７の態様は、上述の第６の態様に係る固体撮像装置において、
漏れ量補償部が、露光期間をＴ、テスト期間をＴｔとしたときに、ｎ＝Ｔ／Ｔｔで与えられる値ｎを用いて、「テスト期間内の漏れ量」×（ｎ−１）なる演算で求まる補償値を用いるようにしたものである。

(8) 本発明の第８の態様は、上述の第１〜第７の態様に係る固体撮像装置において、
受光素子として、一端が接地されたフォトダイオードを用い、
電荷蓄積素子として、一端が接地された容量素子を用い、
電荷移送部として、フォトダイオードの他端と容量素子の他端とを電気的に接続する機能をもったＭＯＳトランジスタを用いるようにしたものである。

(9) 本発明の第９の態様は、上述の第１〜第８の態様に係る固体撮像装置において、
信号読出部として、電荷蓄積素子の蓄積電荷量によってゲート電圧が制御されるＭＯＳトランジスタを用い、このＭＯＳトランジスタを流れる電流を、画素から出力される電気信号として列読出線に供給するようにしたものである。

(10) 本発明の第１０の態様は、上述の第１〜第９の態様に係る固体撮像装置において、
電荷量設定部として、制御回路から制御信号として与えられる所定の電圧を電荷蓄積素子に印加する機能をもったＭＯＳトランジスタを用いるようにしたものである。

(11) 本発明の第１１の態様は、上述の第１〜第７の態様に係る固体撮像装置において、
個々の画素を、それぞれ、受光素子として機能するフォトダイオードと、電荷蓄積素子として機能する容量素子と、第１の接続点を介して互いに直列接続された第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタと、第２の接続点を介して互いに直列接続された第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、によって構成し、
フォトダイオードの一端は接地され、他端は第２のＭＯＳトランジスタの第１の接続点とは逆の端子に接続され、
容量素子の一端は接地され、他端は第１の接続点に接続されるとともに第３のＭＯＳトランジスタのゲートに接続され、
第１のＭＯＳトランジスタの第１の接続点とは逆の端子には制御回路からの各列ごとに設けられた電圧設定線が接続され、第３のＭＯＳトランジスタの第２の接続点とは逆の端子には電源電圧が印加され、第４のＭＯＳトランジスタの第２の接続点とは逆の端子は各列ごとに設けられた列読出線に接続され、
第１、第２、第４のＭＯＳトランジスタのゲートには、制御回路からのＯＮ／ＯＦＦ制御信号が与えられるようにしたものである。

(12) 本発明の第１２の態様は、上述の第１１の態様に係る固体撮像装置において、
露光制御部が、ある露光周期の露光終了時が次の露光周期の露光開始時となるように、所定の露光周期で繰り返し露光制御を行い、露光開始時（露光終了時）において、第２のＭＯＳトランジスタをＯＮにする制御信号を与えることによりフォトダイオードの蓄積電荷を容量素子へと移送し、フォトダイオードの蓄積電荷量を初期値に設定する処理を行うようにしたものである。

(13) 本発明の第１３の態様は、上述の第１１または第１２の態様に係る固体撮像装置において、
漏れ量測定部が、個々の画素ごとに、テスト開始時には、電圧設定線に所定のテスト用サンプル電圧を制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位をサンプル電圧に設定する処理を行い、テスト終了時には、第４のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位に応じた電気信号を列読出線を介して読み出し、読み出した電気信号に応じた電圧とサンプル電圧との差分電圧を、テスト期間内の漏れ量の測定値とするようにしたものである。

(14) 本発明の第１４の態様は、上述の第１１〜第１３の態様に係る固体撮像装置において、
漏れ量補償部が、個々の画素ごとの補償作業時に、「所定の参照用基準電圧Ｖ０に、漏れ量測定部によって測定された漏れ量に応じて定まる所定の補償電圧Ｖｃを加えた和電圧Ｖａ」を、電圧設定線に制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を和電圧Ｖａに設定する処理を行うようにしたものである。

(15) 本発明の第１５の態様は、上述の第１１または第１２の態様に係る固体撮像装置において、
漏れ量測定部が、個々の画素ごとに、テスト開始時には、電圧設定線に所定のテスト用サンプル電圧を制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位をサンプル電圧に設定する処理を行い、テスト終了時には、第４のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を列読出線を介して読み出し、読み出した電圧とサンプル電圧との差分電圧ｄＶを求め、
漏れ量補償部が、テスト開始時からテスト終了時に至るまでのテスト期間Ｔｔと、補償作業時から読出作業時に至るまでの補償経過期間Ｔｐと、によって定まる比「Ｔｐ／Ｔｔ」を用いて、Ｖｃ＝ｄＶ×「Ｔｐ／Ｔｔ」なる演算で補償電圧Ｖｃを求め、「所定の参照用基準電圧Ｖ０に、補償電圧Ｖｃを加えた和電圧Ｖａ」を、電圧設定線に制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を和電圧Ｖａに設定する処理を行うようにしたものである。

(16) 本発明の第１６の態様は、上述の第１１〜第１５の態様に係る固体撮像装置において、
読出制御部が、個々の画素ごとの読出作業時に、第４のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位に応じた電気信号を列読出線に出力させるようにしたものである。

(17) 本発明の第１７の態様は、 二次元配列を構成するように行方向および列方向に配置された複数の画素と、
列方向に配置された複数の画素から電気信号を読み出すために、個々の列ごとに設けられた列読出線と、
個々の画素に所定の制御信号を与えることにより、各画素から列読出線に、所定の露光期間内の受光量に応じた電気信号を出力させる制御回路と、
を備え、
各画素には、受光量に応じた電荷を発生させてこれを蓄積する受光素子と、電荷を一時的に蓄積する電荷蓄積素子と、制御信号に基づいて受光素子の蓄積電荷を電荷蓄積素子へ移送する電荷移送部と、制御信号に基づいて電荷蓄積素子の蓄積電荷量を電気信号として列読出線へ読み出す信号読出部と、制御信号に基づいて電荷蓄積素子の蓄積電荷量を所定値に設定する電荷量設定部と、が設けられている固体撮像装置の駆動方法において、
露光開始時に、全画素の受光素子の蓄積電荷量を一斉に所定の初期値に設定する露光開始段階と、
露光終了時に、全画素の受光素子の蓄積電荷を一斉にそれぞれ電荷蓄積素子へ移送する露光終了段階と、
個々の画素について、露光終了段階の前の所定の時期にテスト期間を設定し、このテスト期間内に電荷蓄積素子の蓄積電荷の漏れ量を測定する漏れ量測定段階と、
個々の画素について、露光終了段階の前、かつ、テスト期間後の所定の時期に補償作業時を設定し、この補償作業時に、漏れ量を補償するための補償電荷を電荷蓄積素子に蓄積させる漏れ量補償段階と、
個々の画素について、露光終了段階の後、かつ、各行に応じた異なる所定の時期に読出作業時を設定し、この読出作業時に、電荷蓄積素子の蓄積電荷量を電気信号として列読出線に出力させる受光量読出段階と、
各列読出線に出力された電気信号に基づいて、個々の画素の受光量を示す時系列信号を生成して出力させる信号出力段階と、
を行うようにしたものである。

(18) 本発明の第１８の態様は、上述の第１７の態様に係る固体撮像装置の駆動方法において、
漏れ量測定段階で、テスト期間の始期に、電荷蓄積素子の蓄積電荷量を所定のテスト用サンプル値に設定するための制御信号を電荷量設定部に与え、テスト期間の終期に、電荷蓄積素子の蓄積電荷量を電気信号として列読出線へ読み出させるための制御信号を信号読出部に与え、テスト期間の始期と終期とについての電荷蓄積素子の蓄積電荷量の差を、テスト期間内の漏れ量とするようにしたものである。

(19) 本発明の第１９の態様は、上述の第１８の態様に係る固体撮像装置の駆動方法において、
漏れ量補償段階で、電荷蓄積素子の蓄積電荷量を「参照用基準値＋漏れ量を補償するための補償値」に設定するための制御信号を電荷量設定部に与え、
信号出力段階で、参照用基準値に対応する電気信号を基準として、時系列信号の生成を行うようにしたものである。

本発明の固体撮像装置およびその駆動方法によれば、受光素子で発生した電荷を、一旦、電荷蓄積素子へ移送した後、移送した電荷に応じた信号を１行単位で順次読み出す方式を採る固体撮像装置において、読み出し前に各画素の電荷蓄積素子について蓄積電荷の漏れ量を測定し、この漏れ量を補償するための補償電荷を蓄積させるようにしたため、読出時に至るまでの電荷の漏れ量を相殺することができる。このため、電荷蓄積素子から電荷がリークしても、その影響を受けない良好な画像を得ることが可能になる。

以下、本発明を図示する実施形態に基づいて説明する。

＜＜＜ §１．グローバルシャッタ機能付きＣＭＯＳイメージセンサ ＞
はじめに、従来から提案されているグローバルシャッタ機能付きＣＭＯＳイメージセンサの構成および動作を簡単に説明する。

図１は、一般的なＣＭＯＳイメージセンサの基本構成を示すブロック図である。このセンサは、二次元配列を構成するように行方向（図の横方向）および列方向（図の縦方向）に配置された複数の画素１１〜５４と、列方向に配置された複数の画素から電気信号を読み出すために、個々の列ごとに設けられた列読出線Ｌ１〜Ｌ４と、個々の画素１１〜５４に所定の制御信号を与えることにより、各画素１１〜５４から列読出線Ｌ１〜Ｌ４に、所定の露光期間内の受光量に応じた電気信号を出力させる制御回路１００と、を備えている。

実際のＣＭＯＳイメージセンサは、より大きな画素配列を有しているが、ここでは説明の便宜上、５行４列に配置された合計２０個の画素１１〜５４を有するセンサを例示する。図では、各列を「column」の略号Ｃｍを用いてＣｍ１，Ｃｍ２，Ｃｍ３，Ｃｍ４と表記し、各行を「row」の略号Ｒｗを用いてＲｗ１，Ｒｗ２，Ｒｗ３，Ｒｗ４，Ｒｗ５と表記している。

個々の画素１１〜５４には、後述するように、それぞれ受光量に応じた電荷を発生させてこれを蓄積する受光素子が備わっており、蓄積電荷量を示す電気信号が、各列読出線Ｌ１〜Ｌ４を介して、制御回路１００へと読み出される。列読出線Ｌ１は、列Ｃｍ１の画素１１，２１，３１，４１，５１からの信号読み出しを行う。同様に、列読出線Ｌ２，Ｌ３，Ｌ４は、それぞれ列Ｃｍ２，Ｃｍ３，Ｃｍ４の各画素からの信号読み出しを行う。このように、１本の列読出線が、同じ列の画素からの信号読み出しに共通して利用されるため、すべての画素からの信号読み出しを同時に行うことはできない。そこで、行単位での読み出しが行われる。

たとえば、まず、行Ｒｗ１についての読み出しを行うのであれば、画素１１，１２，１３，１４についての信号（受光量に応じた発生電荷量）が、それぞれ列読出線Ｌ１，Ｌ２，Ｌ３，Ｌ４を介して制御回路１００へと読み出される。続いて、行Ｒｗ２についての読み出しを行うのであれば、画素２１，２２，２３，２４についての信号が、それぞれ列読出線Ｌ１，Ｌ２，Ｌ３，Ｌ４を介して制御回路１００へと読み出される。以下、行Ｒｗ３，Ｒｗ４，Ｒｗ５についても同様である。

このように、行単位での読み出しを順番に行うためには、個々の画素の露光期間を行単位でずらす必要があるので、動きの速い被写体を撮像すると、得られる二次元画像に歪みが生じるという問題があることは既に述べたとおりである。そこで、前掲の特許文献１などには、グローバルシャッタ方式のＭＯＳイメージセンサが提案されている。

図２は、グローバルシャッタ機能を有するＣＭＯＳイメージセンサの画素１０の内部構成の一例を示す回路図である。図示の例の場合、１つの画素１０には、受光量に応じた電荷を発生させてこれを蓄積する受光素子として、フォトダイオードＰＤが用いられており、この発生した電荷を一時的に蓄積する電荷蓄積素子として、容量素子Ｃが用いられている。また、画素として必要な動作を実行するために、図示のとおり、４個のＭＯＳトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４が設けられている。

トランジスタＴ１，Ｔ２は、接続点Ｊ１を介して互いに直列接続されており、トランジスタＴ３，Ｔ４は、接続点Ｊ２を介して互いに直列接続されている。そして、フォトダイオードＰＤの一端は接地され、他端はトランジスタＴ２の接続点Ｊ１とは逆の端子に接続されている。ここで、接地側からトランジスタＴ２側へ向かう方向が、フォトダイオードＰＤの順方向となっている。容量素子Ｃも、その一端は接地され、他端は接続点Ｊ１に接続されるとともにトランジスタＴ３のゲートに接続されている。

図にＦＤと記した節点は、接続点Ｊ１と等電位であるが、一般に「Floating Diffusion」と呼ばれている。これは、一般的なＣＭＯＳイメージセンサの場合、フォトダイオードＰＤや容量素子Ｃは、シリコン基板表面に形成された不純物拡散領域を利用して形成されるためである。各トランジスタがＯＦＦ状態のとき、節点ＦＤは、電気的に浮遊状態の電極（不純物拡散層）として機能することになる。以下、この節点ＦＤ（不純物拡散層からなる電極）を単に「ＦＤ」と呼ぶことにする。

トランジスタＴ１の接続点Ｊ１とは逆の端子には、リセット電圧Ｖrstが与えられており、トランジスタＴ３の接続点Ｊ２とは逆の端子には、電源電圧ＶDDが与えられている。また、トランジスタＴ４の接続点Ｊ２とは逆の端子は、各列ごとに設けられた列読出線Ｌに接続されている。この列読出線Ｌの下端は、実際には、制御回路１００へ接続されることになるが、図２では、説明の便宜上、電流源Ｊが接続された状態を示し、この電流源Ｊの上方位置から出力信号Ｓoutが出力される例を示してある。なお、トランジスタＴ１，Ｔ２，Ｔ４のゲートには、制御回路１００からの所定の制御信号（ＯＮ／ＯＦＦ制御信号）が与えられることになる。

図２に示す画素１０の動作は次のとおりである。まず、制御回路１００からトランジスタＴ１のゲートに、ＯＮ制御信号を与えて、トランジスタＴ１を導通状態とし、ＦＤの電位をリセット電圧Ｖrstで初期化する。このとき、トランジスタＴ４のゲートにもＯＮ制御信号を与えて、ＦＤの初期電位を列読出線Ｌへと読み出す。すなわち、制御回路１００からトランジスタＴ４のゲートに、ＯＮ制御信号を与えてトランジスタＴ４を導通状態にすると、トランジスタＴ３のゲートは、ＦＤの電位に等しくなっているので、トランジスタＴ３はアナログ増幅器として機能し、トランジスタＴ３，Ｔ４には、ＦＤの電圧に応じた電流が流れることになる。この電流の量を示す信号を、出力信号Ｓoutとして出力すれば、出力信号Ｓoutは、ＦＤの電圧を示す信号になる。

続いて、トランジスタＴ１をＯＦＦ状態，トランジスタＴ２をＯＮ状態に切り替えると、フォトダイオードＰＤのそれまでの蓄積電荷が、ＦＤに掃き出され、フォトダイオードＰＤの蓄積電荷量は初期値にリセットされる。その後、トランジスタＴ２をＯＦＦ状態にすれば、フォトダイオードＰＤには、再び、受光量に応じて発生した電荷が蓄積されてゆくことになる。一方、ＦＤは、容量素子Ｃの浮遊側の端子であるので、フォトダイオードＰＤから蓄積電荷が掃き出されると、ＦＤの電位は、当該蓄積電荷量に応じた分だけ変化する。結局、フォトダイオードＰＤの蓄積電荷が、そのままＦＤ（容量素子Ｃ）に移送されたことになる。このＦＤに移送された蓄積電荷量も、必要なときにトランジスタＴ４をＯＮ状態にして列読出線Ｌへと読み出すことにより、出力信号Ｓoutとして出力することができる。

こうして、ＦＤの電位として、初期電位（リセット電圧Ｖrstで初期化したときの基準となる電位）と、測定電位（フォトダイオードＰＤから蓄積電荷が移送されてきた後の電位）とが、それぞれ出力信号Ｓoutとして得られるので、両者の差を求めれば、当該差は、フォトダイオードＰＤの蓄積電荷量、すなわち、所定の露光期間Ｔにおける受光量を示すものになる。実際には、上述した「ＦＤを初期電位にリセットした後、フォトダイオードＰＤの蓄積電荷を移送する処理」は、所定の露光期間Ｔごとに繰り返し実行されることになる。したがって、露光期間Ｔの間にフォトダイオードＰＤに発生した電荷量が、時系列的に順次得られることになる。

図１に示すＣＭＯＳイメージセンサの各画素１１〜５４を、図２に示す画素１０によって構成しておけば、各画素内のフォトダイオードＰＤ（受光素子）で発生した電荷を、露光終了時に容量素子Ｃ（電荷蓄積素子）に移送して一時的に蓄積した後、当該電荷を任意のタイミングで列読出線Ｌに電気信号として読み出すことが可能になる。したがって、全画素１１〜５４について、同時に露光を開始し、同時に露光を終了したとしても、露光期間Ｔの間に発生した電荷は、個々の画素内の容量素子Ｃ（電荷蓄積素子）に一時的に蓄積された状態になっているので、これを１行単位で順次読み出すことが可能になる。これがグローバルシャッタ方式の基本読出動作である。

図３は、このＣＭＯＳイメージセンサの１フレーム分の撮像情報の読出原理を示すタイミングチャートである。図３(a) 、(b) 、(c) は、それぞれ時間軸を共通にする異なるチャートである。なお、本願のタイミングチャートでは、時間軸ｔ上の特定の時点を小文字ｔを用いた符号で示し、時間軸ｔ上の特定の期間を大文字Ｔを用いた符号で示すことにする。たとえば、図３(a) のｔｓは、露光開始時（ｓ：startの意）を示しており、ｔｅは、露光終了時（ｅ：endの意）を示している。一方、Ｔはｔｓからｔｅに至る露光期間を示している。

図３(a) は、各画素内のフォトダイオードＰＤの露光動作を示すチャートである。図示のとおり、行Ｒｗ１〜Ｒｗ５のすべての画素について、同一の露光期間Ｔが設定されており、露光開始時ｔｓおよび露光終了時ｔｅは、全画素について共通である。図に示す５本の水平バーは、それぞれ各行についての露光期間を示している。前述したとおり、露光開始時ｔｓ（バーの左端）は、前の露光周期の露光終了時ｔｅ（バーの右端）に対応し、この時点でフォトダイオードＰＤの蓄積電荷はＦＤへと移送され、フォトダイオードＰＤの蓄積電荷量は、初期値にリセットされる。

図３(b) は、各画素から列読出線への読出動作を示すチャートである。露光タイミングは、図３(a) に示すように全画素について共通するが、読出タイミングは、図３(b) に太線で示されているように各行ごとに異なる。すなわち、行Ｒｗ１の画素については、時点ｔｒ１（露光終了時ｔｅと同じ）に読み出しが行われるが、行Ｒｗ２の画素については、遅延期間Ｔｄ２だけ遅れた時点ｔｒ２に読み出しが行われ、行Ｒｗ３の画素については、遅延期間Ｔｄ３だけ遅れた時点ｔｒ３に読み出しが行われ、行Ｒｗ４の画素については、遅延期間Ｔｄ４だけ遅れた時点ｔｒ４に読み出しが行われ、行Ｒｗ５の画素については、遅延期間Ｔｄ５だけ遅れた時点ｔｒ５に読み出しが行われる。

したがって、たとえば、図１に示す列読出線Ｌ１上には、時点ｔｒ１には画素１１の受光量に応じた信号が出力され、時点ｔｒ２には画素２１の受光量に応じた信号が出力され、時点ｔｒ３には画素３１の受光量に応じた信号が出力され、時点ｔｒ４には画素４１の受光量に応じた信号が出力され、時点ｔｒ５には画素５１の受光量に応じた信号が出力される。制御回路１００は、こうして各列読出線Ｌ１〜Ｌ４上に読み出された信号を時系列信号として出力する機能を有している。

図３(c) は、任意の画素についてのＦＤの蓄積電圧Ｖfd（図２に示す電荷蓄積点ＦＤの電圧）の時間変化を示している。なお、実際には、時点ｔｓ〜ｔｅの期間には、前の露光周期の蓄積電荷に基づく電圧を示すグラフが表われるが、ここでは、図３(a) に示す露光周期Ｔの蓄積電荷に基づくグラフのみ示すことにする。上述したとおり、露光終了時ｔｅには、全画素についてのフォトダイオードＰＤの蓄積電荷が一斉にＦＤへと移送されるので、いずれの画素についても、ＦＤの電圧Ｖfdは、露光終了時ｔｅの時点では、当該画素の受光量に応じた電圧Ｖｒ（露光期間ＴにわたってフォトダイオードＰＤで生成された電荷量に応じた電圧）になる。

ここで、容量素子Ｃが、理想的な電荷蓄積素子として機能していれば、容量素子Ｃの蓄積電荷はそのまま維持され、ＦＤの電圧Ｖfdは、図３(c) に一点鎖線で示されているグラフＧ１のように値Ｖｒを保つ。しかしながら、容量素子Ｃが、シリコン基板表面に形成された不純物拡散層などを利用して形成されていた場合は、シリコン基板内部へのリーク電流が生じるため、蓄積電荷は徐々に減少することになり、ＦＤの電圧Ｖfdは、図３(c) に実線で示されているグラフＧ２のように低下してしまう。したがって、露光終了時ｔｅの時点では同一の電圧Ｖｒが保持されていた複数の画素があったとしても、読出タイミングが遅い画素ほど（図示の例では、下の行の画素ほど）、列読出線Ｌに読み出される信号値は低下してしまう。このように本来の信号値よりも低い検出値が得られることになると、撮像画像の劣化は避けられない。

本発明の目的は、このように、電荷蓄積素子から電荷がリークしても、その影響を受けない良好な画像を得ることにある。

＜＜＜ §２．本発明に係るＣＭＯＳイメージセンサの基本読出動作 ＞
続いて、図４を参照しながら、本発明に係るＣＭＯＳイメージセンサの基本読出動作を説明する。図４は、１フレーム分の撮像情報の読出原理を示すタイミングチャートであり、図４(a) 、(b) 、(c) は、それぞれ時間軸を共通にする異なるチャートである。

図４(a) は、各画素内のフォトダイオードＰＤの露光動作を示すチャートである。フォトダイオードＰＤに関する本発明の基本的な動作は、§１で述べた従来のＭＯＳイメージセンサの動作と変わりない。すなわち、行Ｒｗ１〜Ｒｗ５のすべての画素について、同一の露光期間Ｔが設定され、露光開始時ｔｓおよび露光終了時ｔｅは、全画素について共通になる。図に示す５本の水平バーは、それぞれ各行についての露光期間を示している。図４(a) には、一周期分の露光動作しか示されていないが、第ｉ番目の周期の露光終了時ｔｅは、第（ｉ＋１）番目の周期の露光開始時ｔｓに対応し、周期Ｔで同様の露光動作が繰り返されることになる。後述するとおり、露光終了時ｔｅ（バーの右端）には、フォトダイオードＰＤの蓄積電荷がＦＤへと移送されるが、この電荷移送動作は、次の周期の露光開始時ｔｓにおいてフォトダイオードＰＤの蓄積電荷量を初期値にリセットする動作になる。

一方、図４(b) は、各画素から列読出線への読出動作を示すチャートである。図に示す５本の水平バーは、それぞれ各行についての読出準備期間（内容については後述）を示している。ここに示す例では、読出準備期間の長さを露光期間Ｔと同じ長さに設定しているため、図４(b) に示す５本のバーの長さは、いずれも図４(a) に示す５本のバーの長さＴに等しい。この図４(b) にも、一周期分の読出準備期間しか示されていないが、個々の行ごとに、それぞれ周期Ｔで同様の読出準備期間が連続することになる。図４(b) に示す５本のバーの右端（太線で示す）は、各行の読出タイミングであり、この読出タイミング自体は、図３(b) に示す従来のタイミングと同じである。

すなわち、本発明においても、行Ｒｗ２の画素は、露光終了時ｔｅから遅延期間Ｔｄ２だけ遅れて読み出され、行Ｒｗ３の画素は、露光終了時ｔｅから遅延期間Ｔｄ３だけ遅れて読み出され、行Ｒｗ４の画素は、露光終了時ｔｅから遅延期間Ｔｄ４だけ遅れて読み出され、行Ｒｗ５の画素は、露光終了時ｔｅから遅延期間Ｔｄ５だけ遅れて読み出されることになる。このように、読出タイミングに遅延期間が生じると、図３(c) の実線グラフＧ２に示すように、ＦＤの電圧Ｖfdは、リーク電流により徐々に低下することは既に述べたとおりである。

本発明の基本概念は、読出作業の前に読出準備期間を設定し、この間に、電荷蓄積素子（容量素子Ｃ）の蓄積電荷の漏れ量を測定し、当該漏れ量を補償するための補償電荷を蓄積させ、最終的に漏れ量を相殺する、というものである。図４(b) に示す例では、長さＴの各バーが、各行の読出準備期間を示している。各バーの時間軸上の位置は、それぞれ読出間隔Δ（列読出線を用いて１つの行の信号を読み出した後、次の行の信号を読み出すまでに確保すべき間隔）だけずれている。これは、§１で述べた従来のＭＯＳイメージセンサと同様に、個々の行ごとに、読出タイミングをずらし、列読出線を共用して、各行ごとの信号を順番に読み出すようにするためである。

以下、説明の便宜上、第４番目の行Ｒｗ４を着目行として、この着目行Ｒｗ４に所属する画素についての読出動作を例として述べることにする。図４(a) および図４(b) において、行Ｒｗ４のバーにハッチングが施されているのは、行Ｒｗ４が着目行であることを示すためである。

ここでは、図４(b) における行Ｒｗ４のバーの左端を時点ｔ１、右端を時点ｔ４とし、その中間に時点ｔ２およびｔ３を定義する。時点ｔ１は、読出準備期間の始期であり、時点ｔ４は、読出準備期間の終期である。図には一周期分の読出準備期間しか示されていないが、第ｉ番目の周期の時点ｔ４は、これに後続する第（ｉ＋１）番目の周期の時点ｔ１に対応する。また、時点ｔ２は、時点ｔ１から期間Ｔｔだけ経過した時点である。ここで、期間Ｔｔは、電荷蓄積素子（容量素子Ｃ）の蓄積電荷の漏れ量を測定するためのテスト期間であり、時点ｔ１はテスト開始時、時点ｔ２はテスト終了時ということができる。なお、この実施形態では、所定の数ｎについて、Ｔｔ＝Ｔ／ｎとなるような設定がなされている。一方、時点ｔ３は、露光終了時ｔｅ（次の露光周期の露光開始時ｔｓ）に一致し、受光素子（フォトダイオードＰＤ）の蓄積電荷を電荷蓄積素子（容量素子Ｃ）へ移送する電荷移送時に相当する。

結局、図４(b) にハッチングを施して示した着目行Ｒｗ４のバーを時間軸上で定義するには、まず、読出作業時ｔ４を設定し（露光終了時ｔｅから（３×Δ）経過時として設定できる）、この読出作業時ｔ４から、露光期間Ｔだけ遡った時点をテスト開始時ｔ１とし、このテスト開始時ｔ１からテスト期間Ｔｔ（この例では、Ｔｔ＝Ｔ／ｎ）だけ経過した時点をテスト終了時ｔ２とすればよい。また、電荷移送時ｔ３は、露光終了時ｔｅと同時点として設定すればよい。もちろん、時点ｔ１，ｔ２は、時点ｔ３より前の時点となるように設定しなければならない。

このように、時点ｔ１，ｔ２，ｔ４は、各行ごとにそれぞれ固有の時点となり、上下の行では、互いにΔだけずれた位置に定義されるが、時点ｔ３だけは、すべての行について同一時刻（すなわち、露光終了時ｔｅ）が設定されることになる。たとえば、着目行Ｒｗ４の１行上に位置する行Ｒｗ３のバーの場合、テスト開始時ｔ１′、テスト終了時ｔ２′、読出作業時ｔ４′は、それぞれ着目行Ｒｗ４のバーのｔ１、ｔ２、ｔ４より時間軸上でΔだけ左方にずれた位置に設定されるが、電荷移送時ｔ３′はｔ３と同じ位置に設定される。

したがって、図４(b) の下方に図示するとおり、時点ｔ２〜ｔ３の間を中間期間Ｔｍと呼び、時点ｔ３〜ｔ４の間を遅延期間Ｔｄと呼んだ場合、中間期間Ｔｍおよび遅延期間Ｔｄのそれぞれの長さは、各行ごとに異なる。しかしながら、バーの全長Ｔは各行で等しく、各行のテスト期間Ｔｔも、互いに等しく設定されているので、Ｔｍ＋Ｔｄを補償経過期間Ｔｐと呼ぶことにすると、各行の補償経過期間Ｔｐは、互いに等しくなる（Ｔｐ＝Ｔ−Ｔｔ）。

図４(c) は、本発明に係る基本読出動作を実行した場合の着目行Ｒｗ４の画素におけるＦＤの蓄積電圧Ｖfd（図２に示す電荷蓄積点ＦＤの電圧）の読出準備期間の時間変化を示している。なお、この図４(c) では、図が繁雑になるのを避けるため、蓄積電圧Ｖfdのグラフは、図４(b) にハッチングを施して示す行Ｒｗ４のバーに相当する時点ｔ１〜ｔ４の１周期分の区間のみが描かれているが、実際には、この読出準備期間は、周期Ｔで繰り返されるため、図４(c) における時点ｔｓ〜ｔ１の区間には、前の周期における時点ｔ３〜ｔ４のグラフが配置されていることになる。

図４(a) に示すとおり、着目行Ｒｗ４の画素におけるフォトダイオードＰＤには、露光開始時ｔｓから露光終了時ｔｅに至るまでの露光期間Ｔにわたって露光が行われ、受光量に応じた電荷の蓄積が行われる。この露光期間Ｔの間、図２に示すトランジスタＴ２はＯＦＦ状態に維持されるので、フォトダイオードＰＤと電荷蓄積点ＦＤとは電気的に分離された状態になっている。したがって、制御回路１００から所定の制御信号を与えることにより、電荷蓄積点ＦＤの電位を操作したとしても、フォトダイオードＰＤの蓄積動作に影響が及ぶことはない。

要するに、図４(a) に示す露光動作は、各画素のフォトダイオードＰＤで実施される動作であるのに対し、図４(b) に示す読出準備動作は、各画素の電荷蓄積点ＦＤで実施される動作であり、両動作は並行して行うことができる。そして、両動作は、露光終了時ｔｅにおいて相互に関連をもつことになる。

まず、図４(a) に示す露光動作では、露光開始時ｔｓに、全画素の受光素子（フォトダイオードＰＤ）の蓄積電荷量を一斉に所定の初期値に設定する露光開始処理が実行され、その後、時間の経過とともに、フォトダイオードＰＤには、受光量に応じた電荷の蓄積が行われる。そして、露光終了時ｔｅに、全画素のフォトダイオードＰＤの蓄積電荷を一斉にそれぞれの電荷蓄積素子（容量素子Ｃ）へ移送する露光終了処理が行われる。すなわち、露光終了時ｔｅ（電荷移送時ｔ３）において、露光期間ＴにわたってフォトダイオードＰＤに蓄積されてきた電荷が、電荷蓄積点ＦＤへと移送されることになる。この露光終了時ｔｅにおける電荷移送処理は、次の露光周期の露光開始処理を兼ねることになる。すなわち、蓄積電荷を電荷蓄積点ＦＤへ移送することにより、フォトダイオードＰＤの蓄積電荷量は初期値にリセットされる。

一方、図４(b) に示す読出準備動作では、この蓄積電荷の移送が行われる電荷移送時ｔ３に至るまでに、次のような準備が行われる。以下、着目行Ｒｗ４の画素について行われる読出準備動作を説明する。

前述したように、着目行Ｒｗ４については、電荷移送時ｔ３（露光終了時ｔｅ）の前の所定の時期にテスト期間Ｔｔが設定されており、このテスト期間Ｔｔ内に電荷蓄積素子（容量素子Ｃ）の蓄積電荷の漏れ量の測定が行われる。具体的には、図４(c) に示すように、テスト開始時ｔ１に、電荷蓄積点ＦＤの電位を所定の参照用基準電圧Ｖ０に設定する。別言すれば、図２に示す容量素子Ｃに電圧Ｖ０をチャージすることになる。なお、図では、便宜上、時点ｔ１において、電位Ｖfdが０から立ち上がるようなグラフが描かれているが、実際には、前述したとおり、この時点ｔ１は、前の周期の時点ｔ４に対応するものであり（厳密に言えば、前の周期の時点ｔ４から次の周期の時点ｔ１の間には、わずかな時間差が確保される）、図の右端に示す電位「Ｖ０＋Ｖｒ」（１周期前のもの）が、時点ｔ１において、電位Ｖ０に変更されることになる。

さて、前述したとおり、電荷蓄積点ＦＤの電位Ｖfdは、リーク電流により徐々に低下する。図４(c) に実線のグラフで示されている電位Ｖfdが、時点ｔ１からｔ２にかけて徐々に低下しているのは、このリーク電流によるものである。そこで、テスト終了時ｔ２に、電荷蓄積点ＦＤの電位Ｖfdを測定すれば、リーク電流による降下電圧を求めることができる。図示の例の場合、差分電圧ｄＶが、テスト期間Ｔｔにおける降下電圧であり、テスト期間Ｔｔの間の蓄積電荷の漏れ量を示している。

このようにして、テスト期間Ｔｔの間の蓄積電荷の漏れ量ｄＶの測定が完了したら、このテスト期間Ｔｔの後（漏れ量の測定完了後）、かつ、電荷移送時ｔ３（露光終了時ｔｅ）より前の所定の時期に、補償作業時を設定し、漏れ量ｄＶを補償するための補償作業を行うようにする。ここに示す実施形態の場合、テスト期間Ｔｔの直後、すなわち、テスト終了時ｔ２を補償作業時と設定し、この補償作業時ｔ２に、漏れ量ｄＶを補償するための補償電荷を容量素子Ｃに蓄積させる漏れ量補償処理を行っている。具体的には、Ｖｃ＝（ｎ−１）ｄＶなる式で与えられる補償電圧Ｖｃを求め、参照用基準電圧Ｖ０と補償電圧Ｖｃとの和として和電圧Ｖａ＝Ｖ０＋Ｖｃを算出し、補償作業時ｔ２に、電荷蓄積点ＦＤの電位を和電圧Ｖａに設定する処理を行っている。別言すれば、図２に示す容量素子Ｃに電圧Ｖａをチャージすることになる。

図４(c) に実線のグラフで示されている電位Ｖfdが、時点ｔ２で電圧Ｖａまで上昇しているのは、上述した補償作業を行ったためである。この時点ｔ２の後、電荷蓄積点ＦＤの電位Ｖfdは、図示のグラフのとおり、リーク電流により徐々に低下する。一般に、リーク電流を生じさせる物理的要因は、露光期間Ｔ程度の短時間では変化しないものと考えられるので、電位Ｖfdの変化を示すグラフの傾きは、テスト期間Ｔｔ（ｔ１〜ｔ２）でも、補償経過期間Ｔｐ（ｔ２〜ｔ４）でも、ほぼ等しいと考えてよい。補償作業時ｔ２に、電荷蓄積点ＦＤに設定した和電圧Ｖａは、このように、リーク電流に基づくグラフの傾斜が一定であると仮定したときに、リーク電流に起因する電荷の漏れ量を補償するのに適した値に設定されている。

前述したとおり、ここで述べる実施形態の場合、テスト期間Ｔｔは、Ｔｔ＝Ｔ／ｎ（ｎは、ｎ＞１となる任意の数）となるように設定されている。したがって、図４(c) において、テスト期間Ｔｔ（ｔ１〜ｔ２）および補償経過期間Ｔｐ（ｔ２〜ｔ４）との関係は、「Ｔｔ：Ｔｐ＝１：（ｎ−１）」となる。そこで、時点ｔ２において、差分電圧ｄＶに対して、補償電圧Ｖｃ＝（ｎ−１）ｄＶを定義し、電位ＶfdをＶ０＋Ｖｃに設定すれば、リーク電流に基づく電圧降下のみを考慮した電位Ｖfdの変化は、図の実線（ｔ２〜ｔ３）および一点鎖線（ｔ３〜ｔ４）のグラフで示すようなものになり、読出作業時ｔ４には、電位Ｖfd＝Ｖ０となる。

結局、参照用基準電圧Ｖ０を、蓄積電荷を測定する場合の基準電圧（蓄積電荷が０の場合に相当する電圧）とする取り扱いを行えば、読出作業時ｔ４において信号の読み出しを行う限り、読み出された信号値は、リーク電流に基づく蓄積電荷の漏れによる誤差が排除された値になる。

図４(c) に実線のグラフで示されている電位Ｖfdが、時点ｔ３において、電圧Ｖｒだけ急激に上昇しているのは、露光期間ＴにわたってフォトダイオードＰＤに蓄積されていた電荷が、電荷蓄積点ＦＤへと移送されてきたためである。電圧Ｖｒは、フォトダイオードＰＤの受光量に応じた受光量電圧というべき値であり、本来、信号として読み出されるべき電圧値は、この受光量電圧Ｖｒである。ただし、電荷移送時ｔ３の電荷蓄積点ＦＤの電位Ｖfdは、バイアス電圧Ｖｂとなっているため、蓄積電荷の移送が行われた後の電位Ｖfdは、実線で示すグラフのとおり、Ｖｒ＋Ｖｂになる。

しかしながら、バイアス電圧Ｖｂの部分は、リーク電流に基づく蓄積電荷の漏れによって、一点鎖線で示すグラフのとおり、遅延時間Ｔｄの経過後に参照用基準電圧Ｖ０まで減少する。したがって、読出作業時ｔ４の時点では、電荷蓄積点ＦＤの電位Ｖfdは、Ｖ０＋Ｖｒとなっている。かくして、参照用基準電圧Ｖ０を基準として、時点ｔ４における電荷蓄積点ＦＤの電位Ｖfdを信号として読み出せば、受光量電圧Ｖｒに応じた信号値を得ることができるようになる。これが本発明の基本原理である。

図４(b) に示されているとおり、個々の画素についての読出作業は、露光終了時ｔｅの後に、行ごとに設定された特定の時期に順次行われることになる（各バーの右端の太線で示すタイミング）。この読出作業は、電荷蓄積素子（容量素子Ｃ）の蓄積電荷量を電気信号として列読出線に出力させる作業であり、個々の画素の露光期間Ｔの間の受光量を信号として読み出す作業である。制御回路１００は、各列読出線に順次出力された電気信号に基づいて、個々の画素の受光量を示す時系列信号を生成して出力する。

以上、着目行Ｒｗ４についての読出動作を説明したが、他の行の読出動作も同様の手順で行われる。ここで、電荷移送時ｔ３は、すべての行について共通の同一時点（露光終了時ｔｅ）に設定されるが、読出作業時ｔ４は個々の行ごとに異なるので、読出作業が行われるまでの遅延時間が個々の行ごとに異なる。しかしながら、補償作業時ｔ２も個々の行ごとに異なるので、結局、いずれの行についても、「補償作業時ｔ２に加えた電圧のうち補償電圧Ｖｃの分が、補償経過期間Ｔｐが経過した読出作業時ｔ４において０になる」という補償動作が行われることになり、すべての行について、適正な補償動作が実行されることになる。

一般に、容量素子Ｃのリーク電流の大きさは、個々の製品ロットごとに異なり、また、同一の製品ロットであっても、個々の画素ごとに異なる。更に、経年変化によっても異なる場合がある。本発明では、読出作業時ｔ４の前にテスト期間Ｔｔを設定し、このテスト期間Ｔｔにおいて、個々の画素ごとにそれぞれ容量素子の蓄積電荷の漏れ量を実測し、個々の画素ごとに、この実測値に応じた漏れ量補償作業（適正な補償電圧Ｖｃの印加作業）が実施されるため、個々の画素の固有の特性に合致した正確な補償作業が可能になる。

また、以上の説明は、１露光周期Ｔにわたる受光によって個々の画素に発生した電荷を信号として読み出す動作の説明であり、動画画像の１フレーム分の情報を取得する方法を示すものである。実際には、必要に応じて、上述の動作を繰り返し実行することにより、複数フレーム分の情報が順次取得されることになる。

なお、図４(c) に示す例では、テスト開始時ｔ１に、電荷蓄積点ＦＤの電位を参照用基準電圧Ｖ０に設定しているが、このテスト開始時ｔ１に電荷蓄積点ＦＤに与える電圧は、必ずしも参照用基準電圧Ｖ０にする必要はない。参照用基準電圧Ｖ０は、読出作業時ｔ４における基準電圧であり、この時点における電荷蓄積点ＦＤの電圧と参照用基準電圧Ｖ０との差が受光量電圧Ｖｒとなり、この受光量電圧Ｖｒに応じた信号が列読出線から受光量を示す信号として出力されることになる。

これに対して、テスト開始時ｔ１に電荷蓄積点ＦＤに与える電圧は、差分電圧ｄＶを求めるための基準となる電圧であるので、必ずしも参照用基準電圧Ｖ０に等しくする必要はない。テスト開始時ｔ１に、電荷蓄積点ＦＤに対して何らかのテスト用サンプル電圧を与え、テスト終了時ｔ２において、このテスト用サンプル電圧を基準として差分電圧ｄＶを求めることができれば、テスト期間Ｔｔにおける漏れ量の測定が可能になる。したがって、テスト開始時ｔ１に電荷蓄積点ＦＤに与えるテスト用サンプル電圧は、必ずしも参照用基準電圧Ｖ０に等しくする必要はなく、任意の電圧値であってかまわない。ただ、実用上は、参照用基準電圧Ｖ０をそのままテスト用サンプル電圧として利用すれば、複数通りの電圧を用意する必要がないので便利である。

＜＜＜ §３．本発明に係るＣＭＯＳイメージセンサの構成 ＞
本発明に係るＣＭＯＳイメージセンサの基本的な構成は、§１で述べた従来の一般的なＣＭＯＳイメージセンサの基本的な構成と同じである。すなわち、本発明に係るＣＭＯＳイメージセンサも、図１に示すように、二次元配列を構成するように行方向および列方向に配置された複数の画素１１〜５４と、列方向に配置された複数の画素から電気信号を読み出すために個々の列ごとに設けられた列読出線Ｌ１〜Ｌ４と、個々の画素に所定の制御信号を与えることにより、各画素から列読出線に、所定の露光期間内の受光量に応じた電気信号を出力させる制御回路１００と、を備えている。

図５は、本発明に係るＣＭＯＳイメージセンサのより詳細な構成を示す回路図およびブロック図である。図５に示す画素１１，２１は、図１に示す画素１１，２１に対応するものである。図５には、２つの画素１１，２１しか例示されていないが、もちろん、列Ｃｍ１には、この他にも画素３１，４１，５１が配置されており、列Ｃｍ２〜Ｃｍ４にも、それぞれの画素が配置されている。また、図５に示す列読出線Ｌ１は、図１に示す列読出線Ｌ１に対応するものである。

なお、図５に示す電圧設定線Ｓ１は、図１には示されていない。これは、従来のＣＭＯＳイメージセンサの場合、図２に示すように、トランジスタＴ１には、予め定められた所定のリセット電圧Ｖrstのみを与えればよいのに対して、本発明のＣＭＯＳイメージセンサの場合、トランジスタＴ１には、和電圧Ｖａ（図４(c) のグラフ参照）に応じた所定の設定電圧を与える必要があるためである。制御回路１００内において、電圧設定線Ｓ１の電圧を任意に設定することにより、トランジスタＴ１に任意の電圧を与えることが可能になる。

図５には、列Ｃｍ１の画素しか描かれていないため、列読出線Ｌ１および電圧設定線Ｓ１のみが示されているが、実際には、列Ｃｍ２の画素に対しては、列読出線Ｌ２および電圧設定線Ｓ２が設けられており、同様に、列Ｃｍ３，Ｃｍ４の画素に対しては、列読出線Ｌ３，Ｌ４および電圧設定線Ｓ３，Ｓ４が設けられている。制御回路１００は、これらすべての列の画素に対する制御を行う機能を有し、個々の列ごとに、それぞれ列読出線Ｌ１〜Ｌ４と電圧設定線Ｓ１〜Ｓ４とが独立して設けられている。また、図５では、各画素のトランジスタＴ１，Ｔ２，Ｔ４のゲートに対する配線の図示が省略されているが、実際には、これらのゲートには、制御回路１００から所定の制御信号が与えられている。

図５に示す画素１１，２１の内部に描かれている各構成要素は、図２に示す従来のＣＭＯＳイメージセンサの各画素内の構成要素と全く同じであり、これら各構成要素の基本的な機能は、既に§１で述べたとおりである。すなわち、フォトダイオードＰＤは、受光量に応じた電荷を発生させてこれを蓄積する受光素子であり、容量素子Ｃは、電荷を一時的に蓄積するための電荷蓄積素子である。そして、ＭＯＳトランジスタＴ２は、制御回路１００からの制御信号に基づいてフォトダイオードＰＤ（受光素子）の蓄積電荷を容量素子Ｃ（電荷蓄積素子）へ移送する電荷移送部として機能する。また、ＭＯＳトランジスタＴ３，Ｔ４は、制御回路１００からの制御信号に基づいて容量素子Ｃ（電荷蓄積素子）の蓄積電荷量を電気信号として列読出線Ｌ１へ読み出す信号読出部として機能する。

上述したとおり、制御回路１００は、電圧設定線Ｓ１を任意の電圧に設定することができ、また、ＭＯＳトランジスタＴ１，Ｔ２のゲートに任意の制御信号を与えて、これらのトランジスタのＯＮ／ＯＦＦ制御を行うことができる。したがって、たとえば、画素１１のトランジスタＴ１をＯＮ、Ｔ２をＯＦＦの状態にして、電圧設定線Ｓ１を所定電圧に設定すれば、画素１１の容量素子Ｃに当該所定電圧を加えることができる。また、画素１１のトランジスタＴ１をＯＦＦ，Ｔ２をＯＮの状態にすれば、画素１１のフォトダイオードＰＤの蓄積電荷を容量素子Ｃへ移送するとともに、フォトダイオードＰＤの蓄積電荷量を初期化することができる。このように、トランジスタＴ１，Ｔ２は、制御回路１００からの制御信号に基づいてフォトダイオードＰＤ（受光素子）の蓄積電荷量もしくは容量素子Ｃ（電荷蓄積素子）の蓄積電荷量を所定値に設定する電荷量設定部として機能する。

一方、制御回路１００は、図５にブロック図として示すとおり、露光制御部１１０、読出制御部１２０、漏れ量測定部１３０、漏れ量補償部１４０、信号出力部１５０を有している。

露光制御部１１０は、図４(a) に示す露光動作を制御するための構成要素であり、各画素に所定の制御信号を与えることにより、露光開始時ｔｓに、全画素の受光素子（フォトダイオードＰＤ）の蓄積電荷量を一斉に所定の初期値に設定する機能と、露光終了時ｔｅに、全画素の受光素子（フォトダイオードＰＤ）の蓄積電荷を一斉にそれぞれの電荷蓄積素子（容量素子Ｃ）へ移送する機能とを果たす。

ここで述べる実施形態の場合、露光開始時ｔｓは、前の周期の露光終了時ｔｅに対応するので、この露光開始時ｔｓ（前の周期の露光終了時ｔｅ）において、全画素のトランジスタＴ１をＯＦＦに維持したまま、全画素のトランジスタＴ２を一斉にＯＮにすることにより、全画素のフォトダイオードＰＤの蓄積電荷を電荷蓄積素子（容量素子Ｃ）へ移送した後、全画素のトランジスタＴ２をＯＦＦにする。これにより、前の周期の露光期間Ｔ内に各画素に蓄積していた電荷が容量素子Ｃへ一斉に移送されるとともに、次の周期の露光期間ＴのためのフォトダイオードＰＤの蓄積電荷量の初期化が行われる。

読出制御部１２０は、個々の画素について、電荷蓄積素子（容量素子Ｃ）への電荷移送が行われた後、各行に応じた異なる読出作業時に、電荷蓄積素子（容量素子Ｃ）の蓄積電荷量を電気信号として列読出線に出力させる制御を行う。たとえば、図４に示す例において、着目行Ｒｗ４についての読出作業は、読出作業時ｔ４に、着目行Ｒｗ４のトランジスタＴ４をＯＮにすることにより行うことができる。個々の列の列読出線には、各列の着目行Ｒｗ４の画素の電荷蓄積点ＦＤの電位に応じた電流信号が流れることになる。

漏れ量測定部１３０は、個々の画素について、電荷蓄積素子（容量素子Ｃ）への電荷移送が行われる前のテスト期間Ｔｔ内に、電荷蓄積素子（容量素子Ｃ）の蓄積電荷の漏れ量を測定する処理を行う。

たとえば、図４(b) に示す着目行Ｒｗ４の画素については、テスト期間Ｔｔの始期となるテスト開始時ｔ１に、電荷蓄積素子（容量素子Ｃ）の蓄積電荷量を所定のテスト用サンプル値に設定するための制御信号が与えられることになる。前述したとおり、ここで述べる実施形態の場合、テスト用サンプル電圧として、参照用基準電圧Ｖ０を用いているので、時点ｔ１において、電荷蓄積点ＦＤの電圧を参照用基準電圧Ｖ０に設定する処理が行われることになる。具体的には、各電圧設定線Ｓ１〜Ｓ４を参照用基準電圧Ｖ０に応じた値に設定し、着目行Ｒｗ４の画素内の電荷量設定部として機能するトランジスタＴ１をＯＮにすればよい。

このように、時点ｔ１において、電荷蓄積点ＦＤをテスト用サンプル電圧Ｖ０に設定する動作が完了したら、再びトランジスタＴ１をＯＦＦにすれば、漏れ量の測定作業が開始する。電荷蓄積点ＦＤの電位Ｖfdは、図４(c) の時点ｔ１〜ｔ２のグラフに示されているように、リーク電流によって徐々に降下してゆく。そして、所定のテスト期間Ｔｔが経過したテスト終了時ｔ２に、電荷蓄積点ＦＤの電位Ｖfdの測定が行われる。

時点ｔ２における電位Ｖfdの測定は、電荷蓄積素子（容量素子Ｃ）の蓄積電荷量を電気信号として列読出線へ読み出させるための制御信号を与えることにより行われる。具体的には、着目行Ｒｗ４の画素内の信号読出部として機能するトランジスタＴ４をＯＮにすればよい。漏れ量測定部１３０は、列読出線へ読み出された信号に基づいて、時点ｔ２における電荷蓄積点ＦＤの電位Ｖfdを認識することができるので、テスト期間Ｔｔの始期ｔ１と終期ｔ２とについての電荷蓄積点ＦＤの電位Ｖfdの差ｄＶ（電荷蓄積素子の蓄積電荷量の差）を、テスト期間Ｔｔ内の漏れ量と決定できる。

漏れ量補償部１４０は、個々の画素について、電荷蓄積素子（容量素子Ｃ）への電荷移送が行われる前の補償作業時に、漏れ量を補償するための補償電荷を電荷蓄積素子に蓄積させる処理を行う。すなわち、§２で説明したとおり、図４(c) の時点ｔ２（補償作業時）において、電荷蓄積素子（容量素子Ｃ）の蓄積電荷量を「参照用基準値＋漏れ量を補償するための補償値」に設定するための制御信号を与える処理を行う。具体的には、各電圧設定線Ｓ１〜Ｓ４を、個々の列ごとに定められる所定の和電圧Ｖａ（「参照用基準電圧Ｖ０」＋「特定の画素について求められた補償電圧Ｖｃ」）に応じた値に設定し、着目行Ｒｗ４の画素内の電荷量設定部として機能するトランジスタＴ１をＯＮにすればよい。

ところで、測定した電荷の漏れ量に基づいて、電荷の補償値を定めるには、基本的には図４(c) に示されているとおり、テスト開始時ｔ１からテスト終了時ｔ２に至るまでのテスト期間Ｔｔと、補償作業時ｔ２から読出作業時ｔ４に至るまでの補償経過期間Ｔｐと、によって定まる比「Ｔｐ／Ｔｔ」を用いて、「テスト期間内の漏れ量」×「Ｔｐ／Ｔｔ」なる演算で補償値を求めればよい。ただ、図４に示す実施形態の場合、露光開始時ｔｓから露光終了時ｔｅに至るまでの露光期間をＴとしたときに、読出作業時ｔ４から期間Ｔだけ遡った時点をテスト開始時ｔ１とし、テスト終了時ｔ２を補償作業時ｔ２とすることにより、Ｔｔ＋Ｔｐ＝Ｔとなる設定が行われており、ｎ＝Ｔ／Ｔｔなる設定がなされているので、「テスト期間Ｔｔ内の漏れ量」×（ｎ−１）なる演算で補償値が求まることになる。よって、図４(c) に示す補償電圧Ｖｃは、§２で述べたとおり、漏れ量測定部１３０によって測定された漏れ量に対応する差分電圧ｄＶを用いて、Ｖｃ＝（ｎ−１）ｄＶで求まることになる。

なお、図４では、説明の便宜上、時点ｔ２を時間軸ｔ上の１点として示し、実施例の説明においても、「時点ｔ２」という文言を用いているが、実際には、「時点ｔ２」は、テスト期間Ｔｔの終期である「テスト終了時ｔ２」であるとともに、和電圧Ｖａを印加する補償作業を行う「補償作業時ｔ２」でもある。そして、厳密に言えば、「テスト終了時ｔ２」において、漏れ量、すなわち差分電圧ｄＶの測定が行われ、その結果に基づいて補償電圧Ｖｃが定められ、和電圧Ｖａが決定し、「補償作業時ｔ２」に和電圧Ｖａが印加されることになるので、「テスト終了時ｔ２」と「補償作業時ｔ２」とは、時間軸ｔ上では異なる時点ということになる。ただ、露光期間Ｔやテスト期間Ｔｔに比べて、「テスト終了時ｔ２」と「補償作業時ｔ２」との間の期間は極めて短いため、ここでは、説明の便宜上、両者をまとめて「時点ｔ２」と呼ぶことにする。このように、本願において時間軸ｔ上に示した時点ｔ１，ｔ２，ｔ３，ｔ４は、必ずしも時間軸ｔ上の厳密な時刻を示すものではなく、回路動作上はある程度の時間幅を有するものである（後述する§４の回路動作説明では、個々の時点ｔ１，ｔ２，ｔ３，ｔ４を更に複数のステップに分けて説明を行っている）。

さて、制御回路１００の最後に示す構成要素である信号出力部１５０は、各列読出線に出力された電気信号に基づいて、個々の画素の受光量を示す時系列信号を生成して出力する機能を有する。各列読出線には、テスト終了時ｔ２における漏れ量ｄＶの測定用の信号も読み出されるが、信号出力部１５０が利用する信号は、このテスト終了時ｔ２において読み出される信号ではなく（この信号は、前述したとおり、漏れ量測定部１３０によって利用される）、読出作業時ｔ４において読み出される信号である。

なお、図４(c) に示すとおり、読出作業時ｔ４において読み出される信号は、参照用基準電圧Ｖ０を基準としたときの受光量を示す信号になっているので、信号出力部１５０は、この参照用基準電圧Ｖ０を基準として、本来の受光量を示す受光量電圧Ｖｒを求め、時系列信号の生成を行うことになる。個々の画素についての受光量を示す信号に基づいて、時系列信号の生成を行う手法は、一般的なＣＭＯＳイメージセンサで利用されている既存の技術であるため、ここでは詳しい説明は省略する。

＜＜＜ §４．制御回路１００の具体的な構成例 ＞
上述した§３では、図５を参照しながら、制御回路１００の基本的な機能を説明した。この説明では、制御回路１００を、その機能面に着目し、露光制御部１１０、読出制御部１２０、漏れ量測定部１３０、漏れ量補償部１４０、信号出力部１５０という個々の機能要素の集合体として捉えている。ここでは、これらの各機能要素の集合体を、具体的な回路で構成した例を述べておく。

図６は、本発明に係るＣＭＯＳイメージセンサのより具体的な構成例を示す回路図であり、特に、制御回路１００の内部が具体的な回路として示されている。なお、ここでは、説明の便宜上、画素としては、行Ｒｗ４、列Ｃｍ１の画素４１のみを図示し、制御回路１００内の回路としては、列Ｃｍ１に関する動作を行う部分のみを抽出して図示することにする。図５に示されているとおり、列読出線Ｌ１および電圧設定線Ｓ１は、列Ｃｍ１の全画素に共通して利用される線であり、これらの各線は図示されていない列Ｃｍ１の他の画素にも接続されている。また、図示されている主制御部１６０および所望電圧生成部１７０は、列Ｃｍ１の画素に対する制御を行うものであり、他の列については、それぞれ別個の主制御部１６０および所望電圧生成部１７０が用意されている。

更に、実際の制御回路１００には、図６には示されていない付加的な回路が必要になる。たとえば、個々の画素のトランジスタＴ１，Ｔ２，Ｔ４のゲートにＯＮ／ＯＦＦの制御信号を供給する回路、スイッチＳＷ１〜ＳＷ５の切替制御を行う回路、演算増幅器Ａ１に対する極性選択信号selを与える回路などは、図６には示されていない。しかしながら、これらの制御動作は、図７のテーブルに示すとおりであり、このテーブルに従った制御動作を実行することが可能な回路であれば、どのような回路を用いてもかまわない。また、図６には、信号出力部１５０における時系列信号の生成を行う回路（主制御部１６０からの出力信号Ｓoutを時系列で出力する回路）が示されていないが、そのような回路は一般的なＣＭＯＳイメージセンサで利用されている既存の回路である。

なお、図７に示すテーブルにおける左端欄の「時点」は、図４のタイミングチャートにおける各時点ｔｓ，ｔｅ，ｔ１，ｔ２，ｔ３，ｔ４を示している。これらの各時点は、複数のステップに分けられているが、これは１つの時点が複数の動作シーケンスによって構成されているためである。すなわち、本願にいう時点ｔｓ，ｔｅ，ｔ１，ｔ２，ｔ３，ｔ４は、時間軸上の厳密な１点を意味するものではなく、複数のステップを実行可能なある程度の幅をもった期間を意味することになる。もっとも、同一の時点における各ステップの実行間隔は、露光周期Ｔに比べれば非常に短いので、たとえば、図４に示す時間軸上では、各時点ｔｓ，ｔｅ，ｔ１，ｔ２，ｔ３，ｔ４は、時間軸上の１点として示すことができる。図７のテーブルには、個々のステップごとに、各スイッチＳＷ１〜ＳＷ５の切替状態、極性選択信号selの選択状態（演算増幅器Ａ１の上段入力端子と下段入力端子の極性）、着目行Ｒｗ４の各ＭＯＳトランジスタのＯＮ／ＯＦＦ状態（ゲートに与える制御信号の状態）が示されている。

図６に示す主制御部１６０は、列Ｃｍ１の画素に対して制御回路１００が行うべき主たる制御動作を行う回路である。電流源Ｊは、図２に示す電流源Ｊに相当するものであり、画素４１の電荷蓄積点ＦＤの電位に応じた電流信号を、列読出線Ｌ１に流すために利用される。前述したとおり、トランジスタＴ４のゲートにＯＮ制御信号を与えると、列読出線Ｌ１に電荷蓄積点ＦＤの電位に応じた電流信号が流れることになる。列読出線Ｌ１に読み出された信号は、演算増幅器Ａ１の上段入力端子に与えられる。別言すれば、トランジスタＴ４をＯＮにすると、演算増幅器Ａ１の上段入力端子には、画素４１の電荷蓄積点ＦＤの電位に応じた電圧が入力されることになる。

演算増幅器Ａ１の出力端子はスイッチＳＷ１の右接点に接続されるとともに、この電圧は、出力信号Ｓoutとして外部へ出力される。スイッチＳＷ１には、「１」，「ＯＦＦ」，「２」の３つの左接点が用意されており、いずれか１つを選択的に切り替えることができる。図では、接点「１」に切り替えられている状態が示されている。このような切替状態では、演算増幅器Ａ１の出力電圧を電圧設定線Ｓ１に設定することができる。スイッチＳＷ２，ＳＷ３は、いずれもＯＮ／ＯＦＦスイッチであり、両方とも「ＯＦＦ」にするか、一方を「ＯＮ」他方を「ＯＦＦ」として用いる。

演算増幅器Ａ１の下段入力端子には、図示のようにスイッチＳＷ４をＯＮにすることにより、所望電圧生成部１７０内の演算増幅器Ａ２の出力を与えることができる。すなわち、スイッチＳＷ４をＯＮにすると、所望電圧生成部１７０で生成された補償電圧が、演算増幅器Ａ１の下段入力端子に入力されることになる。また、演算増幅器Ａ１の下段入力端子は、容量素子Ｃ１を介して接地されており、この容量素子Ｃ１の機能により、演算増幅器Ａ１の下段入力端子の電圧を維持することができる。

演算増幅器Ａ１の極性は、極性選択信号selによって反転させることができる。すなわち、極性選択信号selが第１の電位レベルであると、図示のとおり、上段入力端子が負側入力端子、下段入力端子が正側入力端子として機能するが、極性選択信号selが第２の電位レベルであると、図示の極性は逆転し、上段入力端子が正側入力端子、下段入力端子が負側入力端子として機能することになる。この極性選択信号selの選択と、スイッチＳＷ２，ＳＷ３のＯＮ／ＯＦＦ制御を組み合わせることにより、演算増幅器Ａ１に負帰還制御を行わせることができる。

すなわち、演算増幅器Ａ１の極性を、図示のとおり、上段が負、下段が正となるようにし、スイッチＳＷ２をＯＮ、スイッチＳＷ３をＯＦＦにすると、負側入力端子（上段入力端子）と出力端子とが（スイッチＳＷ２を介して）短絡されることになり、演算増幅器Ａｌの出力端子→電圧設定線Ｓ１→トランジスタＴ１→電荷蓄積点ＦＤ→トランジスタＴ４→演算増幅器Ａ１の負側入力端子という負帰還制御ループが形成され、電荷蓄積点ＦＤの電位（演算増幅器Ａ１の負側入力端子に加えられる電圧）が、演算増幅器Ａ１の正側入力端子に加えられた電圧に等しくなるような制御が行われる。このとき、スイッチＳＷ４をＯＮにしておけば、演算増幅器Ａ１の正側入力端子には、所望電圧生成部１７０で生成された補償電圧が加えられるので、結局、電荷蓄積点ＦＤの電位を、当該補償電圧に設定することが可能になる。

一方、演算増幅器Ａ１の極性を、図示とは逆に、上段が正、下段が負となるようにし、スイッチＳＷ３をＯＮ、スイッチＳＷ２をＯＦＦにすると、やはり負側入力端子（下段入力端子）と出力端子とが（スイッチＳＷ３を介して）短絡されることになる。このとき、スイッチＳＷ４をＯＦＦにしておけば、演算増幅器Ａ１の負側入力端子（下段入力端子）に加えられる電圧、すなわち、容量素子Ｃ１のチャージ電圧が、演算増幅器Ａ１の正側入力端子（上段入力端子）に加えられた電圧に等しくなるような制御が行われる。演算増幅器Ａ１の正側入力端子（上段入力端子）には、列読出線Ｌ１の電圧が加えられているので、結局、容量素子Ｃ１のチャージ電圧を、列読出線Ｌ１の電圧に等しくするような設定が可能になる。

以上が、主制御部１６０の基本動作である。これに対して、所望電圧生成部１７０は、図４(c) に示す和電圧Ｖａを生成する働きをする。所望電圧生成部１７０は、図示のとおり、演算増幅器Ａ２と、容量素子Ｃ２，Ｃ３と、スイッチＳＷ５と、によって構成されており、節点Ｎ１に与えられた電圧に基づいて、節点Ｎ２に所望の電圧を出力する機能を有する。具体的には、次のような動作を行えばよい。まず、スイッチＳＷ５をＯＮ状態にし、演算増幅器Ａ２の正負両方の入力端子に、参照用基準電圧Ｖ０を与える。実際には、主制御部１６０内のスイッチＳＷ２，ＳＷ４をＯＮ状態とし、スイッチＳＷ１を接点「２」側にし、演算増幅器Ａ１，Ａ２をボルテージフォロアとして機能させればよい。続いて、スイッチＳＷ２，ＳＷ４，ＳＷ５をＯＦＦ状態に切り替え、スイッチＳＷ３をＯＮ状態に切り替え、演算増幅器Ａ１の極性を図とは逆転させ、トランジスタＴ４をＯＮ状態に切り替えると、節点Ｎ１の電圧は、電圧Ｖ０から電圧Ｅに変化する。ここで、電圧Ｅは、画素４１内のＦＤの電位に応じた電圧である。こうして、節点Ｎ１の電圧がＶ０からＥに変化すると、節点Ｎ２には、（Ｅ−Ｖ０）×（−（Ｃ３／Ｃ２））＋Ｖ０なる電圧値が出力されることになる。ここで、符号Ｃ２，Ｃ３は、容量素子Ｃ２およびＣ３の静電容量値である。

そこで、容量素子Ｃ２およびＣ３の静電容量値Ｃ２，Ｃ３について、Ｃ３／Ｃ２＝（ｎ−１）なる関係が満たされるように設定しておき、節点Ｎ１に電圧「Ｅ＝Ｖ０−ｄＶ」を与えるようにすれば、節点Ｎ２には、（ｎ−１）ｄＶ＋Ｖ０なる電圧が得られることになる。これは、図４(c) に示す和電圧Ｖａに等しい。結局、所望電圧生成部１７０は、節点Ｎ１に電圧「Ｅ＝Ｖ０−ｄＶ」を与えると、節点Ｎ２に和電圧Ｖａを出力する機能を有している。

続いて、この図６に示す制御回路１００が、図５に示す制御回路１００としての機能を果たすことを説明する。まず、露光制御部１１０としての機能は、次のようにして実行される。はじめに、図４に示す露光開始時ｔｓ（もしくは露光終了時ｔｅ）において、フォトダイオードＰＤの蓄積電荷を電荷蓄積点ＦＤに移送し、フォトダイオードＰＤの蓄積電荷量を初期値にリセットする処理が行われる。具体的には、図７の時点ｔｓのステップ１に示すように、トランジスタＴ２をＯＮにすることにより、フォトダイオードＰＤの蓄積電荷を電荷蓄積点ＦＤ側へと吐き出し、容量素子Ｃに移送した後、時点ｔｓのステップ２に示すように、トランジスタＴ２をＯＦＦにすればよい。

ここで、ステップ１からステップ２へ移行するまでの時間は、電荷移送に十分な時間を確保しておけばよい。図７に示すテーブルでは、個々の時点について、それぞれ複数のステップが記載されているが、前述したとおり、これら各ステップ間の時間は、露光周期Ｔに比べて非常に短い時間であり、図４の時間軸上で見れば、複数のステップが同一時点で実行されると考えてよい。たとえば、図７の時点ｔｓで実行されるステップ１，２は、図４の時間軸上では時点ｔｓで実行される処理であり、図７の時点ｔ１で実行されるステップ１，２は、図４の時間軸上では時点ｔ１で実行される処理であり、図７の時点ｔ２で実行されるステップ１〜４は、図４の時間軸上では時点ｔ２で実行される処理ということになる。

なお、図４に示すとおり、時点ｔｓは、時点ｔ３（露光終了時ｔｅ）に相当するものである。したがって、図７のテーブルでは、図４の時間軸に対応させる便宜上、時点ｔｓの処理を、時点ｔ１〜ｔ４とは別な欄に記載してあるが、図７のテーブルに示す時点ｔｓのステップ１，２の処理は、時点ｔ３のステップ１，２の処理と全く同じものである。１つの着目行に関しては、時点ｔ１，ｔ２，ｔ３，ｔ４の処理が、周期Ｔをもって繰り返し実行されることになる。

一方、漏れ量測定部１３０としての機能は、次のようにして実行される。はじめに、テスト開始時ｔ１において、図７の時点ｔ１に示すステップ１，２が実行される。このテスト開始時ｔ１に行われる処理の目的は、電荷蓄積点ＦＤの電圧Ｖfdを参照用基準電圧Ｖ０に設定することにある（図４(c) の時点ｔ１参照）。そのために、ステップ１では、スイッチＳＷ１が接点「１」側に切り替えられ、スイッチＳＷ４，ＳＷ５がＯＮ、トランジスタＴ１，Ｔ４がＯＮになる。このとき、所望電圧生成部１７０が節点Ｎ２に発生させる電圧は参照用基準電圧Ｖ０になるので、当該電圧Ｖ０が、そのままスイッチＳＷ４，演算増幅器Ａ１，スイッチＳＷ１，電圧設定線Ｓ１，トランジスタＴ１を経て、電荷蓄積点ＦＤに加えられ、容量素子Ｃが、この電圧Ｖ０によってチャージされる。このチャージ電圧は、トランジスタＴ４を経て、演算増幅器Ａ１の負側入力端子に与えられるため、負帰還ループが形成されることになり、やがて容量素子Ｃのチャージ電圧は、参照用基準電圧Ｖ０に等しくなり、電荷蓄積点ＦＤの電圧Ｖfdが参照用基準電圧Ｖ０に設定される。

続いて、時点ｔ１のステップ２において、スイッチＳＷ１が接点「ＯＦＦ」側に切り替えられ、スイッチＳＷ４，ＳＷ５がＯＦＦ、トランジスタＴ１，Ｔ４がＯＦＦに切り替えられる。この時点ｔ１において、ステップ１からステップ２へ移行するまでの時間は、負帰還ループによって、電荷蓄積点ＦＤの電圧Ｖfdが参照用基準電圧Ｖ０に設定されるのに必要な時間とすればよい。

そして、所定のテスト期間Ｔｔが経過したテスト終了時ｔ２に、ステップ１，２として、次のような処理が行われる。この処理の目的は、電荷蓄積点ＦＤの時点ｔ２における電圧Ｖfd（図４(c) に示す電圧「Ｖ０−ｄＶ」）を測定することにある。そのために、まず、ステップ１では、スイッチＳＷ１が接点「２」側に切り替えられ、スイッチＳＷ２，ＳＷ４，ＳＷ５がＯＮに切り替えられる。これにより、主制御部１６０および所望電圧生成部１７０の間にループが構成される。すなわち、演算増幅器Ａ１とＡ２とがボルテージフォロア接続されることになり、節点Ｎ１，Ｎ２の電圧は、いずれも参照用基準電圧Ｖ０に等しくなるように設定される。

続いて、時点ｔ２のステップ２において（ステップ１からステップ２へ移行するまでの時間は、節点Ｎ１，Ｎ２の電位が、ボルテージフォロアによって参照用基準電圧Ｖ０に等しい安定した電位となるまでに必要な時間とすればよい。）、スイッチＳＷ２がＯＦＦ、スイッチＳＷ３がＯＮ、スイッチＳＷ４がＯＦＦ、スイッチＳＷ５がＯＦＦ、トランジスタＴ４がＯＮに切り替えられ、更に、演算増幅器Ａ１に与えられる極性選択信号selが第２の電位レベルに切り替えられ、演算増幅器Ａ１の上段／下段の極性は逆転する。すると、電荷蓄積点ＦＤの電位「Ｖ０−ｄＶ」に応じた電気信号が列読出線Ｌ１を介して読み出され、演算増幅器Ａ１の上段入力端子（極性逆転しているため、正側入力端子）に与えられる。

このとき、演算増幅器Ａ１の出力は、ＯＮ状態のスイッチＳＷ３を介して、演算増幅器Ａ１の下段入力端子（極性逆転しているため、負側入力端子）に接続されているため、容量素子Ｃ１は、電圧「Ｖ０−ｄＶ」となるようにチャージされる。結局、テスト期間Ｔｔ内の漏れ量を示す情報ｄＶは、電圧「Ｖ０−ｄＶ」という形で、容量素子Ｃ１に一時的に記録されたことになり、差分電圧ｄＶが、テスト期間Ｔｔ内の漏れ量の測定値として得られたことになる。

以上が、漏れ量測定部１３０としての機能であるが、時点ｔ２では、続けて、漏れ量補償部１４０としての機能が、次のようにして実行される。この機能の目的は、「所定の参照用基準電圧Ｖ０に、漏れ量測定部１３０によって測定された漏れ量に応じて定まる所定の補償電圧Ｖｃを加えた和電圧Ｖａ」を、電圧設定線Ｓ１に制御信号として与え、電荷蓄積点ＦＤの電位を、和電圧Ｖａに設定することにある。

時点ｔ２のステップ２では、上述のとおり、容量素子Ｃ１に電圧「Ｖ０−ｄＶ」がチャージされており、演算増幅器Ａ１の出力電圧は「Ｖ０−ｄＶ」になる。ここで、スイッチＳＷ１は接点「２」側に切り替えられているので、節点Ｎ１の電圧も「Ｖ０−ｄＶ」になる。一方、演算増幅器Ａ１の機能により、差分電圧−ｄＶは、「−Ｃ３／Ｃ２」倍に増幅されるので、節点Ｎ２に出力される電圧は、ｄＶ（Ｃ３／Ｃ２）＋Ｖ０になる。前述のとおり、Ｃ３／Ｃ２＝（ｎ−１）なる関係が満たされるように設定しておけば、節点Ｎ２には、（ｎ−１）ｄＶ＋Ｖ０なる電圧が得られることになる。これは、図４(c) に示す和電圧Ｖａに等しい。結局、所望電圧生成部１７０は、節点Ｎ１に電圧「Ｅ＝Ｖ０−ｄＶ」を与えると、節点Ｎ２に和電圧Ｖａを出力する機能を有している。

続いて、時点ｔ２のステップ３では（ステップ２からステップ３へ移行するまでの時間は、節点Ｎ２の電位が、和電圧Ｖａに等しい安定した電位となるまでに必要な時間とすればよい。）、スイッチＳＷ１が接点「１」側に切り替えられ、スイッチＳＷ３がＯＦＦ，スイッチＳＷ４がＯＮに切り替えられ、トランジスタＴ１がＯＮに切り替えられる。更に、演算増幅器Ａ１に与えられる極性選択信号selが第１の電位レベルに切り替えられ、演算増幅器Ａ１の上段／下段の極性は元に戻される。すると、今度は、容量素子Ｃ１は、節点Ｎ２に出力された和電圧Ｖａによってチャージされることになる。この和電圧Ｖａは、そのまま演算増幅器Ａ１，スイッチＳＷ１，電圧設定線Ｓ１，トランジスタＴ１を経て、電荷蓄積点ＦＤに加えられ、容量素子Ｃが、この和電圧Ｖａによってチャージされる。このチャージ電圧は、トランジスタＴ４を経て、演算増幅器Ａ１の負側入力端子に与えられため、負帰還ループが形成されることになり、やがて容量素子Ｃのチャージ電圧は、和電圧Ｖａに等しくなり、電荷蓄積点ＦＤの電圧Ｖfdが和電圧Ｖａに設定される。

続いて、時点ｔ２のステップ４において（ステップ３からステップ４へ移行するまでの時間は、負帰還ループによって、電荷蓄積点ＦＤの電圧Ｖfdが和電圧Ｖａに設定されるのに必要な時間とすればよい。）、スイッチＳＷ１が接点「ＯＦＦ」側に切り替えられ、スイッチＳＷ４がＯＦＦ、トランジスタＴ１，Ｔ４がＯＦＦに切り替えられる。以上が、漏れ量補償部１４０としての機能である。

最後に、読出制御部１２０としての機能は、次のようにして実行される。すなわち、読出作業時ｔ４のステップ１において、スイッチＳＷ３がＯＮ、スイッチＳＷ４がＯＦＦ、トランジスタＴ４がＯＮに切り替えられ、更に、演算増幅器Ａ１に与えられる極性選択信号selが第２の電位レベルに切り替えられ、演算増幅器Ａ１の上段／下段の極性は逆転する。すると、電荷蓄積点ＦＤの電位「Ｖ０＋Ｖｒ」に応じた電気信号が列読出線Ｌ１を介して読み出され、演算増幅器Ａ１の上段入力端子（極性逆転しているため、正側入力端子）に与えられる。

このとき、演算増幅器Ａ１の出力は、ＯＮ状態のスイッチＳＷ３を介して、演算増幅器Ａ１の下段入力端子（極性逆転しているため、負側入力端子）に接続されているため、容量素子Ｃ１は、電圧「Ｖ０＋Ｖｒ」となるようにチャージされる。また、この電圧「Ｖ０＋Ｖｒ」は、そのまま出力信号Ｓoutとして外部へ出力される。したがって、この後、必要に応じて、参照用基準電圧Ｖ０との差を求めれば、受光量に応じた受光量電圧Ｖｒを得ることができる。

なお、ある周期の最後の時点ｔ４は、次の周期の最初の時点ｔ１に一致するので、時点ｔ４のステップ１に引き続いて、次の周期の時点ｔ１のステップ１が実行されることになる。すなわち、スイッチＳＷ１が接点「１」側に切り替えられ、スイッチＳＷ４，ＳＷ５がＯＮ、トランジスタＴ１，Ｔ４がＯＮとなる。更に、演算増幅器Ａ１に与えられる極性選択信号selが第１の電位レベルに切り替えられ、演算増幅器Ａ１の上段／下段の極性は元に戻され、電荷蓄積点ＦＤの電圧Ｖfdを参照用基準電圧Ｖ０に設定する処理が実行される。時点ｔ４のステップ１から時点ｔ１のステップ１へ移行するまでの時間は、出力信号Ｓoutを出力するのに十分な時間とすればよい。

以上、図７のテーブルを参照しながら、図６に示す制御回路１００の動作概要を、露光制御部１１０，読出制御部１２０，漏れ量測定部１３０，漏れ量補償部１４０の動作として説明した。この説明は、特定の着目行についてのものであるが、すべての行について、全く同様の処理が行われることになる。対象となる行の選択は、当該行のトランジスタＴ１，Ｔ２，Ｔ４を選択することにより行われる。

なお、制御回路１００は、列ごとに共通であるため、同一列に所属する複数の画素に対して、同時に異なる処理を実行することはできない。したがって、もし、ある行についての時点ｔ１，ｔ２もしくはｔ４が、別な行についての時点ｔ１，ｔ２もしくはｔ４に重なってしまったような場合には、ステップの実行タイミングを若干ずらしながら、個々の行ごとに別個独立して、必要な処理を行うようにすればよい。たとえば、第ｉ行目の時点ｔ２が第ｊ行目の時点ｔ１と重なってしまったような場合、第ｉ行目に対して「時点ｔ２のステップ１〜４」を実行した後、第ｊ行目に対して「時点ｔ１のステップ１〜２」を実行すればよい。

一般的なＣＭＯＳイメージセンサの基本構成を示すブロック図である。 グローバルシャッタ機能を有するＣＭＯＳイメージセンサの画素の内部構成の一例を示す回路図である。 グローバルシャッタ機能を有する従来のＣＭＯＳイメージセンサの１フレーム分の撮像情報の読出原理を示すタイミングチャートである。 本発明に係るＣＭＯＳイメージセンサの１フレーム分の撮像情報の読出原理を示すタイミングチャートである。 本発明に係るＣＭＯＳイメージセンサの構成を示す回路図およびブロック図である。 本発明に係るＣＭＯＳイメージセンサのより具体的な構成を示す回路図である。 図６に示す回路図の動作シーケンスを示すテーブルである。

符号の説明

１０〜５４：画素
１００：制御回路
１１０：露光制御部
１２０：読出制御部
１３０：漏れ量測定部
１４０：漏れ量補償部
１５０：信号出力部
１６０：主制御部
１７０：所望電圧生成部
Ａ１，Ａ２：演算増幅器
Ｃ：容量素子
Ｃ１〜Ｃ３：容量素子
Ｃｍ１〜Ｃｍ４：画素配列の各列
ｄＶ：差分電圧
ＦＤ：電荷蓄積点
Ｇ１，Ｇ２：蓄積電荷量を示すグラフ
Ｊ：電流源
Ｊ１，Ｊ２：接続点
Ｌ，Ｌ１〜Ｌ４：列読出線
Ｎ１，Ｎ２：節点
ＰＤ：フォトダイオード（受光素子）
Ｒｗ１〜Ｒｗ５：画素配列の各行
Ｓ１：電圧設定線
sel：極性選択信号
Ｓout：出力信号
ＳＷ１〜ＳＷ５：スイッチ
ｔ：時間
ｔ１：テスト開始時
ｔ２：テスト終了時／補償作業時
ｔ３：電荷移送時（露光終了時）
ｔ４：読出作業時
ｔｅ：露光終了時
ｔｒ１〜ｔｒ５：読出作業時
ｔｓ：露光開始時
Ｔ：露光期間
Ｔ１〜Ｔ４：ＭＯＳトランジスタ
Ｔｄ：遅延期間
Ｔｄ２〜Ｔｄ５：遅延期間
Ｔｍ：中間期間
Ｔｐ：補償経過期間
Ｔｔ：テスト期間
Ｖ０：参照用基準電圧
Ｖａ：和電圧（Ｖ０＋Ｖｃ）
Ｖｂ：バイアス電圧
Ｖｃ：補償電圧
ＶDD：電源電圧
Ｖfd：蓄積電圧（電荷蓄積点ＦＤの電圧）
Ｖｒ：受光量電圧
Ｖrst：リセット電圧

Claims (19)

1. 二次元配列を構成するように行方向および列方向に配置された複数の画素と、
   列方向に配置された複数の画素から電気信号を読み出すために、個々の列ごとに設けられた列読出線と、
   個々の画素に所定の制御信号を与えることにより、各画素から前記列読出線に、所定の露光期間内の受光量に応じた電気信号を出力させる制御回路と、
   を備える固体撮像装置において、
   前記各画素は、受光量に応じた電荷を発生させてこれを蓄積する受光素子と、電荷を一時的に蓄積する電荷蓄積素子と、前記制御信号に基づいて前記受光素子の蓄積電荷を前記電荷蓄積素子へ移送する電荷移送部と、前記制御信号に基づいて前記電荷蓄積素子の蓄積電荷量を電気信号として前記列読出線へ読み出す信号読出部と、前記制御信号に基づいて前記電荷蓄積素子の蓄積電荷量を所定値に設定する電荷量設定部と、を有し、
   前記制御回路は、
   露光開始時に、全画素の受光素子の蓄積電荷量を一斉に所定の初期値に設定する制御信号を与え、露光終了時に、全画素の受光素子の蓄積電荷を一斉にそれぞれの電荷蓄積素子へ移送する制御信号を与える露光制御部と、
   個々の画素について、電荷蓄積素子への電荷移送が行われる前のテスト期間内に、電荷蓄積素子の蓄積電荷の漏れ量を測定する漏れ量測定部と、
   個々の画素について、電荷蓄積素子への電荷移送が行われる前の補償作業時に、前記漏れ量を補償するための補償電荷を電荷蓄積素子に蓄積させる漏れ量補償部と、
   個々の画素について、電荷蓄積素子への電荷移送が行われた後、各行に応じた異なる読出作業時に、電荷蓄積素子の蓄積電荷量を電気信号として列読出線に出力させる読出制御部と、
   各列読出線に出力された電気信号に基づいて、個々の画素の受光量を示す時系列信号を生成して出力する信号出力部と、
   を有することを特徴とする固体撮像装置。
2. 請求項１に記載の固体撮像装置において、
   漏れ量測定部が、テスト開始時に、電荷蓄積素子の蓄積電荷量を所定のテスト用サンプル値に設定するための制御信号を電荷量設定部に与え、テスト終了時に、前記電荷蓄積素子の蓄積電荷量を電気信号として列読出線へ読み出させるための制御信号を信号読出部に与え、前記電荷蓄積素子のテスト開始時の蓄積電荷量とテスト終了時の蓄積電荷量との差を、テスト期間内の漏れ量とすることを特徴とする固体撮像装置。
3. 請求項２に記載の固体撮像装置において、
   漏れ量補償部が、補償作業時に、電荷蓄積素子の蓄積電荷量を「参照用基準値＋漏れ量を補償するための補償値」に設定するための制御信号を電荷量設定部に与え、
   信号出力部が、前記参照用基準値に対応する電気信号を基準として、時系列信号の生成を行うことを特徴とする固体撮像装置。
4. 請求項３に記載の固体撮像装置において、
   漏れ量測定部が、参照用基準値をテスト用サンプル値として用いることを特徴とする固体撮像装置。
5. 請求項３または４に記載の固体撮像装置において、
   漏れ量補償部が、テスト開始時からテスト終了時に至るまでのテスト期間Ｔｔと、補償作業時から読出作業時に至るまでの補償経過期間Ｔｐと、によって定まる比「Ｔｐ／Ｔｔ」を用いて、「テスト期間内の漏れ量」×「Ｔｐ／Ｔｔ」なる演算で求まる補償値を用いることを特徴とする固体撮像装置。
6. 請求項５に記載の固体撮像装置において、
   露光開始時から露光終了時に至るまでの露光期間をＴとしたときに、読出作業時から期間Ｔだけ遡った時点をテスト開始時とし、テスト終了時を補償作業時とすることにより、Ｔｔ＋Ｔｐ＝Ｔとなる設定が行われていることを特徴とする固体撮像装置。
7. 請求項６に記載の固体撮像装置において、
   漏れ量補償部が、露光期間をＴ、テスト期間をＴｔとしたときに、ｎ＝Ｔ／Ｔｔで与えられる値ｎを用いて、「テスト期間内の漏れ量」×（ｎ−１）なる演算で求まる補償値を用いることを特徴とする固体撮像装置。
8. 請求項１〜７のいずれかに記載の固体撮像装置において、
   受光素子として、一端が接地されたフォトダイオードを用い、
   電荷蓄積素子として、一端が接地された容量素子を用い、
   電荷移送部として、前記フォトダイオードの他端と前記容量素子の他端とを電気的に接続する機能をもったＭＯＳトランジスタを用いることを特徴とする固体撮像装置。
9. 請求項１〜８のいずれかに記載の固体撮像装置において、
   信号読出部として、電荷蓄積素子の蓄積電荷量によってゲート電圧が制御されるＭＯＳトランジスタを用い、このＭＯＳトランジスタを流れる電流を、画素から出力される電気信号として列読出線に供給することを特徴とする固体撮像装置。
10. 請求項１〜９のいずれかに記載の固体撮像装置において、
    電荷量設定部として、制御回路から制御信号として与えられる所定の電圧を電荷蓄積素子に印加する機能をもったＭＯＳトランジスタを用いることを特徴とする固体撮像装置。
11. 請求項１〜７のいずれかに記載の固体撮像装置において、
    個々の画素は、それぞれ、受光素子として機能するフォトダイオードと、電荷蓄積素子として機能する容量素子と、第１の接続点を介して互いに直列接続された第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタと、第２の接続点を介して互いに直列接続された第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、を有し、
    前記フォトダイオードの一端は接地され、他端は前記第２のＭＯＳトランジスタの前記第１の接続点とは逆の端子に接続され、
    前記容量素子の一端は接地され、他端は前記第１の接続点に接続されるとともに前記第３のＭＯＳトランジスタのゲートに接続され、
    前記第１のＭＯＳトランジスタの前記第１の接続点とは逆の端子には制御回路からの各列ごとに設けられた電圧設定線が接続され、前記第３のＭＯＳトランジスタの前記第２の接続点とは逆の端子には電源電圧が印加され、前記第４のＭＯＳトランジスタの前記第２の接続点とは逆の端子は各列ごとに設けられた列読出線に接続され、
    前記第１、第２、第４のＭＯＳトランジスタのゲートには、制御回路からのＯＮ／ＯＦＦ制御信号が与えられていることを特徴とする固体撮像装置。
12. 請求項１１に記載の固体撮像装置において、
    露光制御部が、ある露光周期の露光終了時が次の露光周期の露光開始時となるように、所定の露光周期で繰り返し露光制御を行い、露光開始時（露光終了時）において、第２のＭＯＳトランジスタをＯＮにする制御信号を与えることによりフォトダイオードの蓄積電荷を容量素子へと移送し、前記フォトダイオードの蓄積電荷量を初期値に設定する処理を行うことを特徴とする固体撮像装置。
13. 請求項１１または１２に記載の固体撮像装置において、
    漏れ量測定部が、個々の画素ごとに、テスト開始時には、電圧設定線に所定のテスト用サンプル電圧を制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を前記サンプル電圧に設定する処理を行い、テスト終了時には、第４のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位に応じた電気信号を列読出線を介して読み出し、読み出した電気信号に応じた電圧と前記サンプル電圧との差分電圧を、テスト期間内の漏れ量の測定値とすることを特徴とする固体撮像装置。
14. 請求項１１〜１３のいずれかに記載の固体撮像装置において、
    漏れ量補償部が、個々の画素ごとの補償作業時に、「所定の参照用基準電圧Ｖ０に、漏れ量測定部によって測定された漏れ量に応じて定まる所定の補償電圧Ｖｃを加えた和電圧Ｖａ」を、電圧設定線に制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を前記和電圧Ｖａに設定する処理を行うことを特徴とする固体撮像装置。
15. 請求項１１または１２に記載の固体撮像装置において、
    漏れ量測定部が、個々の画素ごとに、テスト開始時には、電圧設定線に所定のテスト用サンプル電圧を制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を前記サンプル電圧に設定する処理を行い、テスト終了時には、第４のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を列読出線を介して読み出し、読み出した電圧と前記サンプル電圧との差分電圧ｄＶを求め、
    漏れ量補償部が、テスト開始時からテスト終了時に至るまでのテスト期間Ｔｔと、補償作業時から読出作業時に至るまでの補償経過期間Ｔｐと、によって定まる比「Ｔｐ／Ｔｔ」を用いて、Ｖｃ＝ｄＶ×「Ｔｐ／Ｔｔ」なる演算で補償電圧Ｖｃを求め、「所定の参照用基準電圧Ｖ０に、前記補償電圧Ｖｃを加えた和電圧Ｖａ」を、電圧設定線に制御信号として与えるとともに、第１のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位を前記和電圧Ｖａに設定する処理を行うことを特徴とする固体撮像装置。
16. 請求項１１〜１５のいずれかに記載の固体撮像装置において、
    読出制御部が、個々の画素ごとの読出作業時に、第４のＭＯＳトランジスタをＯＮにする制御信号を与えることにより、第１の接続点の電位に応じた電気信号を列読出線に出力させることを特徴とする固体撮像装置。
17. 二次元配列を構成するように行方向および列方向に配置された複数の画素と、
    列方向に配置された複数の画素から電気信号を読み出すために、個々の列ごとに設けられた列読出線と、
    個々の画素に所定の制御信号を与えることにより、各画素から前記列読出線に、所定の露光期間内の受光量に応じた電気信号を出力させる制御回路と、
    を備え、
    前記各画素は、受光量に応じた電荷を発生させてこれを蓄積する受光素子と、電荷を一時的に蓄積する電荷蓄積素子と、前記制御信号に基づいて前記受光素子の蓄積電荷を前記電荷蓄積素子へ移送する電荷移送部と、前記制御信号に基づいて前記電荷蓄積素子の蓄積電荷量を電気信号として前記列読出線へ読み出す信号読出部と、前記制御信号に基づいて前記電荷蓄積素子の蓄積電荷量を所定値に設定する電荷量設定部と、を有する固体撮像装置の駆動方法において、
    露光開始時に、全画素の受光素子の蓄積電荷量を一斉に所定の初期値に設定する露光開始段階と、
    露光終了時に、全画素の受光素子の蓄積電荷を一斉にそれぞれ電荷蓄積素子へ移送する露光終了段階と、
    個々の画素について、前記露光終了段階の前の所定の時期にテスト期間を設定し、このテスト期間内に電荷蓄積素子の蓄積電荷の漏れ量を測定する漏れ量測定段階と、
    個々の画素について、前記露光終了段階の前、かつ、前記テスト期間後の所定の時期に補償作業時を設定し、この補償作業時に、前記漏れ量を補償するための補償電荷を電荷蓄積素子に蓄積させる漏れ量補償段階と、
    個々の画素について、前記露光終了段階の後、かつ、各行に応じた異なる所定の時期に読出作業時を設定し、この読出作業時に、電荷蓄積素子の蓄積電荷量を電気信号として列読出線に出力させる受光量読出段階と、
    各列読出線に出力された電気信号に基づいて、個々の画素の受光量を示す時系列信号を生成して出力させる信号出力段階と、
    を有することを特徴とする固体撮像装置の駆動方法。
18. 請求項１７に記載の駆動方法において、
    漏れ量測定段階で、テスト期間の始期に、電荷蓄積素子の蓄積電荷量を所定のテスト用サンプル値に設定するための制御信号を電荷量設定部に与え、テスト期間の終期に、前記電荷蓄積素子の蓄積電荷量を電気信号として列読出線へ読み出させるための制御信号を信号読出部に与え、テスト期間の始期と終期とについての前記電荷蓄積素子の蓄積電荷量の差を、テスト期間内の漏れ量とすることを特徴とする固体撮像装置の駆動方法。
19. 請求項１８に記載の駆動方法において、
    漏れ量補償段階で、電荷蓄積素子の蓄積電荷量を「参照用基準値＋漏れ量を補償するための補償値」に設定するための制御信号を電荷量設定部に与え、
    信号出力段階で、前記参照用基準値に対応する電気信号を基準として、時系列信号の生成を行うことを特徴とする固体撮像装置の駆動方法。

Images