JP2010062816A - 弾性波フィルタ - Google Patents

Abstract

【課題】通過帯域の挿入損失を低減することができ、トラップ減衰量を改善することができ、複数のトラップ帯域を形成可能である弾性波フィルタを提供する。
【解決手段】（ａ）入力端子と、（ｂ）出力端子と、（ｃ）グランド端子と、（ｄ）入力端子と出力端子との間に直列に接続されるインダクタンス素子２０，２１，２２と、（ｅ）インダクタンス素子２０，２１，２２とグランド端子との間に接続され、並列接続された少なくとも２つの第１及び第２の並列共振子１１，１２；１３，１４；１５，１６；１７，１８を含む、少なくとも１つの基本素子回路１０ｐ，１０ｑ，１０ｒ，１０ｓとを備える。基本素子回路１０ｐ，１０ｑ，１０ｒ，１０ｓの第１の並列共振子１１，１３，１５，１７の共振周波数と第２の並列共振子１２，１４，１６，１８の共振周波数とが異なる。
【選択図】図２

Description

本発明は弾性波フィルタに関し、詳しくは、トラップ帯域の低域側に通過帯域を有する弾性波フィルタに関する。

従来、弾性表面波共振子を用いたフィルタが種々提案されている。

例えば図１２の電気回路図に示すラダー型フィルタ１００は、入力端子１１５と出力端子１１６との間に設けられた直列腕１１７に２つの弾性表面波共振子１２０が配置され、この２つの弾性表面波共振子１２０の間に設けられた３つの並列腕１１９にそれぞれ弾性表面波共振子１２１が配置されている。弾性表面波共振子１２１の基準電位端子１１８側を相互に接続した接続点Ｐと基準電位端子１１８との間には、インダクタンス素子Ｌが配置されている。このラダー型フィルタ１００において、並列腕１１９に配置された弾性表面波共振子１２１のうち１つの弾性表面波共振子の共振周波数を、他の弾性表面波共振子の共振周波数よりも高周波数、低周波数、同一にした場合に、通過帯域高域側の阻止帯域の減衰特性が変わるため、高域側の阻止帯域の減衰特性の変更を行うことができる（例えば、特許文献１参照）。

また、図１３の電気回路図に示すラダー型フィルタ２００は、入力端子２０３ａ，２０３ｂと出力端子２０４ａ，２０４ｂとの間に、直列共振子２０１として複数個の弾性表面波共振子２０１ａ，２０１ｂが直列に接続され、並列共振子２０２として複数個の弾性表面波共振子２０２ａ，２０２ｂが並列に接続されている。このラダー型フィルタ２００において、直列共振子２０１の弾性表面波共振子２０１ａ，２０１ｂの共振周波数を異ならせることによって、２つの共振周波数と１つの反共振周波数を有するインピーダンス特性が得られる。また、並列共振子２０２の弾性表面波共振子２０２ａ，２０２ｂの共振周波数を異ならせることによって、１つの共振周波数と２つの反共振周波数を有するインピーダンス特性が得られる。これを利用して、Δｆ（反共振周波数と共振周波数の差）を小さくして、通過帯域近傍の減衰量劣化を防止することができる（例えば、特許文献２参照）。

また、図１４の電気回路図に示すように、一端が接地された弾性表面波共振子３０１，３０２の他端を伝送線３０４に接続し、伝送線３０４上にインダクタンス素子３０３を設けることにより、ローパス型トラップフィルタを構成することができる（例えば、特許文献３参照）。
特開２００３−１５２５０１号公報 特開平１１−３１２９５１号公報 特開２００４−１２９２３８号公報

地上波デジタル放送受信帯を通過させ、携帯電話ＲＦ送信帯を減衰させる周波数特性を持つトラップフィルタでは、近年のＲＦ送信周波数マルチバンド化に伴い、広い通過帯（比帯域５０％）と複数の減衰帯を形成する必要がある。例えば、８００ＭＨｚ帯と９００ＭＨｚ帯の２つのシステムに使用でき、ワンセグ放送を受信できるマルチバンド携帯電話器を小型化するためには、地上波デジタル帯４７０ＭＨｚ〜７７０ＭＨｚを通過帯域とし、８００ＭＨｚ帯と９００ＭＨｚ帯の送信帯をトラップ帯域とする弾性波フィルタが必要になる。

地上波デジタル放送では、１チャンネルを１３のセグメントに分割し、チャンネルの中央に配置された１つのセグメントを携帯機器向けテレビ放送に用いる。通話しながら１セグメントの放送受信を同時に行った場合に、携帯電話の送信電波の影響でテレビ映像が乱れないようにするためには、高減衰量のトラップとする必要がある。

特許文献１、２はラダー型フィルタに関する。ラダー型フィルタは、直列共振子の共振周波数と並列共振子の反共振周波数とを略一致させることにより通過・減衰特性を得ている。そのため、ラダー型フィルタでは、広い通過帯域と複数の減衰帯を形成できない。

また、特許文献１は、並列共振子を３つ以上並列に接続し、一つの弾性表面波共振子の共振周波数を他の弾性表面波共振子の共振周波数と異ならせて減衰特性を調整するものであるが、一つの弾性表面波共振子の共振周波数が他の弾性表面波共振子の共振周波数と異ならされる量はわずかであり、一つの弾性表面波共振子の共振周波数が他の弾性表面波共振子の反共振周波数よりも大きくならないようにされている。

また、ラダー型フィルタで弾性表面波共振子の周波数をある程度以上異ならせると、共振周波数間の減衰部分にリップルが入る。並列共振子の共振周波数と直列共振子の反共振周波数、又はそのいずれかのみを減衰帯形成に使用するトラップフィルタにおいては、異なる共振周波数を持つ並列共振子を２つ以上並列に接続して使用する場合、上記のとおりリップルが入るため、通常は使用できない。

さらに、特許文献３に図示されているような単純な構造で減衰帯を形成する場合、十分な減衰量を得られない。また、十分な減衰量を有する複数の減衰帯を形成する構造は、特許文献３には開示されていない。

本発明は、かかる実情に鑑み、通過帯域の挿入損失を低減することができ、トラップ減衰量を改善することができ、複数のトラップ帯域を形成可能である弾性波フィルタを提供しようとするものである。

本発明は、上記課題を解決するために、以下のように構成した弾性波フィルタを提供する。

弾性波フィルタは、（ａ）入力端子と、（ｂ）出力端子と、（ｃ）グランド端子と、（ｄ）前記入力端子と前記出力端子との間に直列に接続されたインダクタンス素子と、（ｅ）該インダクタンス素子と前記グランド端子との間に接続され、並列接続された少なくとも２つの第１及び第２の並列共振子を含む、少なくとも１つの基本素子回路とを備える。前記基本素子回路の前記第１の並列共振子の共振周波数と前記第２の並列共振子の共振周波数とが異なる。

上記構成によれば、複数の並列共振子を並列接続した基本素子回路を、入力端子と出力端子のとの間に直列に接続されたインダクタンス素子に接続することで、トラップ帯域の低域側に通過帯域を有する弾性波フィルタを形成することができ、通過帯域の挿入損失の低減、トラップ減衰量の改善、複数のトラップ帯域の形成が可能である。

好ましくは、前記基本素子回路の前記第１の並列共振子の反共振周波数が、前記基本素子回路の前記第２の並列共振子の共振周波数よりも小さい。

この場合、第１及び第２の並列共振子により、２つのトラップ帯域を形成することができる。

好ましくは、複数の前記基本素子回路を備える。

この場合、基本素子回路を増やしてフィルタ特性を改善することができる。

好ましくは、前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子に並列に接続される共振子をさらに備える。

この場合、入力端子と出力端子との間に直列に接続されるインダクタンス素子の個数を減らすことができる。これによって、弾性波フィルタ及びインダクタンス素子が搭載された回路基板の小型化が可能になる。

好ましくは、前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子の両端と前記グランド端子との間にそれぞれ接続される２つの前記基本素子回路を備える。

この場合、インダクタンス素子の両端にそれぞれ基本素子回路を接続することで、トラップ減衰量を改善することができる。

好ましくは、前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子に並列に接続される前記共振子の反共振周波数が、前記基本素子回路の少なくとも１つの前記並列共振子の共振周波数と実質的に等しい。

この場合、トラップ減衰量を改善することができる。

また、本発明は、弾性波フィルタを備えたモジュール部品を提供する。

モジュール部品は、（ａ）上記各構成のいずれか一つの弾性波フィルタと、（ｂ）前記弾性波フィルタの前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子と、（ｃ）前記弾性波フィルタが実装される回路基板とを備える。前記インダクタンス素子がチップコイルである。

この場合、回路基板に弾性波フィルタ及びチップコイルを実装するだけでよいため、モジュール部品の作製が容易になる。

また、本発明は、弾性波フィルタを備えた他のモジュール部品を提供する。

モジュール部品は、（ａ）上記各構成のいずれか一つの弾性波フィルタと、（ｂ）前記弾性波フィルタの前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子と、（ｃ）前記弾性波フィルタが実装される回路基板とを備える。前記回路基板の内部に前記インダクタンス素子が形成されている。

この場合、回路基板にインダクタンス素子を実装する必要がないため、実装ばらつきを低減することができる。

本発明の弾性波フィルタは、通過帯域の挿入損失を低減することができ、トラップ減衰量を改善することができ、複数のトラップ帯域を形成可能である。

以下、本発明の実施の形態について、図１〜図１１を参照しながら説明する。

＜実施例１＞ 実施例１の弾性波フィルタ１０について、図１〜図６を参照しながら説明する。

図１の概観図に示すように、弾性波フィルタ１０の端子面１０ｋには、入力端子３０と、出力端子３１と、グランド端子３２〜３５と、中間端子３６〜３９とが形成されている。弾性波フィルタ１０にインダクタンス素子２０，２１，２２を接続することにより、帯域阻止型フィルタを構成することができる。

入力端子３０は、回路基板側の入力端子１０ａに接続され、入力信号が入力される。出力端子３１は、回路基板側の出力端子１０ｂに接続され、出力信号を出力する。グランド端子３２〜３５は、回路基板側に接地される。中間端子３６〜３９は、入力端子３０と出力端子３１との間に３つのインダクタンス素子２０，２１，２２を直列に接続するために用いられる。

図２の電気回路図に示すように、直列に接続されたインダクタンス素子２０，２１，２２とグランドとの間には、並列共振子１１〜１８が接続されている。並列共振子１１〜１８は、５５°ＹカットＸ伝搬ＬｉＮｂＯ_３基板上に形成された弾性波共振子である。入力端子３０、出力端子３１及び中間端子３６〜３９のうちいずれか一つとグランド端子３２〜３５との間に、並列に接続された２つの並列共振子１１，１２；１３，１４；１５，１６；１７，１８を含む基本素子回路１０ｐ，１０ｑ，１０ｒ，１０ｓが、それぞれ接続されている。

弾性波フィルタ１０は、不図示の回路基板に実装され、インダクタンス素子２０，２１，２２とともに、モジュール部品を構成するようにしてもよい。

この場合、インダクタンス素子２０，２１，２２にチップコイルを用いると、回路基板に弾性波フィルタ１０及びチップコイルを実装するだけでよいため、モジュール部品の作製が容易になる。

また、回路基板に多層基板を用いるなどして、回路基板の内部にインダクタンス素子２０，２１，２２が形成されるようにすれば、回路基板にインダクタンス素子２０，２１，２２を実装する必要がないため、実装ばらつきを低減することができる。

図１２に示した従来例のラダー型フィルタ１００では、通過帯近傍の減衰特性を得るために直列共振子１２０と並列共振子１２１が必要であり、直列共振子１２０の共振周波数と並列共振子１２１の反共振周波数を略一致させることにより減衰特性を得ている。また、減衰量の調整のために３つ以上の並列共振子１２１が必要であり、並列共振子が２つの場合には、通過帯ロス劣化が大きくなる。３つ以上の並列共振子１２１を並列接続し、少なくとも１つの並列共振子の共振周波数を他と異ならせることで減衰量を調整する場合、特許文献２にも記載されているように、減衰部分にはリップルが入る。したがって、減衰特性が重要となるトラップフィルタには、通常、ラダー型の構成は使用できない。

しかし、実施例１の弾性波フィルタ１０は、２つの並列共振子１１，１２；１３，１４；１５，１６；１７，１８を並列接続し、並列接続された一方の並列共振子１１，１３，１５，１７の共振周波数と他方の並列共振子１２，１４，１６，１８の周波数とを大きく異ならせることによって、ラダー型のトラッブフィルタを実現している。

具体的には、図３の電気回路図に示すように、第１及び第２の並列共振子１，２が並列接続された基本素子回路１０ｘにおいて、第１の並列共振子１の共振周波数をｆｒ_１、反共振周波数をｆａ_１、第２の並列共振子２の共振周波数をｆｒ_２、反共振周波数をｆａ_２とすると、
ｆａ_１＜ｆｒ_２ ・・・（式１）
としている。

この場合の第１及び第２の並列共振子１，２のインピーダンス波形の模式図を図５に示す。

本実施例の場合、ｆｒ_１を８００ＭＨｚ付近、ｆｒ_２を９００ＭＨｚ付近とし、第１の並列共振子１の共振周波数ｆｒ_１と第２の並列共振子２の共振周波数ｆｒ_２とを大きく異ならせている。すなわち、上記の（式１）を満足している。

このような関係を満足する基本素子回路１０ｘに、図４の電気回路図に示すように、インダクタンス素子３を接続する構成を基本単位とし、これを３段接続し、さらに開放されているインダクタンス素子３の一端に図３の基本素子回路を接続することにより、図２に示した電気回路を構成することができる。

このように構成して得られた周波数特性のグラフを、図６（ａ）に示す。８００ＭＨｚのトラップ帯域４０と、９００ＭＨｚのトラップ帯域４２とが形成されている。この場合、図６（ｂ）の電気回路図に示すように、鎖線を付した一方の並列共振子１１，１３，１５，１７により８００ＭＨｚのトラップ帯域４０を形成し、破線を付した他方の並列共振子１２，１４，１６，１８により９００ＭＨｚのトラップ帯域４０を形成するように、並列共振子１１〜１８の共振周波数及び反共振周波数を選択した。

なお、図６（ａ）において符号１を付した△で示すポイントは、周波数が４７０ＭＨｚであり、Ｓ２１のロスが０．８５６ｄＢである。また、符号２を付した△で示すポイントは、周波数が７１０ＭＨｚであり、Ｓ２１のロスが１．７６ｄＢである。

このように基本素子回路１０ｐ，１０ｑ，１０ｒ，１０ｓにおいて並列に接続された並列共振子１１〜１８の共振周波数を異ならせることで、特許文献２に示されるような減衰帯のリップルを発生させることなく、複数の減衰帯を形成することができる。

近年、携帯電話各キャリアでは、ＲＦ送信周波数のマルチバンド化が進んでおり、８００ＭＨｚ帯、９００ＭＨｚ帯のそれぞれに送信帯を持つ。地上波デジタル放送受信チューナーを内蔵する携帯電話ではデジタル放送受信帯とＲＦ送信帯が近接するため、送信妨害波を除去するトラップフィルタが必要となる。これまで複数送信帯を減衰させるため、メーカーで各送信帯を減衰させる図１２のようなトラップフィルタを２個接続するなどしてきたが、通過帯ロスが大きくなる、部品点数が増える等の問題があった。

しかし、図３の構成において第１及び第２の並列共振子１，２の共振周波数ｆｒ_１，ｆｒ_２のうち、一方のｆｒ_１を８００ＭＨｚ帯、他方のｆｒ_２を９００ＭＨｚ帯とすることにより、１チップで２つの減衰帯を確保できる。これにより、コスト、部品点数、占有面積などが削減できる。

図３の構成では、一つの基本素子回路中の並列共振子を２個としたが、さらに多くの減衰帯を確保するために、一つの基本素子回路中の並列共振子は３個以上であってもよい。３個以上の場合、少なくとも上記の（式１）の関係を満足する２つの並列共振子を含んでいればよい。また、圧電基板もＬｉＮｂＯ_３としたが、種類は問わない。

＜変形例＞ 実施例１では、ｆａ_１＜ｆｒ_２の関係を満足する２つの並列共振子を並列接続した基本素子回路を、インダクタンス素子を介して多段接続したが、多段接続した基本素子回路の一部に、ｆａ_１＞ｆｒ_２（ｆｒ_１≒ｆｒ_２）となる基本素子回路が含まれていてもよい。

図７に一例を示すように、全てがｆａ_１＞ｆｒ_２（ｆｒ_１≒ｆｒ_２）となっていない限り、この場合においても所望の周波数特性が得られる。

すなわち、図７（ａ）のグラフに示すように、８００ＭＨｚのトラップ帯域４４と、９００ＭＨｚのトラップ帯域４６とが形成されている。この場合、図７（ｂ）の電気回路図に示すように、鎖線を付した並列共振子１１，１３，１７により８００ＭＨｚのトラップ帯域４４を形成し、破線を付した並列共振子１２，１４，１５，１６，１８により９００ＭＨｚのトラップ帯域４６を形成するように、並列共振子１１〜１８の共振周波数及び反共振周波数を選択した。

なお、図７（ａ）において符号１を付した△で示すポイントは、周波数が４７０ＭＨｚであり、Ｓ２１のロスが０．７６１ｄＢである。また、符号２を付した△で示すポイントは、周波数が７１０ＭＨｚであり、Ｓ２１のロスが１．４８８ｄＢである。

＜実施例２＞ 実施例２の弾性波フィルタ５０について、図８〜図１１を参照しながら説明する。

実施例２の弾性波フィルタ５０は、実施例１の弾性波フィルタ１０と略同様に構成される。

すなわち、図８の概観図に示すように、弾性波フィルタ５０の端子面５０ｋには、入力端子７０と、出力端子７１と、グランド端子７２〜７７と、中間端子７８，７９とが形成されている。弾性波フィルタ５０の入力端子７０と出力端子７１との間には、２つのインダクタンス素子６０，６１が直列に接続されるようになっている。弾性波フィルタ５０は、不図示の回路基板に実装され、インダクタンス素子６０，６１とともに、モジュール部品を構成する。

入力端子７０は、回路基板側の入力端子５０ａに接続され、入力信号が入力される。出力端子７１は、回路基板側の出力端子５０ｂに接続され、出力信号を出力する。グランド端子７２〜７７は、回路基板側に接地される。

入力端子７０、出力端子７１及び中間端子７８，７９には、２つのインダクタンス素子６０，６１が接続される。図９に示すように、インダクタンス素子６０，６１は、弾性波フィルタ５０の入力端子７０と出力端子７１との間に直列に接続される。

実施例２の弾性波フィルタ５０は、実施例１の弾性波フィルタ１０と異なり、入力端子７０と出力端子７１との間に直列に接続されるインダクタンス素子６０，６１のそれぞれと並列に、直列共振子５７，５８が接続されている。

並列共振子５１〜５６は、ＹカットＸ伝搬ＬｉＮｂＯ_３基板上に形成されている。直列共振子５７，５８は、並列共振子５１〜５６と別の圧電基板上に形成しても構わないが、並列共振子５１〜５６と同一の圧電基板上に形成すると小型化することができ、好ましい。

弾性波フィルタ５０は、図１０の電気回路図に示すように、共振周波数ｆｒ_１、ｆｒ_２反共振周波数ｆａ_１、ｆａ_２を持つ２つの並列共振子４，５が並列接続された基本素子回路に、インダクタンス素子７と直列共振子６が接続された回路を基本単位とする。一方の並列共振子４の反共振周波数ｆａ_１と他方の並列共振子５の共振周波数ｆｒ_２との関係は、実施例１と同様、ｆａ_１＜ｆｒ_２であり、一方の並列共振子４の共振周波数ｆｒ_１と他方の並列共振子５の共振周波数ｆｒ_２とは、大きく異ならされている。

また、直列共振子６の反共振周波数をｆｓとすると、ｆｓ≒ｆｒ_ｌ又はｆｓ≒ｆｒ_２となっている。

弾性波フィルタ５０がこれらの条件を満たすようにすることで、図１１（ａ）のグラフに示す周波数特性が得られる。

すなわち、図１１（ａ）に示すように、８００ＭＨｚのトラップ帯域８０と、９００ＭＨｚのトラップ帯域８２とが形成される。この場合、図１１（ｂ）の電気回路図に示すように、鎖線を付した並列共振子５１，５３，５５及び直列共振子５７により８００ＭＨｚのトラップ帯域８０を形成し、破線を付した並列共振子５２，５４，５６及び直列共振子５８により９００ＭＨｚのトラップ帯域４０を形成するように、並列共振子５１〜５６及び直列共振子５７，５８の共振周波数の共振周波数及び反共振周波数を選択した。

なお、図１１（ａ）において符号１を付した△で示すポイントは、周波数が４７０ＭＨｚであり、Ｓ２１のロスが０．５８１ｄＢである。また、符号２を付した△のポイントは、周波数が７７０ＭＨｚであり、Ｓ２１のロスが４．１０２ｄＢである。

本実施例では、ｆｓ≒ｆｒ_ｌ又はｆｓ≒ｆｒ_２としたが、ｆｓ≠ｆｒ_ｌ又はｆｓ≠ｆｒ_２であってもよい。

実施例２は、直列・並列を合わせた共振子数を実施例１と同じとし、外付けのインダクタンス素子は、実施例１の３個から２個に減らすことができる。したがって、実施例１よりもさらにコスト、部品点数、占有面積を削減することができる。

＜まとめ＞ 以上のように、複数の並列共振子を並列接続した基本素子回路をインダクタンス素子で接続する構成において、基本素子回路中のある並列共振子の共振周波数ｆｒ_１と他の並列共振子の反共振周波数ｆａ_２との関係が、ｆａ_２＜ｆｒ_ｌとすることで、２つのトラップ帯域を形成することができる。

異なる共振周波数を持つ並列共振子を並列接続した基本素子回路をインダクタンス素子で接続することにより、通過帯ロス劣化や減衰帯のリップルを発生させることなく、複数の減衰帯を形成できる。

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。

弾性波フィルタの概観図である。（実施例１） 弾性波フィルタの電気回路図である。（実施例１） 並列共振子の説明図である。（実施例１） 基本構成の説明図である。（実施例１） インピーダンス波形を示すグラフである。（実施例１） （ａ）減衰特性を示すグラフ、（ｂ）電気回路図である。（実施例１） （ａ）減衰特性を示すグラフ、（ｂ）電気回路図である。（変形例） 弾性波フィルタの端子構成図である。（実施例２） 弾性波フィルタの電気回路図である。（実施例２） 基本構成の説明図である。（実施例２） （ａ）減衰特性を示すグラフ、（ｂ）電気回路図である。（実施例２） ラダー型フィルタの電気回路図である。（従来例１） ラダー型フィルタの電気回路図である。（従来例２） ローパス型トラップフィルタの電気回路図である。（従来例３）

符号の説明

１ 第１の並列共振子
２ 第２の並列共振子
３ インダクタンス素子
４ 第１の並列共振子
５ 第２の並列共振子
６ 共振子
７ インダクタンス素子
４ａ，４ｂ トラップ帯域
１０ 弾性波フィルタ
１１〜１８ 並列共振子
２０，２１，２２ インダクタンス素子
３０ 入力端子
３１ 出力端子
３２〜３５ グランド端子
３６〜３９ 中間端子
４０，４２，４４，４６ トラップ帯域
５０ 弾性波フィルタ
５１〜５６ 並列共振子
５７，５８ 直列共振子
６０，６１ インダクタンス素子
７０ 入力端子
７１ 出力端子
７２〜７７ グランド端子
７８，７９ 中間端子
８０，８２ トラップ帯域

Claims (8)

1. 入力端子と、
   出力端子と、
   グランド端子と、
   前記入力端子と前記出力端子との間に直列に接続されるインダクタンス素子と、
   該インダクタンス素子と前記グランド端子との間に接続され、並列接続された少なくとも２つの第１及び第２の並列共振子を含む、少なくとも１つの基本素子回路と、
   を備え、
   前記基本素子回路の前記第１の並列共振子の共振周波数と前記第２の並列共振子の共振周波数とが異なることを特徴とする、弾性波フィルタ。
2. 前記基本素子回路の前記第１の並列共振子の反共振周波数が、前記基本素子回路の前記第２の並列共振子の共振周波数よりも小さいことを特徴とする、請求項１に記載の弾性波フィルタ。
3. 複数の前記基本素子回路を備えたことを特徴とする、請求項１又は２に記載の弾性波フィルタ。
4. 前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子に並列に接続される共振子をさらに備えたことを特徴とする、請求項１、２又は３に記載の弾性波フィルタ。
5. 前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子の両端と前記グランド端子との間にそれぞれ接続される２つの前記基本素子回路を備えたことを特徴とする、請求項１乃至４のいずれか一つに記載の弾性波フィルタ。
6. 前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子に並列に接続される前記共振子の反共振周波数が、前記基本素子回路の少なくとも１つの前記並列共振子の共振周波数と実質的に等しいことを特徴とする、請求項４又は５に記載の弾性波フィルタ。
7. 請求項１乃至６のいずれか一つに記載の弾性波フィルタと、
   前記弾性波フィルタの前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子と、
   前記弾性波フィルタが実装される回路基板と、
   を備えたモジュール部品であって、
   前記インダクタンス素子がチップコイルであることを特徴とする、モジュール部品。
8. 請求項１乃至６のいずれか一つに記載の弾性波フィルタと、
   前記弾性波フィルタの前記入力端子と前記出力端子との間に直列に接続される前記インダクタンス素子と、
   前記弾性波フィルタが実装される回路基板と、
   を備えたモジュール部品であって、
   前記回路基板の内部に前記インダクタンス素子が形成されていることを特徴とする、モジュール部品。

Images