JP2010056395A - 露光装置、発光装置 - Google Patents

Abstract

【課題】発光素子から出射される光の集光性能を向上させるとともに、装置の小型化を図る。
【解決手段】発光ユニット６０は、複数のＬＥＤ７２を備えた発光チップＣと、発光チップＣを取り付ける配線基板６２とを含む。発光チップＣは、発光基板７１と発光基板７１の一方の面に形成される複数のＬＥＤ７２とを備えた発光素子チップ７０、および、駆動基板８１と駆動基板８１に形成される駆動回路８２および貫通孔８８とを備えた駆動素子チップ８０を有する。発光素子チップ７０のＬＥＤ７２と駆動素子チップ８０の貫通孔８８とを対向させて複数のＬＥＤ７２と駆動回路８２とを第１のバンプ８６で接続し、発光素子チップ７０における駆動素子チップ８０の取り付け面と配線基板６２とを対向させて、駆動回路８２と配線基板６２の配線とを第２のバンプ８７で接続する。
【選択図】図５

Description

本発明は、複数の発光素子を備えた露光装置、発光装置に関する。

電子写真方式を用いたプリンタや複写機等の画像形成装置において、感光体ドラム等の像保持体上を露光する露光装置として、近年、ＬＥＤ（Light Emitting Diode）等の発光素子をライン状に配列した発光素子アレイを用いたものが採用されている。この種の露光装置では、通常、複数の発光素子に加え、各発光素子を駆動するための回路が設けられる。

公報記載の従来技術として、ＧａＡｓ系の半導体基板上に、ＰＮＰＮ構造を有する複数の発光サイリスタと、各発光サイリスタを駆動するための回路とを形成するものが存在する（特許文献２参照）。
また、他の公報記載の従来技術として、集積回路を形成したシリコン基板上に、ＧａＡｓ系の発光ダイオードを形成したエピタキシャルフィルムを貼り付け、シリコン基板上の集積回路とエピタキシャルフィルムとを、フォトリソグラフィ技術によって形成された薄膜の個別配線層を用いて電気的に接続するものが存在する（特許文献１参照）。

特開平１−２３８９６２号公報 特開２００４−１７２３５１号公報

ところで、発光ダイオードや発光サイリスタ等の発光素子から出射される光は、空間的に広がりながら進行する。このため、この種の発光素子を露光装置に用いた場合に、像保持体に向かわない光が発生し得ることになる。また、像保持体に向かわない光が発生した場合に、光路中に存在する部材がこの光を反射すると、像保持体の本来照射すべきでない位置に光が照射される迷光と呼ばれる現象が発生してしまい、得られる画像の画質の低下を招くおそれがあった。

本発明は、発光素子から出射される光の集光性能を向上させるとともに、装置の小型化を図ることを目的とする。

請求項１記載の発明は、発光素子が主走査方向に並べて配列された発光チップと、当該発光チップが取り付けられ、当該発光チップと電気的に接続された配線を備える配線基板とを含み、帯電された像保持体を露光する露光装置であって、前記発光チップは、第１の基板と、当該第１の基板の一方の面に形成される複数の前記発光素子とを備えた発光素子チップと、第２の基板と、当該第２の基板に形成され前記発光素子チップに設けられた前記複数の発光素子を駆動するための駆動素子と、当該第２の基板に形成される貫通孔とを備えた駆動素子チップと、前記発光素子チップの前記一方の面に形成された前記複数の発光素子と前記駆動素子チップに形成された前記貫通孔とを対向させた状態で、当該発光素子チップに設けられた当該複数の発光素子と当該駆動素子チップに設けられた前記駆動素子とを電気的に接続する第１の接続部材とを備え、前記発光素子チップが取り付けられた前記駆動素子チップの取り付け面と前記配線基板とを対向させた状態で、当該駆動素子チップに設けられた前記駆動素子と当該配線基板に設けられた前記配線とを電気的に接続する第２の接続部材をさらに備えることを特徴とする露光装置である。

請求項２記載の発明は、前記発光チップを構成する前記発光素子チップと前記駆動素子チップとが、前記第１の接続部材を介してフリップチップ接続され、前記発光チップを構成する前記駆動素子チップと前記配線基板とが、前記第２の接続部材を介してフリップチップ接続されることを特徴とする請求項１記載の露光装置である。
請求項３記載の発明は、前記駆動素子チップは、前記発光素子チップに設けられる前記複数の発光素子と同じ数の前記貫通孔を備えることを特徴とする請求項１または２記載の露光装置である。
請求項４記載の発明は、前記駆動素子チップに設けられた前記貫通孔の内壁に設けられ、前記発光素子チップに設けられた前記複数の発光素子から出射された光を反射する反射部材をさらに備えることを特徴とする請求項１ないし３のいずれか１項記載の露光装置である。
請求項５記載の発明は、前記配線基板はプリント配線板にて構成され、前記第１の接続部材が複数設けられるとともに前記第２の接続部材が複数設けられ、前記第２の接続部材の数は前記第１の接続部材よりも少なく設定され、且つ、隣接する当該第２の接続部材同士の間隔が隣接する当該第１の接続部材同士の間隔よりも広く設定されることを特徴とする請求項１ないし４のいずれか１項記載の露光装置である。

請求項６記載の発明は、第１の基板と、当該第１の基板の一方の面に形成される複数の発光素子とを備えた発光素子チップと、第２の基板と、当該第２の基板に形成され前記発光素子チップに設けられた前記複数の発光素子を駆動するための駆動素子と、当該第２の基板に形成される貫通孔とを備えた駆動素子チップと、前記発光素子チップの前記一方の面に形成された前記複数の発光素子と前記駆動素子チップに形成された前記貫通孔とを対向させた状態で、当該発光素子チップに設けられた当該複数の発光素子と当該駆動素子チップに設けられた前記駆動素子とを電気的に接続する接続部材とを含む発光装置である。
請求項７記載の発明は、前記発光素子チップと前記駆動素子チップとが、前記接続部材を介してフリップチップ接続されることを特徴とする請求項６記載の発光装置である。
請求項８記載の発明は、前記接続部材は、前記駆動素子チップの一方の面に形成され、当該駆動素子チップの当該一方の面から前記発光素子チップに向けて突出する突起状電極にて構成され、前記駆動素子チップの前記一方の面に形成され、当該駆動素子チップに設けられた前記駆動素子と他の電気回路とを電気的に接続するために、当該駆動素子チップの当該一方の面から当該他の電気回路に向けて突出する他の突起状電極をさらに備えることを特徴とする請求項６または７記載の発光装置である。
請求項９記載の発明は、前記発光素子チップの前記第１の基板は、化合物半導体を含む半導体基板にて構成され、前記駆動素子チップの前記第２の基板は、シリコンを含む半導体基板にて構成されることを特徴とする請求項６ないし８のいずれか１項記載の発光装置である。

請求項１記載の発明によれば、本構成を有しない場合と比較して、発光素子から出射される光の集光性能を向上させるとともに、露光装置の小型化を図ることができる。
請求項２記載の発明によれば、本構成を有しない場合と比較して、迷光の発生を抑制することができる。
請求項３記載の発明によれば、各々の発光素子から出射される光を、個別に集光させることが可能になる。
請求項４記載の発明によれば、本構成を有しない場合と比較して、発光素子から出射される光の取り出し効率を高めることができる。
請求項５記載の発明によれば、本構成を有しない場合と比較して、露光装置の製造を容易に行うことが可能になる。
請求項６記載の発明によれば、本構成を有しない場合と比較して、発光素子から出射される光の集光性能を向上させるとともに、発光装置の小型化を図ることができる。
請求項７記載の発明によれば、本構成を有しない場合と比較して、迷光の発生を抑制することができる。
請求項８記載の発明によれば、本構成を有しない場合と比較して、他の電気回路に発光装置を取り付けた際により小型化を図ることができる。
請求項９記載の発明によれば、本構成を有しない場合と比較して、第１の基板に対する発光素子の作成を容易に行うことができるとともに、第２の基板に対する駆動素子の作成を容易に行うことができる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。この画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成装置１全体の動作を制御する制御部３０、パーソナルコンピュータや画像読取装置等といった外部装置（図示せず）に接続され、これらから受信した画像データに対して画像処理を施す画像処理部３５を備えている。

画像形成プロセス部１０は、一定の間隔を置いて配置される４つの画像形成ユニット１１（具体的には１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を備える。各画像形成ユニット１１は、像保持体の一例としての感光体ドラム１２、感光体ドラム１２を帯電する帯電器１３、帯電された感光体ドラム１２を画像処理部３５から送られてくる画像データに基づいて露光するＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像をトナーで現像する現像器１５、感光体ドラム１２表面を清掃するクリーナ１６を備えている。なお、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

さらに、画像形成プロセス部１０は、各画像形成ユニット１１の感光体ドラム１２に対向する位置を循環する中間転写ベルト２０、中間転写ベルト２０を挟んで各感光体ドラム１２に対向配置され、各画像形成ユニット１１の感光体ドラム１２に形成されたトナー像を中間転写ベルト２０に一次転写する一次転写ロール２１、中間転写ベルト２０に対向配置され、中間転写ベルト２０上に重ね転写された各色のトナー像を用紙に二次転写する二次転写ロール２２、二次転写後の用紙の未定着トナー像を加熱・加圧して定着する定着器４５を備えている。

図２は、ＬＰＨ１４の構成を示した断面図である。このＬＰＨ１４は、ハウジング６１、複数のＬＥＤを備えた発光部６３、発光部６３を搭載しハウジング６１に取り付けられる配線基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにハウジング６１にはめ込まれ、発光部６３を外部から遮蔽するホルダ６５を備えている。なお、以下の説明においては、配線基板６２および配線基板６２に搭載される発光部６３を、まとめて発光ユニット６０と呼ぶ。

ハウジング６１は、例えば金属で形成され、配線基板６２を支持している。ロッドレンズアレイ６４は、感光体ドラム１２の軸方向に沿って配置されるとともに、感光体ドラム１２の回転方向に幅をもって形成されている。ホルダ６５は、感光体ドラム１２の軸方向に沿って配置されて、発光部６３を密閉する。また、ホルダ６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。

図３（ａ）はＬＰＨ１４における発光ユニット６０の上面図であり、図３（ｂ）はＬＰＨ１４におけるロッドレンズアレイ６４およびホルダ６５の上面図である。図３（ａ）に示すように、発光部６３は、配線基板６２上に、発光装置の一例としての６０個の発光チップＣ（Ｃ１〜Ｃ６０）を、副走査方向に二列に千鳥状に配置して構成されている。

そして、各発光チップＣ１〜Ｃ６０には、後述するようにそれぞれ２５６個の発光ダイオード（ＬＥＤ）が搭載されており、発光部６３全体では１５３６０個の発光ダイオードが設けられている。また、発光チップＣ１の外側端部から発光チップＣ６０の外側端部までの距離(発光部６３の主走査方向長さ)は、Ａ３ノビの用紙への画像形成に対応するために３２４ｍｍに設定される。このため、隣接するＬＥＤはそれぞれ約２１.１５μｍの等間隔に配置され、本実施の形態が適用されるＬＰＨ１４の主走査方向解像度は１２００ｄｐｉ(dot per inch)となっている。

また、図３（ｂ）に示すように、ロッドレンズアレイ６４は、複数のロッドレンズ６４ａを、互い違いとなるように副走査方向に二列に整列配置した状態で、ホルダ６５に保持させることによって構成されている。各ロッドレンズ６４ａは例えば円柱状の形状を有しており、その半径方向に屈折率分布を有し正立等倍実像を形成する屈折率分布型レンズにて構成される。なお、屈折率分布型レンズとしては、例えばセルフォック（日本板硝子株式会社の商標）レンズアレイが挙げられる。

図４は、発光ユニット６０の発光部６３のうち、発光チップＣ１、Ｃ２、Ｃ３の連結部位を拡大した図である。ここで、発光チップＣ１〜Ｃ６０はすべて同一の構成を有しており、それぞれが２５６個の発光ダイオードを主走査方向に一列に並べたＬＥＤ列ＬＡを備えている。そして、図４に示したように、発光チップＣ１、Ｃ２、Ｃ３の端部境界において、ＬＥＤ列ＬＡが発光チップＣ１、Ｃ２の連結部および発光チップＣ２、Ｃ３の連結部で主走査方向に連続するように配列されている。

図５は、図４のＶ−Ｖ断面すなわち発光チップＣ２の取り付け部位における発光ユニット６０の断面図を示している。また、図６は、発光チップＣ２の取り付け部位における発光ユニット６０の分解断面図を示している。なお、他の発光チップＣ１およびＣ３〜Ｃ６０も、発光チップＣ２と同じ構成を有している。このため、以下では、発光チップＣとして説明を行う。

露光装置の一例としての発光ユニット６０を構成する配線基板６２は、例えばガラス布基材エポキシ樹脂をベースとした所謂ガラエポ基板の表裏面や内部に、図示しない配線を形成してなるプリント配線板にて構成されている。また、配線基板６２において、発光チップＣと対向する側には、発光チップＣの発光素子チップ７０を収容するための凹部６２ａが形成されている。したがって、配線基板６２には、発光チップＣの数（６０個）と同数の凹部６２ａが形成されていることになる。配線基板６２に凹部６２ａを設けることで、凹部６２ａを設けない場合と比較して、配線基板６２に発光チップＣを実装して構成された発光ユニット６０の高さを低くしている。なお、凹部６２ａに代えて配線基板６２に貫通孔を形成するようにしてもよい。さらに、配線基板６２の凹部６２ａの両端外側には、それぞれ、配線基板６２内に設けられた配線と電気的に接続され、発光チップＣの駆動素子チップ８０と電気的な接続を行うための電極パッド６２ｂが形成されている。なお、以下の説明では、配線基板６２のうち電極パッド６２ｂが形成される側の面を接続面と呼ぶ。

発光チップＣは、ＬＥＤ列ＬＡが形成された発光素子チップ７０と、ＬＥＤ列ＬＡを駆動するための駆動回路８２が形成された駆動素子チップ８０とを備えている。そして、本実施の形態では、発光素子チップ７０がＮＣＰ（Non Conductive Paste：非導電性ペースト）５０にて駆動素子チップ８０に接合されることで、発光チップＣを構成している。また、各発光チップＣ（Ｃ１〜Ｃ６０）を構成する駆動素子チップ８０がＮＣＰ（Non Conductive Paste）５０にて配線基板６２に接合されることで、発光ユニット６０を構成している。

ここで、発光素子チップ７０は、ＧａＡｓ系の化合物半導体にて構成された第１の基板の一例としての発光基板７１と、発光基板７１にｐ型層とｎ型層とを形成することによって構成された発光素子の一例としてのＬＥＤ７２と、発光基板７１上に形成されそれぞれがＬＥＤ７２と電気的に接続される配線７３、７４と、例えばＳｉＯ₂で構成され、配線７３、７４の一部を除いて発光基板７１、ＬＥＤ７２および配線７３、７４を覆う保護膜７５とを備える。なお、発光素子チップ７０において、ＬＥＤ７２は、図中手前側から奥側に向けて２５６個並べて配列されており、ＬＥＤ列ＬＡを構成している。また、以下の説明においては、発光素子チップ７０のうち、ＬＥＤ７２が形成される側の面を発光面（第１の基板の一方の面に対応）と呼ぶ。

一方、駆動素子チップ８０は、Ｓｉ系の半導体にて構成された第２の基板の一例としての駆動基板８１と、発光チップＣを構成した際に発光素子チップ７０のＬＥＤ７２と対向する部位に貫通形成される貫通孔８８と、貫通孔８８の内側に形成される反射部材の一例としての反射膜８９とを備えている。なお、貫通孔８８は、各ＬＥＤ７２に対応して設けられる。したがって、１つの駆動基板８１には、発光素子チップ７０に設けられるＬＥＤ７２の数と同数（２５６個）の貫通孔８８が形成されている。ここで、貫通孔８８の反射膜８９の内側の直径は１０〜２０μｍ程度に設定され、またその長さは２００〜３００μｍ程度に設定される。なお、反射膜８９は、例えばアルミニウムや銀などの金属薄膜、あるいは、ＳｉＯ₂等の酸化物薄膜で構成される。ただし、反射膜８９を形成せず、貫通孔８８の内側にシリコンを露出させるようにしてもかまわない。また、本実施の形態では、各貫通孔８８の形状を円筒状としているが、その形状については設計変更して差し支えない。一方、貫通孔８８をＬＥＤ列ＬＡに沿う長穴として形成し、貫通孔８８の数を単数としてもかまわない。

また、駆動素子チップ８０は、貫通孔８８の一端側（図中左側）に、駆動基板８１にｐ型層およびｎ型層を形成することによって構成された駆動回路８２と、駆動基板８１上に形成される配線８３、８４と、例えばＳｉＯ₂で構成され、配線８３、８４の一部を除いて駆動基板８１、駆動回路８２および配線８３、８４を覆う保護膜８５とを備える。ここで、駆動回路８２は、ＭＯＳ(Metal Oxide Semiconductor)トランジスタ等、金属−絶縁体−半導体の層構造を有する所謂ＭＯＳ構造の駆動素子を組み合わせることによって形成されている。

さらに、駆動素子チップ８０は、貫通孔８８の両端側に設けられた配線８３のうち保護膜８５によって覆われない露出部位に形成される第１のバンプ８６と、貫通孔８８の両端側に設けられた配線８４のうち保護膜８５によって覆われない露出部位に形成される第２のバンプ８７と、をそれぞれ備えている。なお、駆動素子チップ８０に設けられた接続部材あるいは第１の接続部材の一例としての第１のバンプ８６は、発光チップＣを構成する際に発光素子チップ７０に設けられた配線７３、７４にそれぞれ電気的に接続される。また、駆動素子チップ８０に設けられた第２の接続部材の一例としての第２のバンプ８７は、発光ユニット６０を構成する際に配線基板６２に設けられた電極パッド６２ｂにそれぞれ電気的に接続される。ここで、第１のバンプ８６は突起状電極として機能し、一方、第２のバンプ８７は他の突起状電極として機能している。なお、以下の説明においては、駆動素子チップ８０のうち、第１のバンプ８６および第２のバンプ８７が形成される側の面を実装面（駆動素子チップの取り付け面に対応）と呼ぶ。

ここで、図７は、発光素子チップ７０を発光面側から見た図である。発光素子チップ７０の発光面側には、２５６個のＬＥＤ７２が一列に配列された状態で形成されており、これら２５６個のＬＥＤ７２がＬＥＤ列ＬＡを構成している。また、各ＬＥＤ７２のアノードには配線７３が、カソードには配線７４が、それぞれ接続されている。

発光素子チップ７０において、隣接するＬＥＤ７２同士の間隔は第１の間隔Ｄ１に設定される。なお、第１の間隔Ｄ１は、主走査方向の解像度が１２００ｄｐｉの場合、上述したように約２１．１５μｍとなる。また、本実施の形態では、隣接する配線７３同士の間隔および隣接する配線７４同士の間隔も、同じく第１の間隔Ｄ１に設定されている。

一方、図８は、駆動素子チップ８０を実装面側から見た図である。駆動素子チップ８０の実装面側には、２５６個の貫通孔８８が一列に配列された状態で形成されており、これら２５６個の貫通孔８８が貫通孔列ＨＡを構成している。また、貫通孔列ＨＡの一端側および他端側には、それぞれ２５６個の第１のバンプ８６が形成されている。そして、貫通孔列ＨＡの一端側に配置される２５６個の第１のバンプ８６は、貫通孔列ＨＡに沿って配列され、また、貫通孔列ＨＡの他端側に配列される２５６個の第２のバンプ８７も、貫通孔列ＨＡに沿って配列されている。また、貫通孔列ＨＡの一端側に設けられた２５６個の第１のバンプ８６の外側には、複数の第２のバンプ８７が形成されており、貫通孔列ＨＡの他端側に設けられた２５６個の第１のバンプ８６の外側にも、複数の第２のバンプ８７が形成されている。ここで、貫通孔列ＨＡの一端側に形成される複数の第２のバンプ８７の数は、貫通孔列ＨＡの一端側に形成される第１のバンプ８６の数（２５６個）よりも少なくなっており、また、貫通孔列ＨＡの他端側に形成される複数の第２のバンプ８７の数は、貫通孔列ＨＡの他端側に形成される第２のバンプ８７の数（２５６個）よりも少なくなっている。なお、図中上部側に設けられた各第１のバンプ８６は、対応する配線８３を介して駆動回路８２に接続されており、図中上部側に設けられた各第２のバンプ８７は、対応する配線８４を介して駆動回路８２に接続されている。一方、図中下部側に設けられた各第１のバンプ８６は、対応する配線８３を介して共通配線に接続されており、図中下部側に設けられた各第２のバンプ８７は、対応する配線８４を介してこの共通配線に接続されている。そして、図中下部側に設けられた各第１のバンプ８６および各第２のバンプ８７は、接地に使用される。

駆動素子チップ８０において、隣接する貫通孔８８の間隔は、上述した第１の間隔Ｄ１に設定される。また、隣接する第１のバンプ８６同士の間隔も、上述した第１の間隔Ｄ１に設定される。これに対し、隣接する第２のバンプ８７同士の間隔は、上述した第１の間隔Ｄ１よりも広い第２の間隔Ｄ２に設定される。なお、第２の間隔Ｄ２は、例えば１００μｍ以上とすることが好ましい。

ではここで、発光素子チップ７０と駆動素子チップ８０とを用いた発光チップＣの製造手順について簡単に説明する。
まず、公知の半導体プロセスを用いて、ＧａＡｓ系の発光基板７１にＬＥＤ７２、配線７３、７４および保護膜７５を形成して発光素子チップ７０を得る。また、公知の半導体プロセスを用いてＳｉ系の駆動基板８１に駆動回路８２、配線８３、８４、保護膜８５、第１のバンプ８６、第２のバンプ８７、貫通孔８８および反射膜８９を形成して駆動素子チップ８０を得る。

次に、得られた発光素子チップ７０の発光面側に設けられた配線７３、７４の露出部位にＮＣＰ５０を置く。続いて、発光素子チップ７０の発光面と駆動素子チップ８０の実装面とを対峙させ、且つ、駆動素子チップ８０に設けられた複数の第１のバンプ８６を、発光素子チップ７０に設けられた複数の配線７３、７４の露出部位すなわちＮＣＰ５０の配置部位に乗せて固定する。この状態で、発光素子チップ７０および駆動素子チップ８０を加熱、加圧することで、駆動素子チップ８０に設けられた各第１のバンプ８６と、発光素子チップ７０に設けられた各配線７３、７４とを接触させ、その後ＮＣＰ５０を硬化させることで、発光素子チップ７０と駆動素子チップ８０とを一体化した発光チップＣを得る。すなわち、この例では、所謂フリップチップ接続によって発光素子チップ７０と駆動素子チップ８０とを電気的に接続し、且つ固定している。ここで、図９は、このようにして得られた発光チップＣの断面図を示している。

次いで、このようにして得られた複数の発光チップＣ（Ｃ１〜Ｃ６０）と配線基板６２とを用いた、発光ユニット６０の製造手順について簡単に説明する。
まず、上述した手順により、６０個の発光チップＣを得る。また、公知の製法を用いて、６０個の凹部６２ａおよび複数の電極パッド６２ｂを形成した配線基板６２を得る。

次に、得られた配線基板６２の各電極パッド６２ｂにＮＣＰ５０を置く。続いて、配線基板６２の接続面と各発光チップＣの駆動素子チップ８０の実装面とを対峙させ、且つ、各発光チップＣの駆動素子チップ８０に設けられた複数の第２のバンプ８７を、配線基板６２に設けられた複数の電極パッド６２ｂの形成部位すなわちＮＣＰ５０の配置部位に乗せて固定する。この状態で、配線基板６２および複数の発光チップＣを加熱、加圧することで、各発光チップＣの駆動素子チップ８０に設けられた各第２のバンプ８７と、配線基板６２に設けられた各電極パッド６２ｂとを接触させ、その後ＮＣＰ５０を硬化させることで、６０個の発光チップＣ（Ｃ１〜Ｃ６０）と配線基板６２とを一体化した発光ユニット６０を得る。すなわち、この例では、所謂フリップチップ接続によって発光チップＣと配線基板６２とを電気的に接続し、固定している。なお、得られる発光ユニット６０は、上述した図５に示す断面を有することになる。

このように、本実施の形態では、発光チップＣを構成する発光素子チップ７０と駆動素子チップ８０とをフリップチップ接続にて接続し、且つ、発光ユニット６０を構成する複数の発光チップＣと配線基板６２とをフリップチップ接続にて接続している。

では、本実施の形態で用いたＬＰＨ１４の動作を説明する。
画像形成装置１において画像形成動作が開始されると、画像処理部３５は、画像処理を行って得た画像データをＬＰＨ１４に出力する。なお、この例においては、画像処理部３５が、ＬＰＨ１４の発光ユニット６０を構成する６０個の発光チップＣ１〜Ｃ６０のそれぞれに、個別の画像データを出力しているものとする。ただし、発光ユニット６０が例えばＡＳＩＣ（Application Specific Integrated Circuit）等の回路を搭載している場合には、画像処理部３５からＡＳＩＣに全体の画像データを出力し、ＡＳＩＣが、６０個の発光チップＣ１〜Ｃ６０のそれぞれに個別の画像データを出力することもあり得る。

次に、６０個の発光チップＣ１〜Ｃ６０のうち、例えば発光チップＣ２では、配線基板６２が個別の画像データを受け取り、受け取った個別の画像データを駆動素子チップ８０に受け渡す。具体的に説明すると、配線基板６２が受け取った個別の画像データは、図示しない配線、電極パッド６２ｂ、第２のバンプ８７および配線８４を介して駆動素子チップ８０の駆動回路８２に出力される。

駆動素子チップ８０の駆動回路８２では、受け取った個別の画像データに基づき、発光素子チップ７０のＬＥＤ列ＬＡを構成する２５６個のＬＥＤ７２のいずれを発光させるのか、および、発光させるＬＥＤ７２の光量（電流値あるいは発光時間）をどの程度にするのか、等についての演算を行う。そして、駆動回路８２は、演算の結果として得られたＬＥＤ７２毎の個別の制御信号を、発光素子チップ７０に出力する。具体的に説明すると、駆動回路８２から出力された個別の制御信号は、各配線８３、各配線８３に取り付けられた各第１のバンプ８６、各第１のバンプ８６に対応する配線７３、７４を介して、発光素子チップ７０の各ＬＥＤ７２に出力される。なお、駆動回路８２では、上述したＬＥＤ７２の発光に関する演算とは別に、他の演算を行わせるようにしてもよい。

そして、発光素子チップ７０に設けられた２５６個のＬＥＤ７２は、それぞれに対して送られる個別の制御信号に応じて、発光あるいは発光しない状態に設定される。例えば各配線７３が各ＬＥＤ７２のアノードに、各配線７４が各ＬＥＤ７２のカソードに接続されている場合は、ある配線７４をローレベルに設定した状態において、この配線７４に対応する配線７３をハイレベルに設定すれば、この配線７３、７４に接続されるＬＥＤ７２が発光する。一方、ある配線７４をローレベルに設定した状態において、この配線７４に対応する配線７３をローレベルに設定すれば、この配線７３、７４に接続されるＬＥＤ７２は発光しない。なお、駆動素子チップ８０から発光素子チップ７０に送られる個別の制御信号については、発光素子チップ７０を構成する２５６個のＬＥＤ７２を同時に発光させるものであってもよいし、また、２５６個のＬＥＤ７２を順番に１個ずつあるいは複数個ずつ発光させるものであってもよい。

そして、発光素子チップ７０に設けられたＬＥＤ７２が発光した場合、ＬＥＤ７２から出射された光は、ＬＥＤ７２に対応して駆動素子チップ８０に設けられた貫通孔８８を通過し、さらにロッドレンズアレイ６４を通過した後、感光体ドラム１２に照射されることになる。

なお、他の発光チップＣ１、Ｃ３〜Ｃ６０においても、同様にして個別の画像データの受け取りがなされ、受け取った画像データに基づいてＬＥＤ列ＬＡを構成する２５６個のＬＥＤ７２の発光制御が行われる。

ここで、図１０は、発光チップＣにおいて、発光素子チップ７０に設けられたＬＥＤ７２から出射される光の光路を説明するための図である。なお、図１０においては、ＬＥＤ７２から出射される光を破線矢印で示している。

ＬＥＤ７２からの光は、上述したように、対応する貫通孔８８を介して出射される。ここで、ＬＥＤ７２は、その特性上、出力された光が三次元的に広がる特性を有しているが、本実施の形態では、貫通孔８８を介して光を外部に出射しているため、光の広がりが抑えられ、集光性能が向上する。しかも、本実施の形態では、貫通孔８８の内側に反射膜８９を形成しているため、貫通孔８８に対し斜めに入射してくる光も、反射膜８９にて反射しながら外部に出射されることになり、光の取り出し効率が高まる。そして、本実施の形態では、発光素子チップ７０に設けられた２５６個のＬＥＤ７２に対応して、駆動素子チップ８０に２５６個の貫通孔８８を設けているため、各ＬＥＤ７２から出力される光の広がりが、それぞれ２次元的に抑えられることになり、より集光性能が向上する。

また、本実施の形態では、上述したように、発光ユニット６０を構成する配線基板６２と複数の発光チップＣとの接続、および、発光チップＣを構成する発光素子チップ７０と駆動素子チップ８０との接続にフリップチップボンディングを用いており、ワイヤボンディングを用いていない。このため、ＬＥＤ７２から出力された光が、ボンディングに用いられるワイヤに反射することに起因する迷光の発生が抑制される。

なお、本実施の形態で用いた駆動素子チップ８０において、隣接する第１のバンプ８６同士の間隔を第１の間隔Ｄ１に設定し、隣接する第２のバンプ８７同士の間隔を第１の間隔Ｄ１よりも広い第２の間隔Ｄ２に設定しているのは、次の理由による。

本実施の形態では、発光チップＣに設けられた駆動素子チップ８０が、画像形成装置１に設けられた画像処理部３５から個別の画像データを受け取り、受け取った個別の画像データを用いて駆動回路８２にて演算を行うことで、同じ発光チップＣの発光素子チップ７０に設けられた２５６個のＬＥＤ７２に対する個別の制御信号を作成し、出力している。

また、本実施の形態では、発光チップＣの発光素子チップ７０が、２５６個のＬＥＤ７２と、各ＬＥＤ７２に接続される配線７３、７４とを備えた構成となっており、片側で２５６個、合計で５１２個の端子を有している。したがって、発光チップＣでは、駆動素子チップ８０から発光素子チップ７０に対し、ＬＥＤ７２毎に制御信号を出力する必要がある。

本実施の形態では、発光素子チップ７０および駆動素子チップ８０を半導体基板で構成し、配線基板６２をプリント配線板で構成している。ここで、半導体基板を用いた発光素子チップ７０および駆動素子チップ８０では、プリント配線板を用いた配線基板６２に比べて高い精度で加工が行われ得る。また、本実施の形態では、発光素子チップ７０において隣接するＬＥＤ７２の間隔および隣接する配線７３同士および隣接する配線７４同士の間隔が、第１の間隔Ｄ１（この例では約２１．１５μｍ）に設定されている。したがって、駆動素子チップ８０に設けられ、発光素子チップ７０との接続に用いられる第１のバンプ８６も、第１の間隔Ｄ１で配列されている。

これに対し、配線基板６２と発光チップＣを構成する駆動素子チップ８０との間には、上述した個別の画像データを授受するための信号線や、駆動素子チップ８０の駆動回路８２を駆動させたり発光素子チップ７０のＬＥＤ７２を発光させたりするための電力線が接続されるが、必要な信号線の数は、各発光チップＣに対し数本程度すなわち各発光チップＣに設けられるＬＥＤ７２の数よりもずっと少なくてよく、また、電力線の数も信号線ほどは必要ない。したがって、駆動素子チップ８０に設けられ、配線基板６２との接続に用いられる第２のバンプ８７の数は、第１のバンプ８６の数よりも少なくてよく、それゆえ、隣接する第２のバンプ８７同士の間隔は、隣接する第１のバンプ８６同士の間隔である第１の間隔Ｄ１よりも広い第２の間隔Ｄ２でよいことになる。また、上述したように、プリント配線板を用いた配線基板６２では、半導体基板を用いた発光素子チップ７０や駆動素子チップ８０に比べて加工精度が低いことから、第１の間隔Ｄ１レベルの精度での加工が困難であるため、その面からも、第２の間隔Ｄ２を第１の間隔Ｄ１よりも広くすることが好ましい。

なお、本実施の形態では、駆動素子チップ８０に第１のバンプ８６および第２のバンプ８７を形成するようにしていたが、これに限られるものではなく、例えば第１のバンプ８６を発光素子チップ７０に形成するようにしてもよいし、例えば第２のバンプ８７を配線基板６２に形成するようにしてもよい。

また、本実施の形態では、発光チップＣを構成する発光素子チップ７０と駆動素子チップ８０とをフリップチップ接続を用いて一体化し、且つ、発光チップＣの駆動素子チップ８０と配線基板６２とをフリップチップ接続を用いて一体化していたが、これらの接続手法については設計変更してかまわない。

また、本実施の形態では、発光素子チップ７０を構成する発光基板７１としてＧａＡｓ系の半導体基板を用いていたが、これに限られるものではなく、ＬＥＤ７２の形成に用いられる各種化合物半導体基板を用いてもよい。

また、本実施の形態では、発光素子としてＬＥＤ７２を用いていたが、これに限られるものではなく、例えば半導体レーザ素子や有機ＥＬ素子等を用いるようにしてもよい。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 ＬＥＤプリントヘッド（ＬＰＨ）の構成を示した断面図である。 （ａ）はＬＰＨにおける発光ユニットの上面図であり、（ｂ）はＬＰＨにおけるロッドレンズアレイおよびホルダの上面図である。 発光ユニットの発光部の連結部位を拡大した図である。 発光ユニットの断面図である。 発光ユニットの分解断面図である。 発光素子チップを発光面側から見た図である。 駆動素子チップを実装面側から見た図である。 発光素子チップの断面図である。 発光素子チップに設けられたＬＥＤから出射される光の光路を説明するための図である。

符号の説明

１１（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１３…帯電器、１４…ＬＥＤプリントヘッド（ＬＰＨ）、１５…現像器、１６…クリーナ、３０…制御部、３５…画像処理部、５０…ＮＣＰ（Non Conductive Paste：非導電性ペースト）、６０…発光ユニット、６１…ハウジング、６２…配線基板、６３…発光部、６４…ロッドレンズアレイ、６５…ホルダ、７０…発光素子チップ、７１…発光基板、７２…ＬＥＤ、８０…駆動素子チップ、８１…駆動基板、８２…駆動回路、８６…第１のバンプ、８７…第２のバンプ、８８…貫通孔、８９…反射膜、Ｃ（Ｃ１〜Ｃ６０）…発光チップ、Ｄ１…第１の間隔、Ｄ２…第２の間隔

Claims (9)

1. 発光素子が主走査方向に並べて配列された発光チップと、当該発光チップが取り付けられ、当該発光チップと電気的に接続された配線を備える配線基板とを含み、帯電された像保持体を露光する露光装置であって、
   前記発光チップは、
   第１の基板と、当該第１の基板の一方の面に形成される複数の前記発光素子とを備えた発光素子チップと、
   第２の基板と、当該第２の基板に形成され前記発光素子チップに設けられた前記複数の発光素子を駆動するための駆動素子と、当該第２の基板に形成される貫通孔とを備えた駆動素子チップと、
   前記発光素子チップの前記一方の面に形成された前記複数の発光素子と前記駆動素子チップに形成された前記貫通孔とを対向させた状態で、当該発光素子チップに設けられた当該複数の発光素子と当該駆動素子チップに設けられた前記駆動素子とを電気的に接続する第１の接続部材とを備え、
   前記発光素子チップが取り付けられた前記駆動素子チップの取り付け面と前記配線基板とを対向させた状態で、当該駆動素子チップに設けられた前記駆動素子と当該配線基板に設けられた前記配線とを電気的に接続する第２の接続部材をさらに備えることを特徴とする露光装置。
2. 前記発光チップを構成する前記発光素子チップと前記駆動素子チップとが、前記第１の接続部材を介してフリップチップ接続され、
   前記発光チップを構成する前記駆動素子チップと前記配線基板とが、前記第２の接続部材を介してフリップチップ接続されることを特徴とする請求項１記載の露光装置。
3. 前記駆動素子チップは、前記発光素子チップに設けられる前記複数の発光素子と同じ数の前記貫通孔を備えることを特徴とする請求項１または２記載の露光装置。
4. 前記駆動素子チップに設けられた前記貫通孔の内壁に設けられ、前記発光素子チップに設けられた前記複数の発光素子から出射された光を反射する反射部材をさらに備えることを特徴とする請求項１ないし３のいずれか１項記載の露光装置。
5. 前記配線基板はプリント配線板にて構成され、
   前記第１の接続部材が複数設けられるとともに前記第２の接続部材が複数設けられ、
   前記第２の接続部材の数は前記第１の接続部材よりも少なく設定され、且つ、隣接する当該第２の接続部材同士の間隔が隣接する当該第１の接続部材同士の間隔よりも広く設定されることを特徴とする請求項１ないし４のいずれか１項記載の露光装置。
6. 第１の基板と、当該第１の基板の一方の面に形成される複数の発光素子とを備えた発光素子チップと、
   第２の基板と、当該第２の基板に形成され前記発光素子チップに設けられた前記複数の発光素子を駆動するための駆動素子と、当該第２の基板に形成される貫通孔とを備えた駆動素子チップと、
   前記発光素子チップの前記一方の面に形成された前記複数の発光素子と前記駆動素子チップに形成された前記貫通孔とを対向させた状態で、当該発光素子チップに設けられた当該複数の発光素子と当該駆動素子チップに設けられた前記駆動素子とを電気的に接続する接続部材と
   を含む発光装置。
7. 前記発光素子チップと前記駆動素子チップとが、前記接続部材を介してフリップチップ接続されることを特徴とする請求項６記載の発光装置。
8. 前記接続部材は、前記駆動素子チップの一方の面に形成され、当該駆動素子チップの当該一方の面から前記発光素子チップに向けて突出する突起状電極にて構成され、
   前記駆動素子チップの前記一方の面に形成され、当該駆動素子チップに設けられた前記駆動素子と他の電気回路とを電気的に接続するために、当該駆動素子チップの当該一方の面から当該他の電気回路に向けて突出する他の突起状電極をさらに備えることを特徴とする請求項６または７記載の発光装置。
9. 前記発光素子チップの前記第１の基板は、化合物半導体を含む半導体基板にて構成され、
   前記駆動素子チップの前記第２の基板は、シリコンを含む半導体基板にて構成されること
   を特徴とする請求項６ないし８のいずれか１項記載の発光装置。

Images