JP2010054903A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】デマルチプレクサ方式を用いた場合であっても、表示品位を向上させることができる電気光学装置および電子機器を提供する。
【解決手段】データ線１１４の一端に配置され、複数のスイッチング回路４１と信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂとを含んで構成されるデータ線選択回路４０Ａと、データ線１１４の他端に配置され、複数のスイッチング回路４１と信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂとを含んで構成されるデータ線選択回路４０Ｂとを備える。そして、出力バッファ３５を信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂの一端に配置すると共に、信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂの一端と信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂの一端とを信号供給線Ｌｃ＿Ｒ〜Ｌｃ＿Ｂで接続し、信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂの他端と信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂの他端とを信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂで接続する。
【選択図】図１

Description

本発明は、例えば液晶表示装置等の電気光学装置、及びそれを備えた電子機器に関する。

従来、複数のデマルチプレクサを含んで構成されるデータ線駆動回路を備える電気光学装置が知られている（例えば、特許文献１参照）。ここで、各デマルチプレクサは、１つの入力端子および複数の出力端子を有し、スイッチング素子によりこれら複数の出力端子を順に選択して入力端子に接続するものである。これにより、デマルチプレクサは、信号源から時分割信号として供給される画像信号を、データ線に振り分ける。

また、スイッチング素子に選択信号を供給する信号供給線の一方もしくは両方の端部から選択信号を供給することで、隣接するデマルチプレクサに供給される選択信号の信号波形のバラツキを少なくし、隣接する画素間の表示ムラを改善するというものが知られている（例えば、特許文献２参照）。
ところで、電気光学装置の電子機器への搭載を考慮すると、ＬＣＤパネルの長辺方向の長さが長くなるより、短辺方向の長さが長くなる方が不都合である。その理由の１つとして、電子機器の表示部の額縁領域が広くなる等、デザイン面で望ましくないという点が挙げられる。

そこで、ＬＣＤパネルの短辺側にドライバＩＣを実装すると共に、短辺方向に延在するデータ線を、１又は複数のデータ線がその両側から内側に向けて交互にくし歯状に行う、所謂くし歯配線とし、デマルチプレクサを含んで構成されるデータ線駆動回路を長辺側に沿って対向配置（分割配置）するというものが知られている（例えば、特許文献３参照）。
特許第３６７１９７３号明細書 特開２００４−２７１７２９号公報 特開２００４−２７２１００号公報

しかしながら、デマルチプレクサ駆動を行う場合、映像信号の画素への書き込みの可否を制御するスイッチング素子に入力する選択信号は、パネルの端部の一箇所から信号供給線を介して供給される場合が多く、上記各特許文献に記載の電気光学装置にあっては、選択信号の信号供給源から最も近いデマルチプレクサと最も遠いデマルチプレクサとの間で選択信号の時定数が大きく異なってしまう。

その結果、上記スイッチング素子の能力がばらつき、選択信号の信号供給源から最も近い画素と最も遠い画素との間で、映像信号書き込みタイミング及び映像信号書き込み期間が異なってしまい、表示ムラが発生する。
そこで、本発明は、デマルチプレクサ方式を用いた場合であっても、表示品位を向上させることができる電気光学装置および電子機器を提供することを課題としている。

上記課題を解決するために、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備える電気光学装置であって、前記複数のデータ線は、所定本数毎にブロック化されており、前記データ線の一端側に、所定の前記ブロックにそれぞれ対応して設けられ、信号供給源から入力される選択信号に基づいて自身に対応するブロックのデータ線の中から選択したデータ線に対して映像信号を供給する第１のスイッチング回路と、前記第１のスイッチング回路の配置方向に沿うように配設され、前記選択信号を前記第１のスイッチング回路に供給する第１の信号供給線とを有する第１のデータ線選択回路と、前記データ線の他端側に、前記所定ブロック以外のブロックにそれぞれ対応して設けられ、前記選択信号に基づいて自身に対応するブロックのデータ線の中から選択したデータ線に対して映像信号を供給する第２のスイッチング回路と、前記第２のスイッチング回路の配置方向に沿うように配設され、前記選択信号を前記第２のスイッチング回路に供給する第２の信号供給線とを有する第２のデータ線選択回路と、前記第１の信号供給線の一端と前記第２の信号供給線の一端とを接続する第３の信号供給線と、前記第１の信号供給線の他端と前記第２の信号供給線の他端とを接続する第４の信号供給線と、を備えることを特徴としている。

このように、第１の信号供給線と第２の信号供給線との両端部を互いに接続することで、これら信号供給線に供給される選択信号を上記両端部で短絡させることができるので、選択信号の信号供給源が表示パネル端部に配置された場合であっても、選択信号の信号供給源に最も近いスイッチング回路に供給される選択信号と最も遠いスイッチング回路に供給される選択信号との時定数差を抑制することができる。したがって、選択信号の信号供給源に最も近い画素に映像信号を書き込むタイミングと、最も遠い画素に映像信号を書き込むタイミングとの相違を少なくすることができ、表示品位向上を実現することができる。

また、本発明に係る電気光学装置は、上記において、前記第１及び第２のスイッチング回路は、複数のスイッチング素子からなるスイッチング素子群であり、前記第１及び第２のデータ線選択回路は、前記映像信号を選択した１本のデータ線に分配するデマルチプレクサとして機能することを特徴としている。
このように、各データ線選択回路をデマルチプレクサとして機能させることができるので、表示画像の高精細化に対応させることができる。

また、本発明に係る電気光学装置は、上記において、前記第１〜第４の信号供給線は、それぞれ複数の配線からなる配線群であり、前記第１の信号供給線の前記一端を、前記選択信号の信号供給源の出力端に接続し、前記第４の信号供給線の配線間距離を、前記第３の信号供給線の配線間距離の等倍以上に設定することを特徴としている。
これにより、第４の信号供給線における配線寄生容量の増大を抑制して配線抵抗を小さく抑えることができ、信号供給源から遠い方の端部（データ線選択回路の終端部）にて信号供給線を結線することによる効果を適正に発揮することができる。

さらに、本発明に係る電気光学装置は、上記において、前記第１の信号供給線の前記一端を、前記選択信号の信号供給源の出力端に接続し、前記第４の信号供給線の配線幅を、前記第３の信号供給線の配線幅の１０倍以下に設定することを特徴としている。
これにより、第４の信号供給線における配線寄生容量の増大を抑制して配線抵抗を小さく抑えることができ、信号供給源から遠い方の端部（データ線選択回路の終端部）にて信号供給線を結線することによる効果を適正に発揮することができる。

また、本発明に係る電気光学装置は、上記において、前記第３の信号供給線および前記第４の信号供給線の少なくとも一方の比抵抗値を、前記第１の信号供給線および前記第２の信号供給線の比抵抗値の同等以下に設定することを特徴としている。
このように、第３の信号供給線および第４の信号供給線の少なくとも一方を低抵抗の配線材料により構成するので、より効果的に時定数差分を低減し、画素間の書き込みタイミングのずれを低減させることができる。

さらにまた、本発明に係る電気光学装置は、上記において、前記複数のデータ線は、前記第１のデータ線選択回路および前記第２のデータ線選択回路にブロック毎に交互に接続されており、前記第１の信号供給線の前記一端を、前記選択信号の信号供給源の出力端に接続し、前記選択信号の信号供給源の最も近くに配置された前記データ線を含むブロックに属する前記データ線を、前記第２のデータ線選択回路に接続することを特徴としている。

ここで、第１のデータ線選択回路のスイッチング回路には、信号供給源から第１の信号供給線を介して選択信号が供給され、第２のデータ線選択回路のスイッチング回路には、信号供給源から第３の信号供給線および第２の信号供給線を介して選択信号が供給される。したがって、信号供給源の最も近くに配置されたブロックに属するデータ線を第２のデータ線選択回路に接続することで、画素間における書き込みタイミングのずれを少なくすることができ、より表示品位を向上させることができる。

また、本発明に係る電子機器は、上記の何れかの電気光学装置を備えることを特徴としている。
これにより、画素間の映像信号書き込みタイミングの相違を大幅に低減して表示品位向上を実現した電子機器とすることができる。また、データ線選択回路をデータ線の両端に分割配置する構成とするので、ドライバＩＣを表示パネルの短辺側に実装すればパネルの額縁領域をより狭くすることができる。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は本実施形態における電気光学装置１の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示パネル１０と、Ｙドライバ２０と、ドライバＩＣ３０と、出力バッファ３５と、データ線選択回路４０Ａ，４０Ｂとを備える。このうち、表示パネル１０は、特に図示しないが、素子基板と対向基板とが互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙に液晶を封入した構成となっている。

表示パネル１０の素子基板上には、後述する画素のスイッチング素子とデータ線選択回路４０Ａ，４０Ｂの構成素子とＹドライバ２０の構成素子とがＳＯＧ（System On Glass）技術により共通プロセスによって形成されるとともに、半導体チップであるドライバＩＣ３０が、ＣＯＧ（Chip On Glass）技術等により実装されている。
また、データ線選択回路４０Ａ，４０Ｂをデータ線１１４の両端に分割配置する構成とするので、Ｙドライバ２０とドライバＩＣ３０とを表示パネルの短辺側に実装すれば、パネルの額縁領域をより狭くすることができる。

なお、ドライバＩＣ３０は、後述する選択信号ＳＥＬ＿Ｒ，ＳＥＬ＿Ｇ，ＳＥＬ＿Ｂと映像信号Ｄ１〜ＤＭとをデータ線選択回路４０Ａ，４０Ｂに供給する機能を備えており、この機能を備えていれば、形態はこれに限らず、ＳＯＧ技術により表示パネル１０の素子基板上に形成されていてもよい。また、ドライバＩＣ３０がＣＯＦ（Chip On Film）技術によりフレキシブル基板上に実装され、表示パネル１０の素子基板上にフレキシブル基板が実装される構成であっても、他の実装部品の構成であってもよい。

また、表示パネル１０は表示領域１００を有する。この表示領域１００には、４８０行の走査線１１２が行（Ｘ）方向に延在すると共に、２４００列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的な絶縁を保つように設けられている。そして、各走査線１１２と各データ線１１４との交差部分には、画素１１０がそれぞれ配列している。

表示パネル１０の対向基板にはカラーフィルタ等が形成されており、これにより、カラー表示が可能となっている。ここで、カラーフィルタは、各画素に対応して原色の着色が施された着色領域を有する。本実施形態におけるカラーフィルタは、Ｒ（赤系）、Ｇ（緑系）、Ｂ（青系）の３色の着色領域を有し、行方向に３色の画素がＲＧＢの順に配置されると共に、列方向に同じ色の画素が配置されるストライプ型の画素配置となっているものとする。

なお、本実施形態では、画素１１０が表示領域１００において、縦４８０行×横２４００列（ＲＧＢの３色分を含め、３×８００＝２４００）でマトリクス状に配列している、所謂フルカラーＷＶＧＡを採用する場合について説明するが、本発明をこの配列に限定する趣旨ではない。
２４００本のデータ線１１４は、所定本数毎（本実施形態では３本毎）にブロック化されている。そして、データ線１１４の両端部（表示パネル１０の上側辺および下側辺）にそれぞれ配置されたデータ線選択回路４０Ａと４０Ｂとに、各データ線１１４が１ブロック毎に交互に接続されている。

すなわち、１以上Ｍ（Ｍは総ブロック数であり、本実施形態では２４００／３＝８００）以下の整数ｍを用いると、図１の左から数えて（３ｍ−２）列目、（３ｍ−１）列目および３ｍ列目のデータ線１１４はいずれもｍ番目のブロックに属し、偶数番目のブロックに属するデータ線１１４が表示パネル１０の上側辺に配置されたデータ線選択回路４０Ａに接続され、奇数番目のブロックに属するデータ線１１４が表示パネル１０の下側辺に配置されたデータ線選択回路４０Ｂに接続された構成となっている。

次に、画素１１０の詳細な構成について説明する。
図２は、画素１１０の構成を示す図である。ここでは、ｎ行と、奇数番目のブロックに属する（３ｍ−２）〜３ｍ列および偶数番目のブロックに属する（３ｍ＋１）〜（３ｍ＋３）列との交差に対応する計６画素分の構成を示している。
この図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（以下、ＴＦＴと称す）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｎ行（３ｍ−２）列に位置するもので代表して説明すると、当該ｎ行（３ｍ−２）列の画素１１０において、ＴＦＴ１１６のゲート電極はｎ行目の走査線１１２に接続される一方、そのソース電極は（３ｍ−２）列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端である画素電極に接続されている。

また、画素容量１２０の他端はコモン電極１０８に接続されている。このコモン電極１０８は、全ての画素１１０にわたって共通である。
画素容量１２０は、画素電極とコモン電極１０８とで誘電体の一種である液晶を挟持しており、画素電極とコモン電極１０８との差電圧を保持する構成となっている。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化することになる。

そして、（３ｍ−２）〜３ｍ列目のデータ線１１４はデータ線選択回路４０Ｂの出力端にそれぞれ接続されており、これら（３ｍ−２）〜３ｍ列目のデータ線１１４には、それぞれデータ線選択回路４０Ｂを介して各画素１１０の階調に応じたデータ信号が供給されるようになっている。また、（３ｍ＋１）〜（３ｍ＋３）列目のデータ線１１４はデータ線選択回路４０Ａの出力端にそれぞれ接続されており、これら（３ｍ＋１）〜（３ｍ＋３）列目のデータ線１１４には、それぞれデータ線選択回路４０Ａを介して各画素１１０の階調に応じたデータ信号が供給されるようになっている。

図１において、Ｙドライバ２０は、図示しない制御回路による制御にしたがって、１垂直走査期間（１フレーム期間）にわたって走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ４８０を、それぞれ１、２、３、…、４８０行目の走査線１１２に供給するものである。すなわち、Ｙドライバ２０は、走査線１１２を１、２、３、…、４８０行目という順番で選択するとともに、選択した走査線１１２への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線１１２への走査信号を非選択電圧（接地電位Ｇｎｄ）に相当するＬレベルとするものである。

詳細には、Ｙドライバ２０は、制御回路から供給されるスタートパルスＶＳＰをクロック信号ＶＣＫにしたがって順次シフトすること等によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ４８０を出力する。
また、ドライバＩＣ３０は、データ信号供給回路の機能を有し、選択された走査線１１２と、各データ線１１４との交差に対応する画素１１０の階調に応じた電圧のデータ信号Ｄ１〜ＤＭを出力するものである。各データ信号Ｄ１〜ＤＭにはブロック毎の映像信号であり、ブロック内の３本のデータ線１１４に供給すべき信号が時分割多重されている。なお、各ブロックに対応したデータ信号について、ブロックの番目を特定しないで一般的に説明する場合には、上述したｍを用いてＤｍと表記する。

データ線選択回路４０Ａ及び４０Ｂは、表示パネル１０の長辺側に、データ線１１４の延在方向で対向するように画素マトリクスを挟んで配置されている。
データ線選択回路４０Ａは、３個のスイッチング素子、スイッチ４２Ｒ，４２Ｇ，４２Ｂをそれぞれ有する複数のスイッチング回路４１を備え、偶数番目のブロックに属する各データ線１１４の一端に、各スイッチの出力端がそれぞれ接続されている。

詳細には、データ線選択回路４０Ａの１番目のスイッチング回路４１におけるスイッチ４２Ｒの出力端が４列目のデータ線１１４の一端に接続され、当該１番目のスイッチング回路４１におけるスイッチ４２Ｇの出力端が５列目のデータ線１１４の一端に接続され、当該１番目のスイッチング回路４１におけるスイッチ４２Ｂの出力端が６列目のデータ線１１４の一端に接続されている。また、これらスイッチ４２Ｒ，４２Ｇ，４２Ｂの入力端には、２番目のブロックの属する３本のデータ線に対応したデータ信号Ｄ２が共通に供給されるようになっている。

データ線選択回路４０Ａには、複数本（ここでは３本）の信号供給線Ｌａ＿Ｒ，Ｌａ＿Ｇ，Ｌａ＿Ｂが、スイッチング回路４１の配置方向（データ線１１４と直交する方向）に、スイッチング回路４１に沿って隣接するように延在しており、その一端は、それぞれ選択信号ＳＥＬ＿Ｒ，ＳＥＬ＿Ｇ，ＳＥＬ＿Ｂの信号供給源である出力バッファ３５の出力端に接続されている。これにより、選択信号ＳＥＬ＿Ｒ，ＳＥＬ＿Ｇ，ＳＥＬ＿Ｂが、それぞれ上記一端から信号供給線Ｌａ＿Ｒ，Ｌａ＿Ｇ，Ｌａ＿Ｂに供給されることになる。

また、これら信号供給線は、表示パネル１０の外側から内側に向けてＬａ＿Ｒ、Ｌａ＿Ｇ、Ｌａ＿Ｂの順に配置されている。
各スイッチ４２Ｒにはそれぞれ信号供給線Ｌａ＿Ｒを介して選択信号ＳＥＬ＿Ｒが共通して供給され、各スイッチ４２Ｇにはそれぞれ信号供給線Ｌａ＿Ｇを介して選択信号ＳＥＬ＿Ｇが共通して供給され、各スイッチ４２Ｂにはそれぞれ信号供給線Ｌａ＿Ｂを介して選択信号ＳＥＬ＿Ｂが共通して供給される。ここで、選択信号ＳＥＬ＿Ｒ，ＳＥＬ＿Ｇ，ＳＥＬ＿Ｂは、１水平走査期間において順次Ｈレベルとなる信号である。

そして、スイッチ４２Ｒは、選択信号ＳＥＬ＿ＲがＨレベルになったときに限り導通（オン）状態となり、同様に、スイッチ４２Ｇ、４２Ｂは、選択信号ＳＥＬ＿Ｇ、ＳＥＬ＿ＢがＨレベルになったときに限りそれぞれ導通状態となる。
このような構成により、２番目のブロックでは、１水平走査期間においてデータ信号Ｄ２をＲＧＢの各色に対応する信号に分離し、４列目から６列目までのデータ線１１４に各々供給することができる。なお、ここではデータ線選択回路４０Ａにおける１番目のスイッチング回路４１の動作についてのみ説明したが、他のスイッチング回路４１においても同様の動作が同時並行的に実行される。

データ線選択回路４０Ｂは、上述したデータ線選択回路４０Ａと同様に３個のスイッチ４２Ｒ，４２Ｇ，４２Ｂをそれぞれ有する複数のスイッチング回路４１を備え、奇数番目のブロックに属する各データ線１１４の一端に、各スイッチの出力端がそれぞれ接続されるようになっている。
このデータ線選択回路４０Ｂには、複数本（ここでは３本）の信号供給線Ｌｂ＿Ｒ，Ｌｂ＿Ｇ，Ｌｂ＿Ｂが、スイッチング回路４１の配置方向（データ線１１４と直交する方向）に、スイッチング回路４１に隣接するように延在しており、その出力バッファ３５側端部と、データ線選択回路４０Ａの信号供給線Ｌａ＿Ｒ，Ｌａ＿Ｇ，Ｌａ＿Ｂの出力バッファ側端部とが、信号供給線Ｌｃ＿Ｒ，Ｌｃ＿Ｇ，Ｌｃ＿Ｂによってそれぞれ接続されている。また、データ線選択回路４０Ａの信号供給線Ｌａ＿Ｒ，Ｌａ＿Ｇ，Ｌａ＿Ｂの他端と、データ線選択回路４０Ｂの信号供給線Ｌｂ＿Ｒ，Ｌｂ＿Ｇ，Ｌｂ＿Ｂの他端とは、信号供給線Ｌｄ＿Ｒ，Ｌｄ＿Ｇ，Ｌｄ＿Ｂによってそれぞれ接続されている。

つまり、本実施形態では、スイッチング回路４１の各スイッチ４２Ｒ，４２Ｇ，４２Ｂに選択信号ＳＥＬ＿Ｒ，ＳＥＬ＿Ｇ，ＳＥＬ＿Ｂを供給するための各信号供給線を、データ線選択回路の開始部（図１の左端）と終端部（図１の右端）とで結線した構成となっている。
そして、信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂの配線間距離を信号供給線Ｌｃ＿Ｒ〜Ｌｃ＿Ｂの配線間距離の等倍以上に設定すると共に、信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂの配線幅を信号供給線Ｌｃ＿Ｒ〜Ｌｃ＿Ｂの配線幅の１０倍以下とする。

また、信号供給線Ｌｃ＿Ｒ〜Ｌｃ＿Ｂおよび信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂの比抵抗を、信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂおよび信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂの比抵抗の同等以下とする。例えば、信号供給線Ｌｃ＿Ｒ〜Ｌｃ＿Ｂおよび信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂの配線材料には低抵抗のアルミニウムを用い、信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂおよび信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂにはアルミニウム、モリブデン、タングステン、タンタル等を用いる。

さらに、信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂは、表示パネル１０においてＹドライバ２０の外側を引き回すものとする。
なお、ここではスイッチング回路４１のスイッチ４２Ｒ，４２Ｇ，４２ＢをＴＦＴで構成する場合について説明したが、トランスミッションゲートなどの電子的な素子で構成することもできる。

図１において、データ線選択回路４０Ａが第１のデータ線選択回路に対応し、データ線選択回路４０Ｂが第２のデータ線選択回路に対応し、信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂが第１の信号供給線に対応し、信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂが第２の信号供給線に対応し、信号供給線Ｌｃ＿Ｒ〜Ｌｃ＿Ｂが第３の信号供給線に対応し、信号供給線Ｌｄ＿Ｒ〜Ｌｄ＿Ｂが第４の信号供給線に対応し、出力バッファ３５が信号供給源に対応している。そして、データ線選択回路４０Ａ，４０Ｂがデマルチプレクサとして機能する。

ところで、電気光学装置の電子機器への搭載を考慮すると、デザイン的な都合から表示パネルの短辺側にドライバＩＣを実装する方が好適である。また、これと同時に、表示部の額縁領域を狭くしたいとの要求もあり、これを実現するものとして、図３に示すように、短辺方向に延在するデータ線１１１４を、所定本数毎（ここでは３本毎）にその両側から内側に向けて交互にくし歯状に配線する、所謂くし歯配線とし、スイッチング回路１４１を含んで構成されるデータ線選択回路１４０Ａ，１４０Ｂを長辺側に沿って対向配置（分割配置）して、各データ線１１１４をデマルチプレクサ方式で駆動するものが提案されている。

ここで、スイッチング回路１４１は、複数のスイッチにより構成されており、所定のデータ線１１１４を選択するためには、各スイッチに選択信号を供給する必要がある。選択信号は信号供給線を介して供給されるが、信号供給線には配線抵抗と浮遊容量が分布しているため、配線の長さに応じて選択信号の時定数が異なる。
すなわち、図３に示す回路では、出力バッファ１３５から最も近くに位置するスイッチ（図中符号α）に供給される選択信号ＳＥＬ＿Ｒと、出力バッファ１３５から最も遠くに位置するスイッチ（図中符号β）に供給される選択信号ＳＥＬ＿Ｂとの間に大きな時定数差が生じてしまう。

このように、スイッチに供給される選択信号の波形が大きく異なると、スイッチがオンする時間、即ちデータ線１１１４が選択される時間が相違し、データ線１１４を介して各画素に書き込まれる電圧値が各画素間でバラつくため、表示ムラ（濃淡）が発生してしまう。
また、この時定数差は、上述したように配線抵抗および配線寄生容量起因のものであるため、仮に出力バッファ１３５のサイズを大きくしたとしても、当該時定数差は縮まらない。

これに対して、本実施形態では、データ線選択回路４０Ａ内に引き回される信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂと、データ線選択回路４０Ｂ内に引き回される信号供給線Ｌｂ＿Ｒ〜Ｌｂ＿Ｂとを、データ線選択回路４０Ａ，４０Ｂの開始部と終端部とで接続するので、図３に示すようにデータ線選択回路１４０Ａ，１４０Ｂの開始部のみの結線の場合と比較して、信号供給源（出力バッファ）に最も近いスイッチに供給される選択信号と、最も遠いスイッチに供給される選択信号との時定数差を抑制することができる。

その結果、信号供給源に最も近い画素に映像信号を書き込むタイミングと、最も遠い画素に映像信号を書き込むタイミングとの相違を少なくすることができ、表示品位向上を実現することができる。
また、本実施形態では、データ線選択回路４０Ａで偶数番目のブロックに属するデータ線１１４を駆動し、データ線選択回路４０Ｂで奇数番目のブロックに属するデータ線１１４を駆動すると共に、信号供給源をデータ線選択回路４０Ａの端部近傍に配置する。すなわち、１列目のデータ線１１４に対応する画素は、信号供給源から遠くに位置する方のデータ線選択回路４０Ｂによって駆動されることになる。これにより、図３に示すように１列目のデータ線１１１４に対応する画素を、信号供給源の近くに位置する方のデータ線選択回路１４０Ｂによって駆動する場合と比較して、隣接する画素間の書き込みタイミングのずれを抑制することができる。

さらに、本実施形態では、１画素を構成するサブ画素がＲＧＢの順に配置している場合、各色に対応する信号供給線Ｌａ＿Ｒ〜Ｌａ＿Ｂを、表示パネル１０の外側から内側に向けてＬａ＿Ｒ、Ｌａ＿Ｇ、Ｌａ＿Ｂの順に配置する。これにより、１画素内において、信号供給源から最も遠いサブ画素（Ｂ）に対応する信号供給線（Ｌａ＿Ｂ，Ｌｂ＿Ｂ，Ｌｃ＿Ｂ，Ｌｄ＿Ｂ）を表示パネル１０の最も内側に配置することができる。

その結果、図３に示すように信号供給源から最も遠いサブ画素（Ｂ）に対応する信号供給線を表示パネルの最も外側に配置する場合と比較して、１ブロック内における信号供給源から各スイッチ４２Ｒ，４２Ｇ，４２ｂまでの配線抵抗差を少なくすることができ、サブ画素間の書き込みタイミングのずれを抑制することができる。
また、データ線選択回路の終端部結線の配線間距離を、開始部結線の配線間距離の等倍以上とするので、終端部結線による配線抵抗減の効果を適正に発揮することができる。

さらに、終端部結線の配線幅を開始部結線の配線幅の１０倍以下とするので、不要に終端部結線の配線を太くすることに起因して配線寄生容量が増えてしまうのを防止することができ、終端部結線による配線抵抗減の効果を適正に発揮することができる。
図４は、終端部結線の配線幅を変化させたときのシミュレーション結果を示す図である。ここで、パターンＡは終端部結線無し、パターンＢ〜パターンＦは終端部結線有りの結果を示している。なお、終端部結線の配線幅は、パターンＢ→Ｃ→Ｄ→Ｅ→Ｆの順に太くなるように設定している。

この図４に示すように、終端部結線を施すことでデータ線選択回路の開始部（入力部）と終端部との間の時定数差が削減されることがわかる。
また、終端部結線の配線幅は、太くしすぎると時定数差分の低減効果が少なくなることがわかる。これは、配線幅を太くしすぎると配線抵抗減に対して配線寄生容量増が大きくなるためである。

したがって、終端部結線の配線幅は、開始部結線の配線幅の１０倍以下に設定することが好ましい。
さらに、本実施形態では、終端部結線および開始部結線の比抵抗を、データ線選択回路内に引き回されている信号供給線の比抵抗の同等以下とするので、より効果的に時定数差分を低減させることができる。

またさらに、終端部結線はＶドライバ群（Ｙドライバ２０）の外側を引き回すので、信号供給線にノイズが乗るのを防止することができる。
なお、上記実施形態においては、データ線を１画素分（３本）ずつブロック化する場合について説明したが、複数画素分ずつブロック化することもできる。
さらに、上記実施形態においては、データ線選択回路４０Ａと４０Ｂとに、各データ線を１ブロック毎に交互に接続する場合について説明したが、複数ブロック毎に交互に接続することもできる。

またさらに、上記実施形態においては、各色に対応する信号供給線を、カラーフィルタの配列順（ＲＧＢ）に応じて表示パネルの外側から内側に向けてＲＧＢの順に配置することで、サブ画素間の表示ムラを抑制する場合について説明したが、表示パネルの外側から内側に向けてＢＧＲの順に配置する場合であっても、信号供給源に最も遠いサブ画素（Ｂ）に対応する信号供給線（Ｌａ＿Ｂ，Ｌｂ＿Ｂ，Ｌｃ＿Ｂ）の配線抵抗を最も小さくし、次いでＧ，Ｒの順に信号供給線の配線抵抗が小さくなるように配線幅等を調整することでも同様の効果が得られる。

さらに、上記実施形態においては、ＲＧＢ３色のカラーフィルタを採用する場合について説明したが、ＲＧＢＣ（シアン）やＲＧＢＷ（白）等、４色のカラーフィルタを採用することもできる。
また、上記実施形態においては、本発明を、液晶を用いた表示装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた表示装置、例えば有機ＥＬやプラズマ放電を用いた表示装置に適用することもできる。

さらに、上記実施形態の電気光学装置は、電子機器に搭載される表示装置として用いることができる。電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話機、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。

本実施形態における電気光学装置の全体構成を示すブロック図ある。 画素の構成を示す図である。 従来の電気光学装置の概略構成を示すブロック図である。 本発明のシミュレーション結果を示す図である。

符号の説明

１…電気光学装置、１０…表示パネル、２０…Ｙドライバ、３０…ドライバＩＣ、３５…出力バッファ、４０Ａ，４０Ｂ…データ線選択回路、４１…スイッチング回路、４２Ｒ，４２Ｇ，４２Ｂ…スイッチ、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…画素容量、１３０…蓄積容量

Claims (7)

1. 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備える電気光学装置であって、
   前記複数のデータ線は、所定本数毎にブロック化されており、
   前記データ線の一端側に、所定の前記ブロックにそれぞれ対応して設けられ、信号供給源から入力される選択信号に基づいて自身に対応するブロックのデータ線の中から選択したデータ線に対して映像信号を供給する第１のスイッチング回路と、前記第１のスイッチング回路の配置方向に沿うように配設され、前記選択信号を前記第１のスイッチング回路に供給する第１の信号供給線とを有する第１のデータ線選択回路と、
   前記データ線の他端側に、前記所定ブロック以外のブロックにそれぞれ対応して設けられ、前記選択信号に基づいて自身に対応するブロックのデータ線の中から選択したデータ線に対して映像信号を供給する第２のスイッチング回路と、前記第２のスイッチング回路の配置方向に沿うように配設され、前記選択信号を前記第２のスイッチング回路に供給する第２の信号供給線とを有する第２のデータ線選択回路と、
   前記第１の信号供給線の一端と前記第２の信号供給線の一端とを接続する第３の信号供給線と、
   前記第１の信号供給線の他端と前記第２の信号供給線の他端とを接続する第４の信号供給線と、を備えることを特徴とする電気光学装置。
2. 前記第１及び第２のスイッチング回路は、複数のスイッチング素子からなるスイッチング素子群であり、前記第１及び第２のデータ線選択回路は、前記映像信号を選択した１本のデータ線に分配するデマルチプレクサとして機能することを特徴とする請求項１に記載の電気光学装置。
3. 前記第１〜第４の信号供給線は、それぞれ複数の配線からなる配線群であり、
   前記第１の信号供給線の前記一端を、前記選択信号の信号供給源の出力端に接続し、
   前記第４の信号供給線の配線間距離を、前記第３の信号供給線の配線間距離の等倍以上に設定することを特徴とする請求項１又は２に記載の電気光学装置。
4. 前記第１の信号供給線の前記一端を、前記選択信号の信号供給源の出力端に接続し、
   前記第４の信号供給線の配線幅を、前記第３の信号供給線の配線幅の１０倍以下に設定することを特徴とする請求項１〜３の何れか１項に記載の電気光学装置。
5. 前記第３の信号供給線および前記第４の信号供給線の少なくとも一方の比抵抗値を、前記第１の信号供給線および前記第２の信号供給線の比抵抗値の同等以下に設定することを特徴とする請求項１〜４の何れか１項に記載の電気光学装置。
6. 前記複数のデータ線は、前記第１のデータ線選択回路および前記第２のデータ線選択回路にブロック毎に交互に接続されており、
   前記第１の信号供給線の前記一端を、前記選択信号の信号供給源の出力端に接続し、
   前記選択信号の信号供給源の最も近くに配置された前記データ線を含むブロックに属する前記データ線を、前記第２のデータ線選択回路に接続することを特徴とする請求項１〜５の何れか１項に記載の電気光学装置。
7. 前記請求項１〜６の何れか１項に記載の電気光学装置を備えることを特徴とする電子機器。

Images