JP2010050908A - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP2010050908A JP2010050908A JP2008215688A JP2008215688A JP2010050908A JP 2010050908 A JP2010050908 A JP 2010050908A JP 2008215688 A JP2008215688 A JP 2008215688A JP 2008215688 A JP2008215688 A JP 2008215688A JP 2010050908 A JP2010050908 A JP 2010050908A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- polynomial
- signal
- coefficient
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】プリディストータ301は、歪補償値で入力信号Xを歪補償して被補償回路401へ出力する歪補償部11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式の係数を算出する多項式係数算出部13と、を備える。歪補償部11は、数式で表せる歪補償多項式を記憶しており、入力信号Xを歪補償多項式で歪補償した予歪補償信号Aを生成し、被補償回路401へ出力する。
【選択図】図2
Description
まず、増幅回路の歪特性をモデル化する。図1は複数の増幅器で構成された増幅回路をモデル化した図である。入力信号Xが入力され出力信号Yを出力する。ここで、入力信号Xを周期Tsでサンプリングした離散時間信号をx(nTs)とし、出力信号Yを周期Tsでサンプリングした離散時間信号をy(nTs)とし、表記を簡単にするためにそれぞれをx(n)、y(n)で表すこととする。また、x(n)及びy(n)は実数成分と虚数成分を持つ複素数信号であり、x(n)及びy(n)に対する乗算及び加算は、それぞれ複素乗算及び複素加算を示すものとする。増幅回路を構成する要素増幅器513の歪特性をそれぞれ
2×(2×40+1)×(2×50+1)×3×5=245430
通りとなり、数式5を整理した数式9においては、係数の個数は、
(2×50+1)×(5+3−1)+(2×50+1)×(2×40)×2
+(2×50+1)×(2×40)×2×4=81507
通りとなる。
245430/101340875≒1/413
となる。さらに、数式9の場合、求める係数の数はボルテラ級数に比べて、
81507/101340875≒1/1243
となり、本発明の手法を用いればボルテラ級数に比べて約1243分の1の数の係数を計算をすれば増幅器の特性を計算できる。係数を求める際に利用する連立方程式の解法の計算量は項数の3乗に比例するので、計算量はボルテラ級数を用いた場合に比べて、
(81507/101340875)3≒1/1922070104
に削減される。
次に、図1のモデルに基づいた増幅回路の歪補償方法について説明する。増幅装置全体の入出力信号の関係は
ここで、数式13を利用して歪補償多項式の係数を求める方法について説明する。但し、ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおく。係数w’d,k、w’r,d,l、及びw’r,d,l,kを全て並べた係数のベクトルを数式14のようにおく。
次に、歪補償多項式の係数を時刻の経過とともに更新する更新アルゴリズムを説明する。
(2×50+1)×(5+3−1)+(2×50+1)×(2×40)×2
+(2×50+1)×(2×40)×2×4=81507
通りとなる。
81570/101340875≒1/1243
となり、本発明の手法を用いればボルテラ級数に比べて約1243分の1の数の係数を計算をすれば増幅器の特性を計算できる。係数を求める際に利用する連立方程式の解法の計算量は項数の3乗に比例するので、計算量はボルテラ級数を用いた場合に比べて
(81507/101340875)3≒1/1922070104
に削減される。
被補償回路401としてE級ドハティ増幅回路を歪補償した実験結果を図4に示す。図4のグラフにおいて横軸は周波数[MHz]を示しており、縦軸は電力を対数で示している。図4(a)は、歪補償無し時の増幅回路の出力信号Yのスペクトラムである。図4(b)は、特許文献5の歪補償方法のプリディストータで歪補償した増幅回路の出力信号Yのスペクトラムである。図4(c)は、図2のプリディストータ301で歪補償した増幅器の出力信号Yのスペクトラムである。
11:歪補償部
13:多項式係数算出部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:乗算器
515:加算器
X:入力信号
Y:出力信号
A:予歪補償信号
Claims (4)
- 前記入力信号及び前記被補償回路の出力信号が入力され、前記歪補償部が記憶する前記歪補償多項式の係数を算出し、前記歪補償多項式へ適用する多項式係数算出部をさらに備える請求項1に記載のプリディストータ。
- 前記多項式係数算出部は、前記入力信号及び前記出力信号から最小二乗法で前記歪補償多項式の係数を算出することを特徴とする請求項2に記載のプリディストータ。
- 前記多項式係数算出部は、前記歪補償多項式に入力信号を代入して得た値と前記入力信号とを乗算して入力レプリカ信号を生成し、前記歪補償多項式に出力信号を代入して得た値と前記出力信号とを乗算して出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差が最小となるように前記歪補償多項式の係数を更新することを特徴とする請求項2又は3に記載のプリディストータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008215688A JP5160344B2 (ja) | 2008-08-25 | 2008-08-25 | プリディストータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008215688A JP5160344B2 (ja) | 2008-08-25 | 2008-08-25 | プリディストータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010050908A true JP2010050908A (ja) | 2010-03-04 |
| JP5160344B2 JP5160344B2 (ja) | 2013-03-13 |
Family
ID=42067597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008215688A Active JP5160344B2 (ja) | 2008-08-25 | 2008-08-25 | プリディストータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5160344B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8836426B2 (en) | 2011-11-16 | 2014-09-16 | Fujitsu Limited | Adaptive linearizer with narrowband feedback path |
| US9048796B2 (en) | 2013-01-07 | 2015-06-02 | Fujitsu Limited | Transmission signal power control apparatus, communication apparatus and predistortion coefficient updating method |
| US9257943B2 (en) | 2010-12-22 | 2016-02-09 | Sumitomo Electric Industries, Ltd. | Amplifier circuit and wireless communication equipment |
| US9548703B2 (en) | 2013-09-17 | 2017-01-17 | Fujitsu Limited | Distortion compensation apparatus, transmission apparatus, and distortion compensation method |
-
2008
- 2008-08-25 JP JP2008215688A patent/JP5160344B2/ja active Active
Non-Patent Citations (1)
| Title |
|---|
| JPN6012031237; D.R.Morgan, Z.Ma, J.Kim, M.G.Zierdt, J.Pastalan: '"A Generalized Memory Polynomial Model for Digital Predistortion of RF Power Amplifiers"' IEEE TRANSACTION ON SIGNAL PROCESSING VOL.54, NO.10, 200610, Page 3852-3860, IEEE * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257943B2 (en) | 2010-12-22 | 2016-02-09 | Sumitomo Electric Industries, Ltd. | Amplifier circuit and wireless communication equipment |
| US8836426B2 (en) | 2011-11-16 | 2014-09-16 | Fujitsu Limited | Adaptive linearizer with narrowband feedback path |
| US9048796B2 (en) | 2013-01-07 | 2015-06-02 | Fujitsu Limited | Transmission signal power control apparatus, communication apparatus and predistortion coefficient updating method |
| US9548703B2 (en) | 2013-09-17 | 2017-01-17 | Fujitsu Limited | Distortion compensation apparatus, transmission apparatus, and distortion compensation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5160344B2 (ja) | 2013-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100659592B1 (ko) | 멱급수형 디지털 프리디스토터 | |
| CN103299542B (zh) | 用于数字预失真器的正交基函数集 | |
| KR101679230B1 (ko) | 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법 | |
| CN100477500C (zh) | 功率放大器预失真器及其包括该预失真器的基站 | |
| JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
| US10797737B2 (en) | Distortion compensation device and distortion compensation method | |
| US10171041B2 (en) | Predistortion device | |
| Schoukens et al. | Obtaining the preinverse of a power amplifier using iterative learning control | |
| JP5160344B2 (ja) | プリディストータ | |
| JP2008294518A (ja) | 送信装置 | |
| JP5336134B2 (ja) | プリディストータ | |
| JP5299958B2 (ja) | プリディストータ | |
| JP2019201347A (ja) | 歪み補償装置及び歪み補償方法 | |
| JP5238461B2 (ja) | プリディストータ | |
| JP6064374B2 (ja) | 歪補償装置、および、歪補償方法 | |
| KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
| TW201018080A (en) | Lookup table generation method and related device for a predistorter | |
| JP5221260B2 (ja) | プリディストータ | |
| KR20140073421A (ko) | 고주파 증폭 장치 및 왜곡보상 방법 | |
| JP5290698B2 (ja) | プリディストータ | |
| KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
| KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
| JP5115979B2 (ja) | プリディストータ | |
| JP2011228999A (ja) | 増幅回路及び無線通信装置 | |
| JP2010171760A (ja) | プリディストータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5160344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
