JP2010050908A - プリディストータ - Google Patents

プリディストータ Download PDF

Info

Publication number
JP2010050908A
JP2010050908A JP2008215688A JP2008215688A JP2010050908A JP 2010050908 A JP2010050908 A JP 2010050908A JP 2008215688 A JP2008215688 A JP 2008215688A JP 2008215688 A JP2008215688 A JP 2008215688A JP 2010050908 A JP2010050908 A JP 2010050908A
Authority
JP
Japan
Prior art keywords
distortion compensation
polynomial
signal
coefficient
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008215688A
Other languages
English (en)
Other versions
JP5160344B2 (ja
Inventor
Takaki Shibata
孝基 柴田
Takuya Funayama
拓也 舩山
Takayoshi Sasaki
孝義 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008215688A priority Critical patent/JP5160344B2/ja
Publication of JP2010050908A publication Critical patent/JP2010050908A/ja
Application granted granted Critical
Publication of JP5160344B2 publication Critical patent/JP5160344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】少ない計算量で歪補償値を算出でき、歪補償精度の高いプリディストータを提供する。
【解決手段】プリディストータ301は、歪補償値で入力信号Xを歪補償して被補償回路401へ出力する歪補償部11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式の係数を算出する多項式係数算出部13と、を備える。歪補償部11は、数式で表せる歪補償多項式を記憶しており、入力信号Xを歪補償多項式で歪補償した予歪補償信号Aを生成し、被補償回路401へ出力する。
【選択図】図2

Description

本発明は、信号増幅器などの被補償回路からの出力信号の歪を補償するため、予め入力信号に歪補償値を加えるプリディストータに関するものである。
従来、増幅器のメモリ効果対策歪補償技術の技術としては、ボルテラ(Volterra)級数を基本とした方法(例えば、特許文献1及び特許文献2を参照。)、メモリ多項式を基本とした方法(例えば、特許文献3を参照。)、およびドハティ増幅器向けの方法(例えば、特許文献4を参照。)がある。
特開2004−320598号公報 特開2007−282066号公報 特開2004−320329号公報 特開2007−243549号公報 特開2006−093947号公報 野島俊雄、山尾泰 編著、「モバイル通信の無線回路技術」、p.61、電子情報通信学会、2007年出版
特許文献1及び特許文献2では、ボルテラ級数展開された多項式の係数を推定し、その係数を用いてボルテラ級数展開により生成した逆歪特性(歪補償特性)をプリディストータに用いている。ボルテラ級数展開を基本としたメモリ効果対策歪補償技術では、多項式の次数が十分に大きく、かつ適切な項を選択した場合に十分な歪補償をすることができる。しかし、ボルテラ級数を基本とした方法では、次数が小さくとも項数が多くなるので、係数を推定する計算時間が長くなってしまうという課題があった。また、ボルテラ級数を基本とした方法では、適切に項を選択し、必要の無い余計な項を削除しないと十分な歪補償ができないという課題もあった。更には、ボルテラ級数を基本とした方法は、多項式の中から適切な項を選べれば理想的な歪補償ができるが、適切な項を選択するべきか判断することにも課題があった。
すなわち、ボルテラ級数を基本とした歪補償方法で用いているボルテラ級数展開は、増幅器の歪特性(または歪特性の逆特性である歪補償特性)をモデル化しているのではなく、単純に増幅器への複数のサンプリング時刻の異なる入力信号に対する全ての組み合わせを表現した式にすぎない。このようなボルテラ級数を基本とした歪補償方法は、項数が膨大なので、係数の推定に必要な計算量も膨大となり、結果として係数の推定値の更新にも長い時間が必要となり、歪特性の変動に追従できないという課題があった。従って、ボルテラ級数の係数を全て求めるのは現実的ではなく、現実的な計算量、および計算時間で係数を算出する目的で、ボルテラ級数の代わりに増幅器をモデル化したメモリ多項式などが提案されている。
一方、特許文献3では、メモリ多項式と呼ばれる多項式の係数を推定し、その係数を用いてメモリ多項式により生成した歪補償値をプリディストータに用いている。ここで、メモリ多項式とは、メモリ効果対策を考慮していない従来の増幅器の歪補償値をモデル化した歪補償多項式に、過去の入力信号で定義される歪補償多項式を加えた多項式である。このメモリ多項式は、多項式の次数を同一としたとき前述のボルテラ級数よりも少ない項数となり、計算量を大幅に減らすことができる。しかし、メモリ多項式を基本とした方法はボルテラ級数を基本としたメモリ効果対策歪補償技術に比べて歪補償量が十分でなく、補償精度に課題があった。
また、ドハティ増幅器向けの方法では、ドハティ増幅器に特化したモデルを用いたメモリ効果対策歪補償技術であるが、従来の歪補償に用いているルックアップテーブルに加えて合成比率のルックアップテーブルが必要であり、入出力信号からドハティ増幅器を構成している要素アンプそれぞれの特性と合成比率の特性をそれぞれ順番に推定する必要があるので、収束が遅いという課題があった。
そこで、本発明は、上記課題を解決するためになされたもので、少ない計算量で歪補償値を算出でき、歪補償精度の高いプリディストータを提供することを目的とする。
前記目的を達成するために、本発明に係るプリディストータは、被補償回路を適切にモデル化し、これから算出された歪補償多項式に基づいて歪補償することとした。
具体的には、本発明に係るプリディストータは、数式1又は数式2で表せる歪補償多項式を記憶しており、入力信号を前記歪補償多項式で歪補償した予歪補償信号を生成し、被補償回路へ出力する歪補償部を備える。
本発明に係るプリディストータは、被補償回路を適切にモデル化し、そのモデルの歪特性から歪補償多項式を推定するため、ボルテラ級数を使用する方法より少ない計算量で歪補償値を算出でき、ボルテラ級数を使用する方法と同等の精度で歪補償ができる。
従って、本発明に係るプリディストータは、少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。
本発明に係るプリディストータは、前記入力信号及び前記被補償回路の出力信号が入力され、前記歪補償部が記憶する前記歪補償多項式の係数を算出し、前記歪補償多項式へ適用する多項式係数算出部をさらに備える。
従って、本発明に係るプリディストータは、多項式係数算出部が入力信号と出力信号とから歪補償多項式の係数を計算し、歪補償部の歪補償多項式に適用する。従って、少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。
本発明に係るプリディストータの前記多項式係数算出部は、前記入力信号及び前記出力信号から最小二乗法で前記歪補償多項式の係数を算出してもよい。
歪補償多項式の係数を1回で正確に求めるには、想定している入力信号の振幅(又は電力)の全てを網羅するような予歪補償信号を、入力信号と、入力信号に対応する出力信号との組を用いて歪補償多項式の係数を最小二乗法を用いて算出する必要があり、計算量が膨大なものとなる。すなわち、歪補償多項式の係数を正確に算出するには、サンプリングした入力信号と出力信号を非常に多く用いる必要がある。また、温度、および湿度、並びに経年変化により増幅装置の歪補償多項式の係数も変化する。
このため、本発明に係るプリディストータの前記多項式係数算出部は、前記歪補償多項式に入力信号を代入して得た値と前記入力信号とを乗算して入力レプリカ信号を生成し、前記歪補償多項式に出力信号を代入して得た値と前記出力信号とを乗算して出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差が最小となるように前記歪補償多項式の係数を更新することが好ましい。
従って、本発明に係るプリディストータは、被補償回路の歪補償をしながら歪補償多項式の係数を時刻の経過とともに更新することができる。
本発明は、少ない計算量で歪補償値を算出でき、歪補償精度の高いプリディストータを提供することができる。
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
図2は、本実施例のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、歪補償値で入力信号Xを歪補償して被補償回路401へ出力する歪補償部11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式の係数を算出する多項式係数算出部13と、を備える。例えば、被補償回路401は増幅器である。以下の説明は、被補償回路401が増幅器として説明する。
図3は、プリディストータ301の歪補償部11を説明するブロック図である。歪補償部11は、数式1又は数式2で表せる歪補償多項式を記憶しており、入力信号Xを歪補償多項式で歪補償した予歪補償信号Aを生成し、被補償回路401へ出力する。
多項式係数算出部13は、後述する係数算出方法で歪補償多項式の係数を算出する。さらに、多項式係数算出部13は算出した係数を歪補償部11へ出力する。歪補償部11は、この係数を利用して予歪補償信号Aを生成する。また、歪補償部11は、定期的に歪補償多項式の係数を更新する。
(増幅回路のモデル化と歪特性の推定)
まず、増幅回路の歪特性をモデル化する。図1は複数の増幅器で構成された増幅回路をモデル化した図である。入力信号Xが入力され出力信号Yを出力する。ここで、入力信号Xを周期Tでサンプリングした離散時間信号をx(nT)とし、出力信号Yを周期Tでサンプリングした離散時間信号をy(nT)とし、表記を簡単にするためにそれぞれをx(n)、y(n)で表すこととする。また、x(n)及びy(n)は実数成分と虚数成分を持つ複素数信号であり、x(n)及びy(n)に対する乗算及び加算は、それぞれ複素乗算及び複素加算を示すものとする。増幅回路を構成する要素増幅器513の歪特性をそれぞれ
Figure 2010050908
とおく。ここで、jは要素増幅器513の番号であり、Jは要素増幅器513の全個数である。また、dは入力信号の正規化先行時間、または正規化遅延時間を表し、D1はj番目の要素増幅器の最大正規化先行時間、D2はj番目の要素増幅器の最大正規化遅延時間、kは次数であり、Kはj番目の要素増幅器の歪成分の最大次数を表す。
また、要素増幅器513を合成する比率は入力信号Xの振幅値の関数(合成多項式)512を
Figure 2010050908
とおく。ここで、rは入力信号の正規化先行時間、または正規化遅延時間を表し、R1はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化先行時間、R2はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化遅延時間、lは次数であり、Lはj番目の要素増幅器に対する合成する比率において関係する入力信号の最大次数から1次高い次数を表す。
このとき、増幅回路の出力は
Figure 2010050908
ここで、数式5を整理する。まず、異なる増幅器(異なるj)の同じ項をまとめると
Figure 2010050908
次に、数式6のr=dの項をまとめると
Figure 2010050908
また、数式7は、
Figure 2010050908
さらに、
Figure 2010050908
すなわち、図1のようにモデル化できる増幅回路の歪特性を推定するには、複素数係数h’d,k、h’r,d,l、およびh’r,d,l,kを算出すれば良い。係数h’d,k、h’r,d,l、およびh’r,d,l,kを算出するには入力信号X、および出力信号Yを数式9のモデルに適用して最小二乗法を用いればよい。
例えば、数式5において、J=2、R1=40、R2=40、D1=50、D2=50、L=3、K=5(ここでは、簡単のためにR1、R2、D1、D2、L、およびKにおいて異なるjであっても同じ数としてあるので、それぞれR1、R2、D1、D2、L、およびKと略して記述してある。)とおいたときの係数の個数は、
2×(2×40+1)×(2×50+1)×3×5=245430
通りとなり、数式5を整理した数式9においては、係数の個数は、
(2×50+1)×(5+3−1)+(2×50+1)×(2×40)×2
+(2×50+1)×(2×40)×2×4=81507
通りとなる。
一方、同じ遅延数50、先行数50、多項式次数5のボルテラ級数では、
Figure 2010050908
通りである。
従って、数式5の段階で求める係数の数はボルテラ級数に比べて、
245430/101340875≒1/413
となる。さらに、数式9の場合、求める係数の数はボルテラ級数に比べて、
81507/101340875≒1/1243
となり、本発明の手法を用いればボルテラ級数に比べて約1243分の1の数の係数を計算をすれば増幅器の特性を計算できる。係数を求める際に利用する連立方程式の解法の計算量は項数の3乗に比例するので、計算量はボルテラ級数を用いた場合に比べて、
(81507/101340875)≒1/1922070104
に削減される。
(歪補償方法)
次に、図1のモデルに基づいた増幅回路の歪補償方法について説明する。増幅装置全体の入出力信号の関係は
Figure 2010050908
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、実際の増幅装置では、入力信号の振幅(もしくは電力)が大きくなると入出力信号の関係は線形ではなく数式5、または数式9で表現されるように非線形となる。図1のモデルに基づいた増幅回路を歪補償するには、図1のモデルを数式で表現した歪特性多項式である数式5、または数式9において入力信号Xと出力信号Yを入れ替えた歪補償多項式
Figure 2010050908
数式5から数式9に整理したのと同様に、数式12を整理すると、
Figure 2010050908
この数式13の複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kを最小二乗法を用いて推定し、入力信号Xを歪補償多項式に従って補償すればよい。最小二乗法により係数w’d,k、w’r,d,l、及びw’r,d,l,kを算出するに際しては、係数w’d,k、w’r,d,l、及びw’r,d,l,kの総数よりも多くの入力信号Xと出力信号Yをサンプリングしたx(n)とy(n)の組を用いる。
すなわち、最小二乗法を用いて得られた数式13の係数を用いて増幅装置の入出力関係を線形にする目的で、増幅装置の前段に設けてある増幅装置の非線形な歪特性(歪値)に対する逆歪特性(歪補償特性)を生成するプリディストータ301において、入力信号Xに歪補償値を予め与えた予歪補償信号Aを生成して増幅装置に入力する。このとき、増幅装置の出力信号Yがy(n)=x(n)となる予歪補償信号Aを得るために、プリディストータ301は、数式1で表される歪補償多項式で入力信号Xに歪補償値を予め与えて予歪補償信号Aを生成して増幅装置に入力する。
図1のモデルを数式で表現した歪特性多項式である数式5、または数式9で与えられる非線形な歪を補償する逆歪特性(歪補償特性)を与える予歪補償信号A、すなわち数式1のa(n)を得るには、数式5、または数式9においてx(n)とy(n)を入れ替えた数式12、または数式13の関係を満たす係数w’j,r,d,l,k、または、係数w’d,k、w’r,d,l、及びw’r,d,l,kを得ればよい。
(歪補償多項式の係数の算出方法)
ここで、数式13を利用して歪補償多項式の係数を求める方法について説明する。但し、ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおく。係数w’d,k、w’r,d,l、及びw’r,d,l,kを全て並べた係数のベクトルを数式14のようにおく。
Figure 2010050908
ここで、Tは行列の転置を表す。
ここで、数式13の歪補償多項式の係数w、w、・・・、wQを求めるには、異なるnにおけるQ+1個以上の数式13が必要である。ここで、数式13を行列表現すると数式15となる。
Figure 2010050908
但し、
Figure 2010050908
歪補償多項式の係数を推定する際に使用する異なるnに対する数式13の個数はN(N≧Q+1)であり、数式13をN個まとめると数式15は数式17の連立方程式となる。
Figure 2010050908
Figure 2010050908
数式17又は数式19の連立方程式を解くことで、係数w、w、・・・、wが求まる。数式17又は数式19の連立方程式を解くには掃き出し法を用いても良いし、最小二乗法を用いて数式20としても良い。
Figure 2010050908
Figure 2010050908
但し、Hは表列の複素共役転置を表す。このようにして得られた係数w、w、・・・、wをa(n)に適用し、x(n)に応じた歪補償値を算出すれば歪補償ができる。
歪補償部11は、多項式係数算出部13が算出した係数を受け取り、歪補償多項式に適用する。プリディストータ301は、この係数を適用した歪補償多項式で入力信号Xから予歪補償信号Aを生成する。歪補償部11が記憶する歪補償多項式は被補償回路401を適切にモデル化し、そのモデルの歪特性から得られたものであるため、プリディストータ301は少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。
(更新アルゴリズム)
次に、歪補償多項式の係数を時刻の経過とともに更新する更新アルゴリズムを説明する。
増幅回路の歪補償をしながら歪補償多項式の係数を更新する場合、増幅回路へ入力する信号はx(n)ではなく、増幅回路の出力信号Yであるy(n)をx(n)に近づけるように歪補償した数式2で表せる予歪補償信号A、すなわちa’(n)である。この数式2は歪補償多項式の係数を更新しながら歪補償をする際に、今まで説明してきた数式1の役割を果たす。
このとき、正確に増幅回路の歪補償がなされていれば、y(n)=x(n)が成立するので、
Figure 2010050908
も成立する。
もし、増幅回路の歪補償が十分でなければ、y(n)=x(n)とはならず、
Figure 2010050908
とおくと、誤差
Figure 2010050908
が得られる。この誤差e(n)が零になるように歪補償多項式の係数を更新する。
すなわち、増幅回路全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)は数式13を満たす。ここで、係数w’d,k、w’r,d,l、およびw’r,d,l,kを全て並べた係数は数式14によりw、w、・・・、wで表されるので、i回目の更新で得られた係数w、w、・・・、wをそれぞれw(i)、w(i)、・・・、w(i)とおくと、増幅回路全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w(i)、w(i)、・・・、w(i)は数式13を満たす。従って、a’(n)とa”(n)が一致するように、w(i)、w(i)、・・・、w(i)を求めればよい。
ここで、w(i)、w(i)、・・・、w(i)の更新について説明する。
Figure 2010050908
とおく。但し、i≧0である。なお、数式24の係数w(i)の初期値としては、w(0)=(1,0,…,0)を用いるか、同じ被補償部に対して十分な取り込み点数Nのときに数式17、数式19、または数式20を用いて予め求めておいた係数wをw(0)=wとして用いるか、同じ被補償部に対して十分に更新回数を確保して予め求めておいた係数の行列w(∞)をw(0)=w(∞)として用いればよい。
ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおいた場合、w(i),w(i),・・・w(i)に対応した入力信号Xおよび出力信号Yの行列はそれぞれ数式25及び数式29と表せる。
Figure 2010050908
また、行x(i)を構成するベクトルx1(i)、x2(i)およびx3(i)はそれぞれ数式26、数式27及び数式28で表せる。
Figure 2010050908
Figure 2010050908
Figure 2010050908
Figure 2010050908
Figure 2010050908
また、行y(i)を構成するベクトルy1(i)、y2(i)およびy3(i)はそれぞれ数式30、数式31及び数式32で表せる。
Figure 2010050908
Figure 2010050908
Figure 2010050908
Figure 2010050908
但し、Nは歪補償値を推定する際に使用する入出力信号の取り込み点数、Mは次の多項式係数の更新時に用いる入出力信号の取り込み開始までのサンプリング間隔数である。
また、
Figure 2010050908
とおくと、連立方程式
Figure 2010050908
によりw(i)を更新すればよい。但し、μは0<μ≦1.0を満たす。
具体的には、多項式係数算出部13は、歪補償多項式に入力信号Xを代入して得た値と入力信号Xとを乗算して予歪補償信号Aを推定した入力レプリカ信号を生成する。また、多項式係数算出部13は、歪補償多項式に出力信号Yを代入して得た値と出力信号Yとを乗算して予歪補償信号Aを推定した出力レプリカ信号を生成する。入力レプリカ信号と出力レプリカ信号との誤差が最小となるように歪補償多項式の係数を更新する。
図2のプリディストータ301は、歪補償係数算出部13において算出されたw(i)を用いて、歪補償部11において予歪補償信号Aのa’(i(N+M)+n)を算出して、被補償回路401へ入力する。歪補償された予歪補償信号Aが入力されるので、被補償回路401は出力信号Yのy(i(N+M)+n)を得る。
ここで、歪補償方法に必要な計算量について本発明と従来の方法で比較する。例えば、数式13においてJ=2、R1=40、R2=40、D1=50、D2=50、L=3、K=5とおいたときの係数の個数は、歪推定のときと同様に、
(2×50+1)×(5+3−1)+(2×50+1)×(2×40)×2
+(2×50+1)×(2×40)×2×4=81507
通りとなる。
一方、同じ遅延数50、先行数50、多項式次数5のボルテラ級数では、
Figure 2010050908
通りである。
従って、数式13において、求める係数の数はボルテラ級数に比べて
81570/101340875≒1/1243
となり、本発明の手法を用いればボルテラ級数に比べて約1243分の1の数の係数を計算をすれば増幅器の特性を計算できる。係数を求める際に利用する連立方程式の解法の計算量は項数の3乗に比例するので、計算量はボルテラ級数を用いた場合に比べて
(81507/101340875)≒1/1922070104
に削減される。
(実施例)
被補償回路401としてE級ドハティ増幅回路を歪補償した実験結果を図4に示す。図4のグラフにおいて横軸は周波数[MHz]を示しており、縦軸は電力を対数で示している。図4(a)は、歪補償無し時の増幅回路の出力信号Yのスペクトラムである。図4(b)は、特許文献5の歪補償方法のプリディストータで歪補償した増幅回路の出力信号Yのスペクトラムである。図4(c)は、図2のプリディストータ301で歪補償した増幅器の出力信号Yのスペクトラムである。
図4では横軸の中心部に位置する電力が大きい4つの部分はぞれぞれが携帯電話の国際規格である3GPP/W−CDMAの信号キャリヤ1波であり、図4では4波のW−CDMAの信号キャリヤを増幅装置に入力しているのがわかる。
増幅装置を評価する値として、信号キャリヤ帯域の平均電力と信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数を中心とした一定の周波数範囲における平均電力の比である隣接チャネル漏洩電力比(Adjacent Channel Leakage Power Ratio:ACLR)がある(例えば、非特許文献1を参照。)。例えば、携帯電話の規格であるW−CDMAでは、信号キャリヤの帯域幅3.84MHzの平均電力と信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数を中心とした3.84MHz帯域の平均電力比によりACLRが定義されている。そしてW−CDMAでは、携帯電話の基地局に対して、信号キャリヤの中心周波数から±5MHz、および±10MHz離れたACLRがそれぞれ−45dB以下、および−50dB以下になるように定められている。ここでは、このACLRにより増幅装置、および歪補償方法の効果について説明する。
歪補償無し時の増幅回路の出力結果である図4(a)では、信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数におけるACLRがそれぞれ−35.94dB、および−37.27dBである。メモリ効果を補償できない特許文献5の歪補償方法により図4(a)の増幅装置を歪補償した結果である図4(b)では、信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数におけるACLRがそれぞれ−44.92dB、および−44.67dBであり、図4(a)と比べた改善量がそれぞれ8.98dB、および7.40dBに留まる。一方、メモリ効果を補償できる本発明の歪補償方法により図4(a)の増幅装置を歪補償した結果である図4(c)では、信号キャリヤの中心周波数から±5MHz、および±10MHz離れた周波数におけるACLRがそれぞれ−54.86dB、および−54.94dBであり、図4(a)と比べた改善量がそれぞれ18.92dB、および17.67dBに向上する。従って、本発明の歪補償方法は、メモリ効果を補償できない従来の歪補償方法よりも精度良く歪補償が可能である。
本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。
複数の増幅器で構成された増幅回路をモデル化した図である。 本発明に係るプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの歪補償部を説明するブロック図である。 被補償回路としてE級ドハティ増幅回路を歪補償した実験結果を説明する図である。(a)は歪補償無し時の増幅回路の出力信号Yのスペクトラムである。(b)は従来の歪補償方法のプリディストータで歪補償した増幅回路の出力信号Yのスペクトラムである。(c)は本発明に係るプリディストータで歪補償した増幅器の出力信号Yのスペクトラムである。
符号の説明
301:プリディストータ
11:歪補償部
13:多項式係数算出部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:乗算器
515:加算器
X:入力信号
Y:出力信号
A:予歪補償信号

Claims (4)

  1. 数式1又は数式2で表せる歪補償多項式を記憶しており、入力信号を前記歪補償多項式で歪補償した予歪補償信号を生成し、被補償回路へ出力する歪補償部を備えるプリディストータ。
    Figure 2010050908
    Figure 2010050908
  2. 前記入力信号及び前記被補償回路の出力信号が入力され、前記歪補償部が記憶する前記歪補償多項式の係数を算出し、前記歪補償多項式へ適用する多項式係数算出部をさらに備える請求項1に記載のプリディストータ。
  3. 前記多項式係数算出部は、前記入力信号及び前記出力信号から最小二乗法で前記歪補償多項式の係数を算出することを特徴とする請求項2に記載のプリディストータ。
  4. 前記多項式係数算出部は、前記歪補償多項式に入力信号を代入して得た値と前記入力信号とを乗算して入力レプリカ信号を生成し、前記歪補償多項式に出力信号を代入して得た値と前記出力信号とを乗算して出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差が最小となるように前記歪補償多項式の係数を更新することを特徴とする請求項2又は3に記載のプリディストータ。
JP2008215688A 2008-08-25 2008-08-25 プリディストータ Active JP5160344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008215688A JP5160344B2 (ja) 2008-08-25 2008-08-25 プリディストータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215688A JP5160344B2 (ja) 2008-08-25 2008-08-25 プリディストータ

Publications (2)

Publication Number Publication Date
JP2010050908A true JP2010050908A (ja) 2010-03-04
JP5160344B2 JP5160344B2 (ja) 2013-03-13

Family

ID=42067597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215688A Active JP5160344B2 (ja) 2008-08-25 2008-08-25 プリディストータ

Country Status (1)

Country Link
JP (1) JP5160344B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836426B2 (en) 2011-11-16 2014-09-16 Fujitsu Limited Adaptive linearizer with narrowband feedback path
US9048796B2 (en) 2013-01-07 2015-06-02 Fujitsu Limited Transmission signal power control apparatus, communication apparatus and predistortion coefficient updating method
US9257943B2 (en) 2010-12-22 2016-02-09 Sumitomo Electric Industries, Ltd. Amplifier circuit and wireless communication equipment
US9548703B2 (en) 2013-09-17 2017-01-17 Fujitsu Limited Distortion compensation apparatus, transmission apparatus, and distortion compensation method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012031237; D.R.Morgan, Z.Ma, J.Kim, M.G.Zierdt, J.Pastalan: '"A Generalized Memory Polynomial Model for Digital Predistortion of RF Power Amplifiers"' IEEE TRANSACTION ON SIGNAL PROCESSING VOL.54, NO.10, 200610, Page 3852-3860, IEEE *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257943B2 (en) 2010-12-22 2016-02-09 Sumitomo Electric Industries, Ltd. Amplifier circuit and wireless communication equipment
US8836426B2 (en) 2011-11-16 2014-09-16 Fujitsu Limited Adaptive linearizer with narrowband feedback path
US9048796B2 (en) 2013-01-07 2015-06-02 Fujitsu Limited Transmission signal power control apparatus, communication apparatus and predistortion coefficient updating method
US9548703B2 (en) 2013-09-17 2017-01-17 Fujitsu Limited Distortion compensation apparatus, transmission apparatus, and distortion compensation method

Also Published As

Publication number Publication date
JP5160344B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
KR100659592B1 (ko) 멱급수형 디지털 프리디스토터
CN103299542B (zh) 用于数字预失真器的正交基函数集
KR101679230B1 (ko) 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법
CN100477500C (zh) 功率放大器预失真器及其包括该预失真器的基站
JP5664116B2 (ja) 電力増幅装置及びその歪補償係数更新方法及び送信装置
US10797737B2 (en) Distortion compensation device and distortion compensation method
US10171041B2 (en) Predistortion device
Schoukens et al. Obtaining the preinverse of a power amplifier using iterative learning control
JP5160344B2 (ja) プリディストータ
JP2008294518A (ja) 送信装置
JP5336134B2 (ja) プリディストータ
JP5299958B2 (ja) プリディストータ
JP2019201347A (ja) 歪み補償装置及び歪み補償方法
JP5238461B2 (ja) プリディストータ
JP6064374B2 (ja) 歪補償装置、および、歪補償方法
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
TW201018080A (en) Lookup table generation method and related device for a predistorter
JP5221260B2 (ja) プリディストータ
KR20140073421A (ko) 고주파 증폭 장치 및 왜곡보상 방법
JP5290698B2 (ja) プリディストータ
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
JP5115979B2 (ja) プリディストータ
JP2011228999A (ja) 増幅回路及び無線通信装置
JP2010171760A (ja) プリディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3