JP2010050406A - Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus - Google Patents

Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus Download PDF

Info

Publication number
JP2010050406A
JP2010050406A JP2008215650A JP2008215650A JP2010050406A JP 2010050406 A JP2010050406 A JP 2010050406A JP 2008215650 A JP2008215650 A JP 2008215650A JP 2008215650 A JP2008215650 A JP 2008215650A JP 2010050406 A JP2010050406 A JP 2010050406A
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive
protective plate
translucent protective
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008215650A
Other languages
Japanese (ja)
Inventor
Yuichiro Kushimatsu
勇一郎 串松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008215650A priority Critical patent/JP2010050406A/en
Publication of JP2010050406A publication Critical patent/JP2010050406A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which prevents poor electric optical characteristics owing to variations in an amount of supply of adhesive and a deterioration in outer shape by housing a superfluously supplied adhesive and has high yield and high reliability, and to provide a method of manufacturing the semiconductor device, and an electronic apparatus equipped with the semiconductor device. <P>SOLUTION: A semiconductor device 1 includes a semiconductor chip 10 for performing photoelectric conversion, a placing part 20 on which the semiconductor chip 10 is placed, a protruded frame 30 which is protruded in the shape of a frame on the placing part 20 on the outer periphery of the semiconductor chip 10, and a translucent protective board 40 adhered to the protruded frame 30 with an adhesive BD. The protruded frame 30 includes a first surface 31 which has a first height H1 relative to the placing part 20 and to which the translucent protective board 40 is adhered and a second surface 32 which has a second height H2 higher than the first height H1 relative to the placing part 20. A step 33 between the first surface 31 and the second surface 32 has a recess 34 formed in the surface direction of the first surface 31. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体チップが載置された載置部の外周で枠状に突設された突設枠部に接着された透光性保護板を備える半導体装置、このような半導体装置を製造する半導体装置製造方法、およびこのような半導体装置を搭載した電子機器に関する。   The present invention manufactures a semiconductor device including a translucent protective plate bonded to a projecting frame portion projecting in a frame shape on the outer periphery of a placement portion on which a semiconductor chip is placed, and such a semiconductor device. The present invention relates to a semiconductor device manufacturing method and an electronic apparatus equipped with such a semiconductor device.

従来、光センサ、光ピックアップなどの光を利用した機能を有する電子機器には、半導体装置(光半導体装置)が搭載されている。このような半導体装置の半導体パッケージは、セラミックなどの素材により形成され、半導体チップを搭載する載置部、光を透過させる透光性保護板、透光性保護板を接着する突設枠部を備え、載置部、突設枠部、および透光性保護板によって半導体チップを封止し、いわゆる中空型半導体パッケージを構成している。   2. Description of the Related Art Conventionally, a semiconductor device (an optical semiconductor device) is mounted on an electronic device having a function using light, such as an optical sensor or an optical pickup. A semiconductor package of such a semiconductor device is formed of a material such as ceramic, and includes a mounting portion on which a semiconductor chip is mounted, a translucent protective plate that transmits light, and a protruding frame portion that bonds the translucent protective plate. The semiconductor chip is sealed by the mounting portion, the projecting frame portion, and the translucent protective plate to form a so-called hollow semiconductor package.

図10Aないし図11に基づいて従来例に係る半導体装置について説明する。なお、従来例に係る半導体装置は、例えば特許文献1に開示されている。   A conventional semiconductor device will be described with reference to FIGS. 10A to 11. A semiconductor device according to a conventional example is disclosed in Patent Document 1, for example.

図10Aは、従来例に係る半導体装置の平面状態を示す平面図である。   FIG. 10A is a plan view showing a planar state of a semiconductor device according to a conventional example.

図10Bは、図10Aに示した半導体装置の透光性保護板を除いた平面状態を示す平面図である。   FIG. 10B is a plan view showing a planar state of the semiconductor device shown in FIG. 10A excluding the translucent protective plate.

図10Cは、図10Aに示した半導体装置の裏面の平面状態を示す底面図である。   FIG. 10C is a bottom view illustrating a planar state of the back surface of the semiconductor device illustrated in FIG. 10A.

図10Dは、図10Aに示した半導体装置の断面状態を示す断面図である。   10D is a cross-sectional view illustrating a cross-sectional state of the semiconductor device illustrated in FIG. 10A.

図11は、従来例に係る半導体装置の接着剤不具合状態を示す断面図である。   FIG. 11 is a cross-sectional view showing an adhesive failure state of a semiconductor device according to a conventional example.

従来例に係る半導体装置101は、光電変換を行う半導体チップ110と、半導体チップ110が載置された載置部120と、半導体チップ110の外周で載置部120に枠状に突設された突設枠部130と、突設枠部130に接着剤BDで接着された透光性保護板140とを備える。   A semiconductor device 101 according to a conventional example is provided with a semiconductor chip 110 that performs photoelectric conversion, a mounting portion 120 on which the semiconductor chip 110 is mounted, and a protruding portion in a frame shape on the mounting portion 120 on the outer periphery of the semiconductor chip 110. The protruding frame part 130 and the translucent protective plate 140 bonded to the protruding frame part 130 with an adhesive BD are provided.

載置部120、突設枠部130、および透光性保護板140は、いわゆる半導体パッケージであり、載置部120、突設枠部130は、セラミックなどの素材で形成されている。また、透光性保護板140は、ガラスなどの素材で形成されている。   The mounting part 120, the protruding frame part 130, and the translucent protective plate 140 are so-called semiconductor packages, and the mounting part 120 and the protruding frame part 130 are made of a material such as ceramic. The translucent protective plate 140 is made of a material such as glass.

また、突設枠部130は、透光性保護板140が接着された第1面131と、第1面131より高い第2面132とを備える。なお、第1面131と第2面132との間に段差部133が存在することとなる。   Further, the projecting frame portion 130 includes a first surface 131 to which the translucent protective plate 140 is bonded, and a second surface 132 that is higher than the first surface 131. Note that a stepped portion 133 exists between the first surface 131 and the second surface 132.

載置部120には、配線パターン121が予め形成してあり、半導体チップ110は配線パターン121のダイボンディングエリアに、エポキシ系接着剤などのダイボンディングペーストで固着される。また、半導体チップ110の表面電極(不図示)と配線パターン121とは、金線などで形成されたワイヤ122によって接続されている。また、配線パターン121は、載置部120の内部に形成されたスルーホールなどを介して載置部120の裏面(底面)に配置された外部端子123に接続されている。   A wiring pattern 121 is formed in advance on the mounting portion 120, and the semiconductor chip 110 is fixed to a die bonding area of the wiring pattern 121 with a die bonding paste such as an epoxy-based adhesive. Further, the surface electrode (not shown) of the semiconductor chip 110 and the wiring pattern 121 are connected by a wire 122 formed of a gold wire or the like. Further, the wiring pattern 121 is connected to an external terminal 123 disposed on the back surface (bottom surface) of the placement unit 120 through a through hole formed in the placement unit 120.

透光性保護板140は、接着剤BDを介して第1面131に接着されることから、半導体チップ110およびワイヤ122を半導体パッケージの内側に封止することとなる。   Since the translucent protective plate 140 is bonded to the first surface 131 via the adhesive BD, the semiconductor chip 110 and the wire 122 are sealed inside the semiconductor package.

第1面131に供給する接着剤BDの供給量の調整は困難を伴うことが多い。一般的に接着剤BDはディスペンサーなどの設備を使用して透光性保護板140が接着される突設枠部130(第1面131:透光性保護板接着面)に供給されるが、ディスペンサーのエアー圧のバラツキや周囲の温度変化による接着剤の粘度変動によって1回毎の供給量にバラツキが生じる。   Adjustment of the supply amount of the adhesive BD supplied to the first surface 131 is often difficult. Generally, the adhesive BD is supplied to the projecting frame portion 130 (first surface 131: light-transmitting protective plate bonding surface) to which the light-transmitting protective plate 140 is bonded using equipment such as a dispenser. Due to variations in the air pressure of the dispenser and changes in the viscosity of the adhesive due to changes in the surrounding temperature, variations in the supply amount at each time occur.

過多の接着剤BDが供給されると、透光性保護板140を接着剤BD上に載せる際に透光性保護板140と段差部133の隙間から余分な接着剤が透光性保護板140の上や半導体パッケージ(突設枠部130、第2面132)の上に溢れ出してしまう(図11参照)。また、半導体チップ110側へ溢れ出すこともある。   When an excessive amount of the adhesive BD is supplied, when the translucent protective plate 140 is placed on the adhesive BD, excess adhesive is translucent from the gap between the translucent protective plate 140 and the stepped portion 133. And the semiconductor package (the projecting frame portion 130, the second surface 132) overflow (see FIG. 11). Moreover, it may overflow to the semiconductor chip 110 side.

突設枠部130(第1面131)または透光性保護板140の上部に接着剤BDが溢れ出した場合、あるいは、半導体チップ110側へ溢れ出した場合、溢れ出した接着剤BDが第1面131や透光性保護板140の表面上に付着し、あるいはワイヤ122などに付着することにより、種々の不具合を生じる。   When the adhesive BD overflows on the protruding frame portion 130 (first surface 131) or the upper part of the translucent protective plate 140, or overflows toward the semiconductor chip 110, the overflowing adhesive BD Adhering to the surface 131, the surface of the translucent protective plate 140, or adhering to the wire 122 or the like causes various problems.

つまり、電気的光学的特性を満足できなくなり不良品となる、外形寸法スペックを満足できなくなり不良品となる、生産装置や治具などに接着剤BDが付着し、生産性が悪化するなどの不具合が発生し、歩留り低下や生産性悪化の原因となる。   In other words, defects such as failure to satisfy the electro-optical characteristics, resulting in a defective product, failure to satisfy the external dimension specification, resulting in a defective product, adhesive BD adhering to a production apparatus or jig, etc., deteriorating productivity. Occurs, causing a decrease in yield and a decrease in productivity.

また、接着剤BDの量が過少な場合は、第1面131と透光性保護板140との接着面に接着剤が充分に行き渡らずに、接着強度が不足して、例えば温度サイクル試験や耐湿性試験などの信頼性試験においてパッケージと光透過板の剥離が発生し、半導体装置の気密性が確保できなくなり信頼性が悪化する。
特許第3838571号公報
In addition, when the amount of the adhesive BD is too small, the adhesive does not sufficiently reach the adhesive surface between the first surface 131 and the translucent protective plate 140 and the adhesive strength is insufficient. In a reliability test such as a moisture resistance test, the package and the light transmission plate are peeled off, so that the airtightness of the semiconductor device cannot be secured and the reliability is deteriorated.
Japanese Patent No. 3838571

本発明はこのような状況に鑑みてなされたものであり、光電変換を行う半導体チップと、半導体チップが載置された載置部と、半導体チップの外周で載置部に枠状に突設された突設枠部と、突設枠部に接着剤で接着された透光性保護板とを備える半導体装置であって、過剰に供給された接着剤を収容する凹部を突設枠部に設けることにより、過剰に供給された接着剤を収容して接着剤の供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止し、歩留まりおよび信頼性の高い半導体装置を提供することを目的とする。   The present invention has been made in view of such circumstances, and includes a semiconductor chip that performs photoelectric conversion, a mounting portion on which the semiconductor chip is mounted, and a frame-like projection on the mounting portion on the outer periphery of the semiconductor chip. A projecting frame portion and a translucent protective plate bonded to the projecting frame portion with an adhesive, wherein the projecting frame portion has a recess that accommodates an excessively supplied adhesive. Providing a semiconductor device with high yield and reliability by accommodating an excessively supplied adhesive and preventing electro-optical characteristic defects and external defects due to variations in the amount of adhesive supplied. Objective.

また、本発明は、本発明に係る半導体装置を製造する半導体装置製造方法であって、過剰に供給された接着剤を収容する凹部を設けた半導体パッケージ(突設枠部)を適用することにより、供給した接着剤の供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止することを可能とし、接着剤の供給量の調整が容易で、作業性を向上させて歩留まりおよび信頼性の高い半導体装置を生産性良く製造する半導体装置製造方法を提供することを他の目的とする。   Moreover, this invention is a semiconductor device manufacturing method which manufactures the semiconductor device based on this invention, Comprising: By applying the semiconductor package (projection frame part) which provided the recessed part which accommodates the adhesive agent supplied excessively, It is possible to prevent the electro-optical characteristic failure and the external shape defect due to the variation of the supplied adhesive amount, the adjustment of the adhesive supply amount is easy, the workability is improved and the yield and reliability are improved. Another object of the present invention is to provide a semiconductor device manufacturing method for manufacturing a semiconductor device with high productivity with high productivity.

また、本発明は、本発明に係る半導体装置を搭載することにより、信頼性の高い半導体装置を搭載した歩留まりの高い安価な電子機器を提供することを他の目的とする。   Another object of the present invention is to provide an inexpensive electronic device with a high yield, in which a highly reliable semiconductor device is mounted, by mounting the semiconductor device according to the present invention.

本発明に係る半導体装置は、光電変換を行う半導体チップと、該半導体チップが載置された載置部と、前記半導体チップの外周で前記載置部に枠状に突設された突設枠部と、該突設枠部に接着剤で接着された透光性保護板とを備える半導体装置であって、前記突設枠部は、前記載置部に対して第1高さを有し前記透光性保護板が接着された第1面と、前記載置部に対して前記第1高さより高い第2高さを有する第2面とを備え、前記第1面と前記第2面との間の段差部は、前記第1面の面方向に形成された凹部を有することを特徴とする。   A semiconductor device according to the present invention includes a semiconductor chip that performs photoelectric conversion, a mounting portion on which the semiconductor chip is mounted, and a protruding frame that protrudes in a frame shape from the mounting portion on the outer periphery of the semiconductor chip. And a translucent protective plate bonded to the projecting frame portion with an adhesive, wherein the projecting frame portion has a first height relative to the mounting portion. A first surface to which the translucent protective plate is bonded; and a second surface having a second height higher than the first height with respect to the placement portion, the first surface and the second surface. The step portion between the first portion and the second portion has a concave portion formed in the surface direction of the first surface.

この構成により、突設枠部の第1面に供給された接着剤の供給量がばらついた場合、過剰に供給された接着剤を凹部へ収容することが可能となることから、接着剤の供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止し、歩留まりおよび信頼性の高い半導体装置とすることができる。   With this configuration, when the supply amount of the adhesive supplied to the first surface of the projecting frame portion varies, it is possible to store the excessively supplied adhesive in the recess, and thus supply the adhesive. It is possible to prevent a defect in electro-optical characteristics and a defect in outer shape due to variation in the amount, and to obtain a semiconductor device with high yield and reliability.

また、本発明に係る半導体装置では、前記第1面は、第1溝部を有することを特徴とする。   In the semiconductor device according to the present invention, the first surface has a first groove.

この構成により、接着剤を収容する領域として凹部に加えて第1面の第1溝部を作用させることが可能となることから、凹部の深さを低減して突設枠部の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置を小型化することができる。   With this configuration, since it is possible to act the first groove portion of the first surface in addition to the concave portion as the region for accommodating the adhesive, the depth of the concave portion is reduced to reduce the depth of the protruding frame portion in the plane direction. The outer dimension (package size) can be reduced, and the semiconductor device can be reduced in size.

また、本発明に係る半導体装置では、前記第1溝部は、前記透光性保護板の端部の外周側に配置されていることを特徴とする。   In the semiconductor device according to the present invention, the first groove is arranged on the outer peripheral side of the end of the translucent protective plate.

この構成により、透光性保護板の第1面に対する接着面積を拡大することが可能となることから、透光性保護板の第1面に対する接着性を向上させ信頼性を向上させることができる。   With this configuration, the adhesion area of the translucent protective plate to the first surface can be increased. Therefore, the adhesiveness of the translucent protective plate to the first surface can be improved and the reliability can be improved. .

また、本発明に係る半導体装置では、前記透光性保護板の端部は、前記第1面に対向する側で面取り部を有することを特徴とする。   In the semiconductor device according to the present invention, an end portion of the translucent protective plate has a chamfered portion on a side facing the first surface.

この構成により、接着剤を収容する領域として凹部に加えて面取り部を作用させることが可能となることから、凹部の深さを低減して突設枠部の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置を小型化することができる。   With this configuration, a chamfered portion can be allowed to act in addition to the concave portion as a region for accommodating the adhesive. Therefore, the depth of the concave portion is reduced and the outer peripheral dimension in the planar direction of the protruding frame portion (package size) ) Can be reduced, and the semiconductor device can be reduced in size.

また、本発明に係る半導体装置では、前記第1面に対向する前記透光性保護板の内側面は、前記第1面に接着される位置に第2溝部を有することを特徴とする。   In the semiconductor device according to the present invention, an inner surface of the translucent protective plate facing the first surface has a second groove portion at a position where it is bonded to the first surface.

この構成により、接着剤を収容する領域として凹部に加えて内側面の第2溝部を作用させることが可能となることから、凹部の深さを低減して突設枠部の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置を小型化することができる。   With this configuration, it becomes possible to act the second groove on the inner surface in addition to the recess as a region for accommodating the adhesive, and thus the depth of the recess is reduced and the outer periphery in the planar direction of the projecting frame portion The dimensions (package size) can be reduced, and the semiconductor device can be reduced in size.

また、本発明に係る半導体装置では、前記透光性保護板の端部は、前記段差部に対向する位置に第3溝部を有することを特徴とする。   In the semiconductor device according to the present invention, the end portion of the translucent protective plate has a third groove portion at a position facing the step portion.

この構成により、接着剤を収容する領域として凹部に加えて端部の第3溝部を作用させることが可能となることから、凹部の深さを低減して突設枠部の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置を小型化することができる。   With this configuration, it is possible to cause the third groove portion at the end portion to act as a region for accommodating the adhesive in addition to the concave portion, so that the depth of the concave portion is reduced and the outer periphery in the planar direction of the projecting frame portion The dimensions (package size) can be reduced, and the semiconductor device can be reduced in size.

また、本発明に係る半導体装置では、前記第1面は、前記半導体チップに近い側にチップ側段差部を有することを特徴とする。   In the semiconductor device according to the present invention, the first surface has a chip-side step portion on a side close to the semiconductor chip.

この構成により、接着剤を収容する領域として凹部に加えてチップ側段差部を作用させることが可能となることから、凹部の深さを低減して突設枠部の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置を小型化することができる。   With this configuration, it is possible to act on the chip side step portion in addition to the recess as a region for accommodating the adhesive. Therefore, the outer dimension in the planar direction of the projecting frame portion by reducing the depth of the recess ( The package size can be reduced, and the semiconductor device can be reduced in size.

また、本発明に係る半導体装置では、前記第2高さは、前記透光性保護板の外側面が有する前記載置部に対する第3高さより高いことを特徴とする。   Further, in the semiconductor device according to the present invention, the second height is higher than a third height with respect to the mounting portion which the outer surface of the translucent protective plate has.

この構成により、透光性保護板が周囲部材と接触することを防止することが可能となることから、透光性保護板の損傷を防止することが可能となり、歩留まりの高い半導体装置とすることができる。   With this configuration, it is possible to prevent the translucent protective plate from coming into contact with surrounding members, so that it is possible to prevent the translucent protective plate from being damaged, and a semiconductor device having a high yield can be obtained. Can do.

また、本発明に係る半導体装置製造方法は、光電変換を行う半導体チップと、該半導体チップが載置された載置部と、前記半導体チップの外周で前記載置部に枠状に突設された突設枠部と、該突設枠部に接着剤で接着された透光性保護板とを備える半導体装置を製造する半導体装置製造方法であって、前記突設枠部は、前記載置部に対して第1高さを有し前記透光性保護板が接着された第1面と、前記載置部に対して前記第1高さより高い第2高さを有する第2面とを備え、前記第1面と前記第2面との間の段差部は、前記第1面の面方向に形成された凹部を有し、前記半導体チップを前記載置部に載置する工程と、前記第1面に接着剤を供給する工程と、前記透光性保護板を前記接着剤に接着する工程とを備えることを特徴とする。   The semiconductor device manufacturing method according to the present invention includes a semiconductor chip that performs photoelectric conversion, a mounting portion on which the semiconductor chip is mounted, and a frame-like protrusion on the mounting portion on the outer periphery of the semiconductor chip. A semiconductor device manufacturing method for manufacturing a semiconductor device comprising: a protruding frame portion; and a translucent protective plate bonded to the protruding frame portion with an adhesive, wherein the protruding frame portion is A first surface having a first height with respect to the portion and having the translucent protective plate adhered thereto, and a second surface having a second height higher than the first height with respect to the placement portion. A step portion between the first surface and the second surface has a recess formed in the surface direction of the first surface, and the semiconductor chip is placed on the placement portion; The method includes a step of supplying an adhesive to the first surface and a step of bonding the translucent protective plate to the adhesive.

この構成により、第1面へ供給した接着剤の供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止することが可能となることから、接着剤の供給量の調整が容易となり、作業性を向上させて歩留まりおよび信頼性の高い半導体装置を生産性良く製造することが可能となる。   With this configuration, it becomes possible to prevent the electro-optical characteristic defect and the external shape defect accompanying the variation in the supply amount of the adhesive supplied to the first surface, so the adjustment of the supply amount of the adhesive becomes easy. It is possible to improve workability and manufacture a semiconductor device with high yield and reliability with high productivity.

また、本発明に係る半導体装置製造方法では、前記第1面は、第1溝部を有し、前記半導体チップを前記載置部に載置する工程と、前記第1溝部に接着剤を供給する工程と、前記透光性保護板を前記接着剤に接着する工程とを備えることを特徴とする。   In the semiconductor device manufacturing method according to the present invention, the first surface has a first groove portion, and a step of placing the semiconductor chip on the mounting portion and supplying an adhesive to the first groove portion. And a step of bonding the translucent protective plate to the adhesive.

この構成により、第1溝部へ供給した接着剤の供給量のバラツキに伴う電気的光学的特性の低下を防止し、歩留まりおよび信頼性の高い半導体装置を生産性良く製造することが可能となる。   With this configuration, it is possible to prevent a decrease in electro-optical characteristics due to variations in the amount of adhesive supplied to the first groove, and to manufacture a semiconductor device with high yield and reliability with high productivity.

また、本発明に係る電子機器は、半導体装置を搭載した電子機器であって、前記半導体装置は、本発明に係る半導体装置であることを特徴とする。   An electronic apparatus according to the present invention is an electronic apparatus having a semiconductor device mounted thereon, and the semiconductor device is the semiconductor apparatus according to the present invention.

この構成により、信頼性の高い半導体装置を搭載した歩留まりの高い安価な電子機器とすることが可能となる。   With this configuration, it is possible to provide a low-cost electronic device with a high yield in which a highly reliable semiconductor device is mounted.

本発明に係る半導体装置によれば、光電変換を行う半導体チップと、半導体チップが載置された載置部と、半導体チップの外周で載置部に枠状に突設された突設枠部と、突設枠部に接着剤で接着された透光性保護板とを備える半導体装置であって、突設枠部は、載置部に対して第1高さを有し透光性保護板が接着された第1面と、載置部に対して第1高さより高い第2高さを有する第2面とを備え、第1面と第2面との間の段差部は、第1面の面方向に形成された凹部を有することから、突設枠部の第1面に供給された接着剤の供給量がばらついた場合、過剰に供給された接着剤を凹部へ収容することが可能となり、接着剤の供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止し、歩留まりおよび信頼性の高い半導体装置とすることができるという効果を奏する。   According to the semiconductor device of the present invention, a semiconductor chip that performs photoelectric conversion, a mounting portion on which the semiconductor chip is mounted, and a protruding frame portion that protrudes in a frame shape on the mounting portion on the outer periphery of the semiconductor chip And a translucent protective plate bonded to the projecting frame portion with an adhesive, wherein the projecting frame portion has a first height with respect to the mounting portion and has a translucent protection. A first surface to which the plate is bonded, and a second surface having a second height higher than the first height with respect to the mounting portion, and the stepped portion between the first surface and the second surface is Since it has a recess formed in the surface direction of one surface, when the supply amount of the adhesive supplied to the first surface of the projecting frame portion varies, the excessively supplied adhesive is accommodated in the recess. It is possible to prevent defective electrical and optical characteristics and outer shape due to variations in the amount of adhesive supplied, and to achieve a semiconductor device with high yield and reliability. An effect that theft can be.

また、本発明に係る半導体装置製造方法によれば、光電変換を行う半導体チップと、半導体チップが載置された載置部と、半導体チップの外周で載置部に枠状に突設された突設枠部と、突設枠部に接着剤で接着された透光性保護板とを備える半導体装置を製造する半導体装置製造方法であって、突設枠部は、載置部に対して第1高さを有し透光性保護板が接着された第1面と、載置部に対して第1高さより高い第2高さを有する第2面とを備え、第1面と第2面との間の段差部は、第1面の面方向に形成された凹部を有し、半導体チップを載置部に載置する工程と、第1面に接着剤を供給する工程と、透光性保護板を接着剤に接着する工程とを備えることから、第1面へ供給した接着剤の供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止することを可能として、接着剤の供給量の調整を容易とし、作業性を向上させて歩留まりおよび信頼性の高い半導体装置を生産性良く製造することが可能となるという効果を奏する。   In addition, according to the semiconductor device manufacturing method of the present invention, the semiconductor chip that performs photoelectric conversion, the mounting portion on which the semiconductor chip is mounted, and the mounting portion protruding in a frame shape on the outer periphery of the semiconductor chip A semiconductor device manufacturing method for manufacturing a semiconductor device comprising a protruding frame portion and a translucent protective plate bonded to the protruding frame portion with an adhesive, wherein the protruding frame portion A first surface having a first height and having a translucent protective plate bonded thereto; and a second surface having a second height higher than the first height with respect to the mounting portion. The step portion between the two surfaces has a recess formed in the surface direction of the first surface, a step of placing the semiconductor chip on the placement portion, a step of supplying an adhesive to the first surface, A step of adhering the translucent protective plate to the adhesive, so that the electrical and optical characteristics are poor due to variations in the amount of adhesive supplied to the first surface, and the outer shape. As it possible to prevent the good, the adjustment of the supply amount of the adhesive and facilitate an effect that improves the workability becomes possible to manufacture, with good productivity, a semiconductor device with high yield and reliability.

また、本発明に係る電子機器によれば、半導体装置を搭載した電子機器であって、半導体装置を本発明に係る半導体装置とすることから、信頼性の高い半導体装置を搭載した歩留まりの高い安価な電子機器とすることが可能となるという効果を奏する。   In addition, according to the electronic device according to the present invention, since the electronic device is equipped with a semiconductor device, and the semiconductor device is the semiconductor device according to the present invention, the yield is high with a high yield including the highly reliable semiconductor device. The effect that it becomes possible to set it as an electronic device is produced.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<実施の形態1>
図1Aないし図1Dに基づいて、本実施の形態に係る半導体装置について説明する。
<Embodiment 1>
Based on FIG. 1A thru | or FIG. 1D, the semiconductor device which concerns on this Embodiment is demonstrated.

図1Aは、本発明の実施の形態1に係る半導体装置の平面状態を示す平面図である。   FIG. 1A is a plan view showing a planar state of the semiconductor device according to the first embodiment of the present invention.

図1Bは、図1Aに示した半導体装置の透光性保護板を除いた平面状態を示す平面図である。   FIG. 1B is a plan view showing a planar state of the semiconductor device shown in FIG. 1A excluding the translucent protective plate.

図1Cは、図1Aに示した半導体装置の裏面の平面状態を示す底面図である。   1C is a bottom view showing a planar state of the back surface of the semiconductor device shown in FIG. 1A.

図1Dは、図1Aに示した半導体装置の断面状態を示す断面図である。   1D is a cross-sectional view illustrating a cross-sectional state of the semiconductor device illustrated in FIG. 1A.

本実施の形態に係る半導体装置1は、光電変換を行う半導体チップ10と、半導体チップ10が載置された載置部20と、半導体チップ10の外周で載置部20に枠状に突設された突設枠部30と、突設枠部30に接着剤BDで接着された透光性保護板40とを備える。   The semiconductor device 1 according to the present embodiment includes a semiconductor chip 10 that performs photoelectric conversion, a mounting portion 20 on which the semiconductor chip 10 is mounted, and a protruding portion in a frame shape on the mounting portion 20 on the outer periphery of the semiconductor chip 10. And the translucent protective plate 40 bonded to the protruding frame 30 with an adhesive BD.

載置部20、突設枠部30、および透光性保護板40は、いわゆる半導体パッケージであり、載置部20、突設枠部30は、例えばセラミックなどの素材で形成されている。また、透光性保護板40は、例えばガラスなどの素材で形成されている。   The mounting part 20, the protruding frame part 30, and the translucent protective plate 40 are so-called semiconductor packages, and the mounting part 20 and the protruding frame part 30 are made of a material such as ceramic, for example. Moreover, the translucent protection board 40 is formed, for example with materials, such as glass.

また、突設枠部30は、載置部20に対して第1高さH1を有し透光性保護板40が接着された第1面31と、載置部20に対して第1高さH1より高い第2高さH2を有する第2面32とを備え、第1面31と第2面32との間の段差部33は、第1面31の面方向に形成された凹部34を有する。   Further, the projecting frame portion 30 has a first height 31 with respect to the placement portion 20 and a first surface 31 to which the translucent protective plate 40 is bonded. A second surface 32 having a second height H2 higher than the height H1, and a stepped portion 33 between the first surface 31 and the second surface 32 is a recess 34 formed in the surface direction of the first surface 31. Have

したがって、透光性保護板40を第1面31に接着するために第1面31に供給された接着剤BDの供給量がばらついた場合、過剰に供給された接着剤BDを凹部34へ収容することが可能となる。つまり、透光性保護板40と突設枠部30の隙間から突設枠部30の上、透光性保護板40の上、あるいは半導体チップ10側へ接着剤BDが溢れ出すことを防止できることから、接着剤BDの供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止し、歩留まりおよび信頼性の高い半導体装置1とすることができる。   Therefore, when the supply amount of the adhesive BD supplied to the first surface 31 for bonding the translucent protective plate 40 to the first surface 31 varies, the excessively supplied adhesive BD is accommodated in the recess 34. It becomes possible to do. That is, the adhesive BD can be prevented from overflowing from the gap between the translucent protective plate 40 and the projecting frame 30 onto the projecting frame 30, onto the translucent protective plate 40, or to the semiconductor chip 10 side. Therefore, it is possible to prevent the electro-optical characteristic defect and the external defect due to the variation in the supply amount of the adhesive BD, and to obtain the semiconductor device 1 with high yield and reliability.

なお、第1面31は、半導体チップ10側に配置され、第2面32は、第1面31の外周に配置されているから、透光性保護板40を確実に第1面31に接着することが可能である。   Since the first surface 31 is disposed on the semiconductor chip 10 side and the second surface 32 is disposed on the outer periphery of the first surface 31, the translucent protective plate 40 is securely bonded to the first surface 31. Is possible.

載置部20には、配線パターン21が予め形成してあり、半導体チップ10は配線パターン21のダイボンディングエリアに、例えばエポキシ系接着剤などのダイボンディングペーストで固着される。また、半導体チップ10の表面電極(不図示)と配線パターン21とは、例えば金線などで形成されたワイヤ22によって接続されている。また、配線パターン21は、載置部20の内部に形成されたスルーホールなどを介して載置部20の裏面(底面)に配置された外部端子23に接続されている。   A wiring pattern 21 is formed in advance on the mounting portion 20, and the semiconductor chip 10 is fixed to a die bonding area of the wiring pattern 21 with a die bonding paste such as an epoxy adhesive. Further, the surface electrode (not shown) of the semiconductor chip 10 and the wiring pattern 21 are connected by a wire 22 formed of, for example, a gold wire. Further, the wiring pattern 21 is connected to an external terminal 23 disposed on the back surface (bottom surface) of the placement unit 20 through a through-hole formed in the placement unit 20.

透光性保護板40は、接着剤BDで第1面31に接着されることから、半導体チップ10およびワイヤ22を半導体パッケージの内側に封止することとなる。   Since the translucent protective plate 40 is adhered to the first surface 31 with the adhesive BD, the semiconductor chip 10 and the wires 22 are sealed inside the semiconductor package.

凹部34は、例えばセラミックなどの多層基板作成方法と同様にして形成することが可能である。つまり、凹部34に対応する層と第2面32に対応する層との2層に分け、第1面31の面方向での幅をそれぞれ異ならせた2層を第1面31に積層して段差部33を形成することによって凹部34を形成することができる。   The concave portion 34 can be formed in the same manner as a multilayer substrate manufacturing method such as ceramic. That is, the first surface 31 is divided into two layers, a layer corresponding to the recess 34 and a layer corresponding to the second surface 32, and two layers having different widths in the surface direction of the first surface 31 are laminated on the first surface 31. The recess 34 can be formed by forming the stepped portion 33.

<実施の形態2>
図2Aないし図2Cに基づいて、本実施の形態に係る半導体装置を製造する半導体装置製造方法について説明する。なお、本実施の形態に係る半導体装置製造方法は、実施の形態1に係る半導体装置1を製造する製造方法であるので、半導体装置1の構造については、適宜説明を省略する。
<Embodiment 2>
Based on FIG. 2A thru | or FIG. 2C, the semiconductor device manufacturing method which manufactures the semiconductor device based on this Embodiment is demonstrated. Since the semiconductor device manufacturing method according to the present embodiment is a manufacturing method for manufacturing the semiconductor device 1 according to the first embodiment, description of the structure of the semiconductor device 1 will be omitted as appropriate.

図2Aは、本発明の実施の形態2に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。   FIG. 2A is a cross-sectional view showing a state in which die bonding and wire bonding of a semiconductor chip are completed in the semiconductor device according to Embodiment 2 of the present invention.

図2Bは、図2Aに示した半導体装置の突設枠部の第1面に接着剤を供給した状態を示す断面図である。   2B is a cross-sectional view illustrating a state in which an adhesive is supplied to the first surface of the protruding frame portion of the semiconductor device illustrated in FIG. 2A.

図2Cは、図2Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   FIG. 2C is a cross-sectional view illustrating a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device illustrated in FIG. 2A.

載置部20に形成された配線パターン21のダイボンディングエリアに半導体チップ10を例えば導電性ペーストなどを用いて固着(ダイボンディング)し、半導体チップ10(表面電極)と配線パターン21とを例えば金線などのワイヤ22によって接続する(図2A)。   The semiconductor chip 10 is fixed (die bonding) to the die bonding area of the wiring pattern 21 formed on the mounting portion 20 using, for example, a conductive paste, and the semiconductor chip 10 (surface electrode) and the wiring pattern 21 are bonded to, for example, gold. They are connected by a wire 22 such as a wire (FIG. 2A).

次に、突設枠部30の第1面31(透光性保護板接着部)に接着剤BDを例えばディスペンサーなどの装置を使用して供給する(図2B)。接着剤BDは例えば紫外線硬化タイプや、熱硬化タイプのものを使用する。   Next, the adhesive BD is supplied to the first surface 31 (translucent protective plate bonding portion) of the projecting frame portion 30 using a device such as a dispenser (FIG. 2B). As the adhesive BD, for example, an ultraviolet curing type or a thermosetting type is used.

次に、第1面31(透光性保護板接着部)に載置可能な大きさの透光性保護板40を、位置規制しながら接着剤BD上に載置し、UVランプなどによる紫外線照射や、オーブンキュアなどによる加熱硬化により、透光性保護板40を第1面31(半導体パッケージ)に固着させる。半導体チップ10およびワイヤ22は、半導体パッケージ(載置部20、突設枠部30、透光性保護板40)によって封止され、半導体装置1が完成する(図2C)。   Next, the translucent protective plate 40 having a size that can be placed on the first surface 31 (translucent protective plate bonding portion) is placed on the adhesive BD while restricting the position, and ultraviolet rays from a UV lamp or the like are placed. The translucent protective plate 40 is fixed to the first surface 31 (semiconductor package) by irradiation or heat curing by oven curing or the like. The semiconductor chip 10 and the wire 22 are sealed by a semiconductor package (the mounting portion 20, the protruding frame portion 30, and the translucent protective plate 40), and the semiconductor device 1 is completed (FIG. 2C).

本実施の形態は予め個片化された筐体の半導体パッケージ(載置部20、突設枠部30)に半導体チップ10をアセンブリする半導体装置製造方法について説明したが、筐体の半導体パッケージが多数個連なった多連状態の半導体パッケージ(半導体パッケージ集合体)についても同様に適用することが可能である。多連状態の場合は、透光性保護板40を各半導体パッケージにそれぞれ固着した後に、基板分割装置などによる分割方法や、ダイシングなどの方法により個片化し個別の半導体装置1を形成する。   In the present embodiment, the semiconductor device manufacturing method in which the semiconductor chip 10 is assembled into the semiconductor package (the mounting unit 20 and the projecting frame unit 30) that has been separated into pieces in advance has been described. The present invention can be similarly applied to a plurality of semiconductor packages (semiconductor package aggregates) connected in series. In the multiple state, after the translucent protective plate 40 is fixed to each semiconductor package, the individual semiconductor devices 1 are formed by dividing into individual pieces by a dividing method using a substrate dividing device or a method such as dicing.

上述したとおり、本実施の形態に係る半導体装置1を製造する半導体装置製造方法は、半導体チップ10を載置部20に載置する工程と、第1面31に接着剤BDを供給する工程と、透光性保護板40を接着剤BDに接着する工程とを備える。   As described above, the semiconductor device manufacturing method for manufacturing the semiconductor device 1 according to the present embodiment includes the step of mounting the semiconductor chip 10 on the mounting portion 20 and the step of supplying the adhesive BD to the first surface 31. And a step of adhering the translucent protective plate 40 to the adhesive BD.

したがって、第1面31へ供給した接着剤BDの供給量のバラツキに伴う電気的光学的特性不良、外形不良を防止することが可能となることから、接着剤の供給量の調整が容易となり、作業性を向上させて歩留まりおよび信頼性の高い半導体装置1を生産性良く製造することが可能となる。   Accordingly, since it becomes possible to prevent the electro-optical characteristic defect and the external shape defect due to the variation in the supply amount of the adhesive BD supplied to the first surface 31, it becomes easy to adjust the supply amount of the adhesive, It becomes possible to improve the workability and manufacture the semiconductor device 1 with high yield and reliability with high productivity.

<実施の形態3>
図3Aないし図3Cに基づいて、本実施の形態に係る半導体装置および半導体装置製造方法について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1、実施の形態2と同様であるので、主に異なる事項について説明する。
<Embodiment 3>
Based on FIG. 3A thru | or FIG. 3C, the semiconductor device which concerns on this Embodiment, and a semiconductor device manufacturing method are demonstrated. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first and second embodiments, different items will be mainly described.

図3Aは、本発明の実施の形態3に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。   FIG. 3A is a cross-sectional view showing a state where die bonding and wire bonding of a semiconductor chip are finished in the semiconductor device according to Embodiment 3 of the present invention.

図3Bは、図3Aに示した半導体装置の突設枠部の第1面に接着剤を供給した状態を示す断面図である。   3B is a cross-sectional view showing a state where an adhesive is supplied to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 3A.

図3Cは、図3Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   FIG. 3C is a cross-sectional view showing a state in which a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 3A.

本実施の形態に係る半導体装置1では、第1面31は、第1溝部31gを有する。したがって、接着剤BDを収容する領域として凹部34に加えて第1面31の第1溝部31gを作用させることが可能となることから、凹部34の深さを低減して突設枠部30の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置1を小型化することができる。   In the semiconductor device 1 according to the present embodiment, the first surface 31 has a first groove portion 31g. Accordingly, since the first groove 31g of the first surface 31 can be made to act in addition to the recess 34 as a region for accommodating the adhesive BD, the depth of the recess 34 can be reduced and the protruding frame 30 can be reduced. The outer peripheral dimension (package size) in the planar direction can be reduced, and the semiconductor device 1 can be reduced in size.

なお、第1溝部31gは、例えばセラミックなどを素材とする半導体パッケージでは焼成前の溝入れ加工や、焼成後の切削加工によって形成することが可能である。   The first groove 31g can be formed by grooving before firing or cutting after firing in a semiconductor package made of, for example, ceramic.

第1溝部31gを形成することによって、凹部34とは別に接着剤BDの供給量過多による余分な接着剤BDを収容するスペースを形成することができる。したがって、接着剤BDを溜めるスペースが増えた分、段差部33に形成した凹部34の奥行き(深さ)を低減することができる。つまり、凹部34の深さを低減した分、半導体パッケージ(載置部20、突設枠部30)の外形寸法を低減することができるので小型化が可能となる。   By forming the first groove portion 31g, it is possible to form a space for storing an extra adhesive BD due to an excessive supply amount of the adhesive BD separately from the recess 34. Therefore, the depth (depth) of the recessed part 34 formed in the level | step-difference part 33 can be reduced by the part which increased the space which stores adhesive agent BD. That is, since the external dimensions of the semiconductor package (the mounting portion 20 and the projecting frame portion 30) can be reduced by the reduction in the depth of the concave portion 34, the size can be reduced.

半導体装置製造方法は、実施の形態2と同様であるので詳細な説明は省略する。なお、本実施の形態では、接着剤BDは、第1溝部31gの位置に合わせて供給され、第1溝部31gを充填した状態で供給される。   Since the semiconductor device manufacturing method is the same as that of the second embodiment, detailed description thereof is omitted. In the present embodiment, the adhesive BD is supplied in accordance with the position of the first groove 31g and is supplied in a state of filling the first groove 31g.

つまり、本実施の形態に係る半導体装置製造方法では、接着剤BDを第1面31に供給する際に、予め第1面31に第1溝部31gを設けておくことによって第1溝部31g上に接着剤BDを供給することが可能となる。第1溝部31gの位置を適切な位置に設け、適切な量の接着剤BDを供給することによって、透光性保護板40を接着剤BD上に載置したとき、透光性保護板40と突設枠部30の隙間から突設枠部30の上、透光性保護板40の上、あるいは半導体装置1側へ接着剤BDが溢れ出すことを防止できる。   That is, in the semiconductor device manufacturing method according to the present embodiment, when the adhesive BD is supplied to the first surface 31, the first groove 31g is provided on the first surface 31 in advance so as to be formed on the first groove 31g. It becomes possible to supply adhesive BD. When the translucent protective plate 40 is placed on the adhesive BD by providing the first groove 31g at an appropriate position and supplying an appropriate amount of the adhesive BD, the translucent protective plate 40 and It is possible to prevent the adhesive BD from overflowing from the gap of the projecting frame portion 30 onto the projecting frame portion 30, the translucent protective plate 40, or the semiconductor device 1 side.

上述したとおり、本実施の形態に係る半導体装置製造方法では、半導体チップ10を載置部20に載置する工程と、第1溝部31gに接着剤BDを供給する工程と、透光性保護板40を接着剤BDに接着する工程とを備える。   As described above, in the semiconductor device manufacturing method according to the present embodiment, the step of mounting the semiconductor chip 10 on the mounting portion 20, the step of supplying the adhesive BD to the first groove portion 31g, and the translucent protective plate And 40 for bonding the adhesive 40 to the adhesive BD.

したがって、第1溝部31gへ供給した接着剤BDの供給量のバラツキに伴う電気的光学的特性の低下を防止し、歩留まりおよび信頼性の高い半導体装置1を生産性良く製造することが可能となる。   Accordingly, it is possible to prevent a decrease in electro-optical characteristics due to variations in the supply amount of the adhesive BD supplied to the first groove portion 31g, and to manufacture the semiconductor device 1 with high yield and reliability with high productivity. .

その他の作用効果は、実施の形態1および実施の形態2と同様であるので説明は省略する。   Other functions and effects are the same as those in the first and second embodiments, and thus description thereof is omitted.

<実施の形態4>
図4Aおよび図4Bに基づいて、本実施の形態に係る半導体装置および半導体装置製造方法について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1ないし実施の形態3と同様であるので、主に異なる事項について説明する。
<Embodiment 4>
A semiconductor device and a semiconductor device manufacturing method according to the present embodiment will be described based on FIGS. 4A and 4B. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first to third embodiments, different items will be mainly described.

図4Aは、本発明の実施の形態4に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。   FIG. 4A is a cross-sectional view showing a state where die bonding and wire bonding of a semiconductor chip are finished in the semiconductor device according to Embodiment 4 of the present invention.

図4Bは、図4Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   4B is a cross-sectional view showing a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 4A.

本実施の形態に係る半導体装置1は、実施の形態3の第1溝部31gの位置をさらに変更したものである。   The semiconductor device 1 according to the present embodiment is obtained by further changing the position of the first groove portion 31g according to the third embodiment.

本実施の形態に係る半導体装置1では、第1溝部31gは、透光性保護板40の端部41の外周側に配置されている。つまり、第1溝部31gは、第1面31の端部で透光性保護板40の直下でない部分に形成されている。   In the semiconductor device 1 according to the present embodiment, the first groove portion 31g is disposed on the outer peripheral side of the end portion 41 of the translucent protective plate 40. That is, the first groove portion 31 g is formed at a portion that is not directly under the translucent protective plate 40 at the end portion of the first surface 31.

したがって、透光性保護板40の第1面31に対する接着面積を拡大することが可能となることから、透光性保護板40の第1面31に対する接着性を向上させ信頼性を向上させることができる。   Therefore, since it becomes possible to enlarge the adhesion area with respect to the 1st surface 31 of the translucent protective plate 40, the adhesiveness with respect to the 1st surface 31 of the translucent protective plate 40 is improved, and reliability is improved. Can do.

その他の作用効果は、実施の形態1ないし実施の形態3と同様であるので説明は省略する。   Other functions and effects are the same as those of the first to third embodiments, and thus description thereof is omitted.

<実施の形態5>
図5Aおよび図5Bに基づいて、本実施の形態に係る半導体装置について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1ないし実施の形態4と同様であるので、主に異なる事項について説明する。
<Embodiment 5>
The semiconductor device according to the present embodiment will be described based on FIGS. 5A and 5B. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first to fourth embodiments, different items will be mainly described.

図5Aは、本発明の実施の形態5に係る半導体装置の突設枠部の第1面に接着剤を供給して透光性保護板を位置合わせした状態を示す断面図である。   FIG. 5A is a cross-sectional view showing a state where an adhesive is supplied to the first surface of the projecting frame portion of the semiconductor device according to the fifth embodiment of the present invention to align the translucent protective plate.

図5Bは、図5Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   FIG. 5B is a cross-sectional view illustrating a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device illustrated in FIG. 5A.

本実施の形態に係る半導体装置1では、透光性保護板40の端部41は、第1面31に対向する側で面取り部42を有する。したがって、接着剤BDを収容する領域として凹部34に加えて面取り部42を作用させることが可能となることから、凹部34の深さを低減して突設枠部30の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置1を小型化することができる。   In the semiconductor device 1 according to the present embodiment, the end portion 41 of the translucent protective plate 40 has a chamfered portion 42 on the side facing the first surface 31. Therefore, since it becomes possible to make the chamfered portion 42 act in addition to the concave portion 34 as a region for accommodating the adhesive BD, the outer peripheral dimension in the planar direction of the projecting frame portion 30 is reduced by reducing the depth of the concave portion 34. (Package size) can be reduced, and the semiconductor device 1 can be reduced in size.

その他の作用効果は、実施の形態1および実施の形態2と同様であるので説明は省略する。   Other functions and effects are the same as those in the first and second embodiments, and thus description thereof is omitted.

<実施の形態6>
図6Aおよび図6Bに基づいて、本実施の形態に係る半導体装置について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1ないし実施の形態5と同様であるので、主に異なる事項について説明する。
<Embodiment 6>
A semiconductor device according to the present embodiment will be described with reference to FIGS. 6A and 6B. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first to fifth embodiments, different items will be mainly described.

図6Aは、本発明の実施の形態6に係る半導体装置の突設枠部の第1面に接着剤を供給して透光性保護板を位置合わせした状態を示す断面図である。   FIG. 6A is a cross-sectional view showing a state where an adhesive is supplied to the first surface of the projecting frame portion of the semiconductor device according to the sixth embodiment of the present invention to align the translucent protective plate.

図6Bは、図6Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   6B is a cross-sectional view showing a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 6A.

本実施の形態に係る半導体装置1では、第1面31に対向する透光性保護板40の内側面43は、第1面31に接着される位置に第2溝部43gを有する。したがって、接着剤BDを収容する領域として凹部34に加えて内側面43の第2溝部43gを作用させることが可能となることから、凹部34の深さを低減して突設枠部30の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置1を小型化することができる。   In the semiconductor device 1 according to the present embodiment, the inner side surface 43 of the translucent protective plate 40 facing the first surface 31 has a second groove portion 43 g at a position where it is bonded to the first surface 31. Accordingly, since the second groove 43g of the inner surface 43 can be made to act in addition to the recess 34 as a region for accommodating the adhesive BD, the depth of the recess 34 is reduced and the plane of the projecting frame 30 is reduced. It is possible to reduce the outer peripheral dimension (package size) in the direction, and the semiconductor device 1 can be miniaturized.

その他の作用効果は、実施の形態1および実施の形態2と同様であるので説明は省略する。   Other functions and effects are the same as those in the first and second embodiments, and thus description thereof is omitted.

<実施の形態7>
図7Aおよび図7Bに基づいて、本実施の形態に係る半導体装置について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1ないし実施の形態6と同様であるので、主に異なる事項について説明する。
<Embodiment 7>
Based on FIGS. 7A and 7B, the semiconductor device according to the present embodiment will be described. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first to sixth embodiments, different items will be mainly described.

図7Aは、本発明の実施の形態7に係る半導体装置の突設枠部の第1面に接着剤を供給して透光性保護板を位置合わせした状態を示す断面図である。   FIG. 7A is a cross-sectional view showing a state where an adhesive is supplied to the first surface of the projecting frame portion of the semiconductor device according to the seventh embodiment of the present invention to align the translucent protective plate.

図7Bは、図7Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   FIG. 7B is a cross-sectional view showing a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 7A.

本実施の形態に係る半導体装置1では、透光性保護板40の端部41(端面41)は、段差部33に対向する位置に第3溝部41gを有する。したがって、接着剤BDを収容する領域として凹部34に加えて端部41の第3溝部41gを作用させることが可能となることから、凹部34の深さを低減して突設枠部30の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置1を小型化することができる。   In the semiconductor device 1 according to the present embodiment, the end portion 41 (end surface 41) of the translucent protective plate 40 has a third groove portion 41g at a position facing the step portion 33. Accordingly, since the third groove 41g of the end 41 can be made to act in addition to the recess 34 as a region for accommodating the adhesive BD, the depth of the recess 34 can be reduced and the plane of the projecting frame 30 can be reduced. It is possible to reduce the outer peripheral dimension (package size) in the direction, and the semiconductor device 1 can be miniaturized.

また、第1面31と透光性保護板40は、相互の接着面積を大きく取ることができるので、半導体パッケージ(突設枠部30)と透光性保護板40の接着性が向上する。   Moreover, since the 1st surface 31 and the translucent protection board 40 can take the mutual adhesion area large, the adhesiveness of a semiconductor package (projection frame part 30) and the translucent protection board 40 improves.

その他の作用効果は、実施の形態1および実施の形態2と同様であるので説明は省略する。   Other functions and effects are the same as those in the first and second embodiments, and thus description thereof is omitted.

<実施の形態8>
図8Aおよび図8Bに基づいて、本実施の形態に係る半導体装置について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1ないし実施の形態7と同様であるので、主に異なる事項について説明する。
<Eighth embodiment>
Based on FIG. 8A and FIG. 8B, the semiconductor device according to the present embodiment will be described. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first to seventh embodiments, different items will be mainly described.

図8Aは、本発明の実施の形態8に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。   FIG. 8A is a cross-sectional view showing a state where die bonding and wire bonding of a semiconductor chip are finished in the semiconductor device according to Embodiment 8 of the present invention.

図8Bは、図8Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   FIG. 8B is a cross-sectional view showing a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 8A.

本実施の形態に係る半導体装置1では、第1面31は、半導体チップ10に近い側にチップ側段差部31sを有する。したがって、接着剤BDを収容する領域として凹部34に加えてチップ側段差部31sを作用させることが可能となることから、凹部34の深さを低減して突設枠部30の平面方向での外周寸法(パッケージサイズ)を縮小することが可能となり、半導体装置1を小型化することができる。   In the semiconductor device 1 according to the present embodiment, the first surface 31 has a chip-side step portion 31 s on the side close to the semiconductor chip 10. Accordingly, since it is possible to act the chip side step portion 31s as the region for accommodating the adhesive BD in addition to the concave portion 34, the depth of the concave portion 34 is reduced and the projecting frame portion 30 in the planar direction is reduced. The outer peripheral dimension (package size) can be reduced, and the semiconductor device 1 can be reduced in size.

チップ側段差部31sは、例えばセラミックなどの多層基板作成方法と同様にして形成することが可能である。つまり、チップ側段差部31sに対応する層と第1面31に対応する層との2層に分け、第1面31の面方向での幅をそれぞれ異ならせた2層を第1面31に対応させて積層してチップ側段差部31sを形成することができる。その他、例えばセラミックなどを素材とする半導体パッケージでは焼成前の溝入れ加工や、焼成後の切削加工によって形成することが可能である。   The chip-side step portion 31s can be formed in the same manner as a multilayer substrate manufacturing method such as ceramic. That is, the first surface 31 is divided into two layers, a layer corresponding to the chip-side step portion 31 s and a layer corresponding to the first surface 31, and two layers having different widths in the surface direction of the first surface 31. The chip-side step portion 31s can be formed by stacking correspondingly. In addition, for example, a semiconductor package made of ceramic or the like can be formed by grooving before firing or cutting after firing.

透光性保護板40を接着剤BD上に載置した際に、第1面31から半導体チップ10側へ溢れ出した接着剤BDをチップ側段差部31sに溜めることができるので、ワイヤ22、配線パターン21、半導体チップ10に対する接着剤BDの影響を防止することができる。   When the translucent protective plate 40 is placed on the adhesive BD, the adhesive BD overflowing from the first surface 31 to the semiconductor chip 10 side can be accumulated in the chip-side step portion 31s, so that the wire 22, The influence of the adhesive BD on the wiring pattern 21 and the semiconductor chip 10 can be prevented.

接着剤BDが半導体チップ10側へ流れ込んだ場合は、半導体チップ10、ワイヤ22、配線パターン21への付着による品質的な不具合が発生するが、本実施の形態では、そのような不具合を防止し、歩留りを向上させることが可能となる。   When the adhesive BD flows into the semiconductor chip 10 side, a quality defect occurs due to adhesion to the semiconductor chip 10, the wire 22, and the wiring pattern 21, but in this embodiment, such a problem is prevented. It becomes possible to improve the yield.

その他の作用効果は、実施の形態1および実施の形態2と同様であるので説明は省略する。なお、本実施の形態は、他の実施の形態に対してそのまま適用することが可能である。   Other functions and effects are the same as those in the first and second embodiments, and thus description thereof is omitted. Note that this embodiment can be applied to other embodiments as they are.

<実施の形態9>
図9に基づいて、本実施の形態に係る半導体装置について説明する。半導体装置1の基本的な構成、半導体装置製造方法の基本的な構成は実施の形態1ないし実施の形態8と同様であるので、主に異なる事項について説明する。
<Embodiment 9>
The semiconductor device according to the present embodiment will be described with reference to FIG. Since the basic configuration of the semiconductor device 1 and the basic configuration of the semiconductor device manufacturing method are the same as those in the first to eighth embodiments, different items will be mainly described.

図9は、本発明の実施の形態9に係る半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。   FIG. 9 is a cross-sectional view showing a state in which a translucent protective plate is bonded to the first surface of the projecting frame portion of the semiconductor device according to the ninth embodiment of the present invention.

本実施の形態に係る半導体装置1では、実施の形態1ないし実施の形態8の場合と異なり、載置部20に対して第2面32が有する第2高さH2は、透光性保護板40の外側面44が有する載置部20に対する第3高さH3より高い構成としてある。   In the semiconductor device 1 according to the present embodiment, unlike the case of the first to eighth embodiments, the second height H2 of the second surface 32 with respect to the mounting portion 20 is the translucent protective plate. The configuration is higher than the third height H3 with respect to the mounting portion 20 of the outer surface 44 of the forty.

したがって、透光性保護板40が周囲部材と接触することを防止することが可能となることから、透光性保護板40の損傷を防止することが可能となり、歩留まりの高い半導体装置1とすることができる。   Accordingly, it is possible to prevent the translucent protective plate 40 from coming into contact with surrounding members, so that it is possible to prevent the translucent protective plate 40 from being damaged, and the semiconductor device 1 having a high yield can be obtained. be able to.

透光性保護板40を接着し半導体パッケージを完成させた後の電気的光学的性能検査工程、出荷する際の梱包工程などにおいて、処理装置、治具、あるいは梱包材料などに半導体パッケージの天面が接触することがある。実施の形態1ないし実施の形態8のように透光性保護板40の高さ(第3高さH3)が第2面32の高さ(第2高さH2)より大きい場合、すなわち、透光性保護板40が半導体パッケージ(突設枠部30)から出っ張る構造の場合では、処理装置、治具、あるいは梱包材料などに透光性保護板40が直に接触することがあり、透光性保護板40のキズ、欠け、クラックなどの不具合が発生し歩留りが低下するケースがある。   In the electro-optical performance inspection process after the translucent protective plate 40 is bonded to complete the semiconductor package, the packaging process at the time of shipment, etc., the top surface of the semiconductor package is attached to a processing device, jig, or packaging material. May come into contact. When the height of the translucent protective plate 40 (third height H3) is larger than the height of the second surface 32 (second height H2) as in the first to eighth embodiments, that is, In the case where the optical protective plate 40 protrudes from the semiconductor package (projecting frame portion 30), the transparent protective plate 40 may come into direct contact with the processing apparatus, jig, packaging material, etc. In some cases, defects such as scratches, chips and cracks occur in the protective plate 40 and the yield is reduced.

しかしながら、本実施の形態に係る半導体装置1では、半導体パッケージ(第2面32)の天面に対して透光性保護板40の外側面44が隠された構造としてある。したがって、処理装置、治具、あるいは梱包材料などに透光性保護板40が直に接触することがないため、透光性保護板40のキズ、欠け、クラックなどの発生を防止することができ、歩留りを向上させることが可能となる。   However, the semiconductor device 1 according to the present embodiment has a structure in which the outer side surface 44 of the translucent protective plate 40 is hidden from the top surface of the semiconductor package (second surface 32). Therefore, since the translucent protective plate 40 does not come into direct contact with the processing apparatus, jig, or packaging material, it is possible to prevent the translucent protective plate 40 from being scratched, chipped or cracked. It becomes possible to improve the yield.

その他の作用効果は、実施の形態1および実施の形態2と同様であるので説明は省略する。なお、本実施の形態は、他の実施の形態に対してそのまま適用することが可能である。   Other functions and effects are the same as those in the first and second embodiments, and thus description thereof is omitted. Note that this embodiment can be applied to other embodiments as they are.

<実施の形態10>
本実施の形態に係る電子機器(不図示)は、半導体装置1を搭載した電子機器であって、半導体装置1は、実施の形態1ないし実施の形態9のいずれか一つに記載した半導体装置1である。したがって、信頼性の高い半導体装置1を搭載した歩留まりの高い安価な電子機器とすることが可能となる。
<Embodiment 10>
An electronic device (not shown) according to the present embodiment is an electronic device on which the semiconductor device 1 is mounted, and the semiconductor device 1 is the semiconductor device described in any one of the first to ninth embodiments. 1. Therefore, it is possible to obtain an inexpensive electronic device with a high yield, on which the highly reliable semiconductor device 1 is mounted.

本発明の実施の形態1に係る半導体装置の平面状態を示す平面図である。It is a top view which shows the planar state of the semiconductor device which concerns on Embodiment 1 of this invention. 図1Aに示した半導体装置の透光性保護板を除いた平面状態を示す平面図である。It is a top view which shows the planar state except the translucent protection board of the semiconductor device shown to FIG. 1A. 図1Aに示した半導体装置の裏面の平面状態を示す底面図である。FIG. 1B is a bottom view showing a planar state of the back surface of the semiconductor device shown in FIG. 1A. 図1Aに示した半導体装置の断面状態を示す断面図である。FIG. 1B is a cross-sectional view showing a cross-sectional state of the semiconductor device shown in FIG. 1A. 本発明の実施の形態2に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。It is sectional drawing which shows the state which complete | finished die bonding and wire bonding of the semiconductor chip with the semiconductor device which concerns on Embodiment 2 of this invention. 図2Aに示した半導体装置の突設枠部の第1面に接着剤を供給した状態を示す断面図である。It is sectional drawing which shows the state which supplied the adhesive agent to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 2A. 図2Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。It is sectional drawing which shows the state which bonded the translucent protective board to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 2A. 本発明の実施の形態3に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。It is sectional drawing which shows the state which complete | finished die bonding and wire bonding of the semiconductor chip with the semiconductor device which concerns on Embodiment 3 of this invention. 図3Aに示した半導体装置の突設枠部の第1面に接着剤を供給した状態を示す断面図である。It is sectional drawing which shows the state which supplied the adhesive agent to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 3A. 図3Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。It is sectional drawing which shows the state which adhered the translucent protection board to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 3A. 本発明の実施の形態4に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。It is sectional drawing which shows the state which complete | finished die bonding and wire bonding of the semiconductor chip with the semiconductor device which concerns on Embodiment 4 of this invention. 図4Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。FIG. 4B is a cross-sectional view showing a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 4A. 本発明の実施の形態5に係る半導体装置の突設枠部の第1面に接着剤を供給して透光性保護板を位置合わせした状態を示す断面図である。It is sectional drawing which shows the state which supplied the adhesive agent to the 1st surface of the protrusion frame part of the semiconductor device which concerns on Embodiment 5 of this invention, and aligned the translucent protective plate. 図5Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。It is sectional drawing which shows the state which adhered the translucent protective board to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 5A. 本発明の実施の形態6に係る半導体装置の突設枠部の第1面に接着剤を供給して透光性保護板を位置合わせした状態を示す断面図である。It is sectional drawing which shows the state which supplied the adhesive agent to the 1st surface of the protrusion frame part of the semiconductor device which concerns on Embodiment 6 of this invention, and aligned the translucent protective plate. 図6Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。FIG. 6B is a cross-sectional view showing a state where a translucent protective plate is bonded to the first surface of the protruding frame portion of the semiconductor device shown in FIG. 6A. 本発明の実施の形態7に係る半導体装置の突設枠部の第1面に接着剤を供給して透光性保護板を位置合わせした状態を示す断面図である。It is sectional drawing which shows the state which supplied the adhesive agent to the 1st surface of the protrusion frame part of the semiconductor device which concerns on Embodiment 7 of this invention, and aligned the translucent protective plate. 図7Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。It is sectional drawing which shows the state which adhered the translucent protective board to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 7A. 本発明の実施の形態8に係る半導体装置で半導体チップのダイボンディングおよびワイヤボンディングを終了した状態を示す断面図である。It is sectional drawing which shows the state which complete | finished die bonding and wire bonding of the semiconductor chip with the semiconductor device which concerns on Embodiment 8 of this invention. 図8Aに示した半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。It is sectional drawing which shows the state which bonded the translucent protective board to the 1st surface of the protrusion frame part of the semiconductor device shown to FIG. 8A. 本発明の実施の形態9に係る半導体装置の突設枠部の第1面に透光性保護板を接着した状態を示す断面図である。It is sectional drawing which shows the state which adhered the translucent protection board to the 1st surface of the protrusion frame part of the semiconductor device which concerns on Embodiment 9 of this invention. 従来例に係る半導体装置の平面状態を示す平面図である。It is a top view which shows the planar state of the semiconductor device which concerns on a prior art example. 図10Aに示した半導体装置の透光性保護板を除いた平面状態を示す平面図である。It is a top view which shows the planar state except the translucent protection board of the semiconductor device shown to FIG. 10A. 図10Aに示した半導体装置の裏面の平面状態を示す底面図である。FIG. 10B is a bottom view showing a planar state of the back surface of the semiconductor device shown in FIG. 10A. 図10Aに示した半導体装置の断面状態を示す断面図である。FIG. 10B is a cross-sectional view showing a cross-sectional state of the semiconductor device shown in FIG. 10A. 従来例に係る半導体装置の接着剤不具合状態を示す断面図である。It is sectional drawing which shows the adhesive malfunction state of the semiconductor device which concerns on a prior art example.

符号の説明Explanation of symbols

1 半導体装置
10 半導体チップ
20 載置部
21 配線パターン
22 ワイヤ
23 外部端子
30 突設枠部
31 第1面
31g 第1溝部
31s チップ側段差部
32 第2面
33 段差部
34 凹部
40 透光性保護板
41 端部
41g 第3溝部
42 面取り部
43 内側面
43g 第2溝部
44 外側面
BD 接着剤
H1 第1高さ
H2 第2高さ
H3 第3高さ
DESCRIPTION OF SYMBOLS 1 Semiconductor device 10 Semiconductor chip 20 Mounting part 21 Wiring pattern 22 Wire 23 External terminal 30 Projection frame part 31 1st surface 31g 1st groove part 31s Chip side step part 32 2nd surface 33 Step part 34 Concave part 40 Translucent protection Plate 41 End portion 41g Third groove portion 42 Chamfered portion 43 Inner side surface 43g Second groove portion 44 Outer side surface BD Adhesive H1 First height H2 Second height H3 Third height

Claims (11)

光電変換を行う半導体チップと、該半導体チップが載置された載置部と、前記半導体チップの外周で前記載置部に枠状に突設された突設枠部と、該突設枠部に接着剤で接着された透光性保護板とを備える半導体装置であって、
前記突設枠部は、前記載置部に対して第1高さを有し前記透光性保護板が接着された第1面と、前記載置部に対して前記第1高さより高い第2高さを有する第2面とを備え、
前記第1面と前記第2面との間の段差部は、前記第1面の面方向に形成された凹部を有すること
を特徴とする半導体装置。
A semiconductor chip for performing photoelectric conversion, a mounting portion on which the semiconductor chip is mounted, a protruding frame portion protruding in a frame shape from the mounting portion on the outer periphery of the semiconductor chip, and the protruding frame portion A translucent protective plate bonded with an adhesive to a semiconductor device,
The protruding frame portion has a first height with respect to the mounting portion, a first surface to which the translucent protective plate is bonded, and a height higher than the first height with respect to the mounting portion. A second surface having two heights,
The step portion between the first surface and the second surface has a recess formed in the surface direction of the first surface.
請求項1に記載の半導体装置であって、
前記第1面は、第1溝部を有すること
を特徴とする半導体装置。
The semiconductor device according to claim 1,
The semiconductor device, wherein the first surface has a first groove.
請求項2に記載の半導体装置であって、
前記第1溝部は、前記透光性保護板の端部の外周側に配置されていること
を特徴とする半導体装置。
The semiconductor device according to claim 2,
The semiconductor device according to claim 1, wherein the first groove portion is disposed on an outer peripheral side of an end portion of the translucent protective plate.
請求項1に記載の半導体装置であって、
前記透光性保護板の端部は、前記第1面に対向する側で面取り部を有すること
を特徴とする半導体装置。
The semiconductor device according to claim 1,
The end portion of the translucent protective plate has a chamfered portion on the side facing the first surface.
請求項1に記載の半導体装置であって、
前記第1面に対向する前記透光性保護板の内側面は、前記第1面に接着される位置に第2溝部を有すること
を特徴とする半導体装置。
The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein an inner side surface of the translucent protective plate facing the first surface has a second groove portion at a position bonded to the first surface.
請求項1に記載の半導体装置であって、
前記透光性保護板の端部は、前記段差部に対向する位置に第3溝部を有すること
を特徴とする半導体装置。
The semiconductor device according to claim 1,
An end portion of the translucent protective plate has a third groove portion at a position facing the step portion.
請求項1ないし請求項6のいずれか一つに記載の半導体装置であって、
前記第1面は、前記半導体チップに近い側にチップ側段差部を有すること
を特徴とする半導体装置。
A semiconductor device according to any one of claims 1 to 6,
The semiconductor device according to claim 1, wherein the first surface has a chip side step portion on a side close to the semiconductor chip.
請求項1ないし請求項7のいずれか一つに記載の半導体装置であって、
前記第2高さは、前記透光性保護板の外側面が有する前記載置部に対する第3高さより高いこと
を特徴とする半導体装置。
A semiconductor device according to any one of claims 1 to 7,
Said 2nd height is higher than 3rd height with respect to the said mounting part which the outer surface of the said translucent protective board has. The semiconductor device characterized by these.
請求項1に記載の半導体装置を製造する半導体装置製造方法であって、
前記半導体チップを前記載置部に載置する工程と、
前記第1面に接着剤を供給する工程と、
前記透光性保護板を前記接着剤に接着する工程とを備えること
を特徴とする半導体装置製造方法。
A semiconductor device manufacturing method for manufacturing the semiconductor device according to claim 1,
Placing the semiconductor chip on the mounting portion;
Supplying an adhesive to the first surface;
A step of adhering the translucent protective plate to the adhesive.
請求項2に記載の半導体装置を製造する半導体装置製造方法であって、
前記半導体チップを前記載置部に載置する工程と、
前記第1溝部に接着剤を供給する工程と、
前記透光性保護板を前記接着剤に接着する工程とを備えること
を特徴とする半導体装置製造方法。
A semiconductor device manufacturing method for manufacturing the semiconductor device according to claim 2,
Placing the semiconductor chip on the mounting portion;
Supplying an adhesive to the first groove,
A step of adhering the translucent protective plate to the adhesive.
半導体装置を搭載した電子機器であって、
前記半導体装置は、請求項1ないし請求項8のいずれか一つに記載の半導体装置であること
を特徴とする電子機器。
An electronic device equipped with a semiconductor device,
The electronic device according to claim 1, wherein the semiconductor device is the semiconductor device according to claim 1.
JP2008215650A 2008-08-25 2008-08-25 Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus Pending JP2010050406A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008215650A JP2010050406A (en) 2008-08-25 2008-08-25 Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215650A JP2010050406A (en) 2008-08-25 2008-08-25 Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2010050406A true JP2010050406A (en) 2010-03-04

Family

ID=42067231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215650A Pending JP2010050406A (en) 2008-08-25 2008-08-25 Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2010050406A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015172A (en) * 2010-06-29 2012-01-19 Kyocera Corp Electronic component encapsulating substrate and manufacturing method thereof
JP2013036766A (en) * 2011-08-04 2013-02-21 Seiko Epson Corp Infrared detecting element and electronic device
WO2013046676A1 (en) * 2011-09-30 2013-04-04 旭化成エレクトロニクス株式会社 Infrared sensor and retaining body
JP2013088527A (en) * 2011-10-14 2013-05-13 Japan Display East Co Ltd Display device
US8580421B2 (en) 2010-11-23 2013-11-12 Samsung Sdi Co., Ltd. Battery pack
JP2015018873A (en) * 2013-07-09 2015-01-29 日機装株式会社 Semiconductor module
CN108630112A (en) * 2017-03-16 2018-10-09 上海和辉光电有限公司 A kind of bearing frame and organic LED display device
WO2019008918A1 (en) * 2017-07-06 2019-01-10 株式会社フジクラ Optical module and method for manufacturing same
US10790484B2 (en) 2014-11-28 2020-09-29 Samsung Sdi Co., Ltd. Secondary battery

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015172A (en) * 2010-06-29 2012-01-19 Kyocera Corp Electronic component encapsulating substrate and manufacturing method thereof
US8580421B2 (en) 2010-11-23 2013-11-12 Samsung Sdi Co., Ltd. Battery pack
JP2013036766A (en) * 2011-08-04 2013-02-21 Seiko Epson Corp Infrared detecting element and electronic device
US9285274B2 (en) 2011-08-04 2016-03-15 Seiko Epson Corporation Infrared detecting element and electronic device
JPWO2013046676A1 (en) * 2011-09-30 2015-03-26 旭化成エレクトロニクス株式会社 Infrared sensor and holder
WO2013046676A1 (en) * 2011-09-30 2013-04-04 旭化成エレクトロニクス株式会社 Infrared sensor and retaining body
TWI491956B (en) * 2011-10-14 2015-07-11 Japan Display Inc Display device
KR101467046B1 (en) * 2011-10-14 2014-12-01 가부시키가이샤 재팬 디스프레이 Display device
JP2013088527A (en) * 2011-10-14 2013-05-13 Japan Display East Co Ltd Display device
JP2015018873A (en) * 2013-07-09 2015-01-29 日機装株式会社 Semiconductor module
US10790484B2 (en) 2014-11-28 2020-09-29 Samsung Sdi Co., Ltd. Secondary battery
CN108630112A (en) * 2017-03-16 2018-10-09 上海和辉光电有限公司 A kind of bearing frame and organic LED display device
WO2019008918A1 (en) * 2017-07-06 2019-01-10 株式会社フジクラ Optical module and method for manufacturing same
JP2019016696A (en) * 2017-07-06 2019-01-31 株式会社フジクラ Optical module and manufacturing method of the same
CN110870058A (en) * 2017-07-06 2020-03-06 株式会社藤仓 Optical module and method for manufacturing same
US11245244B2 (en) * 2017-07-06 2022-02-08 Fujikura Ltd. Optical module and method for manufacturing the same
CN110870058B (en) * 2017-07-06 2024-02-23 株式会社藤仓 Optical module and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP2010050406A (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP5635661B1 (en) Two-stage sealing method for image sensor
JP5746919B2 (en) Semiconductor package
JP4234269B2 (en) Semiconductor device and manufacturing method thereof
KR20090050810A (en) Package on package with improved joint reliability
JP6204577B2 (en) Optoelectronic component and manufacturing method thereof
KR101579623B1 (en) Semiconductor package for image sensor and fabricatingmethod thereof
US8003426B2 (en) Method for manufacturing package structure of optical device
US20080093725A1 (en) Semiconductor package preventing warping and wire severing defects, and method of manufacturing the semiconductor package
US20080185610A1 (en) Resin-sealed semiconductor light receiving element, manufacturing method thereof and electronic device using the same
US20130001623A1 (en) Light-emitting apparatus and manufacturing method thereof
JP6797234B2 (en) Semiconductor package structure and its manufacturing method
JP2007518275A (en) Method for mounting an optical sensor
US20070096280A1 (en) Image sensor module structure and a method for manufacturing the same
JP2012129452A (en) Semiconductor device, semiconductor package, and method of manufacturing semiconductor device
JP5609617B2 (en) Electronic component, method for manufacturing the electronic component, electronic device, and method for manufacturing the electronic device
TWI755718B (en) Lens packaging module and method for manufacturing the same
KR101273045B1 (en) Package of light emitting diode
US20070241272A1 (en) Image sensor package structure and method for manufacturing the same
JP2008103460A (en) Semiconductor package and method for manufacturing same
JP5968827B2 (en) Semiconductor package and manufacturing method thereof
KR20070080324A (en) Attaching and stacking method of semiconductor chip using polyimide layer with adhesive strength
JP2007027559A (en) Surface-mounted electronic part, method for manufacturing the same and optical electronic device
KR100795601B1 (en) Camera module and method for manufacturing the same
US20090298227A1 (en) Method of fabricating a stacked type chip package structure and a stacked type package structure