JP4234269B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4234269B2
JP4234269B2 JP20351399A JP20351399A JP4234269B2 JP 4234269 B2 JP4234269 B2 JP 4234269B2 JP 20351399 A JP20351399 A JP 20351399A JP 20351399 A JP20351399 A JP 20351399A JP 4234269 B2 JP4234269 B2 JP 4234269B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
package
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20351399A
Other languages
Japanese (ja)
Other versions
JP2001035972A5 (en
JP2001035972A (en
Inventor
辰夫 竹下
正之 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP20351399A priority Critical patent/JP4234269B2/en
Publication of JP2001035972A publication Critical patent/JP2001035972A/en
Publication of JP2001035972A5 publication Critical patent/JP2001035972A5/ja
Application granted granted Critical
Publication of JP4234269B2 publication Critical patent/JP4234269B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップをワイヤボンディングを用いることなくパッケージする半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップのパッケージ構造として、ワイヤボンディングを用いない構造が提案されている。例えば、特許第２８００８０６号公報には、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続し、その後半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して、パッケージベースと半導体チップとが同一平面形状及び平面寸法に形成された半導体装置が開示されている。
【０００３】
また、上述した特許第２８００８０６号公報においては、切断分離された半導体チップとパッケージベースに対し樹脂モールドを施し、各半導体チップを封止して、半導体チップの耐湿性を向上させている。
【０００４】
【発明が解決しようとする課題】
しかしながら、切断分離された半導体チップ及びパッケージベースに対し樹脂モールドを施していたのでは、切断分離された半導体チップ及びパッケージベースをそれぞれ樹脂モールドする必要があるために、切断分離された半導体チップ及びパッケージベースをハンドリングする工程も含め、半導体チップ（パッケージベース）の数だけの工程が必要であり、工程数が極めて多く複雑なものとなる。また、パッケージベースと半導体チップとが同一平面形状及び平面寸法に形成されていたのであれば、切断分離された半導体チップ及びパッケージベースをハンドリングして外部基板に搭載する際に、半導体チップあるいは半導体チップを封止している樹脂モールドが他の部品と接触する等し、半導体チップ、樹脂モールドあるいは接触した他の部品等が破損し、製造歩留まりが低下してしまうという問題も存在する。
【０００５】
以上のように、従来の半導体装置は生産性に関する問題点を有しており、生産性向上には限界があった。
【０００６】
本発明は上述の点に鑑みてなされたもので、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される構成の半導体装置において生産性をより向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、パッケージベースに半導体チップが搭載され、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続されてなる半導体装置であって、樹脂からなり、半導体チップの側面を封止する保護部が設けられ、保護部は、パッケージベースと同一平面外側形状及び平面外側寸法を有していることを特徴としている。
【０００８】
このような構成を採用した場合、半導体チップの側面を封止する保護部は、パッケージベースと同一平面外側形状及び平面外側寸法を有しているので、半導体チップ及びパッケージベースを備えた半導体装置をハンドリングして外部基板等に搭載する際に、保護部が他の部品と接触することが抑制され、半導体チップ、保護部あるいは他の部品等の破損による製造歩留まりの低下を抑制することができる。また、半導体装置を外部基板等に搭載する際に、パッケージベースを基準として搭載することが可能となり、搭載精度を向上させることができる。以上のことから、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される構成の半導体装置を外部基板等に搭載する際の生産性をより向上させることが可能となる。
【０００９】
また、保護部は、更に、半導体チップのパッケージベースと対向する面の裏面を封止するように設けられていることが好ましい。このような構成を採用した場合、半導体チップのパッケージベースと対向する面の裏面が、保護部により封止されるので、半導体チップのパッケージベースと対向する面の裏面を保護して、半導体チップの耐湿性をより向上させることが可能である。
【００１０】
また、保護部は、更に、パッケージベースの側面の一部までを含んで封止するように設けられていることが好ましい。このような構成を採用した場合、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される部位が封止され、この電気接続される部位の耐湿性を向上させることが可能である。
【００１１】
また、パッケージベースは、光学的に透明な部材からなり、半導体チップのパッケージベースと対向する面には、光を受光する受光部あるいは発光する発光部が設けられていることが好ましい。このような構成を採用した場合、半導体装置自体を、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能である。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【００１２】
また、樹脂は、遮光性を有していることが好ましい。このような構成を採用した場合、受光部が設けられた半導体装置（受光素子）においては、受光部に対して装置側方あるいは裏側から回り込んで入射する迷光が低減され、受光部に対向する部分のパッケージベースから入射する光を確実に受光でき、受光部の受光方向性の低下を抑制し、ノイズの低減を図ることが可能となる。また、発光部が設けられた半導体装置（発光素子）においては、発光部から装置側方に向って発せられる光が低減され、指向特性を鋭くすることが可能となると共に、所定波長の光を反射する樹脂の場合、発光部から側方に発せられる光は半導体装置内で内部反射し、発光面より発せられるため高出力化が可能となる。
【００１３】
また、本発明に係る半導体装置は、パッケージベースに半導体チップが搭載され、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続されてなる半導体装置であって、半導体チップは、パッケージベースと略相似形状で且つパッケージベースより小さい平面寸法に形成されていることを特徴としている。
【００１４】
このような構成を採用した場合、半導体チップは、パッケージベースと略相似形状で且つパッケージベースより小さい平面寸法に形成されているので、半導体チップ及びパッケージベースを備えた半導体装置をハンドリングして外部基板等に搭載する際の他の部品との接触が抑制され、半導体チップあるいは他の部品等の破損による製造歩留まりの低下を抑制することができる。また、半導体装置を外部基板等に搭載する際に、パッケージベースを基準として搭載することが可能となり、搭載精度を向上させることができる。以上のことから、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される構成の半導体装置を外部基板等に実装する際の生産性をより向上させることが可能となる。
【００１５】
また、半導体チップのパッケージベースと対向する面には、パッケージベースに設けられた外部接続用電極と電気接続されるボンディングパッドが設けられ、半導体チップとパッケージベースとの間に所定幅の間隙を形成した状態で、ボンディングパッドと外部接続用電極とが電気接続されており、半導体チップとパッケージベースとの間に形成された所定幅の間隙には、絶縁性樹脂が充填されて、硬化されていることが好ましい。このような構成を採用した場合、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される部位を確実に保護することができると共に、半導体チップとパッケージベースとが絶縁性樹脂により接着され、機械的強度を増大させることができる。
【００１６】
本発明に係る半導体装置の製造方法は、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続する工程と、半導体基板側から半導体基板を切断し、素子の周囲に所定幅の切溝を形成する工程と、切溝に樹脂を充填する工程と、切溝の位置において、切断面の両側に樹脂を残した状態で半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、を含むことを特徴としている。
【００１７】
このような構成を採用した場合、半導体基板をパッケージ基板に搭載した後に、半導体基板側から半導体基板を切断して素子の周囲に形成した所定幅の切溝に樹脂を充填し、この切溝の位置において、切断面の両側に樹脂を残した状態で半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して個々の半導体装置を形成しているので、上述した従来の技術のように、切断分離された個々の半導体装置をハンドリングして樹脂モールドを施すことが不要となり、素子の周囲に形成した所定幅の切溝に樹脂を充填し、この切溝の位置において切断するという工程で、半導体チップを樹脂にて封止し得る構成の半導体装置が形成され、半導体装置の製造工程を短縮することができる。また、樹脂モールドを施すために切断分離された個々の半導体装置をハンドリングすることも不要となり、半導体装置にハンドリングする際の破損等の問題が生じることはなく、製造歩留まりの低下を抑制することができる。以上のことから、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される構成の半導体装置の生産性をより向上させることが可能となる。
【００１８】
また、切溝に樹脂を充填した際に、半導体基板のパッケージ基板と対向する面の裏面を樹脂にて被覆することが好ましい。このような構成を採用した場合、切溝に樹脂を充填する際に、半導体基板のパッケージ基板と対向する面の裏面が樹脂にて被覆されるので、新たな工程を追加することなく、半導体基板のパッケージ基板と対向する面の裏面を樹脂にて被覆できるので、製造工程を複雑化することなく、半導体チップの保護が可能となる。
【００１９】
また、切溝を形成する工程より前に、半導体基板のパッケージ基板と対向する面の裏面を樹脂にて被覆する工程を含むことが好ましい。このような構成を採用した場合、切溝への樹脂の充填とは別に、半導体基板のパッケージ基板と対向する面の裏面を樹脂にて被覆するので、半導体基板のパッケージ基板と対向する面の裏面を被覆する樹脂の厚さ、樹脂表面の平滑さ等の製造上の工程管理を確実に行うことが可能となる。
【００２０】
また、半導体基板をパッケージ基板に搭載する際に、半導体基板とパッケージ基板との間に所定幅の間隙を形成し、間隙に、絶縁性樹脂を充填する工程を含むことが好ましい。このような構成を採用した場合、パッケージ基板に設けられた外部接続用電極と半導体基板とが電気接続される部位を確実に保護することができると共に、半導体基板とパッケージ基板とが絶縁性樹脂により接着され、機械的強度を増大させることができる。
【００２１】
また、切溝を形成する工程より後に、外部基板と電気接続するためのバンプを外部接続用電極に形成する工程を含むことが好ましい。このような構成を採用した場合、バンプが形成されていない状態のパッケージ基板の半導体基板と対向する面の裏面を下面とした状態で、切溝を形成でき、切溝の加工精度の低下を抑制することが可能となる。
【００２２】
また、切溝を形成する工程において、切溝を、第１の厚さを有する切刃にて半導体基板を切断することにより形成する一方、複数個の半導体チップとパッケージベースとに分離する工程において、第１の厚さより薄い第２の厚さを有する切刃にて半導体基板とパッケージ基板とを一体的に切断することが好ましい。このような構成を採用した場合、第１の厚さを有する切刃と第１の厚さより薄い第２の厚さを有する切刃とにより切断するという、極めて簡易な手法により、半導体装置を製造することができ、半導体装置の製造工程を簡略化することが可能となる。
【００２３】
また、切溝を形成する工程において、切溝を、半導体基板側から半導体基板を切断し、パッケージ基板の一部を切削して形成することが好ましい。このような構成を採用した場合、樹脂を充填した際に、この樹脂が、パッケージベースに相当する部位の側面の一部までを含んで被覆するので、個々の半導体装置に分割された際に、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される部位が樹脂により封止され、この電気接続される部位の耐湿性を向上させることが可能となる。
【００２４】
また、パッケージ基板の半導体基板と対向する面で、半導体基板と対向する部分の外側に位置する部分に目印パターンを形成し、目印パターンを基準として切溝を形成することが好ましい。このような構成を採用した場合、パッケージ基板の半導体基板と対向する面の裏面を下面とした状態でも、目印パターンを基準として切溝を形成でき、切溝の加工精度を向上することが可能となる。
【００２５】
また、パッケージ基板の半導体基板と対向する面の裏面に目印パターンを形成し、目印パターンを基準として半導体基板とパッケージ基板とを一体的に切断することが好ましい。このような構成を採用した場合、半導体基板のパッケージ基板と対向する面の裏面を下面とした状態でも、目印パターンを基準として半導体基板とパッケージ基板とを一体的に切断でき、半導体基板及びパッケージ基板の切断の加工精度を向上することが可能となる。
【００２６】
また、パッケージ基板は、光学的に透明な部材からなり、半導体基板のパッケージ基板と対向する面の一部にアライメントパターンを形成し、パッケージ基板の半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、半導体基板をパッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことが好ましい。このような構成を採用した場合、パッケージ基板が光学的に透明であることを利用して、パッケージ基板側に位置決め用窓等を新たに形成することなく、半導体基板とパッケージ基板との位置決めを行うことができ、半導体装置の製造工程の簡略化を図ることが可能となる。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【００２７】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。
【００２８】
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を、製造工程順に説明する説明図であり、図２は半導体基板の平面図、図４はパッケージ基板の平面図である。図１（ａ）に示されるように、シリコン等の半導体基板１０は、一方の面１０ａに、ボンディングパッド１１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第１アライメントパターン１２が形成されている。ボンディングパッド１１上には、電気接続用に、Ａｕあるいは半田等によるバンプ１３が設けられている。半導体基板１０の他方の面１０ｂには、ポリイミド樹脂膜１４がスピンコート技術あるいは印刷技術等を用いて成膜されている。
【００２９】
半導体基板１０は、図２に示されるように、後に切断分離される多数個の半導体チップ１を含んでいる。各半導体チップ１は、図３に示されるように、所定波長（例えば、近紫外から近赤外までの波長）の光を受光する受光部１５を有しており、受光部１５の外側にボンディングパッド１１（本実施形態においては、４箇所）が設けられている。第１アライメントパターン１２は、図２に示されるように、半導体基板１０の直径方向の外周部分の２箇所に設けられており、フォトエッチング技術等を用いて「＋」字状に形成されている。この第１アライメントパターン１２は、ボンディングパッド１１と同じ配線を利用して形成することも可能である。
【００３０】
先ず、この半導体基板１０を、図１（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１５が受光する光の波長に対して光学的に透明な、透光性ガラスからなる。パッケージ基板２０の一方の面２０ａには、第１配線電極２１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第２アライメントパターン２２と、後に半導体基板１０を切断し切溝４０を形成する際に基準となる第１目印パターン２３とが形成されている。パッケージ基板２０の他方の面２０ｂには、外部基板（図示せず）と接続される第２配線電極２４と、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の基準となる第２目印パターン２５とが形成されている。ここで、第１配線電極２１及び第２配線電極２４は、各請求項における外部接続用電極を構成している。
【００３１】
第１配線電極２１は、図４に示されるように、半導体基板１０のバンプ１３（ボンディングパッド１１）と対応する位置に設けられており、パッケージ基板２０を貫通して設けられたスルーホール２６内部の配線電極（図示せず）を介して第２配線電極２４と導通されている。第２アライメントパターン２２は、同じく図４に示されるように、半導体基板１０の第１アライメントパターン１２が形成された位置に対応する位置の、２箇所に設けられており、フォトエッチング技術等を用いて第１アライメントパターン１２より大きい「＋」字状に形成されている。
【００３２】
第１目印パターン２３は、図６に示されるように、パッケージ基板２０の半導体基板１０に対向する部分の外側部分に位置する角部近傍に、フォトエッチング技術等を用いて４箇所形成されている。第２目印パターン２５は、図５に示されるように、半導体基板１０の半導体チップ１の切断軌跡に対応する位置上に、等間隔で、フォトエッチング技術等を用いて１４行１５列の２１０箇所に形成されている。
【００３３】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１５及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０aとを対向させた状態で、パッケージ基板２０に形成された第２アライメントパターン２２と半導体基板１０に形成された第１アライメントパターン１２とを合致させて、位置合わせを行う（図５に示された状態）。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図１（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００３４】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図１（ｃ）に示されるように、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に、アンダーフィル樹脂３１を充填し、硬化させる。アンダーフィル樹脂３１は、受光部１５が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００３５】
次いで、公知のダイシング技術等を用いて、図１（ｄ）に示されるように、切溝４０を形成する。一体化された半導体基板１０及びパッケージ基板２０は、パッケージ基板２０の第２配線電極２４が形成された他方の面２０ｂ（半導体基板１０と対向する面の裏面）を下面とされた状態（図１（ｄ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の４箇所に形成された第１目印パターン２３を基準として、図６に示されるように、半導体基板１０の各受光素子（半導体チップ１）の周囲に切溝４０が形成される。この切溝４０は、１００μｍ程度の厚さを有する切刃を用いて、図１（ｄ）に示されるように、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０の厚さの半分程度の深さまで切削することにより形成されている。パッケージ基板２０の他方の面２０ｂ（半導体チップ１と対向する面の裏面）側の一部は切断されずに残っている。
【００３６】
一体化された半導体基板１０及びパッケージ基板２０に切溝４０が形成されると、図１（ｅ）及び図７に示されるように、各種印刷技術あるいはポッティング技術を用いて、切溝４０に樹脂５０を充填する。切溝４０に充填される樹脂５０は、受光部１５が受光する波長の光を遮光する特性を有し、例えば、黒色に着色されたエポキシ樹脂からなる。切溝４０に充填された樹脂５０が硬化した後に、図１（ｆ）に示されるように、パッケージ基板２０の他方の面２０ｂに形成された第２配線電極２４に、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２７を設ける。
【００３７】
しかる上で、公知のダイシング技術等を用いて、一体化された半導体基板１０及びパッケージ基板２０を同時に切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０のポリイミド樹脂膜１４が形成された他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図１（ｆ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成された第２目印パターン２５を基準として、一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて、図１（ｇ）に示されるように、複数個の半導体装置Ａ１に分離される。半導体基板１０及びパッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、切溝４０の幅方向で略中央部を切断軌跡として、切溝４０に充填された樹脂５０を切断面の両側に残した状態で切断される。
【００３８】
上述したようにして製造された半導体装置Ａ１は、図１（ｇ）及び図８に示されるように、半導体基板１０から分割された平面視矩形の半導体チップ１と、パッケージ基板２０から分割された平面視矩形のパッケージベース２とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には受光部１５が設けられており、この受光部１５がパッケージベース２を透過した所定波長の光を受光することにより生成される信号は、受光部１５からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２６内部の配線電極（図示せず）、第２配線電極２４及びバンプ２７を介して、外部基板の電極（図示せず）に送られる。半導体チップ１の他方の面１ｂ（パッケージベース２に対向する面の裏面）にはポリイミド樹脂膜１４からなる保護部３ａ、及び、半導体チップ１、アンダーフィル樹脂３１及びパッケージベース２の一部の側面には充填された樹脂５０からなる保護部３ｂが形成されており、保護部３ａ，３ｂにより、半導体チップ１の他方の面１ｂ（パッケージベース２に対向する面の裏面）及び側面、アンダーフィル樹脂３１の側面、及び、パッケージベース２の一部の側面が封止されている。半導体装置Ａ１は一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて個々に分離されるために、保護部３ｂは、パッケージベース２と同一平面外側形状及び外側寸法を有している。半導体チップ１は、パッケージベース２と略相似形状で且つパッケージベース２より小さい平面寸法を有している。
【００３９】
上述した第１実施形態によれば、半導体基板１０をパッケージ基板２０に搭載して一体化した後に、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０厚さの半分程度の深さまで切削することにより各受光部１５の周囲に形成した切溝４０に樹脂５０を充填し、この切溝４０の位置において、切断面の両側に樹脂５０を残した状態で半導体基板１０とパッケージ基板２０とを一体的に切断して、複数個の半導体チップ１及びパッケージベース２とに分離して個々の半導体装置Ａ１を形成しているので、上述した従来の技術のように、切断分離された個々の半導体装置Ａ１をハンドリングして樹脂モールド等を施すことが不要となり、素子の周囲に形成した切溝４０に樹脂５０を充填し、この切溝４０の位置において切断するという工程で、半導体チップ１を樹脂５０にて封止し得る構成の半導体装置Ａ１が製造されることになり、半導体装置Ａ１の製造工程を短縮することができる。また、樹脂モールド等を施すために切断分離された個々の半導体装置Ａ１をハンドリングすることも不要となり、半導体装置Ａ１にハンドリングする際の破損等の問題が生じることはなく、製造歩留まりの低下を抑制することができる。以上のことから、パッケージベース２と半導体チップ１とが一体化された半導体装置Ａ１の生産性を更に向上させることが可能となる。
【００４０】
また、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）に、予めポリイミド樹脂膜１４を成膜しているので、このポリイミド樹脂膜１４の厚さ、ポリイミド樹脂膜１４表面の平滑さ等の製造上の工程管理を確実に行うことが可能となる。
【００４１】
また、半導体基板１０をパッケージ基板２０に搭載する際に、半導体基板１０とパッケージ基板２０との間に所定幅の間隙３０を形成し、この間隙３０にアンダーフィル樹脂３１を充填するので、アンダーフィル樹脂３１によりパッケージ基板２０に形成された第１配線電極２１と半導体基板１０に形成されたバンプ１３との接続部位、及び、バンプ１３とボンディングパッド１１との接続部位を確実に保護することができると共に、半導体基板１０とパッケージ基板２０とがアンダーフィル樹脂３１により接着され、機械的強度を増大させることができる。
【００４２】
また、切溝４０を形成し、切溝４０に樹脂５０を充填した後に、外部基板（図示せず）と電気接続するためのバンプ２７を第２配線電極２４に形成しているので、バンプ２７が形成されていない状態のパッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）を下面とした状態で、切溝４０を形成でき、切溝４０の加工精度の低下を抑制することが可能となる。
【００４３】
また、切溝４０を形成する際に、切溝４０を、１００μｍ程度の厚さを有する切刃を用いて半導体基板１０を切断することにより形成する一方、複数個の半導体チップ１とパッケージベース２とに分離する際に、２５μｍ程度の厚さを有する切刃を用いて半導体基板１０とパッケージ基板２０とを一体的に切断するので、厚さの異なる２つの切刃による切断するという、極めて簡易な手法により、半導体装置Ａ１を製造することができ、半導体装置Ａ１の製造工程を簡略化することが可能となる。
【００４４】
また、切溝４０を形成する際に、切溝４０を、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０の厚さの半分程度の深さまで切削して形成しているので、切溝４０に樹脂５０を充填した際に、この充填される樹脂５０が、パッケージベース２に相当する部位の側面の一部までを含んで被覆するので、アンダーフィル樹脂３１が充填されている部分（パッケージ基板２０に形成された第１配線電極２１と半導体基板１０に形成されたバンプ１３との接続部位、及び、バンプ１３とボンディングパッド１１との接続部位）が充填される樹脂５０により封止され、また、個々の半導体装置Ａ１に分離した際にも、アンダーフィル樹脂３１が充填されている部分が充填される樹脂５０により封止され、これらの部分の耐湿性を向上させることが可能となる。
【００４５】
また、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の、パッケージ基板２０の半導体基板１０に対向する部分の外側部分に位置する角部近傍に、第１目印パターン２３を形成し、この第１目印パターン２３を基準として切溝４０を形成するので、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）を下面とした状態でも、第１目印パターン２３を基準として切溝４０を形成でき、切溝４０の加工精度を向上することが可能となる。
【００４６】
また、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に第２目印パターン２５を形成し、第２目印パターン２５を基準として半導体基板１０とパッケージ基板２０とを一体的に切断するので、半導体基板１０の他方の面１０ｂ側（パッケージ基板２０と対向する面の裏面）を下面とした状態でも、第２目印パターン２５を基準として半導体基板１０とパッケージ基板２０とを一体的に切断でき、半導体基板１０及びパッケージ基板２０の切断の加工精度を向上することが可能となる。
【００４７】
また、パッケージ基板２０は、所定波長の光に対して光学的に透明な透光性ガラスからなり、半導体基板１０の一方の面１０ａ（パッケージ基板２０と対向する面）の直径方向の外周部分に第１アライメントパターン１２を形成し、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の第１アライメントパターン１２と対応する位置に第２アライメントパターン２２を形成し、半導体基板１０をパッケージ基板２０に搭載する際に、第１アライメントパターン１２及び第２アライメントパターン２２を利用して両者の位置決めを行うので、パッケージ基板２０が所定波長の光に対して光学的に透明であることを利用して、パッケージ基板２０側に位置決め用窓等を新たに形成することなく、半導体基板１０とパッケージ基板２０との位置決めを行うことができ、半導体装置Ａ１の製造工程の簡略化を図ることが可能となる。
【００４８】
一方、半導体装置Ａ１については、特に、樹脂５０からなる保護部３ｂがパッケージベース２と同一平面外側形状及び平面外側寸法を有しているので、半導体チップ１とパッケージベース２とが一体化された半導体装置Ａ１をハンドリングして外部基板（図示せず）に搭載する際に、保護部３ｂが他の部品と接触することが抑制され、接触時の半導体チップ１、保護部３ｂあるいは他の部品等の破損による製造歩留まりの低下を抑制することができる。また、半導体装置Ａ１を外部基板（図示せず）に搭載する際に、パッケージベース２を基準として搭載することが可能となり、半導体装置Ａ１の搭載精度を向上させることができる。以上のことから、パッケージベース２と半導体チップ１とが一体化された半導体装置Ａ１の生産性をより向上させることが可能となる。
【００４９】
また、半導体チップ１の他方の面１ｂ（パッケージベース２と対向する面の裏面）はポリイミド樹脂膜１４からなる保護部３ａにより封止されるので、半導体チップ１の他方の面１ｂ（パッケージベース２と対向する面の裏面）を保護して、半導体チップ１の耐湿性をより向上させることが可能となる。
【００５０】
また、半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には所定波長の光を受光する受光部１５が設けられ、パッケージベース２を受光部１５が受光する光の波長に対して光学的に透明な透光性ガラスとしているので、半導体装置Ａ１自体を、半導体チップ１の一方の面１ａ側を受光面とする光半導体装置として機能させることが可能である。
【００５１】
また、樹脂５０からなる保護部３ｂは、受光部１５が受光する波長の光を遮光するので、受光部１５に対して装置側方から回り込んで入射する光が低減され、受光部１５に対向する部分のパッケージベース２から入射する光を確実に受光でき、受光素子として用いられる半導体装置Ａ１（受光部１５）の受光方向性の低下を抑制するとともに、ノイズの低減を図ることが可能となる。
【００５２】
（第２実施形態）
図９は、本発明による半導体装置の第２実施形態を、製造工程順に説明する説明図である。図９（ａ）に示されるように、シリコン等の半導体基板１０は、後に切断分離される多数個の半導体チップ１を含み、第１実施形態と同様に、受光部１５、ボンディングパッド１１、バンプ１３及び第１アライメントパターン１２が形成されている。先ず、この半導体基板１０を、図９（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１５が受光する光の波長に対して光学的に透明な、透光性ガラスからなり、第１実施形態と同様に、第１配線電極２１、第２アライメントパターン２２、第１目印パターン２３、第２配線電極２４及び第２目印パターン２５が形成されている。ここで、第１配線電極２１及び第２配線電極２４は、各請求項における外部接続用電極を構成している。
【００５３】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１５及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０ａとを対向させた状態で、第２アライメントパターン２２と第１アライメントパターン１２とを合致させて、位置合わせを行う。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図９（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００５４】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図９（ｃ）に示されるように、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に、アンダーフィル樹脂３１を充填し、硬化させる。アンダーフィル樹脂３１は、受光部１５が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００５５】
次いで、公知のダイシング技術等を用いて、図９（ｄ）に示されるように、切溝４０を形成する。一体化された半導体基板１０及びパッケージ基板２０は、パッケージ基板２０の第２配線電極２４が形成された他方の面２０ｂ（半導体基板１０と対向する面の裏面）を下面とされた状態（図９（ｄ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、第１目印パターン２３を基準として、半導体基板１０の各受光素子（半導体チップ１）の周囲に切溝４０が形成される。この切溝４０は、１００μｍ程度の厚さを有する切刃を用いて、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０の厚さの半分程度の深さまで切削することにより形成されている。パッケージ基板２０の他方の面２０ｂ（半導体チップ１と対向する面の裏面）側の一部は切断されずに残っている。
【００５６】
一体化された半導体基板１０及びパッケージ基板２０に切溝４０が形成されると、図９（ｅ）に示されるように、各種印刷技術あるいはポッティング技術を用いて、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を被覆するように、切溝４０に樹脂５０を充填する。切溝４０に充填される樹脂５０は、受光部１５が受光する波長の光を遮光する特性を有し、例えば、黒色に着色されたエポキシ樹脂からなる。切溝４０に充填された樹脂５０が硬化した後に、図９（ｆ）に示されるように、パッケージ基板２０の他方の面２０ｂに形成された第２配線電極２４に、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２７を設ける。
【００５７】
しかる上で、公知のダイシング技術等を用いて、一体化された半導体基板１０及びパッケージ基板２０を同時に切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０の充填された樹脂５０により被覆された他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図９（ｆ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、第２目印パターン２５を基準として、一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて、図９（ｇ）に示されるように、複数個の半導体装置Ａ２に分離される。半導体基板１０及びパッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、切溝４０の幅方向で略中央部を切断軌跡として、切溝４０に充填された樹脂５０を切断面の両側に残した状態で切断される。
【００５８】
上述したようにして製造された半導体装置Ａ２は、図９（ｇ）に示されるように、半導体基板１０から分割された平面視矩形の半導体チップ１と、パッケージ基板２０から分割された平面視矩形のパッケージベース２とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には、受光部１５が設けられており、この受光部１５がパッケージベース２を透過した所定波長の光を受光することにより生成される信号は、受光部１５からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２６内部の配線電極（図示せず）、第２配線電極２４及びバンプ２７を介して、外部基板の電極（図示せず）に送られる。半導体チップ１の他方の面１ｂ（パッケージベース２に対向する面の裏面）と、半導体チップ１、アンダーフィル樹脂３１及びパッケージベース２の一部の側面とは樹脂５０からなる保護部３ｃが形成されており、第１実施形態と同様に、保護部３ｃにより、半導体チップ１の他方の面１ｂ（パッケージベース２に対向する面の裏面）及び側面、アンダーフィル樹脂３１の側面、及び、パッケージベース２の一部の側面が封止されている。半導体装置Ａ２は一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて個々に分離されるために、保護部３ｃは、パッケージベース２と同一平面外側形状及び外側寸法を有している。半導体チップ１は、パッケージベース２と略相似形状で且つパッケージベース２より小さい平面寸法を有している。
【００５９】
上述した第２実施形態においても第１実施形態と同様の作用効果を奏し、半導体基板１０をパッケージ基板２０に搭載して一体化した後に、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０の厚さの半分程度の深さまで切削することにより、各受光部１５の周囲に形成した切溝４０に樹脂５０を充填し、この切溝４０の位置において、切断面の両側に樹脂５０を残した状態で半導体基板１０とパッケージ基板２０とを一体的に切断して、複数個の半導体チップ１及びパッケージベース２とに分離して個々の半導体装置Ａ２を形成しているので、切断分離された個々の半導体装置Ａ２をハンドリングして樹脂モールド等を施すことが不要となり、半導体装置Ａ２の製造工程を短縮することができる。また、半導体装置Ａ２にハンドリングする際の破損等の問題が生じることはなく、製造歩留まりの低下を抑制することができる。
【００６０】
また、半導体装置Ａ２についても、充填された樹脂５０からなる保護部３ｃがパッケージベース２と同一平面外側形状及び平面外側寸法を有しているので、半導体チップ１とパッケージベース２とが一体化された半導体装置Ａ２をハンドリングして外部基板（図示せず）に搭載する際に、保護部３ｃが他の部品と接触することが抑制され、接触時の半導体チップ１、保護部３ｃあるいは他の部品等の破損による製造歩留まりの低下を抑制することができる。また、半導体装置Ａ２を外部基板（図示せず）に搭載する際に、パッケージベース２を基準として搭載することが可能となり、半導体装置Ａ２の搭載精度を向上させることができる。
【００６１】
また、特有の効果としては、切溝４０に樹脂５０を充填する際に、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を樹脂５０にて被覆するので、新たな工程を追加することなく、半導体基板１０（半導体チップ１）の保護が可能となる。
【００６２】
（第３実施形態）
図１０は、本発明による半導体装置の第３実施形態を、製造工程順に説明する説明図である。図１０（ａ）に示されるように、シリコン等の半導体基板１０は、後に切断分離される多数個の半導体チップ１を含み、第１及び第２実施形態と同様に、受光部１５、ボンディングパッド１１、バンプ１３及び第１アライメントパターン１２が形成されている。先ず、この半導体基板１０を、図１０（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１５が受光する光の波長に対して光学的に透明な、透光性ガラスからなり、第１及び第２実施形態と同様に、第１配線電極２１、第２アライメントパターン２２、第１目印パターン２３、第２配線電極２４及び第２目印パターン２５が形成されている。ここで、第１配線電極２１及び第２配線電極２４は、各請求項における外部接続用電極を構成している。
【００６３】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１５及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０ａとを対向させた状態で、第２アライメントパターン２２と第１アライメントパターン１２とを合致させて、位置合わせを行う。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図１０（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００６４】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図１０（ｃ）に示されるように、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に、アンダーフィル樹脂３１を充填し、硬化させる。アンダーフィル樹脂３１は、受光部１５が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００６５】
次いで、公知のダイシング技術等を用いて、図１０（ｄ）に示されるように、切溝４０を形成する。一体化された半導体基板１０及びパッケージ基板２０は、パッケージ基板２０の第２配線電極２４が形成された他方の面２０ｂ（半導体基板１０と対向する面の裏面）を下面とされた状態（図１０（ｄ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、第１目印パターン２３を基準として、半導体基板１０の各受光素子（半導体チップ１）の周囲に切溝４０が形成される。この切溝４０は、１００μｍ程度の厚さを有する切刃を用いて、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０厚さの半分程度の深さまで切削することにより形成されている。パッケージ基板２０の他方の面２０ｂ（半導体チップ１と対向する面の裏面）側の一部は切断されずに残っている。一体化された半導体基板１０及びパッケージ基板２０に切溝４０が形成されると、図１０（ｅ）に示されるように、パッケージ基板２０の他方の面２０ｂに形成された第２配線電極２４に、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２７を設ける。
【００６６】
しかる上で、公知のダイシング技術等を用いて、パッケージ基板２０の切断されていない、パッケージ基板２０の他方の面２０ｂ（半導体チップ１と対向する面の裏面）側の一部を切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図１０（ｅ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、第２目印パターン２５を基準として、パッケージ基板２０が切断されて、図１０（ｆ）に示されるように、複数個の半導体装置Ａ３に分離される。パッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、切溝４０の幅方向で略中央部を切断軌跡として、切断される。
【００６７】
上述した第３実施形態における半導体装置Ａ３によれば、図１０（ｆ）に示されるように、パッケージ基板２０から分割された平面視矩形のパッケージベース２と、半導体基板１０から分割された平面視矩形の半導体チップ１とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には、受光部１５が設けられており、この受光部１５がパッケージベース２を透過した所定波長の光を受光することにより生成される信号は、受光部１５からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２６内部の配線電極（図示せず）、第２配線電極２４及びバンプ２７を介して、外部基板の電極（図示せず）に送られる。半導体装置Ａ３は、１００μｍ程度の厚さを有する切刃を用いて切断された切断面と、２５μｍ程度の厚さを有する切刃を用いて切断された切断面とを有し、半導体チップ１は、１００μｍ程度の厚さを有する切刃を用いて切断された切断面をその側面１ｃとし、パッケージベース２の他方の面２ｂ（半導体チップ１と対向する面の裏面）側の一部は、２５μｍ程度の厚さを有する切刃を用いて切断された切断面をその側面２ｃとしている。このため、半導体チップ１は、パッケージベース２と略相似形状で且つパッケージベース２より小さい平面寸法を有する。
【００６８】
上述した第３実施形態によれば、半導体チップ１は、パッケージベース２と略相似形状で且つパッケージベース２より小さい平面寸法に形成されているので、半導体装置Ａ３をハンドリングして外部基板（図示せず）に搭載する際の他の部品との接触が抑制され、接触時の半導体チップ１あるいは他の部品等の破損による、製造歩留まりの低下を抑制することができる。また、半導体装置Ａ３を外部基板（図示せず）に搭載する際に、パッケージベース２を基準として搭載することが可能となり、搭載精度を向上させることもできる。
【００６９】
なお、第１〜第３実施形態において、半導体基板１０（半導体チップ１）に形成される受光部１５は、上述した波長範囲を受光するものに限られるものではなく、狭帯域の波長を選択的に受光するものでもよい。また、半導体基板１０（半導体チップ１）には、受光部１５に限られず、所定波長の光を発光する発光部を始め、演算回路等が形成されてもよい。
【００７０】
また、第２アライメントパターン２２をパッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）に形成しているが、パッケージ基板２０は透光性ガラスからなるため、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成してもよい。
【００７１】
また、半導体基板１０（半導体チップ１）に形成される素子が受光素子あるいは発光素子でない場合等には、パッケージ基板２０を透光性ガラスとする必要はなく、透光性を有さないセラミック基板等をパッケージ基板２０として用いてもよい。透光性を有さないセラミック基板等をパッケージ基板２０として用いる場合には、第２アライメントパターン２２を形成する代わりに、パッケージ基板２０を貫通する位置決め用窓を形成し、この位置決め用窓と第１アライメントパターン１２とにより、半導体基板１０とパッケージ基板２０との位置合わせを行うことになる。
【００７２】
また、切溝４０を、半導体基板１０側から半導体基板１０を切断し、パッケージ基板２０をパッケージ基板２０の厚さの半分程度の深さまで切削することにより形成しているが、必ずしもパッケージ基板２０に到達するまで切削する必要はなく、少なくとも、半導体基板１０を切断しておけばよい。
【００７３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置の生産性をより向上させることが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の第１実施形態を、製造工程順に説明する説明図である。
【図２】本発明による半導体装置の第１実施形態に含まれる、半導体基板の平面図である。
【図３】本発明による半導体装置の第１実施形態に含まれる、半導体基板の要部拡大平面図である。
【図４】本発明による半導体装置の第１実施形態に含まれる、パッケージ基板の平面図である。
【図５】図１（ｃ）の状態における平面図である。
【図６】図１（ｄ）の状態における平面図である。
【図７】図１（ｅ）の状態における平面図である。
【図８】本発明による半導体装置の第１実施形態を示す斜視図である。
【図９】本発明による半導体装置の第２実施形態を、製造工程順に説明する説明図である。
【図１０】本発明による半導体装置の第３実施形態を、製造工程順に説明する説明図である。
【符号の説明】
１…半導体チップ、２…パッケージベース、３ａ，３ｂ，３ｃ…保護部、１０…半導体基板、１１…ボンディングパッド、１２…第１アライメントパターン、１４…ポリイミド樹脂膜、１５…受光部、２０…パッケージ基板、２１…第１配線電極、２２…第２アライメントパターン、２３…第１目印パターン、２４…第２配線電極、２５…第２目印パターン、３０…間隙、３１…アンダーフィル樹脂、４０…切溝、５０…樹脂、Ａ１，Ａ２，Ａ３…半導体装置。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device for packaging a semiconductor chip without using wire bonding and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, a structure not using wire bonding has been proposed as a package structure of a semiconductor chip. For example, in Japanese Patent No. 2800806, a semiconductor substrate on which elements corresponding to a plurality of semiconductor chips are formed is mounted on a package substrate on which electrodes on which the semiconductor chips can be individually mounted and external connection electrodes are formed. The semiconductor substrate and the package substrate are electrically connected to each other, and then the semiconductor substrate and the package substrate are integrally cut to be separated into a plurality of semiconductor chips and a package base. Discloses a semiconductor device having the same planar shape and planar dimensions.
[0003]
In the above-mentioned Japanese Patent No. 2800806, a resin mold is applied to the cut and separated semiconductor chip and the package base, and each semiconductor chip is sealed to improve the moisture resistance of the semiconductor chip.
[0004]
[Problems to be solved by the invention]
However, since the resin mold is applied to the cut and separated semiconductor chip and package base, it is necessary to resin mold the cut and separated semiconductor chip and package base. As many processes as the number of semiconductor chips (package bases) are required, including the process of handling the base, and the number of processes is extremely large and complicated. Further, if the package base and the semiconductor chip are formed in the same plane shape and plane dimensions, the semiconductor chip or the semiconductor chip is handled when the cut and separated semiconductor chip and the package base are handled and mounted on the external substrate. There is also a problem that the resin mold sealing the resin contacts other parts, the semiconductor chip, the resin mold, or other parts in contact with the parts are damaged, and the manufacturing yield decreases.
[0005]
As described above, the conventional semiconductor device has a problem relating to productivity, and there is a limit to improving the productivity.
[0006]
The present invention has been made in view of the above points, and in a semiconductor device having a structure in which a semiconductor chip is mounted on a package base and an external connection electrode provided on the package base and the semiconductor chip are electrically connected. An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can further improve the characteristics of the semiconductor device.
[0007]
[Means for Solving the Problems]
A semiconductor device according to the present invention is a semiconductor device in which a semiconductor chip is mounted on a package base, and an external connection electrode provided on the package base and the semiconductor chip are electrically connected. A protective part for sealing the side surface is provided, and the protective part has the same planar outer shape and planar outer dimension as the package base.
[0008]
When such a configuration is adopted, the protective portion for sealing the side surface of the semiconductor chip has the same planar outer shape and planar outer dimension as the package base, so that the semiconductor device including the semiconductor chip and the package base is provided. When handling and mounting on an external substrate or the like, it is possible to suppress the protection unit from coming into contact with other components, and it is possible to suppress a decrease in manufacturing yield due to damage to the semiconductor chip, the protection unit, or other components. Further, when mounting the semiconductor device on an external substrate or the like, it is possible to mount the semiconductor device with reference to the package base, and the mounting accuracy can be improved. From the above, the productivity when mounting a semiconductor device on a package base and mounting a semiconductor device in which the external connection electrode provided on the package base and the semiconductor chip are electrically connected to an external substrate or the like is improved. This can be further improved.
[0009]
Moreover, it is preferable that the protection part is further provided so as to seal the back surface of the surface facing the package base of the semiconductor chip. In the case of adopting such a configuration, the back surface of the surface facing the package base of the semiconductor chip is sealed by the protection portion, so that the back surface of the surface facing the package base of the semiconductor chip is protected, It is possible to further improve the moisture resistance.
[0010]
Moreover, it is preferable that the protective part is further provided so as to seal up to a part of the side surface of the package base. When such a configuration is adopted, the part where the external connection electrode provided on the package base and the semiconductor chip are electrically connected is sealed, and the moisture resistance of the part to be electrically connected can be improved. is there.
[0011]
The package base is preferably made of an optically transparent member, and a light receiving portion for receiving light or a light emitting portion for emitting light is preferably provided on the surface of the semiconductor chip facing the package base. When such a configuration is adopted, the semiconductor device itself can function as an optical semiconductor device in which the surface facing the package base of the semiconductor chip is a light emitting surface or a light receiving surface. Here, optically transparent means a state of extremely high transparency with respect to light of a predetermined wavelength.
[0012]
Moreover, it is preferable that resin has light-shielding property. When such a configuration is adopted, in the semiconductor device (light receiving element) provided with the light receiving unit, stray light that enters the light receiving unit from the side or the back side of the device is reduced and faces the light receiving unit. It is possible to reliably receive the light incident from the partial package base, to suppress a decrease in the light receiving directionality of the light receiving portion, and to reduce noise. In addition, in a semiconductor device (light emitting element) provided with a light emitting unit, light emitted from the light emitting unit toward the side of the device is reduced, and the directivity can be sharpened, and light having a predetermined wavelength can be emitted. In the case of the reflecting resin, light emitted from the light emitting portion to the side is internally reflected in the semiconductor device and emitted from the light emitting surface, so that high output can be achieved.
[0013]
The semiconductor device according to the present invention is a semiconductor device in which a semiconductor chip is mounted on a package base, and an external connection electrode provided on the package base and the semiconductor chip are electrically connected. It is characterized in that it is substantially similar in shape to the base and has a smaller planar size than the package base.
[0014]
When such a configuration is adopted, the semiconductor chip is formed to have a substantially similar shape to the package base and to have a smaller plane size than the package base. Therefore, the semiconductor device including the semiconductor chip and the package base is handled to provide an external substrate. Contact with other components when mounted on a semiconductor chip or the like can be suppressed, and a decrease in manufacturing yield due to breakage of a semiconductor chip or other components can be suppressed. Further, when mounting the semiconductor device on an external substrate or the like, it is possible to mount the semiconductor device with reference to the package base, and the mounting accuracy can be improved. From the above, the productivity when mounting a semiconductor device in which a semiconductor chip is mounted on a package base and the external connection electrode provided on the package base and the semiconductor chip are electrically connected to an external substrate or the like is improved. This can be further improved.
[0015]
In addition, a bonding pad that is electrically connected to an external connection electrode provided on the package base is provided on the surface of the semiconductor chip facing the package base, and a gap having a predetermined width is formed between the semiconductor chip and the package base. In this state, the bonding pad and the external connection electrode are electrically connected, and a gap having a predetermined width formed between the semiconductor chip and the package base is filled with an insulating resin and cured. It is preferable. When such a configuration is adopted, it is possible to reliably protect the portion where the external connection electrode provided on the package base and the semiconductor chip are electrically connected, and the semiconductor chip and the package base are made of insulating resin. Can be bonded to increase mechanical strength.
[0016]
In the method for manufacturing a semiconductor device according to the present invention, a semiconductor substrate on which elements corresponding to a plurality of semiconductor chips are formed is applied to a package substrate on which electrodes on which semiconductor chips can be individually mounted and electrodes for external connection are formed. Mounting, electrically connecting the semiconductor substrate and the package substrate to each other, cutting the semiconductor substrate from the semiconductor substrate side, forming a groove having a predetermined width around the element, and filling the groove with resin And a step of integrally cutting the semiconductor substrate and the package substrate while leaving the resin on both sides of the cut surface at the position of the kerf, and separating the semiconductor substrate and the package base. It is characterized by including.
[0017]
When such a configuration is adopted, after mounting the semiconductor substrate on the package substrate, the semiconductor substrate is cut from the semiconductor substrate side, and a groove having a predetermined width formed around the element is filled with resin. At the position, the semiconductor substrate and the package substrate are integrally cut while leaving the resin on both sides of the cut surface, and separated into a plurality of semiconductor chips and a package base to form individual semiconductor devices. Therefore, as in the conventional technique described above, it is not necessary to handle the individual semiconductor devices that have been cut and separated to perform resin molding, and the resin is filled into a groove having a predetermined width formed around the element. In the process of cutting at the position of the kerf, a semiconductor device having a configuration capable of sealing the semiconductor chip with resin is formed, and the manufacturing process of the semiconductor device can be shortened. In addition, it is not necessary to handle individual semiconductor devices that have been cut and separated in order to perform resin molding, so that problems such as breakage when handling semiconductor devices do not occur, and a decrease in manufacturing yield can be suppressed. it can. From the above, it becomes possible to further improve the productivity of a semiconductor device in which a semiconductor chip is mounted on a package base and an external connection electrode provided on the package base is electrically connected to the semiconductor chip. .
[0018]
In addition, when the kerf is filled with resin, it is preferable to cover the back surface of the surface of the semiconductor substrate facing the package substrate with the resin. When such a configuration is adopted, when filling the resin into the kerfs, the back surface of the surface of the semiconductor substrate facing the package substrate is covered with the resin, so that the semiconductor substrate can be used without adding a new process. Since the back surface of the surface facing the package substrate can be coated with resin, the semiconductor chip can be protected without complicating the manufacturing process.
[0019]
Moreover, it is preferable to include the process of coat | covering the back surface of the surface facing the package substrate of a semiconductor substrate with resin before the process of forming a kerf. When such a configuration is adopted, the back surface of the semiconductor substrate facing the package substrate is covered with resin separately from the filling of the resin into the kerf, so the back surface of the semiconductor substrate facing the package substrate It is possible to reliably perform manufacturing process management such as the thickness of the resin coating the resin and the smoothness of the resin surface.
[0020]
In addition, when mounting the semiconductor substrate on the package substrate, it is preferable to include a step of forming a gap having a predetermined width between the semiconductor substrate and the package substrate and filling the gap with an insulating resin. When such a configuration is adopted, it is possible to reliably protect the part where the external connection electrode provided on the package substrate and the semiconductor substrate are electrically connected, and the semiconductor substrate and the package substrate are made of insulating resin. Can be bonded to increase mechanical strength.
[0021]
Moreover, it is preferable to include the process of forming the bump for electrically connecting with an external substrate in the external connection electrode after the process of forming a kerf. When such a configuration is adopted, a kerf can be formed with the back surface of the package substrate facing the semiconductor substrate of the package substrate in which no bumps are formed as a lower surface, and a decrease in the grooving processing accuracy is suppressed. It becomes possible to do.
[0022]
Also, in the step of forming the kerf, the kerf is formed by cutting the semiconductor substrate with a cutting blade having a first thickness, and in the step of separating into a plurality of semiconductor chips and a package base. Preferably, the semiconductor substrate and the package substrate are integrally cut with a cutting blade having a second thickness smaller than the first thickness. When such a configuration is adopted, a cutting blade having a first thickness and a cutting blade having a second thickness smaller than the first thickness are used. Than A semiconductor device can be manufactured by an extremely simple method of cutting, and the manufacturing process of the semiconductor device can be simplified.
[0023]
In the step of forming the kerf, the kerf is preferably formed by cutting the semiconductor substrate from the semiconductor substrate side and cutting a part of the package substrate. When such a configuration is adopted, when the resin is filled, the resin covers up to a part of the side surface of the portion corresponding to the package base, so when divided into individual semiconductor devices, A portion where the external connection electrode provided on the package base and the semiconductor chip are electrically connected is sealed with a resin, and the moisture resistance of the electrically connected portion can be improved.
[0024]
In addition, it is preferable that a mark pattern is formed on a portion of the package substrate facing the semiconductor substrate and located outside the portion facing the semiconductor substrate, and a kerf is formed based on the mark pattern. When such a configuration is adopted, even when the back surface of the surface of the package substrate facing the semiconductor substrate is the bottom surface, a kerf can be formed on the basis of the mark pattern, and the grooving accuracy can be improved. Become.
[0025]
Further, it is preferable that a mark pattern is formed on the back surface of the surface of the package substrate facing the semiconductor substrate, and the semiconductor substrate and the package substrate are integrally cut based on the mark pattern. When such a configuration is adopted, the semiconductor substrate and the package substrate can be integrally cut based on the mark pattern even in a state where the back surface of the surface of the semiconductor substrate facing the package substrate is the lower surface. It becomes possible to improve the processing accuracy of cutting.
[0026]
The package substrate is made of an optically transparent member, and an alignment pattern is formed on a part of the surface of the semiconductor substrate facing the package substrate, and the surface of the package substrate facing the semiconductor substrate or a part of the back surface thereof. When the alignment pattern is formed and the semiconductor substrate is mounted on the package substrate, it is preferable to position both using the alignment pattern. When such a configuration is adopted, the positioning of the semiconductor substrate and the package substrate is performed without forming a positioning window or the like on the package substrate side by utilizing the fact that the package substrate is optically transparent. Therefore, the manufacturing process of the semiconductor device can be simplified. Here, optically transparent means a state of extremely high transparency with respect to light of a predetermined wavelength.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
[0028]
(First embodiment)
FIG. 1 is an explanatory view for explaining a first embodiment of a semiconductor device according to the present invention in the order of manufacturing steps, FIG. 2 is a plan view of a semiconductor substrate, and FIG. 4 is a plan view of a package substrate. As shown in FIG. 1A, a semiconductor substrate 10 such as silicon has a bonding pad 11 and a first alignment pattern 12 for aligning the semiconductor substrate 10 with the package substrate 20 on one surface 10a. Is formed. On the bonding pad 11, bumps 13 made of Au or solder are provided for electrical connection. A polyimide resin film 14 is formed on the other surface 10b of the semiconductor substrate 10 by using a spin coating technique or a printing technique.
[0029]
As shown in FIG. 2, the semiconductor substrate 10 includes a large number of semiconductor chips 1 that are cut and separated later. As shown in FIG. 3, each semiconductor chip 1 has a light receiving unit 15 that receives light of a predetermined wavelength (for example, wavelengths from near ultraviolet to near infrared), and bonding is performed outside the light receiving unit 15. Pads 11 (in this embodiment, four locations) are provided. As shown in FIG. 2, the first alignment pattern 12 is provided at two locations on the outer peripheral portion of the semiconductor substrate 10 in the diameter direction, and is formed in a “+” shape by using a photoetching technique or the like. . The first alignment pattern 12 can also be formed using the same wiring as the bonding pad 11.
[0030]
First, the semiconductor substrate 10 is mounted and integrated on a rectangular package substrate 20 having an area larger than that of the semiconductor substrate 10 as shown in FIG. The package substrate 20 is made of translucent glass that is optically transparent to the wavelength of light received by the light receiving unit 15. On one surface 20 a of the package substrate 20, a first wiring electrode 21, a second alignment pattern 22 for aligning the semiconductor substrate 10 with respect to the package substrate 20, and a cut groove 40 are formed by cutting the semiconductor substrate 10 later. A first mark pattern 23 is formed as a reference when forming. On the other surface 20b of the package substrate 20, a second wiring electrode 24 connected to an external substrate (not shown) and a reference that is used as a reference when the semiconductor substrate 10 and the package substrate 20 are integrally cut later. A second mark pattern 25 is formed. Here, the 1st wiring electrode 21 and the 2nd wiring electrode 24 comprise the electrode for external connection in each claim.
[0031]
As shown in FIG. 4, the first wiring electrode 21 is provided at a position corresponding to the bump 13 (bonding pad 11) of the semiconductor substrate 10, and inside the through hole 26 provided through the package substrate 20. Is electrically connected to the second wiring electrode 24 via a wiring electrode (not shown). Similarly, as shown in FIG. 4, the second alignment pattern 22 is provided at two positions corresponding to the position where the first alignment pattern 12 of the semiconductor substrate 10 is formed, and a photoetching technique or the like is used. Thus, it is formed in a “+” shape larger than the first alignment pattern 12.
[0032]
As shown in FIG. 6, four first mark patterns 23 are formed in the vicinity of the corner located on the outer side of the portion of the package substrate 20 facing the semiconductor substrate 10 by using a photoetching technique or the like. . As shown in FIG. 5, the second mark pattern 25 is formed at 210 positions of 14 rows and 15 columns on the position corresponding to the cutting locus of the semiconductor chip 1 of the semiconductor substrate 10 at regular intervals using a photoetching technique or the like. Is formed.
[0033]
When the semiconductor substrate 10 is mounted on the package substrate 20, one surface 10a on which the light receiving portion 15 and the first alignment pattern 12 of the semiconductor substrate 10 are formed and one on which the second alignment pattern 22 of the package substrate 20 is formed. The second alignment pattern 22 formed on the package substrate 20 and the first alignment pattern 12 formed on the semiconductor substrate 10 are matched with each other with the surface 20a facing each other (FIG. 5). Indicated state). After the alignment of the semiconductor substrate 10 and the package substrate 20 is finished, the first wiring electrode 21 of the package substrate 20 and the bump 13 of the semiconductor substrate 10 are connected using a known connection technique such as thermocompression bonding (flip chip connection). ) In a state where the semiconductor substrate 10 and the package substrate 20 are electrically connected (the state shown in FIG. 1B), a gap having a predetermined width (for example, about 100 μm) is provided between the semiconductor substrate 10 and the package substrate 20. 30 is formed, and the width of the gap 30 is defined and managed by the thicknesses of the bonding pads 11, the bumps 13, and the first wiring electrodes 21.
[0034]
When the semiconductor substrate 10 is mounted on the package substrate 20 and integrated, an underfill resin 31 is filled in the gap 30 formed between the semiconductor substrate 10 and the package substrate 20 as shown in FIG. , Cure. The underfill resin 31 is optically transparent with respect to the wavelength of light received by the light receiving unit 15 and has an insulating property, and is made of, for example, a silicone resin.
[0035]
Next, using a known dicing technique or the like, a kerf 40 is formed as shown in FIG. The integrated semiconductor substrate 10 and package substrate 20 have the other surface 20b (the back surface opposite to the semiconductor substrate 10) on which the second wiring electrodes 24 of the package substrate 20 are formed as the lower surface (FIG. 1). In the state shown in (d)), it is fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, the first mark pattern 23 formed at four locations on one surface 20a (the surface facing the semiconductor substrate 10) of the package substrate 20 is used as a reference. 6, a kerf 40 is formed around each light receiving element (semiconductor chip 1) of the semiconductor substrate 10. As shown in FIG. 1 (d), the cutting groove 40 is cut from the semiconductor substrate 10 side by using a cutting blade having a thickness of about 100 μm, and the package substrate 20 is removed from the package substrate 20. It is formed by cutting to a depth of about half the thickness. A part of the other surface 20b (the back surface of the surface facing the semiconductor chip 1) side of the package substrate 20 remains without being cut.
[0036]
When the cut groove 40 is formed in the integrated semiconductor substrate 10 and package substrate 20, as shown in FIGS. 1E and 7, the resin is formed in the cut groove 40 by using various printing techniques or potting techniques. 50 is filled. The resin 50 filled in the kerf 40 has a characteristic of shielding light having a wavelength received by the light receiving unit 15 and is made of, for example, an epoxy resin colored in black. After the resin 50 filled in the kerf 40 is cured, as shown in FIG. 1 (f), the second wiring electrode 24 formed on the other surface 20b of the package substrate 20 is connected to an external substrate (not shown). Are provided with bumps 27 made of Au, solder, or the like.
[0037]
Then, the integrated semiconductor substrate 10 and package substrate 20 are simultaneously cut using a known dicing technique or the like. The integrated semiconductor substrate 10 and package substrate 20 are in a state where the other surface 10b of the semiconductor substrate 10 on which the polyimide resin film 14 is formed (the back surface opposite to the package substrate 20) is the lower surface (FIG. 1 ( In the state shown in f), it is fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, they are integrated with reference to the second mark pattern 25 formed on the other surface 20b of the package substrate 20 (the back surface opposite to the semiconductor substrate 10). The formed semiconductor substrate 10 and package substrate 20 are integrally cut and separated into a plurality of semiconductor devices A1 as shown in FIG. The semiconductor substrate 10 and the package substrate 20 use a cutting blade having a thickness of about 25 μm, and the resin 50 filled in the kerf 40 is cut at the substantially central portion in the width direction of the kerf 40. It is cut in the state left on both sides.
[0038]
The semiconductor device A1 manufactured as described above is divided from the semiconductor substrate 1 having a rectangular shape in plan view divided from the semiconductor substrate 10 and the package substrate 20 as shown in FIG. 1 (g) and FIG. The package base 2 is rectangular in plan view. One surface of the semiconductor chip 1 is 1a, the other surface is 1b, one surface of the package base 2 is 2a, and the other surface is 2b. A light receiving portion 15 is provided on one surface 1 a (surface facing the package base 2) of the semiconductor chip 1, and the light receiving portion 15 is generated by receiving light of a predetermined wavelength transmitted through the package base 2. The signal from the light receiving unit 15 is passed through the bonding pad 11, the bump 13, the first wiring electrode 21, the wiring electrode (not shown) inside the through hole 26, the second wiring electrode 24, and the bump 27 to the electrode on the external substrate. (Not shown). The other surface 1b of the semiconductor chip 1 (the back surface of the surface facing the package base 2) is a protective part 3a made of a polyimide resin film 14, and side surfaces of the semiconductor chip 1, the underfill resin 31 and the package base 2 partly. Is formed with a protective portion 3b made of a filled resin 50, and the protective portions 3a and 3b allow the other surface 1b of the semiconductor chip 1 (the back surface opposite to the package base 2) and the side surface, underfill resin. The side surface of 31 and a part of the side surface of the package base 2 are sealed. In the semiconductor device A1, since the integrated semiconductor substrate 10 and the package substrate 20 are integrally cut and individually separated, the protection unit 3b has the same planar outer shape and outer dimensions as the package base 2. Yes. The semiconductor chip 1 is substantially similar to the package base 2 and has a smaller plane size than the package base 2.
[0039]
According to the first embodiment described above, after the semiconductor substrate 10 is mounted on the package substrate 20 and integrated, the semiconductor substrate 10 is cut from the semiconductor substrate 10 side, and the package substrate 20 is about half the thickness of the package substrate 20. The groove 50 formed around each light receiving portion 15 is filled with the resin 50 by cutting to the depth of the semiconductor substrate 10, and the semiconductor substrate 10 and the semiconductor substrate 10 are left with the resin 50 left on both sides of the cut surface at the position of the groove 40. Since the package substrate 20 is integrally cut and separated into the plurality of semiconductor chips 1 and the package base 2 to form the individual semiconductor devices A1, cutting and separation are performed as in the conventional technique described above. It is no longer necessary to handle each individual semiconductor device A1 and apply a resin mold or the like, and fill the groove 50 formed around the element with the resin 50. In step of cutting at location, the semiconductor chip 1 will be the semiconductor device A1 configurations that may sealed with resin 50 is manufactured, it is possible to shorten the manufacturing process of the semiconductor device A1. In addition, it is not necessary to handle the individual semiconductor devices A1 that are cut and separated in order to apply a resin mold or the like, and there is no problem such as damage when handling the semiconductor devices A1, thereby suppressing a decrease in manufacturing yield. can do. From the above, it becomes possible to further improve the productivity of the semiconductor device A1 in which the package base 2 and the semiconductor chip 1 are integrated.
[0040]
In addition, since the polyimide resin film 14 is formed in advance on the other surface 10b of the semiconductor substrate 10 (the back surface opposite to the package substrate 20), the thickness of the polyimide resin film 14 and the surface of the polyimide resin film 14 It is possible to reliably perform manufacturing process management such as smoothness.
[0041]
Further, when the semiconductor substrate 10 is mounted on the package substrate 20, a gap 30 having a predetermined width is formed between the semiconductor substrate 10 and the package substrate 20, and this gap 30 is filled with the underfill resin 31. The connection portion between the first wiring electrode 21 formed on the package substrate 20 and the bump 13 formed on the semiconductor substrate 10 and the connection portion between the bump 13 and the bonding pad 11 can be reliably protected by the resin 31. At the same time, the semiconductor substrate 10 and the package substrate 20 are bonded by the underfill resin 31, and the mechanical strength can be increased.
[0042]
Further, the bumps 27 are formed on the second wiring electrode 24 for electrical connection with an external substrate (not shown) after the kerfs 40 are formed and filled with the resin 50. The groove 40 can be formed with the other surface 20b (the back surface of the surface facing the semiconductor substrate 10) of the package substrate 20 in a state in which no groove is formed as a lower surface, and a reduction in processing accuracy of the groove 40 is suppressed. It becomes possible to do.
[0043]
Further, when forming the kerf 40, the kerf 40 is formed by cutting the semiconductor substrate 10 with a cutting blade having a thickness of about 100 μm, while the plurality of semiconductor chips 1 and the package base 2 are formed. When the semiconductor substrate 10 and the package substrate 20 are integrally cut using a cutting blade having a thickness of about 25 μm, it is extremely easy to cut with two cutting blades having different thicknesses. With this technique, the semiconductor device A1 can be manufactured, and the manufacturing process of the semiconductor device A1 can be simplified.
[0044]
Further, when forming the kerf 40, the kerf 40 is formed by cutting the semiconductor substrate 10 from the semiconductor substrate 10 side and cutting the package substrate 20 to a depth about half the thickness of the package substrate 20. Therefore, when the cut groove 40 is filled with the resin 50, the filled resin 50 covers up to a part of the side surface of the portion corresponding to the package base 2, so that the underfill resin 31 is filled. Resin 50 filled with the portions (the connection portion between the first wiring electrode 21 formed on the package substrate 20 and the bump 13 formed on the semiconductor substrate 10 and the connection portion between the bump 13 and the bonding pad 11). In addition, even when the semiconductor device A1 is separated, the portion filled with the underfill resin 31 is sealed with the resin 50 that is filled. It is possible to improve the part of the moisture resistance.
[0045]
In addition, a first mark pattern 23 is formed in the vicinity of a corner portion of one surface 20a of the package substrate 20 (a surface facing the semiconductor substrate 10) located outside the portion of the package substrate 20 facing the semiconductor substrate 10. Since the kerf 40 is formed on the basis of the first mark pattern 23, the first mark pattern 23 is formed even when the other surface 20b of the package substrate 20 (the back surface opposite to the semiconductor substrate 10) is the lower surface. As a reference, the kerf 40 can be formed, and the machining accuracy of the kerf 40 can be improved.
[0046]
Further, the second mark pattern 25 is formed on the other surface 20b of the package substrate 20 (the back surface opposite to the semiconductor substrate 10), and the semiconductor substrate 10 and the package substrate 20 are integrated with each other using the second mark pattern 25 as a reference. Therefore, the semiconductor substrate 10 and the package substrate 20 are integrated with the second mark pattern 25 as a reference even in a state where the other surface 10b side of the semiconductor substrate 10 (the back surface opposite to the package substrate 20) is the lower surface. Therefore, the processing accuracy of cutting the semiconductor substrate 10 and the package substrate 20 can be improved.
[0047]
The package substrate 20 is made of light-transmitting glass that is optically transparent to light of a predetermined wavelength, and is formed on the outer peripheral portion in the diametrical direction of one surface 10a of the semiconductor substrate 10 (the surface facing the package substrate 20). The first alignment pattern 12 is formed, the second alignment pattern 22 is formed at a position corresponding to the first alignment pattern 12 on one surface 20a of the package substrate 20 (the surface facing the semiconductor substrate 10), and the semiconductor substrate 10 is When mounting on the package substrate 20, the first alignment pattern 12 and the second alignment pattern 22 are used for positioning, so that the package substrate 20 is optically transparent to light of a predetermined wavelength. By using the semiconductor substrate 10 and the package substrate, a positioning window or the like is not newly formed on the package substrate 20 side. Can be positioned between 20, it is possible to simplify the manufacturing process of the semiconductor device A1.
[0048]
On the other hand, for the semiconductor device A1, in particular, since the protective portion 3b made of the resin 50 has the same planar outer shape and planar outer dimensions as the package base 2, the semiconductor chip 1 and the package base 2 are integrated. When the semiconductor device A1 is handled and mounted on an external substrate (not shown), the protection unit 3b is prevented from coming into contact with other components, and the semiconductor chip 1, the protection unit 3b or other components at the time of contact, etc. It is possible to suppress a decrease in manufacturing yield due to breakage of the steel. Further, when mounting the semiconductor device A1 on an external substrate (not shown), it is possible to mount the semiconductor device A1 with reference to the package base 2, and the mounting accuracy of the semiconductor device A1 can be improved. From the above, it becomes possible to further improve the productivity of the semiconductor device A1 in which the package base 2 and the semiconductor chip 1 are integrated.
[0049]
Further, since the other surface 1b of the semiconductor chip 1 (the back surface opposite to the package base 2) is sealed by the protective portion 3a made of the polyimide resin film 14, the other surface 1b (package base 2) of the semiconductor chip 1 is sealed. It is possible to further improve the moisture resistance of the semiconductor chip 1.
[0050]
A light receiving portion 15 that receives light of a predetermined wavelength is provided on one surface 1a of the semiconductor chip 1 (surface facing the package base 2). Since the optically transparent translucent glass is used, the semiconductor device A1 itself can function as an optical semiconductor device having the one surface 1a side of the semiconductor chip 1 as a light receiving surface.
[0051]
Further, since the protection unit 3b made of the resin 50 blocks light having a wavelength received by the light receiving unit 15, light that enters the light receiving unit 15 from the side of the apparatus and is incident on the light receiving unit 15 is reduced and faces the light receiving unit 15. Therefore, it is possible to reliably receive the light incident from the part of the package base 2, and to suppress a decrease in the light receiving directionality of the semiconductor device A 1 (light receiving unit 15) used as the light receiving element, and to reduce noise. .
[0052]
(Second Embodiment)
FIG. 9 is an explanatory diagram for explaining the second embodiment of the semiconductor device according to the present invention in the order of the manufacturing steps. As shown in FIG. 9A, a semiconductor substrate 10 made of silicon or the like includes a large number of semiconductor chips 1 that will be cut and separated later. As in the first embodiment, the light receiving unit 15, the bonding pads 11, bumps 13 and the first alignment pattern 12 are formed. First, the semiconductor substrate 10 is mounted and integrated on a rectangular package substrate 20 having an area larger than that of the semiconductor substrate 10, as shown in FIG. 9B. The package substrate 20 is made of translucent glass that is optically transparent with respect to the wavelength of light received by the light receiving unit 15, and similarly to the first embodiment, the first wiring electrode 21, the second alignment pattern 22, A first mark pattern 23, a second wiring electrode 24, and a second mark pattern 25 are formed. Here, the 1st wiring electrode 21 and the 2nd wiring electrode 24 comprise the electrode for external connection in each claim.
[0053]
When the semiconductor substrate 10 is mounted on the package substrate 20, one surface 10a on which the light receiving portion 15 and the first alignment pattern 12 of the semiconductor substrate 10 are formed and one on which the second alignment pattern 22 of the package substrate 20 is formed. The second alignment pattern 22 and the first alignment pattern 12 are made to coincide with each other with the surface 20a facing each other, and alignment is performed. After the alignment of the semiconductor substrate 10 and the package substrate 20 is finished, the first wiring electrode 21 of the package substrate 20 and the bump 13 of the semiconductor substrate 10 are connected using a known connection technique such as thermocompression bonding (flip chip connection). ) In a state where the semiconductor substrate 10 and the package substrate 20 are electrically connected (the state shown in FIG. 9B), a gap having a predetermined width (for example, about 100 μm) is provided between the semiconductor substrate 10 and the package substrate 20. 30 is formed, and the width of the gap 30 is defined and managed by the thicknesses of the bonding pads 11, the bumps 13, and the first wiring electrodes 21.
[0054]
When the semiconductor substrate 10 is mounted on the package substrate 20 and integrated, an underfill resin 31 is filled in the gap 30 formed between the semiconductor substrate 10 and the package substrate 20 as shown in FIG. , Cure. The underfill resin 31 is optically transparent with respect to the wavelength of light received by the light receiving unit 15 and has an insulating property, and is made of, for example, a silicone resin.
[0055]
Next, using a known dicing technique or the like, a kerf 40 is formed as shown in FIG. The integrated semiconductor substrate 10 and package substrate 20 have the other surface 20b (the back surface opposite to the semiconductor substrate 10) on which the second wiring electrode 24 of the package substrate 20 is formed as the lower surface (FIG. 9). In the state shown in (d)), it is fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, a kerf 40 is formed around each light receiving element (semiconductor chip 1) of the semiconductor substrate 10 with the first mark pattern 23 as a reference. The cut groove 40 is formed by cutting the semiconductor substrate 10 from the semiconductor substrate 10 side using a cutting blade having a thickness of about 100 μm, and cutting the package substrate 20 to a depth about half the thickness of the package substrate 20. It is formed by. A part of the other surface 20b (the back surface of the surface facing the semiconductor chip 1) side of the package substrate 20 remains without being cut.
[0056]
When the kerf 40 is formed in the integrated semiconductor substrate 10 and package substrate 20, as shown in FIG. 9E, the other surface 10b of the semiconductor substrate 10 is used by using various printing techniques or potting techniques. The kerf 40 is filled with the resin 50 so as to cover (the back surface opposite to the package substrate 20). The resin 50 filled in the kerf 40 has a characteristic of shielding light having a wavelength received by the light receiving unit 15 and is made of, for example, an epoxy resin colored in black. After the resin 50 filled in the kerf 40 is cured, as shown in FIG. 9F, the second wiring electrode 24 formed on the other surface 20b of the package substrate 20 is connected to the external substrate (not shown). Are provided with bumps 27 made of Au, solder, or the like.
[0057]
Then, the integrated semiconductor substrate 10 and package substrate 20 are simultaneously cut using a known dicing technique or the like. The integrated semiconductor substrate 10 and package substrate 20 have the other surface 10b (the back surface opposite to the package substrate 20) covered with the resin 50 filled in the semiconductor substrate 10 as the lower surface (FIG. 9). In the state shown in (f)), it is fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, the integrated semiconductor substrate 10 and the package substrate 20 are integrally cut with the second mark pattern 25 as a reference, and FIG. As shown, the semiconductor device A2 is separated. The semiconductor substrate 10 and the package substrate 20 use a cutting blade having a thickness of about 25 μm, and the resin 50 filled in the kerf 40 is cut at the substantially central portion in the width direction of the kerf 40. It is cut in the state left on both sides.
[0058]
The semiconductor device A2 manufactured as described above includes a rectangular semiconductor chip 1 divided from the semiconductor substrate 10 and a rectangular plan view divided from the package substrate 20 as shown in FIG. The package base 2 is provided. One surface of the semiconductor chip 1 is 1a, the other surface is 1b, one surface of the package base 2 is 2a, and the other surface is 2b. A light receiving portion 15 is provided on one surface 1a of the semiconductor chip 1 (the surface facing the package base 2). The light receiving portion 15 generates light by receiving light having a predetermined wavelength that has passed through the package base 2. The signal is transmitted from the light receiving unit 15 to the external substrate via the bonding pad 11, the bump 13, the first wiring electrode 21, the wiring electrode (not shown) inside the through hole 26, the second wiring electrode 24, and the bump 27. Sent to an electrode (not shown). A protective portion 3c made of resin 50 is formed on the other surface 1b of the semiconductor chip 1 (the back surface of the surface facing the package base 2) and a part of the side surfaces of the semiconductor chip 1, the underfill resin 31 and the package base 2. Similarly to the first embodiment, the protective part 3c allows the other surface 1b (the back surface of the surface facing the package base 2) and the side surface of the semiconductor chip 1, the side surface of the underfill resin 31, and the package base 2 A part of the side surface is sealed. In the semiconductor device A2, since the integrated semiconductor substrate 10 and the package substrate 20 are integrally cut and separated individually, the protection unit 3c has the same planar outer shape and outer dimensions as the package base 2. Yes. The semiconductor chip 1 is substantially similar to the package base 2 and has a smaller plane size than the package base 2.
[0059]
In the second embodiment described above, the same effects as in the first embodiment can be obtained. After the semiconductor substrate 10 is mounted and integrated on the package substrate 20, the semiconductor substrate 10 is cut from the semiconductor substrate 10 side, and the package substrate is cut. 20 is cut to a depth of about half the thickness of the package substrate 20 to fill the kerfs 40 formed around the respective light receiving portions 15 with the resin 50. At the positions of the kerfs 40, both sides of the cut surface are filled. Since the semiconductor substrate 10 and the package substrate 20 are integrally cut with the resin 50 left on the substrate 50, the semiconductor device A2 is separated into a plurality of semiconductor chips 1 and package bases 2 to form individual semiconductor devices A2. Thus, it is not necessary to handle the individual semiconductor devices A2 that have been cut and separated to perform resin molding or the like, and the manufacturing process of the semiconductor device A2 can be shortened. In addition, there is no problem such as breakage when handling the semiconductor device A2, and a decrease in manufacturing yield can be suppressed.
[0060]
Further, also in the semiconductor device A2, since the protective portion 3c made of the filled resin 50 has the same planar outer shape and planar outer dimension as the package base 2, the semiconductor chip 1 and the package base 2 are integrated. When the semiconductor device A2 is handled and mounted on an external substrate (not shown), the protective portion 3c is prevented from coming into contact with other components, and the semiconductor chip 1, the protective portion 3c, or other components at the time of contact is suppressed. It is possible to suppress a decrease in manufacturing yield due to damage such as the above. Further, when the semiconductor device A2 is mounted on an external substrate (not shown), it is possible to mount the semiconductor device A2 with reference to the package base 2, and the mounting accuracy of the semiconductor device A2 can be improved.
[0061]
In addition, as a special effect, when the kerf 40 is filled with the resin 50, the other surface 10b of the semiconductor substrate 10 (the back surface opposite to the package substrate 20) is covered with the resin 50. The semiconductor substrate 10 (semiconductor chip 1) can be protected without adding a process.
[0062]
(Third embodiment)
FIG. 10 is an explanatory diagram for explaining a third embodiment of a semiconductor device according to the present invention in the order of manufacturing steps. As shown in FIG. 10A, a semiconductor substrate 10 made of silicon or the like includes a large number of semiconductor chips 1 that will be cut and separated later. As in the first and second embodiments, the light receiving unit 15, bonding pads, and the like. 11, a bump 13 and a first alignment pattern 12 are formed. First, the semiconductor substrate 10 is mounted and integrated on a rectangular package substrate 20 having a larger area than the semiconductor substrate 10 as shown in FIG. The package substrate 20 is a translucent glass that is optically transparent to the wavelength of light received by the light receiving unit 15. From Thus, as in the first and second embodiments, the first wiring electrode 21, the second alignment pattern 22, the first mark pattern 23, the second wiring electrode 24, and the second mark pattern 25 are formed. Here, the 1st wiring electrode 21 and the 2nd wiring electrode 24 comprise the electrode for external connection in each claim.
[0063]
When the semiconductor substrate 10 is mounted on the package substrate 20, one surface 10a on which the light receiving portion 15 and the first alignment pattern 12 of the semiconductor substrate 10 are formed and one on which the second alignment pattern 22 of the package substrate 20 is formed. The second alignment pattern 22 and the first alignment pattern 12 are made to coincide with each other with the surface 20a facing each other, and alignment is performed. After the alignment of the semiconductor substrate 10 and the package substrate 20 is finished, the first wiring electrode 21 of the package substrate 20 and the bump 13 of the semiconductor substrate 10 are connected using a known connection technique such as thermocompression bonding (flip chip connection). ) In a state where the semiconductor substrate 10 and the package substrate 20 are electrically connected (the state shown in FIG. 10B), a gap having a predetermined width (for example, about 100 μm) is provided between the semiconductor substrate 10 and the package substrate 20. 30 is formed, and the width of the gap 30 is defined and managed by the thicknesses of the bonding pads 11, the bumps 13, and the first wiring electrodes 21.
[0064]
When the semiconductor substrate 10 is mounted on the package substrate 20 and integrated, an underfill resin 31 is filled in the gap 30 formed between the semiconductor substrate 10 and the package substrate 20 as shown in FIG. , Cure. The underfill resin 31 is optically transparent with respect to the wavelength of light received by the light receiving unit 15 and has an insulating property, and is made of, for example, a silicone resin.
[0065]
Next, using a known dicing technique or the like, a kerf 40 is formed as shown in FIG. The integrated semiconductor substrate 10 and package substrate 20 have the other surface 20b (the back surface opposite to the semiconductor substrate 10) on which the second wiring electrode 24 of the package substrate 20 is formed as the lower surface (FIG. 10). In the state shown in (d)), it is fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, a kerf 40 is formed around each light receiving element (semiconductor chip 1) of the semiconductor substrate 10 with the first mark pattern 23 as a reference. The cut groove 40 is formed by cutting the semiconductor substrate 10 from the semiconductor substrate 10 side using a cutting blade having a thickness of about 100 μm, and cutting the package substrate 20 to a depth about half the thickness of the package substrate 20. Is formed. A part of the other surface 20b (the back surface of the surface facing the semiconductor chip 1) side of the package substrate 20 remains without being cut. When the kerf 40 is formed in the integrated semiconductor substrate 10 and package substrate 20, as shown in FIG. 10E, the second wiring electrode 24 formed on the other surface 20b of the package substrate 20 is formed. A bump 27 made of Au or solder is provided for connection to an external substrate (not shown).
[0066]
Then, using a known dicing technique or the like, a part of the package substrate 20 on the other surface 20b (the back surface opposite to the semiconductor chip 1) side that is not cut is cut. The integrated semiconductor substrate 10 and package substrate 20 have the other surface 10b of the semiconductor substrate 10 (the back surface opposite to the package substrate 20) as the lower surface (the state shown in FIG. 10E). And fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, the package substrate 20 is cut using the second mark pattern 25 as a reference, and a plurality of semiconductor devices A3 as shown in FIG. Separated. The package substrate 20 is cut by using a cutting blade having a thickness of about 25 μm, with a substantially central portion in the width direction of the cut groove 40 as a cutting locus.
[0067]
According to the semiconductor device A3 in the third embodiment described above, as shown in FIG. 10F, the rectangular package base 2 divided from the package substrate 20 and the planar view divided from the semiconductor substrate 10 are obtained. It has a rectangular semiconductor chip 1. One surface of the semiconductor chip 1 is 1a, the other surface is 1b, one surface of the package base 2 is 2a, and the other surface is 2b. A light receiving portion 15 is provided on one surface 1a of the semiconductor chip 1 (the surface facing the package base 2). The light receiving portion 15 generates light by receiving light having a predetermined wavelength that has passed through the package base 2. The signal is transmitted from the light receiving unit 15 to the external substrate via the bonding pad 11, the bump 13, the first wiring electrode 21, the wiring electrode (not shown) inside the through hole 26, the second wiring electrode 24, and the bump 27. Sent to an electrode (not shown). The semiconductor device A3 has a cut surface cut using a cutting blade having a thickness of about 100 μm and a cutting surface cut using a cutting blade having a thickness of about 25 μm. The cut surface cut with a cutting blade having a thickness of about 100 μm is defined as the side surface 1c, and a part on the other surface 2b side of the package base 2 (the back surface opposite to the semiconductor chip 1) is 25 μm. A cut surface cut with a cutting blade having a certain thickness is defined as a side surface 2c. For this reason, the semiconductor chip 1 has a substantially similar shape to the package base 2 and a smaller plane size than the package base 2.
[0068]
According to the third embodiment described above, the semiconductor chip 1 is formed to have a substantially similar shape to the package base 2 and to have a smaller plane size than the package base 2. Therefore, the semiconductor device A3 is handled and an external substrate (not shown). In other words, contact with other components during mounting is suppressed, and a decrease in manufacturing yield due to damage to the semiconductor chip 1 or other components during contact can be suppressed. Further, when the semiconductor device A3 is mounted on an external substrate (not shown), it is possible to mount the semiconductor device A3 with reference to the package base 2, and the mounting accuracy can be improved.
[0069]
In the first to third embodiments, the light receiving portion 15 formed on the semiconductor substrate 10 (semiconductor chip 1) is not limited to receiving the above-described wavelength range, but selectively selects a narrow band wavelength. It may be one that receives light. In addition, the semiconductor substrate 10 (semiconductor chip 1) is not limited to the light receiving unit 15, and may include a light emitting unit that emits light of a predetermined wavelength, an arithmetic circuit, and the like.
[0070]
The second alignment pattern 22 is formed on one surface 20a of the package substrate 20 (the surface facing the semiconductor substrate 10). Since the package substrate 20 is made of translucent glass, the other of the package substrates 20 is used. You may form in the surface 20b (back surface of the surface facing the semiconductor substrate 10).
[0071]
Further, when the element formed on the semiconductor substrate 10 (semiconductor chip 1) is not a light receiving element or a light emitting element, the package substrate 20 does not need to be translucent glass, and the ceramic substrate does not have translucency. Or the like may be used as the package substrate 20. When a ceramic substrate or the like that does not have translucency is used as the package substrate 20, instead of forming the second alignment pattern 22, a positioning window that penetrates the package substrate 20 is formed. With the one alignment pattern 12, the semiconductor substrate 10 and the package substrate 20 are aligned.
[0072]
Further, the kerf 40 is formed by cutting the semiconductor substrate 10 from the semiconductor substrate 10 side and cutting the package substrate 20 to a depth of about half the thickness of the package substrate 20. It is not necessary to cut until it reaches, and at least the semiconductor substrate 10 may be cut.
[0073]
【The invention's effect】
As described above in detail, according to the present invention, a semiconductor chip is mounted on a package base, and an external connection electrode provided on the package base is electrically connected to the semiconductor chip. It is possible to provide a semiconductor device capable of further improving productivity and a manufacturing method thereof.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram for explaining a first embodiment of a semiconductor device according to the present invention in the order of manufacturing steps;
FIG. 2 is a plan view of a semiconductor substrate included in the first embodiment of the semiconductor device according to the present invention.
FIG. 3 is an essential part enlarged plan view of a semiconductor substrate included in the first embodiment of the semiconductor device according to the present invention;
FIG. 4 is a plan view of a package substrate included in the first embodiment of the semiconductor device according to the present invention.
FIG. 5 is a plan view in the state of FIG.
FIG. 6 is a plan view in the state of FIG.
FIG. 7 is a plan view in the state of FIG.
FIG. 8 is a perspective view showing a first embodiment of a semiconductor device according to the present invention.
FIG. 9 is an explanatory diagram for explaining a semiconductor device according to a second embodiment of the present invention in the order of manufacturing steps;
FIG. 10 is an explanatory diagram for explaining a third embodiment of a semiconductor device according to the present invention in the order of manufacturing steps;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Package base, 3a, 3b, 3c ... Protection part, 10 ... Semiconductor substrate, 11 ... Bonding pad, 12 ... 1st alignment pattern, 14 ... Polyimide resin film, 15 ... Light-receiving part, 20 ... Package Substrate, 21 ... first wiring electrode, 22 ... second alignment pattern, 23 ... first mark pattern, 24 ... second wiring electrode, 25 ... second mark pattern, 30 ... gap, 31 ... underfill resin, 40 ... cut Groove, 50 ... resin, A1, A2, A3 ... semiconductor device.

Claims (13)

光学的に透明な部材からなるパッケージベースに半導体チップが搭載され、前記パッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続されてなる半導体装置であって、
遮光性を有している樹脂からなり、前記半導体チップの側面を封止する保護部が設けられ、
前記半導体チップの前記パッケージベースと対向する面には、光を受光する受光部あるいは発光する発光部が設けられ、
前記半導体チップの前記パッケージベースと対向する面には、前記パッケージベースに設けられた外部接続用電極と電気接続されるボンディングパッドが設けられ、
前記半導体チップと前記パッケージベースとの間に所定幅の間隙を形成した状態で、前記ボンディングパッドと前記外部接続用電極とが電気接続され、
前記半導体チップと前記パッケージベースとの間に形成された所定幅の間隙には、光学的に透明な絶縁性樹脂が充填されて、硬化されており、
前記保護部は、前記パッケージベースと同一平面外側形状及び平面外側寸法を有すると共に、前記絶縁性樹脂を封止するように設けられていることを特徴とする半導体装置。 A semiconductor device in which a semiconductor chip is mounted on a package base made of an optically transparent member, and an external connection electrode provided on the package base and the semiconductor chip are electrically connected,
Made of a resin having a light shielding property, provided with a protective portion for sealing the side surface of the semiconductor chip,
On the surface of the semiconductor chip that faces the package base, a light receiving portion that receives light or a light emitting portion that emits light is provided.
A bonding pad that is electrically connected to an external connection electrode provided on the package base is provided on the surface of the semiconductor chip that faces the package base.
In a state where a gap having a predetermined width is formed between the semiconductor chip and the package base, the bonding pad and the external connection electrode are electrically connected,
A gap having a predetermined width formed between the semiconductor chip and the package base is filled with an optically transparent insulating resin and cured.
The protection portion is configured to have the said package base and flush outer shape and the planar outer dimensions, and wherein a is provided so as to seal the said insulating resin. 前記保護部は、更に、前記半導体チップの前記パッケージベースと対向する面の裏面を封止するように設けられていることを特徴とする請求項１に記載の半導体装置。  The semiconductor device according to claim 1, wherein the protection unit is further provided to seal a back surface of a surface of the semiconductor chip that faces the package base. 前記保護部は、更に、前記パッケージベースの側面の一部までを含んで封止するように設けられていることを特徴とする請求項１又は２に記載の半導体装置。  3. The semiconductor device according to claim 1, wherein the protection unit is further provided so as to seal up to a part of a side surface of the package base. 前記外部接続用電極は、前記パッケージベースにおける、前記半導体チップの前記受光部あるいは前記発光部が設けられた領域に対向する領域の外側に設けられていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。4. The external connection electrode is provided outside a region of the package base that faces the light receiving portion or the light emitting portion of the semiconductor chip. The semiconductor device as described in any one. 複数の半導体チップに相当する素子が形成されている半導体基板を、前記半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されていると共に光学的に透明な部材からなるパッケージ基板に該パッケージ基板との間に所定幅の間隙を形成して搭載し、前記半導体基板と前記パッケージ基板とを相互に電気接続する工程と、
前記間隙に、光学的に透明な絶縁性樹脂を充填して硬化する工程と、
前記半導体基板側から前記半導体基板及び硬化した前記絶縁性樹脂を切断し、前記素子の周囲に所定幅の切溝を形成する工程と、
前記切溝に遮光性を有している樹脂を充填し、硬化する工程と、
前記切溝の位置において、切断面の両側に前記樹脂を残した状態で前記半導体基板と前記パッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、を含み、
各前記半導体チップの一方面側には光を受光する受光部あるいは発光する発光部が設けられており、前記半導体基板を前記パッケージ基板に搭載する際に、前記半導体チップの前記受光部あるいは前記発光部が設けられている前記一方面側を前記パッケージ基板に対向させることを特徴とする半導体装置の製造方法。 The semiconductor substrate element corresponding to a plurality of semiconductor chips are formed, the package substrate made of an optically transparent member together with the semiconductor chip is individually mounted electrodes and external connection electrodes are formed Forming a gap with a predetermined width between the package substrate and mounting, and electrically connecting the semiconductor substrate and the package substrate;
Filling the gap with an optically transparent insulating resin and curing; and
Cutting the semiconductor substrate and the cured insulating resin from the semiconductor substrate side, and forming a groove having a predetermined width around the element;
Filling the cut groove with a light-shielding resin and curing ;
A step of integrally cutting the semiconductor substrate and the package substrate in a state where the resin is left on both sides of a cut surface at the position of the cut groove, and separating the semiconductor substrate into a plurality of semiconductor chips and a package base; only including,
A light receiving portion that receives light or a light emitting portion that emits light is provided on one surface side of each of the semiconductor chips, and when the semiconductor substrate is mounted on the package substrate, the light receiving portion or the light emitting portion of the semiconductor chip. A method of manufacturing a semiconductor device, wherein the one surface side provided with a portion is opposed to the package substrate . 前記切溝に前記樹脂を充填した際に、前記半導体基板の前記パッケージ基板と対向する面の裏面を前記樹脂にて被覆することを特徴とする請求項５に記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5 , wherein when the cut groove is filled with the resin, a back surface of the surface of the semiconductor substrate facing the package substrate is covered with the resin. 前記切溝を形成する前記工程より前に、前記半導体基板の前記パッケージ基板と対向する面の裏面を樹脂にて被覆する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5 , further comprising a step of coating a back surface of a surface of the semiconductor substrate facing the package substrate with a resin before the step of forming the kerf. . 前記切溝を形成する前記工程より後に、外部基板と電気接続するためのバンプを前記外部接続用電極に形成する工程を含むことを特徴とする請求項５〜７のいずれか一項に記載の半導体装置の製造方法。8. The method according to claim 5 , further comprising: forming a bump for electrically connecting to an external substrate on the external connection electrode after the step of forming the kerf . A method for manufacturing a semiconductor device. 前記切溝を形成する前記工程において、前記切溝を、第１の厚さを有する切刃にて半導体基板を切断することにより形成する一方、
複数個の半導体チップとパッケージベースとに分離する前記工程において、前記第１の厚さより薄い第２の厚さを有する切刃にて前記半導体基板と前記パッケージ基板とを一体的に切断することを特徴とする請求項５〜８のいずれか一項に記載の半導体装置の製造方法。In the step of forming the kerf, the kerf is formed by cutting the semiconductor substrate with a cutting blade having a first thickness,
In the step of separating the plurality of semiconductor chips and the package base, the semiconductor substrate and the package substrate are integrally cut with a cutting blade having a second thickness smaller than the first thickness. The method for manufacturing a semiconductor device according to claim 5 , wherein the method is a semiconductor device manufacturing method. 前記切溝を形成する前記工程において、前記切溝を、前記半導体基板側から前記半導体基板を切断し、前記パッケージ基板の一部を切削して形成することを特徴とする請求項５〜９のいずれか一項に記載の半導体装置の製造方法。In the step of forming the kerf, the kerf, the cut from the semiconductor substrate side of the semiconductor substrate, according to claim 5-9, characterized in that formed by cutting a portion of the package substrate A manufacturing method of a semiconductor device given in any 1 paragraph. 前記パッケージ基板の前記半導体基板と対向する面で、前記半導体基板に対向する部分の外側に位置する部分に目印パターンを形成し、
前記目印パターンを基準として前記切溝を形成することを特徴とする請求項５〜１０のいずれか一項に記載の半導体装置の製造方法。On the surface of the package substrate facing the semiconductor substrate, a mark pattern is formed on a portion located outside the portion facing the semiconductor substrate,
The method of manufacturing a semiconductor device according to claim 5 , wherein the kerf is formed with reference to the mark pattern. 前記パッケージ基板の前記半導体基板と対向する面の裏面に目印パターンを形成し、
前記目印パターンを基準として前記半導体基板と前記パッケージ基板とを一体的に切断することを特徴とする請求項５〜１１のいずれか一項に記載の半導体装置の製造方法。Forming a mark pattern on the back surface of the package substrate facing the semiconductor substrate;
The method for manufacturing a semiconductor device according to claim 5 , wherein the semiconductor substrate and the package substrate are integrally cut based on the mark pattern. 前記半導体基板の前記パッケージ基板と対向する面の一部にアライメントパターンを形成し、
前記パッケージ基板の前記半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、
前記半導体基板を前記パッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことを特徴とする請求項５〜１２に記載の半導体装置の製造方法。 The alignment pattern is formed on a part of the package substrate and the opposing surfaces of the semiconductor substrate,
Forming an alignment pattern on a part of the surface of the package substrate facing the semiconductor substrate or the back surface thereof;
The method for manufacturing a semiconductor device according to claim 5 , wherein when the semiconductor substrate is mounted on the package substrate, the alignment of the both is performed using these alignment patterns.
JP20351399A 1999-07-16 1999-07-16 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4234269B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20351399A JP4234269B2 (en) 1999-07-16 1999-07-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20351399A JP4234269B2 (en) 1999-07-16 1999-07-16 Semiconductor device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2001035972A JP2001035972A (en) 2001-02-09
JP2001035972A5 JP2001035972A5 (en) 2006-08-31
JP4234269B2 true JP4234269B2 (en) 2009-03-04

Family

ID=16475407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20351399A Expired - Fee Related JP4234269B2 (en) 1999-07-16 1999-07-16 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4234269B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364894A (en) * 2012-05-30 2015-02-18 奥林巴斯株式会社 Imaging device, semiconductor device, and imaging unit

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273279A (en) 2002-03-18 2003-09-26 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
JP2003309228A (en) 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2004071734A (en) * 2002-08-05 2004-03-04 New Japan Radio Co Ltd Method of manufacturing light receiving and emitting device
JP2004363380A (en) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd Optical semiconductor device and its fabricating process
KR100877028B1 (en) * 2005-01-04 2009-01-07 가부시키가이샤 아이스퀘어리서치 Solid­state image pickup device and method for manufacturing same
KR100738730B1 (en) 2005-03-16 2007-07-12 야마하 가부시키가이샤 Semiconductor device production method and semiconductor
JP4497112B2 (en) * 2005-05-18 2010-07-07 ヤマハ株式会社 Manufacturing method of semiconductor device
KR100664310B1 (en) * 2005-07-13 2007-01-04 삼성전자주식회사 Wafer level encapsulation chip and encapsulation chip manufacturing method
JP2006191126A (en) * 2006-01-30 2006-07-20 Sanyo Electric Co Ltd Method for manufacturing semiconductor device
EP1986238A3 (en) * 2007-04-27 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Resin molded optical semiconductor device and corresponding fabrication method
JP2009076839A (en) * 2007-08-28 2009-04-09 Furukawa Electric Co Ltd:The Semiconductor device and its manufacturing method
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP4966931B2 (en) 2008-08-26 2012-07-04 シャープ株式会社 Electronic element wafer module and manufacturing method thereof, electronic element module and manufacturing method thereof, electronic information device
JP4793496B2 (en) 2009-04-06 2011-10-12 株式会社デンソー Semiconductor device and manufacturing method thereof
JP5518879B2 (en) * 2009-09-21 2014-06-11 株式会社東芝 Three-dimensional integrated circuit manufacturing method and apparatus
JP5646948B2 (en) * 2010-10-19 2014-12-24 ローム株式会社 Semiconductor device
KR101761834B1 (en) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 Wafer level led package and method of fabricating the same
EP2858111B1 (en) 2012-05-30 2019-06-26 Olympus Corporation Imaging device manufacturing method and semiconductor device manufacturing method
EP2858112A4 (en) * 2012-05-30 2016-04-13 Olympus Corp Method for manufacturing imaging device and method for manufacturing semiconductor device
JP6147250B2 (en) * 2012-05-30 2017-06-14 オリンパス株式会社 Imaging device manufacturing method and semiconductor device manufacturing method
KR20220077601A (en) * 2020-12-02 2022-06-09 엘지디스플레이 주식회사 Led transfer method and method for manufacturing display device using the same
CN113889561A (en) * 2021-09-30 2022-01-04 深圳市电通材料技术有限公司 Packaging substrate manufacturing method and packaging substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364894A (en) * 2012-05-30 2015-02-18 奥林巴斯株式会社 Imaging device, semiconductor device, and imaging unit
CN104364894B (en) * 2012-05-30 2019-04-23 奥林巴斯株式会社 Photographic device, semiconductor device and camera unit

Also Published As

Publication number Publication date
JP2001035972A (en) 2001-02-09

Similar Documents

Publication Publication Date Title
JP4234269B2 (en) Semiconductor device and manufacturing method thereof
US7169645B2 (en) Methods of fabrication of package assemblies for optically interactive electronic devices
TWI657603B (en) Semiconductor package device and method of manufacturing the same
JPH1174295A (en) Method for packaging electronic circuit
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US20110266587A1 (en) Semiconductor device and production method thereof
CN114121922A (en) Semiconductor package device and method of manufacturing the same
US8003426B2 (en) Method for manufacturing package structure of optical device
JP2002329850A (en) Chip size package and its manufacturing method
JP2010050406A (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP3604108B2 (en) Manufacturing method of chip type optical semiconductor
US7820462B2 (en) Encapsulated optical package
JP2015510277A (en) Semiconductor laser chip package having encapsulated indentations molded on a substrate and method for forming the same
JP2006179718A (en) Blue optical-element package and manufacturing method for optical-element package
JP2001267470A (en) Semiconductor device and its manufacturing method
JP2003163341A (en) Solid state imaging device
JP6104624B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4234270B2 (en) Manufacturing method of semiconductor device
JP4298856B2 (en) Semiconductor device and manufacturing method thereof
JP4087019B2 (en) Manufacturing method of semiconductor device
WO2005119756A1 (en) Semiconductor package with transparent lid
JP2019201121A (en) Premold substrate and manufacturing method thereof, and hollow semiconductor device and manufacturing method thereof
JP4119053B2 (en) Semiconductor device and manufacturing method thereof
JP4298857B2 (en) Semiconductor device and manufacturing method thereof
JP2018511176A (en) Optoelectronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees