JP2010045333A - 犠牲層を含む不均質基板およびその製造方法 - Google Patents

Abstract

【課題】シリコンまたは多の単結晶材料のエピタキシャル成長と両立し、かつ厚さに限定されず化学エッチングに対して良好な選択性をもつ犠牲層を有する基板を提供する。
【解決手段】少なくとも１種の単結晶材料の第１および第２の部分と、２つの単結晶ＳｉＧｅ層間に位置する少なくとも１つの単結晶Ｓｉ層からなるスタックによって構成された犠牲層とを含む不均質基板からコンポーネントを製造する方法であって、前記単結晶材料の前記第１の部分と前記第２の部分の間に配置されたスタックに対して、前記第１および／または第２の部分ならびに前記第１および／または第２のＳｉＧｅ層に、少なくとも１つの開口２０を、前記Ｓｉ層に到達するように形成するステップと、該開口を通じて前記Ｓｉ層の全部または一部を除去するステップからなる。
【選択図】図１−２

Description

本発明は、犠牲層を含む不均質基板(heterogeneous substrate)およびその製造方法に関する。この基板は特に、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）を製造することを意図したものである。

（バルク技術と対照をなす）いわゆる表面技術は、シリコン上に形成された電気機械構造のサイズを低減することを可能にする。表面技術は、少なくとも３つの層、すなわち機械層（一般に厚さ０．１マイクロメートル（μｍ）から１００μｍ）、犠牲層（一般に厚さ０．１μｍから５μｍ）および支持体（一般に厚さ１０μｍから１０００μｍ）からなるスタックを使用することに依存する。犠牲層の選択化学エッチングは、機械層内に、支持体から局所的に独立したアクティブ構造を形成することを可能にする。犠牲層のエッチングされなかったゾーンは、機械構造を支持体に接するいわゆる「アンカー(anchor)」ゾーンを形成する役目を果たす。

所与の特定の方法は、機械層および犠牲層を構成する材料の対を選択すること、ならびにそれらの層を支持体に結合するために使用する方法を選択することを特徴とする。この方法の選択は、形成するコンポーネントのタイプによって異なる基準に依存するが、融通が利き、広範囲にわたる要件に適合させるのに適した方法を選択するために留意される主な技術的基準は以下のとおりである：
・機械層の品質、第１に、機械層の機械特性の安定性、さらに、機械層の寸法、特に機械層の厚さを制御することができる精度、
・構造の形状に敏感な、持続時間によるエッチング制御に依存することを避けるために、化学エッチングによって腐食されないゾーンを犠牲層に挿入することによって、アンカーゾーンの水平寸法を制御することが可能であること、
・必要に応じて、機械層の上方および／または下方に、電極として機能するのに適した１つまたは複数の電気相互接続レベルを形成することが可能であること、
・特に慣性構造用のシリコンキャップを追加することと両立すること、ならびに
・単一のコンポーネント内に異なる厚さのシリコンを配置することが可能であること。

最も広範囲に使用されている一群の方法は、シリコン（機械層）／シリカ（犠牲層）材料対ならびにＨＦ（液相または気相）によるシリカの選択エッチングに依存する。この方法群は、シリコンオンインシュレータ（ＳＯＩ）ＭＥＭＳ技術の部分を構成する。

最も単純なＳＯＩ−ＭＥＭＳ法は、例えばプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）または低圧化学蒸着（ＬＰＣＶＤ）によるシリコン支持体（固体シリコン基板）上への材料の逐次付着によって形成されたＳｉＯ_２層とＳｉ層の２層を利用する。この方法は以下の理由から有利である：
・機械層の厚さが、シリコン層を付着させる時間の長さによって制御され、
・シリコンを付着させる前に酸化物層を局所的にエッチングすることによって機械層を直接に使用することが可能であるため、アンカーゾーンが非常に良好に制御され、
・異なるレベルに相互接続を形成することが可能である。

とは言うものの、酸化物上に付着し機械層を構成するシリコンは多結晶シリコンであり、多結晶シリコンは、機械層の機械的品質を制御する（応力レベル、安定性などを制御する）ことをより困難にし、得ることができる厚さを限定する。

これらの方法に対する知られている改良は、単結晶シリコンを機械層として使用すること、したがってより良好と考えられる機械特性を得、さらに達成可能なより大きな厚さ範囲を得ることを可能にする。

ＳＯＩ−ＭＥＭＳ技術を使用して単結晶シリコンからＭＥＭＳを製造する知られている方法群のうち３つの主要な方法群について述べる。これらの方法群は、完成したスタックを含む基板を製造するために使用する方法が異なる。

１）出発基板は、制御された厚さ（一般に１００ナノメートル（ｎｍ）程度）のマイクロエレクトロニクス型の微細なＳｉ層を有する、例えばいわゆる「Ｓｍａｒｔ Ｃｕｔ」（登録商標）切断技法を使用して形成されたＳＯＩ基板である。ＳｉＯ_２層は基板に対する絶縁を提供し、犠牲層として使用され、微細なシリコン層は、シリコンのエピタキシャル成長のベースの役目を果たし、それにより単結晶材料でできた機械層を得ることを可能にする。

論文「Ｐｏｌｙｓｉｌｉｃｏｎ ｐａｃｋａｇｉｎｇ ａｎｄ ａ ｎｅｗ ａｎｃｈｏｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｔｈｉｃｋ ＳＯＩ−ＭＥＭＳ − ｄｙｎａｍｉｃ ｒｅｓｐｏｎｓｅ ｍｏｄｅｌ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｏｖｅｒ−ｄａｍｐｅｄ ｉｎｅｒｔｉａｌ ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｍｉｃｒｏｓｅｎｓｏｒｓ、ソウル（韓国）、２００５年６月５日〜９日、５２７〜５３０ページ）に記載されているように、機械層およびアンカーの上に、ＳｉＮまたは多結晶Ｓｉから相互接続レベルを形成することも知られている。

２）初期基板は酸化物層を有するシリコン基板である。機械層は、厚い第２のシリコン基板を接着し、続いてこのシリコン基板を、矯正(rectification)および研磨によって薄くすることによって形成する（ＰＣＴ出願ＷＯ２００６／０３５０３１号参照）。この方法では、犠牲層が接着層として使用され、化学エッチングが均一であることを保証しなければならないため、接着の品質は決定的に重要である。接着の前に犠牲層にアンカーゾーンを形成することが可能だが、そうすると、不均質な表面に基板を接着することが必要となる。

３）初期基板は、厚いシリコン基板に、犠牲酸化物層を付着させ、次いで多結晶ＳｉとＳｉＮの多層を機能付与層として付着させ、最後に多結晶Ｓｉの最終接着層を付着させたものである。この初期スタックを、支持体の役目を果たす第２のシリコン基板に接着する。その後、厚いベース基板を矯正および研磨によって薄くして、電気機械システム用に使用される機械層を形成する（論文「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、Ｔ．Ｙａｍａｍｏｔｏ他、ＭＥＭＳ ２０００，ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページを参照されたい）。この提案された方法は、多結晶Ｓｉアンカーゾーン、相互接続層および埋込み電極を形成することを可能にし、接着層は犠牲層とは異なる。犠牲層は機械的機能だけを有することになるため、このことは、接着品質があまり重要でないことを意味する。

慣性構造では、アクティブ構造を保護するため、ならびに構造が位置する雰囲気の圧力および組成が制御されることを保証するために、アクティブ構造を覆うキャップを提供する必要がある。このキャップは、（特にデバイスの全厚を低減させるためにベース基板を薄くするときに）直接にもまたは間接的にも、コンポーネント上に応力を生じさせてはならない。

第１の解決策は、パッケージ内にカットアウトＭＥＭＳ構造を配置することである。この非集合的な技術は、コンポーネントの費用をかなり増大させ、さらにコンポーネントの全体積を増大させる。

ＭＥＭＳ構造を覆う保護を集合的に提供する知られている技術には以下の２つのタイプがある。

・ＭＥＭＳ構造を覆う空洞を有するシリコンウェーハを密封する。一例として、これは、（例えば米国特許第６ ３９１ ６７３号に記載された）ガラスフリットおよび構造の下のコンタクトパスで密封する方法において提案されている。

・またはキャップを薄層として形成する。例えば、上記方法１）では、例えば前述のＢ．Ｄｉｅｍの論文に記載されているようにして、ＭＥＭＳ構造の上に、多結晶Ｓｉからキャップを形成することが可能である。

シリコンウェーハをフィットさせる必要がある解決策は、第３の基板を利用する。密封技術は、機械強度を提供するのに十分な接着領域を必要とし、それによりコンポーネントの全面積を増大させる。

シリコンキャップをフィットさせ、同時に電気接続を提供することを含む解決策が存在する（参照：ＡｕＳｎ ｏｎ ａ ｃｏｍｐｏｎｅｎｔ：Ｑ．Ｗａｎｇ他、「Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ａｕ−Ｓｎ ｅｕｔｅｃｔｉｃ ｂｏｎｄｉｎｇ ｉｎ ｈｅｒｍｅｔｉｃ ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｉｎｇ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、３５巻、３号、２００６年）。今のところ、この技術は、工業的にはコンポーネント規模でしか使用できず、さらに、接続は、提供するのが複雑な金属合金の助けを借りて実施される。

上記の方法１）に関連した解決策は多結晶Ｓｉの付着物を使用することに依存し、この解決策は、キャップを介してコンタクトを伝達することを可能にする。しかしながら、使用される付着物の性質は、応力を監視することを要求し、これを工業的に実行することは難しい。このような監視は特に、コンポーネントの全厚を低減させるために支持体を薄くするときに必要である。さらに、キャップの厚さは約１０マイクロメートルに制限され、このことは、３次元インテグレーション技術に対してキャップの面を使用することを困難にする。

単結晶アクティブ層を使用するＳＯＩ型の方法では、第３の次元において機械層を構築することは現在のところ不可能である。

シリコン上にＭＥＭＳを製造する知られている主要な解決策は、犠牲酸化物層を使用することに依存する。この選択の利点は、酸化物をエッチングし、機械層として最も広範に使用されている材料であるシリコンの表面で止まる優れた選択性である。しかしながら、酸化物層上に単結晶材料をエピタキシャル成長させることは不可能であり、これにより、単結晶材料でできた機械層を得たいときには、支持体、犠牲層および機械層を含むアセンブリを製造する代替法を見出す必要がある。犠牲酸化物層は、機械層内に犠牲層を含めることにより機械層を構築する良い候補とは言えない。

シリコンのエピタキシャル成長と両立する犠牲層を形成する知られている解決策は、犠牲層としてＳｉＧｅを使用することに基づく。これは、シリコン上にＳｉＧｅをエピタキシャル成長させ、ＳｉＧｅ上にシリコンをエピタキシャル成長させることが可能であるためである。この解決策の限界は、続いて付着させる単結晶シリコン層内に高いレベルの応力を生じさせることなしに達成することができるＳｉＧｅの厚さである。さらに、ＳｉＧｅをエッチングし、Ｓｉの表面で止める選択性は中程度でしかない。知られている他の解決策は多孔質Ｓｉを使用することに基づく。多孔質Ｓｉは、厚さが限定される制約なしにシリコン基板の表面に形成することができ、その後に、新しいＳｉ層をエピタキシャル成長させることが可能である（Ｐ．Ｓｔｅｉｎｅｒ、Ａ．ＲｉｃｈｔｅｒおよびＷ．Ｌａｎｇ、「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ａ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページを参照されたい）。この解決策の限界は、多孔質Ｓｉをエッチングし、Ｓｉの表面で止める選択性が比較的に不良であることである。

ＰＣＴ出願第ＷＯ２００６／０３５０３１号 米国特許第６ ３９１ ６７３号 フランス特許出願第ＦＲ ２ ８７６ ２１９号 フランス特許出願第ＦＲ ２ ８７６ ２２０号

「Ｐｏｌｙｓｉｌｉｃｏｎ ｐａｃｋａｇｉｎｇ ａｎｄ ａ ｎｅｗ ａｎｃｈｏｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｔｈｉｃｋ ＳＯＩ−ＭＥＭＳ − ｄｙｎａｍｉｃ ｒｅｓｐｏｎｓｅ ｍｏｄｅｌ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｏｖｅｒ−ｄａｍｐｅｄ ｉｎｅｒｔｉａｌ ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｍｉｃｒｏｓｅｎｓｏｒｓ、韓国ソウル、２００５年６月５日〜９日、２００５、５２７〜５３０ページ） 「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、Ｔ．Ｙａｍａｍｏｔｏ他、ＭＥＭＳ ２０００，ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページ ＡｕＳｎ ｏｎ ａ ｃｏｍｐｏｎｅｎｔ：Ｑ．Ｗａｎｇ他、「Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ａｕ−Ｓｎ ｅｕｔｅｃｔｉｃ ｂｏｎｄｉｎｇ ｉｎ ｈｅｒｍｅｔｉｃ ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｉｎｇ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、３５巻、３号、２００６年 Ｐ．Ｓｔｅｉｎｅｒ、Ａ．ＲｉｃｈｔｅｒおよびＷ．Ｌａｎｇ、「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ａ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページ 「Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３ ｏｎ Ｓｉ ａｎｄ ｉｔｓ ｎａｎｏｓｃａｌｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日 「Ｌｏｃａｌ ｂｕｒｉｅｄ ｏｘｉｄｅ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＨＶ ｔｒａｎｓｉｓｔｏｒｓ ｉｎｔｅｇｒａｔｅｄ ｉｎ ＣＭＯＳ」、Ｅ．Ｓａａｒｎｉｌｅｈｔｏ他、ｔｈｅ １９ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ予稿集、２００７年５月２７〜３０日、済州（韓国）、８１〜８４ページ Ｓ．Ｂｏｒｅｌ他、「Ｃｏｎｔｒｏｌ ｏｆ ｓｅｌｅｃｔｉｖｉｔｙ ｂｅｔｗｅｅｎ ＳｉＧｅ ａｎｄ Ｓｉ ｉｎ ｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓｅｓ」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ

本発明の根底にある発想は、シリコンまたは他の単結晶材料のエピタキシャル成長と両立し、薄さに限定されず、少なくとも１つの化学エッチングステップに対する少なくともシリコンとの良好な選択性を提供する新しい犠牲層を有する基板を提案することによって、先行技術の限界の少なくとも１つを克服することである。

したがって本発明は、特に電気機械システムを製造するために使用される不均質基板であって、少なくとも１種の単結晶材料でできた第１および第２の部分を含む不均質基板において、２つの単結晶ＳｉＧｅ層間に位置する少なくとも１つの単結晶Ｓｉ層を有するスタックによって構成された犠牲層を含み、前記スタックが、単結晶材料の前記第１部分と前記第２の部分の間に配置されていることを特徴とする不均質基板に関する。

本発明は、少なくともシリコンと比較して良好な選択性でエッチングすることができる犠牲層であって、シリコンまたは他の単結晶材料を可能には遷移層からエピタキシャル成長させること、１マイクロメートル超の厚さを含むこと、および特に単結晶材料の機械層内に３次元構造を構築することを可能にすることと両立する犠牲層を形成することを可能にする。

前述のとおり、前記単結晶材料は、その機械特性のために使用されているシリコンとすることができるが、単結晶型の他の材料を、薄さを含むバルク単結晶の特性に近い物理特性が得られるように形成することができることも有利である。これは例えばジルコン酸チタン酸鉛（ＰＺＴ）などの強誘電性酸化物にあてはまり、ＰＺＴは、単結晶シリコンでできた遷移層からエピタキシャル成長させることによって形成することができ、その結果得られるＰＺＴ層は、付着またはゾル−ゲル技法によって形成された非晶質膜または多結晶膜の特性よりも潜在的に良好な特性を有する（論文「Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ Ｐｂ（Ｚｒ_０．２Ｔｉ_０．８）Ｏ_３ ｏｎ Ｓｉ ａｎｄ ｉｔｓ ｎａｎｏｓｃａｌｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日を参照されたい）。単結晶機械層はしたがって、異なる単結晶材料の多層構造を含むことができる。

第１の部分と第２の部分は、２つの単結晶ＳｉＧｅ層間に挟まれた犠牲単結晶Ｓｉ層によって構成されたスタックから形成された犠牲層によって分離されるため、Ｓｉ層は、犠牲層の厚さを調整するために役目を果たし、ＳｉＧｅ層は、電気機械システムを解放するときにエッチングを停止させる役目を果たし、ＳｉＧｅ層は、非常に良好な選択性でこれを実行する。例えば、続いてＳｉＧｅ層を迅速にエッチングし、Ｓｉの表面で停止させることができる。その選択性は十分である。

犠牲層は基板の表面全体を覆うことができ、または犠牲層を局所化することができる。

単一の基板にこのタイプの複数の犠牲層を逐次的に形成することが可能である。

第１の部分は、単結晶ＳｉＧｅのエピタキシャル成長と両立する単結晶材料から形成することができる（例えばＳｉ基板、または例えば他の単結晶材料を接着することによって追加された層を含むＳｉベースの基板）。

第２の部分は、単結晶ＳｉＧｅからエピタキシャル成長させるのに適した少なくとも１種の第２の単結晶材料から形成することができる（例えばＳｉ、ＳｒＴｉＯ_３／ＰＺＴまたはＳｒＴｉＯ_３／ＳｒＲｕＯ_３／ＰＺＴ）。

スタックは少なくとも１つの埋込みゾーンを含むことができる。

一例として、本発明は、慣性構造用の単結晶シリコンキャップを形成することを可能にし、さらに、例えば同じコンポーネント内に異なる感度のセンサを形成するために並置され、または上下に重ねられた異なる厚さの機械要素を単一のデバイスに組み込むこと、あるいは実際に機械層の上に電極を形成することを可能にする。

より正確には、本発明は、少なくとも１種の単結晶材料の第１および第２の部分と、２つの単結晶ＳｉＧｅ層間に位置する少なくとも１つの単結晶Ｓｉ層からなる少なくとも１つのスタックによって構成された犠牲層とを含む不均質基板からコンポーネントを製造する方法であって、前記スタックが、単結晶材料の前記第１の部分と前記第２の部分の間に配置された方法において、
ｅ）前記第１および／または第２の部分ならびに前記第１および／または第２のＳｉＧｅ層に、少なくとも１つの開口を、前記Ｓｉ層に到達するように形成するステップと、
ｆ）前記Ｓｉ層の全部または一部を除去するステップと
によって前記スタックをエッチングすることにあることを特徴とする方法を提供する。

前記第１および第２のＳｉＧｅ層を除去するステップを含むことができる。

この方法は、エッチングステップが、ステップｅ）とステップｆ）の間に、保護酸化物層を形成することによって、前記開口（１つまたは複数）の側壁を保護するステップを含むことを特徴とすることができる。

前記保護酸化物層は熱酸化によって形成することができる。

前記ＳｉＧｅ層が全表面を覆わない場合、この方法は、ステップｄ）の後に、単結晶材料の前記第２のエピタキシャル層を平坦化するステップを含むことができる。

前記単結晶ＳｉＧｅ領域は、完成した表面にエピタキシャル成長させ、続いて少なくとも１つの前記領域を残すことができるようにマスクをした後に、選択化学腐食を実施することによって得ることができる。

前記第１の部分は、ＳｉＧｅ材料のエピタキシャル成長と両立する第１の単結晶材料から形成することができる。

前記第２の部分は、単結晶ＳｉＧｅからエピタキシャル成長させるのに適した少なくとも１種の第２の単結晶材料から形成することができる。

前記第２の単結晶材料は、Ｓｉ、ＳｒＴｉＯ_３／ＰＺＴおよびＳｒＴｉＯ_３／ＳｒＲｕＯ_３／ＰＺＴの中から選択することができる。

前記スタックは少なくとも１つの埋込みゾーンを含むことができる。

上記方法は、単結晶材料の前記第１の部分を含む基板から前記不均質基板を製造する以下のステップを含むことができる：
ａ）前記第１の部分上に第１の単結晶ＳｉＧｅ層をエピタキシャル成長させるステップ、
ｂ）単結晶Ｓｉ層をエピタキシャル成長させるステップ、
ｃ）第２の単結晶ＳｉＧｅ層をエピタキシャル成長させるステップ、および
ｄ）少なくともステップｃ）でエピタキシャル成長させた前記層上に、単結晶材料の前記第２の部分をエピタキシャル成長させるステップ。

ステップｂ）および／またはｄ）においてエピタキシャル成長を実行する前に、前記第１および／または第２のＳｉＧｅ層を局所的にエッチングすることができる。

ステップｂ）の後、ステップｃ）の前に、前記Ｓｉ層に、前記第１のＳｉＧｅ層に到達するトレンチを形成することができる。

有利には、前記第１および／または第２のＳｉＧｅ層が４０ｎｍから１５０ｎｍの範囲の厚さを有することができる。

論文「Ｌｏｃａｌ ｂｕｒｉｅｄ ｏｘｉｄｅ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＨＶ ｔｒａｎｓｉｓｔｏｒｓ ｉｎｔｅｇｒａｔｅｄ ｉｎ ＣＭＯＳ」、Ｅ．Ｓａａｒｎｉｌｅｈｔｏ他、ｔｈｅ １９ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ予稿集、２００７年５月２７〜３０日、済州（韓国）、８１〜８４ページが、ＳｉおよびＳｉＧｅを逐次的にエピタキシャル成長させて埋込みＳｉＧｅ層を形成することを提供しているが、空洞を形成するためにＳｉＧｅ層だけが化学的にエッチングされるため、この埋込みＳｉＧｅ層は、随意に選択することができる幅および厚さを有する埋込み空洞を単結晶基板内に形成することを可能にしないことを認識するべきである。したがって空洞の厚さはＳｉＧｅの厚さに限定され、空洞の幅は、Ｓｉの表面で止まるＳｉＧｅエッチングの選択性によって限定される。また、フランス特許出願第ＦＲ ２ ８７６ ２１９号およびＦＲ ２ ８７６ ２２０号は、埋込みＳｉＯ_２領域を形成することを提供しているが、それらの埋込みＳｉＯ_２領域はＳｉ基板の接着を要求する。

好ましくは、この方法は、ステップｂ）とステップｃ）の間に、水平方向のエッチングストップを形成するために少なくとも１つのトレンチをエッチングするステップを実施する。

本発明の方法は特に、
・不均質基板の第１（または第２）の部分の単結晶材料層の１つを貫通し、少なくとも第１（または第２）の単結晶ＳｉＧｅ領域、好ましくはエピタキシャル成長させた第１の単結晶Ｓｉ層まで延びる少なくとも１つの開口を形成し、
・Ｓｉを同時にエッチングせず、ＳｉＧｅおよび第１（または第２）の部分の材料の表面でエッチングを止める場合には、少なくとも１つの開口の壁に保護材料層を形成し、または付着させ（例えば、開口を含む部分がシリコンを含む場合には酸化物を保護層として使用することが可能であり、この酸化物は、シリコンを熱酸化することによって得ることができる）、
・この開口（１つまたは複数）を通して、第１の単結晶ＳｉＧｅ領域と第２の単結晶ＳｉＧｅ層との間に位置するエピタキシャル成長させた第１の単結晶シリコン層の少なくとも一部分を、解放された少なくとも１つのゾーンを形成するように選択的に除去するようにする（および提案された方法の文脈では空洞を形成する）
ことによって、犠牲層を選択的にエッチングすることを可能にする。

上記のステップは、ＳｉＧｅ、ＳｉおよびＳｉＧｅからなる犠牲層を解放する方法を表す。

本発明の他の特徴および利点は、添付図面を参照して非限定的な例として与えられた以下の説明を読むことによってよりいっそう明らかになる。

図１ａから１ｏは、不均質基板を製造し、ＭＥＭＳを製造する本発明の好ましい一方法を示す図である。 図２ａおよび２ｂは、圧電層を含む不均一基板を使用する、本発明に基づく他の方法を示す図である。 図３ａから３ｄは、本発明の犠牲層に結合した機械層を含む、本発明に基づく他の方法を示す図である。 ６つの構造ＩないしＶＩの製造を示す図であり、すなわちＩ（図４ａから４ｃ）、である。 ６つの構造ＩないしＶＩの製造を示す図であり、すなわちＩＩ（図５ａおよび５ｂ）である。 ６つの構造ＩないしＶＩの製造を示す図であり、すなわちＩＩＩ（図６ａおよび６ｂ）である。 ６つの構造ＩないしＶＩの製造を示す図であり、すなわちＩＶ（図７ａおよび７ｂ）である。 ６つの構造ＩないしＶＩの製造を示す図であり、すなわちＶ（図８ａおよび８ｂ）である。 ６つの構造ＩないしＶＩの製造を示す図であり、すなわちＶＩ（図９ａから９ｃ）である。

提案する犠牲層は、知られているように、Ｓｉを選択的にエッチングし、ＳｉＧｅの表面でエッチングを停止させること、およびＳｉＧｅを選択的にエッチングし、Ｓｉの表面でエッチングを停止させることが可能であることに依存する。

ＳｉＧｅに対するＳｉの選択性は、例えばＣＦ_４、ＣＨ_２Ｆ_２、Ｎ_２およびＯ_２の混合物に基づくエッチングを使用したときに一般に５００超である。この特性は、Ｓｉをエッチングし、ＳｉＧｅの表面でエッチングを停止させ、次いでＳｉＧｅをエッチングするときに、大きなフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）を有する空洞を形成することを可能にする。

Ｓｉに空洞をエッチングした後に、１００を超える選択性を有するＣＦ_４溶液を使用してＳｉＧｅをエッチングする（Ｓ．Ｂｏｒｅｌ他、「Ｃｏｎｔｒｏｌ ｏｆ ｓｅｌｅｃｔｉｖｉｔｙ ｂｅｔｗｅｅｎ ＳｉＧｅ ａｎｄ Ｓｉ ｉｎ ｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓｅｓ」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページを参照されたい。）
次いで、３つの層、すなわち２つのＳｉＧｅ層間に挟まれたＳｉの中心層からなる提案の犠牲層を形成する。中心Ｓｉ層は犠牲層の厚さを画定するために使用される。犠牲層を、ＳｉＧｅ層の表面で止まるエッチングによってエッチングする。その後、シリコンの表面で止まるエッチングによってＳｉＧｅ層をエッチングすることができる。

この犠牲層の形成は、基板の表面に、単結晶ＳｉＧｅ層２、例えば１０ｎｍから３００ｎｍ、一般に１００ｎｍの厚さを有し、Ｇｅのモル濃度が２０％から６０％である層をエピタキシャル成長させることから始まり、基板は、エピタキシャル成長するシリコンと整合する、すなわち非常によく似た結晶格子を有する単結晶材料の表面層１を有する（図１ａ）。

特に、シリコン基板またはＳＯＩ基板を使用することが可能である。

ＳｉＧｅ層２を局所的にエッチングして１つまたは複数の領域２_１を形成する（図１ｂ）。

このＳｉＧｅ層２の厚さの選択およびＧｅ濃度の選択は、基板１の残りの表面１’および領域（１つまたは複数）２_１の表面に、単結晶Ｓｉ層３をエピタキシャル成長させることを可能にする（図１ｃ）。単結晶Ｓｉ層３は、１つまたは複数の単結晶領域３_１を有し、続いてエピタキシャル成長させるＭＥＭＳの機械層６が満足のいく特性を有することを保証するのに十分な品質を有する。

図１ｃ’は、領域２_１の表面にエピタキシャル成長させた領域３_１に１つまたは複数のトレンチ４をエッチングする任意選択のステップを示し、これらのトレンチは、水平方向のエッチングストップを形成する際に使用される。これらのトレンチ４はＳｉＧｅ領域２_１まで延びるだけでよいが、領域２_１を貫通することが好ましい。比較的に単純な構造に対しては、このようなトレンチ４を使用せずに済ますことが可能であり、この場合には、エッチングを実行し、次いで水平エッチングの望ましい幅に適合された所与の時間の終わりにエッチングを停止させる。

その後、この表面に第２の単結晶ＳｉＧｅ層５を付着させる（図１ｄ）。次いで第２の単結晶ＳｉＧｅ層５をエッチングして、（示されているように）１つまたは複数の領域５_１を形成してもよい。領域５_１は領域（１つまたは複数）２_１と同じ輪郭を有することが好ましい（図１ｃ）。

この操作に続いて、１種または数種の単結晶材料からなる層６をエピタキシャル付着させ、ＳｉＧｅ層が表面全体を覆わない場合には、続いてこの層を、例えば化学機械研磨（ＣＭＰ）によって平坦化し（図１ｆ）、これにより、エピタキシャル成長させた単結晶Ｓｉ基板１、３、６内に含まれる２つの単結晶ＳｉＧｅ領域２_１、５_１間に挟まれた１つまたは複数の単結晶Ｓｉ領域３_１を有する複合単結晶基板３０を得る。このトポロジーは、２つのＳｉＧｅ層の厚さ（一般に２０ｎｍから５０ｎｍ）から生じたものであり、中間のシリコン層の厚さ（１μｍから数μｍ）に起因するものではないため、この平坦化ステップは任意である。

その結果得られる不均質基板３０はしたがって、一般に４０ｎｍから１５０ｎｍの厚さを有する２つの平行なＳｉＧｅ平面によって画定されたシリコン領域を有する機械材料の基板である（下記参照）。非常に良好な選択性でＳｉを選択的にエッチングし、ＳｉＧｅの表面で止めることが可能であるため、これらの２つの平行なＳｉＧｅ平面は、このシリコン領域を犠牲層（Ｓｉ内の犠牲Ｓｉ層）として使用することを可能にする。

以下の説明は、本発明の犠牲層を使用して機械シリコンから機械層を形成する方法の一例を示す。ＳｉＯ_２できた他の犠牲層と組み合わせることによって、この方法は、例えば慣性ＭＥＭＳの一体型キャップを形成することを可能にする解決策を提供することが可能である。

ステップ１ｇ）から１ｋ）は、不均質基板３０からＭＥＭＳシステムを形成することに関し、ここでは、層１と６の一方または両方をＭＥＭＳの機械層として使用することができる。

図１ｇは、例えばエピタキシャルＳｉ層６を貫通し、ＳｉＧｅ層５_１をエッチングした後に止まる深堀り反応性イオンエッチング（ＤＲＩＥ：ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）法を使用したエッチングによって形成されたトレンチ７を示す。

図ｌｈは、トレンチ７を埋め、エピタキシャル層６の表面６’を覆う例えばＳｉＯ_２の犠牲層の付着を８として示す。埋められたトレンチには符号７’が付されている。犠牲層８を例えばＣＭＰによって平坦化してもよい。犠牲層８は例えば、ＭＥＭＳを解放する犠牲層の役目を果たす。

トレンチの厚さおよびサイズが、トレンチを埋めるのには適さない（深く幅の広いトレンチ）ときには、例えばリンケイ酸塩ガラス（ＰＳＧ）を使用することによって、トレンチを埋めるのではなくトレンチを覆う層を利用することも可能である。この付着物はさらに、ＭＥＭＳを解放する犠牲層の役目も果たすことができ、付着物を平坦化する必要はない。

前述の基板内のこの犠牲層を、ＭＥＭＳを形成するために使用することができる。続いて、層８の表面にＳｉ基板９を、例えば分子結合によって接着し、基板を裏返す（図１ｉ）。例えば機械層への電気接続を形成するために、犠牲層に機能を付与する知られている技法を使用することも可能である（前述のＹａｍａｍｏｔｏの論文）。したがって、基板を接着する前に、犠牲層にトレンチを形成し、ドープされた多結晶シリコンをトレンチに充填することが可能である。ドープされた多結晶シリコンは相互接続トラックを形成する役目も果たす。このアセンブリを窒化物層で覆い、次いでポリＳｉまたは酸化物の接着層で覆うことができる。

必要に応じて、ＭＥＭＳの機械層によって実行される機能に応じた厚さまで、また、後に穴をエッチングするのに必要な時間を限定するために、層１を薄くし、酸化物層１０を付着させ、またはシリコンの熱酸化によって酸化物層１０を形成する。

図１ｊから１ｎは、本発明において記述される犠牲層をエッチングする方法を示す。

図１ｊは、層１を例えばＤＲＩＥ法によってエッチングすることによって形成された、１つまたは複数のＳｉＧｅ領域２_１を貫通する穴２０を示す。

後に少なくとも１つの空洞１４を形成するために層２_１、３および５_１をエッチングする（図１ｊ）ことができるように、穴２０の縁および底を酸化して保護酸化物層１１、１１_１を形成する（図１ｋ）。

穴の底の酸化物層をエッチングする。図１ｌは、穴の底の酸化物層１１_１をエッチングした後の基板を示す。

図１ｍは、空洞１４を形成するための解放穴２０を通した湿式化学エッチングまたは反応性イオンエッチング（ＲＩＥ）によるシリコン層３_１の全部または一部の選択エッチングを示す。このエッチングはＳｉＧｅ層２_１および５_１の表面、ならびに可能には水平エッチングストップ領域４で止まる。水平方向のエッチングを止めるトレンチ４がない場合には、穴２０の空間配置およびエッチング時間によって空洞１４の形状を画定することができる。

図１ｎは、（ＲＩＥエッチング（Ｓ．Ｂｏｒｅｌの上記文献参照）による）シリコンの表面で止まるＳｉＧｅ層２_１および５_１の全部または一部の選択エッチングを示す。

不均質基板を使用して説明したこの方法は、穴２０の周囲の酸化物、トレンチ７’および犠牲層８を、空のトレンチ２６ならびに犠牲層の空の領域２８を形成するようにエッチングすることによりＭＥＭＳを開放し、それにより機械層６のアクティブ領域２９を解放する（図１ｏ）ことによって終了することができる。

図１ａから１ｎは、ＳｉＧｅ壁によって空洞が完全に画定される状況に関する。他の実施態様では、ＳｉＧｅ層２および５をエッチングしないでＳｉＧｅ層２および５が基板全体を覆うようにすること、ならびに水平エッチングストップなしで済ますことが可能である。このような状況では、２つの平行なＳｉＧｅ平面および穴２０（この穴からシリコンを等方的に腐食する）の位置によって空洞が画定される。この実施態様は、ＳｉＧｅ層を選択的にエッチングするステップと、エッチングストップを形成するステップとを排除することを可能にする。最後のシリコンエピタキシャル層を平坦化する任意選択のステップも省略される。この実施態様はしたがってより単純であり、より安価に実施できるが、形状はそれほど正確には画定されない。しかし、必要な空洞の形状が単純であるときにはそれで十分である。このことは特に一体型キャップを形成するときにあてはまる。

不均質基板を使用して説明した本発明が提供するこの方法は、このようにして、単結晶Ｓｉ基板に含まれ、層１がキャップの役目を果たすＭＥＭＳを得ることを可能にする。これを、少なくともトレンチ１１を覆うＰＳＧ層で覆ってもよい。

図１ｇのステップと図１ｈのステップの間にトレンチ７内に導電材料（例えば多結晶Ｓｉ）を局所的に付着させることによってコンタクトを形成し、かつ／またはエッチングおよび付着によって例えば窒化シリコンの補強ピラーを形成するために、犠牲層８を利用することができる。コンタクトを形成するために別のトレンチを形成することができる。

相互接続を形成するために、犠牲層８が、例えば多結晶Ｓｉの導電性領域を受け取ることもできる。

図２ａおよび２ｂを参照して以下に説明する第２の例は、単結晶シリコン以外の材料でできた機械層に対する犠牲層の使用を示す。

単結晶型のある薄膜材料が、薄さを含む、バルク単結晶の特性に近い物理特性、あるいは少なくとも同じ材料が非晶質相または多結晶相の状態にあるときに得られる特性よりも良好な物理特性を得ることを可能にするときに、その材料を使用することができると有利である。ペロブスカイト類ではこれが例えばＰＺＴなどの強誘電性酸化物にあてはまり、ＰＺＴは、単結晶シリコン上のＳｒＴｉＯ_３遷移ゾーンからエピタキシャル成長させることができ、付着またはゾル−ゲル技法によって得られた非晶質膜または多結晶膜の特性よりも潜在的に良好な特性を有する（前述のＡ．Ｌｉｎ他の論文）。

図１ａから１ｏの場合と同様に、ＳｉＧｅ、ＳｉおよびＳｉＧｅのスタックからなる犠牲層を、単結晶シリコンの基板上に形成する。単結晶シリコン層と単結晶ＳＴＯおよびペロブスカイト層４２とからなる遷移層をエピタキシャル成長させる（ＳＴＯはＳｒＴｉＯ_３を表す）。圧電スタックは、知られている方法（前述のＡ．Ｌｉｎ他の論文）によってＰＺＴ圧電層４６に結合させた単結晶ＳｒＲｕＯ_３電極４５からなる。第１の電極４５およびＰＺＴ層４６の局所エッチングは、第２のＳｒＲｕＯ_３層４７を第１の電極に対して使用し、同時に第２の電極への電気接続を形成するために使用することを可能にする（図２ａ）。

前述のやり方で実行する犠牲層のエッチングから開始し、空洞４９を形成し、さらに示されているように空洞からＳｉＧｅの部分を除去し、またはＳｉＧｅを保存することによって、この共振構造のバルク内に、イオンエッチングによって、圧電構造を局所的に解放するように開口を形成する（図２ｂ）。

このようにして得られるコンポーネントは、フィルムバルクアコースティックレゾネータ（ＦＢＡＲ：ｆｉｌｍ ｂｕｌｋ ａｃｏｕｓｔｉｃ ｒｅｓｏｎａｔｏｒ）型の、すなわち空洞上に形成されたバルク弾性波（ＢＡＷ）共振器である。

図３ａから３ｄに示すように単一の犠牲層だけを使用するより従来通りの方法において、この犠牲層を使用することも可能である。

本発明のこの実施態様では、シリコン基板上に犠牲層を形成する（図３ａ）。そのため、機械層５０の表面注入によってドープされたゾーン５０’（機械層の注入型とは逆の注入型）からピエゾ抵抗歪みゲージ５１を製造し（図３ｂ）、次いで前述の犠牲層のエッチング（ＤＲＩＥによって開口５２を形成し、次いで２ステップで解放する）によって機械層を部分的に解放する（図３ｃ）ことが可能である。例えば局所化されたＰＳＧ層５３を使用して開口５２を再び閉鎖した後、すなわち、層３のＳｉの一部を除去して空洞５５を画定し（図３ｃ）、次いでＳＩＧｅ層２および５の一部を除去して空洞を完成させた後（図３ａ）、その結果得られたデバイスを、単結晶シリコンのダイアフラムを有し、ＳＯＩ基板を使用しないピエゾ抵抗検出による圧力センサとして使用することができる（図３ｄ）。

上記の２つの実施態様、すなわち単結晶シリコンから機械構造を形成するための前述の犠牲層（図１ａから１ｏ）、あるいは１種または数種の他の材料から形成された機械構造に対する前述の犠牲層（図２ａおよび２ｂ）において説明したさまざまな方法を組み合わせることが可能であり、本発明の犠牲層は、機械層の３次元構造化を達成するための主たる犠牲層として使用され（図２ａおよび２ｂ）、または追加の層として使用される（第１の例）。

図４から９は、埋込み空洞の原理を使用した６つの構造の製造を示す。これらの図はそれぞれ、方法のあるステップ後の関連不均質基板の記載と、方法の終わりの関連不均質基板の記載とを含む。記載されたそれぞれの構造は、エッチングゾーンの異なる所与の形状に対応し、それにより達成することができる機能のタイプを示す。

Ｉ）一体型キャップ（第１の機械層１）を形成し、機械構造（第２の機械層６）を形成することを可能にする、全てのコンポーネントおよびトレンチを事実上覆う単一のエッチングゾーンを有する不均質基板（図４ａから４ｃ）。この形状は図１ａから１ｏに対応する。この構成が開口の再閉塞を含むときには、一体型キャップを有する慣性構造を形成する目的にこの構成を使用することができる。そうでなければ、第１の機械層１を使用して上面電極を形成することもできる。電極またはキャップの電気接続を、基板の上面から、単結晶シリコンピラーおよび機械部分のドープされた多結晶シリコンの相互接続を通して直接に形成することができる。このタイプの接続は他の構成でも使用することができる。

ＩＩ）コンポーネントの空間の一部を占めるエッチングゾーンを有し、したがって、一方は表面まで延び、他方は埋め込まれた異なる厚さの２つの弾性ＭＥＭＳ構造８１および８２を形成することが可能な不均質基板。厚い構造８１の形状は、空洞を解放する前にエッチングされる（図５ａおよび５ｂ）。犠牲層の下および犠牲層内に配置された相互接続シリコン層を通して、浅い方の機械層へのコンタクトを形成することができる。

ＩＩＩ）例えば、単一の加速度計を持たない異なる厚さの２つの弾性構造８４および８５を形成するため、または、単一のコンポーネント上に（平面内および平面外の加速度を測定する）２つの加速度計を形成するため、または機械層上に電極を形成するために一体型キャップおよび機械構造の２つの厚さを有するＭＥＭＳコンポーネントを形成することを可能にする、互いに並置され、全てのコンポーネントを事実上覆う異なる厚さの２つの埋込みゾーン１０３および１０５ならびにトレンチ８６および８７を有する不均質基板（図６ａおよび６ｂ）。ＳｉＧｅ−Ｓｉ−ＳｉＧｅの３層からエッチングゾーンが形成されるとき、両方の機械層の深堀りエッチングを同時に実行することができる。そうでなければ、ドライフィルムを使用し、よりきわどい正確さを必要とするエッチングから開始する必要がある。

ＩＶ）機械的に相互接続された２つの上下に重なったコンポーネントを有するＭＥＭＳコンポーネントを形成することを可能にする、同じ平面内の同じ厚さの２つのエッチングゾーン９１および９２と、トレンチ９３および９４とを有する不均質基板（図７ａおよび７ｂ）。この構成を使用して、領域９７によって機械構造９８（薄い第２の機械層６）に堅く接続されたマス（ｍａｓｓ）９７（厚い第１の機械層１）を形成することができる。

Ｖ）マス１０４に結合された吊下げ型の微細な機械構造１０３を形成することを可能にする、同じ厚さの２つのエッチングゾーン１０１および１０２を同じ平面内に有し、トレンチを持たない不均質基板（図８ａおよび８ｂ）。犠牲層は特定の開口からエッチングされる。

ＶＩ）接着後に犠牲層のエッチングが必要ないように空洞上に接着するか、またはコンポーネントの裏面から形成された開口１０６によって機械構造を解放する、Ｖ）と同一の不均質基板（図９ａから９ｃ）。

１ 単結晶Ｓｉ層
１” 層１の表面
２ 単結晶ＳｉＧｅ層
２_１ 単結晶ＳｉＧｅゾーン
３ 単結晶Ｓｉ層
３_１ 単結晶Ｓｉゾーン
４ トレンチ
５ 単結晶ＳｉＧｅ層
５_１ 単結晶ＳｉＧｅゾーン
６ 機械層（Ｓｉ層）
７ トレンチ
７’ 埋められたトレンチ
８ 犠牲層
９ 第２の基板
１１ 保護酸化物層
１４ 空洞
２０ 開口
２６ 空のトレンチ
２９ 機械層６のアクティブ領域
３０ 不均質基板

Claims (12)

1. 少なくとも１種の単結晶材料の第１および第２の部分と、２つの単結晶ＳｉＧｅ層間に位置する少なくとも１つの単結晶Ｓｉ層からなる少なくとも１つのスタックによって構成された犠牲層とを含む不均質基板からコンポーネントを製造する方法であって、前記スタックが、単結晶材料の前記第１の部分と前記第２の部分の間に配置された方法において、
   ｅ）前記第１および／または第２の部分ならびに前記第１および／または第２のＳｉＧｅ層に、少なくとも１つの開口（２０）を、前記Ｓｉ層に到達するように形成するステップと、
   ｆ）前記Ｓｉ層の全部または一部を除去するステップと
   によって前記スタックをエッチングすることにあることを特徴とする方法。
2. 前記第１および第２のＳｉＧｅ層の全部または一部を除去するステップを含むことを特徴とする、請求項１に記載の方法。
3. ステップｅ）とステップｆ）の間に、保護酸化物層（１１）を形成することによって、前記開口（１つまたは複数）（２０）の側壁を保護するステップを含むことを特徴とする、請求項１または２に記載の方法。
4. 前記保護酸化物層が熱酸化によって形成されることを特徴とする、請求項３に記載の方法。
5. 前記第１の部分が、ＳｉＧｅ材料のエピタキシャル成長と両立する第１の単結晶材料から形成された、請求項１から４のいずれか一項に記載の方法。
6. 前記第２の部分が、単結晶ＳｉＧｅからエピタキシャル成長させるのに適した少なくとも１種の第２の単結晶材料から形成された、請求項１から５のいずれか一項に記載の方法。
7. 前記第２の単結晶材料が、Ｓｉ、ＳｒＴｉＯ_３／ＰＺＴおよびＳｒＴｉＯ_３／ＳｒＲｕＯ_３／ＰＺＴの中から選択される、請求項１から６のいずれか一項に記載の方法。
8. 前記スタックが少なくとも１つの埋込みゾーンを含む、請求項１から７のいずれか一項に記載の方法。
9. 単結晶材料の前記第１の部分を含む基板から前記不均質基板を製造する以下のステップを含む、請求項１から８のいずれか一項に記載の方法：
   ａ）前記第１の部分上に第１の単結晶ＳｉＧｅ層をエピタキシャル成長させるステップ、
   ｂ）単結晶Ｓｉ層をエピタキシャル成長させるステップ、
   ｃ）第２の単結晶ＳｉＧｅ層をエピタキシャル成長させるステップ、および
   ｄ）少なくともステップｃ）でエピタキシャル成長させた前記層上に、単結晶材料の前記第２の部分をエピタキシャル成長させるステップ。
10. ステップｂ）および／またはｄ）においてエピタキシャル成長を実行する前に、前記第１および／または第２のＳｉＧｅ層が局所的にエッチングされる、請求項９に記載の方法。
11. ステップｂ）の後、ステップｃ）の前に、前記Ｓｉ層に、前記第１のＳｉＧｅ層に到達するトレンチが形成される、請求項９または１０に記載の方法。
12. 前記第１および／または第２のＳｉＧｅ層が４０ｎｍから１５０ｎｍの範囲の厚さを有する、請求項９から１１のいずれか一項に記載の方法。

Images