JP2010041159A

JP2010041159A - Semiconductor device

Info

Publication number: JP2010041159A
Application number: JP2008199145A
Authority: JP
Inventors: Osamu Baba; 修馬場; Tsuneo Tokumitsu; 恒雄徳満
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2008-08-01
Filing date: 2008-08-01
Publication date: 2010-02-18
Anticipated expiration: 2028-08-01
Also published as: JP5566583B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic circuit small in manufacturing dispersion of a temperature signal and generating an accurate temperature signal. <P>SOLUTION: This electronic circuit includes a first FET (FET1) brought into a pinch-off state, and a temperature signal output terminal connected to a source terminal S1 of the first FET for outputting a temperature signal Vtemp. By using the temperature signal output from the source terminal of the FET in the pinch-off state, the temperature signal small in manufacturing dispersion can be provided. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は電子回路に関し、特に、温度に依存した信号を生成する電子回路に関する。 The present invention relates to an electronic circuit, and more particularly to an electronic circuit that generates a temperature-dependent signal.

半導体装置はその特性に温度依存性を有する。そこで、温度に依存する信号である温度信号により、特性の温度依存性を補償する温度補償回路が用いられる。図１は、ＦＥＴ（Field Effect Transistor）を用い温度信号を生成する温度信号生成回路を示している。図１を参照に、トランジスタＦＥＴ０のソース端子Ｓは接地されており、ＦＥＴ０のドレイン端子Ｄは抵抗Ｒ０を介し電源電位Ｖｄに接続されている。ＦＥＴ０のゲート端子Ｇには一定のゲート電位Ｖｇが印加されている。ドレイン端子Ｄと抵抗Ｒ０との間に出力端子が設けられ温度信号Ｖｔｅｍｐが出力される。図１の回路によれば、ＦＥＴ０のドレイン電流が温度により変化することにより、ＦＥＴ０の温度に関係した温度信号Ｖｔｅｍｐが生成される。 The semiconductor device has temperature dependency in its characteristics. Therefore, a temperature compensation circuit that compensates for the temperature dependence of the characteristics using a temperature signal that is a temperature-dependent signal is used. FIG. 1 shows a temperature signal generation circuit that generates a temperature signal using an FET (Field Effect Transistor). Referring to FIG. 1, the source terminal S of the transistor FET0 is grounded, and the drain terminal D of the FET0 is connected to the power supply potential Vd via the resistor R0. A constant gate potential Vg is applied to the gate terminal G of the FET0. An output terminal is provided between the drain terminal D and the resistor R0, and the temperature signal Vtemp is output. According to the circuit of FIG. 1, the temperature signal Vtemp related to the temperature of the FET 0 is generated by changing the drain current of the FET 0 according to the temperature.

特許文献１には、温度依存電位により減衰量に温度依存性を持たせたアッテネータ回路が開示されている。
特開平０９−４６１７５号公報 Patent Document 1 discloses an attenuator circuit in which an attenuation amount is made temperature dependent by a temperature dependent potential.
JP 09-46175 A

図１の温度信号生成回路はＦＥＴのドレイン電流が温度により変化することを用い、温度信号を生成している。しかしながら、ＦＥＴにおいてドレイン電流は、チャネル層の厚さやチャネル層の不純物濃度に極めて敏感であり、ドレイン電流の製造によるばらつきは大きい。このため、図１のような温度信号出力回路において、ドレイン電流がばらつくと、温度信号がばらついてしまう。 The temperature signal generation circuit of FIG. 1 generates a temperature signal by using the fact that the drain current of the FET varies with temperature. However, in the FET, the drain current is extremely sensitive to the thickness of the channel layer and the impurity concentration of the channel layer, and variation due to the manufacture of the drain current is large. Therefore, in the temperature signal output circuit as shown in FIG. 1, if the drain current varies, the temperature signal varies.

本発明は、上記課題に鑑みなされたものであり、温度信号の製造バラツキが小さく、高精度の温度信号を生成可能な電子回路を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic circuit capable of generating a highly accurate temperature signal with small manufacturing variations of the temperature signal.

本発明は、ピンチオフ状態にせしめられる第１ＦＥＴと、前記第１ＦＥＴのソース端子に接続されてなる温度信号を出力する温度信号出力端子と、を具備することを特徴とする電子回路である。本発明によれば、ピンチオフ状態のＦＥＴのソース端子から出力される温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。 The present invention is an electronic circuit comprising: a first FET that is in a pinch-off state; and a temperature signal output terminal that outputs a temperature signal connected to the source terminal of the first FET. According to the present invention, by using the temperature signal output from the source terminal of the pinch-off FET. A temperature signal with small manufacturing variation can be obtained.

上記構成において、前記ソース端子は第１電位に接続され、前記第１ＦＥＴのドレイン端子は第２電位に接続され、前記第１ＦＥＴのゲート端子は前記第１電位と異なる第３電位に接続してなる構成とすることができる。 In the above configuration, the source terminal is connected to a first potential, the drain terminal of the first FET is connected to a second potential, and the gate terminal of the first FET is connected to a third potential different from the first potential. It can be configured.

上記構成において、前記第１電位は、前記第３電位に抵抗を介して供給される構成とすることができる。 In the above configuration, the first potential may be supplied to the third potential via a resistor.

上記構成において、高周波信号が伝搬する線路と、前記線路と第４電位との間に接続され、ゲート端子に前記温度信号が印加された第２ＦＥＴと、を具備し、前記第１ＦＥＴは、前記温度信号により前記線路を前記第４電位に接続する前記第２ＦＥＴのインピーダンスを制御し、前記線路を伝搬する前記高周波信号の減衰率を制御する構成とすることができる。この構成によれば、温度信号に応じ、高周波信号の減衰率を変化させることができる。 In the above-described configuration, a line through which a high-frequency signal propagates and a second FET connected between the line and a fourth potential and having the temperature signal applied to a gate terminal are provided, and the first FET includes the temperature The impedance of the second FET that connects the line to the fourth potential may be controlled by a signal, and the attenuation rate of the high-frequency signal propagating through the line may be controlled. According to this configuration, the attenuation rate of the high-frequency signal can be changed according to the temperature signal.

上記構成において、前記線路に前記高周波信号を出力する高周波信号出力回路を具備し、前記高周波信号出力回路から出力される前記高周波信号の電力は温度依存性を有しており、前記第２ＦＥＴは、前記高周波信号の電力の温度依存性を補償する構成とすることができる。この構成によれば、高周波信号出力回路の高周波信号の温度依存性を補償することができる。 In the above-described configuration, the high-frequency signal output circuit that outputs the high-frequency signal to the line is provided, the power of the high-frequency signal output from the high-frequency signal output circuit has temperature dependency, and the second FET is The temperature dependency of the power of the high-frequency signal can be compensated. According to this configuration, the temperature dependence of the high frequency signal of the high frequency signal output circuit can be compensated.

上記構成において、前記第１ＦＥＴおよび前記高周波信号出力回路が同一の半導体基板上に形成されている構成とすることができる。この構成によれば、温度信号より高周波信号出力回路の温度を反映した信号とすることができる In the above configuration, the first FET and the high-frequency signal output circuit may be formed on the same semiconductor substrate. According to this configuration, a signal reflecting the temperature of the high-frequency signal output circuit can be obtained from the temperature signal.

上記構成において、一端に前記温度信号出力端子が接続されてなり、他端に実質的に温度変化がない信号が接続されてなるバラクターダイオードを具備する構成とすることができる。この構成によれば、回路特性の温度変化をバラクターダイオードの容量値の変化で補償させることができる。 In the above configuration, a varactor diode having one end connected to the temperature signal output terminal and the other end connected to a signal having substantially no temperature change can be provided. According to this configuration, the temperature change of the circuit characteristics can be compensated by the change of the capacitance value of the varactor diode.

上記構成において、前記バラクターダイオードは、共振回路の一部を構成するものである構成とすることができる。 The said structure WHEREIN: The said varactor diode can be set as the structure which comprises some resonance circuits.

本発明によれば、ＦＥＴのピンチオフ電圧の温度変化に対応する温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。 According to the present invention, by using a temperature signal corresponding to the temperature change of the pinch-off voltage of the FET. A temperature signal with small manufacturing variation can be obtained.

まず、本発明者が行った考察について説明する。数式１および数式２は、それぞれショックレーモデルで計算したドレイン電流Ｉ_ＤおよびＦＥＴのピンチオフ電圧Ｖ_Ｐである。

ここで、Ｎ_Ｄはチャネルの不純物濃度、ａは活性層厚、μはチャネルのキャリア移動度、εはチャネルの誘電率、ｑは電子電荷、Ｗｇはゲート幅およびＬｇはゲート長である。 First, considerations made by the present inventors will be described. Equations 1 and 2 are the drain current I _D and the pinch-off voltage V _P of the FET which respectively calculated by Shockley model.

Here, the impurity concentration of the N _D channel, a is the active layer thickness, the μ the carrier mobility in the channel, epsilon channel permittivity, q is the electron charge, Wg is a gate width and Lg is the gate length.

数式１より、ドレイン電流Ｉ_Ｄは、不純物濃度Ｎ_Ｄの２乗に比例し、活性層厚ａの３乗に比例する。このように、ドレイン電流Ｉ_Ｄは、製造工程において、不純物濃度Ｎ_Ｄや活性層厚ａがばらつくと大きくばらついてしまう。 From Equation 1, the drain current I _D is proportional to the square of the impurity concentration N _D, it is proportional to the cube of the active layer thickness a. Thus, the drain current I _D is the manufacturing process, the impurity concentration N _D and the active layer thickness a varies the resulting large variations.

一方、数式２より、ピンチオフ電圧Ｖ_Ｐは不純物濃度Ｎ_Ｄに比例し、活性層厚ａの２乗に比例する。よって、ピンチオフ電圧Ｖ_Ｐはドレイン電流Ｉ_Ｄに比べ製造工程における不純物濃度Ｎ_Ｄや活性層厚ａがばらつきの影響を受けにくい。そこで、本発明は、ＦＥＴのピンチオフ電圧の温度依存性を用い温度信号を生成することを特徴とする。 On the other hand, from Equation 2, the pinch-off voltage V _P is proportional to the impurity concentration N _D, is proportional to the square of the active layer thickness a. Thus, the pinch-off voltage V _P is the drain current I impurity concentration in the manufacturing process compared to the _D N _D and the active layer thickness a is less sensitive to variations. Therefore, the present invention is characterized in that the temperature signal is generated using the temperature dependence of the pinch-off voltage of the FET.

ピンチオフ電圧の温度依存性について以下に示す。ＦＥＴがピンチオフしている状態は、ＦＥＴのチャネルに空乏層が広がり電子が移動できない状態になっている。この状態で温度が上昇することにより、空乏層を越える電子が増加して、ＦＥＴのソース側に電子が増加する。そして、ＦＥＴのソース側に電子が増加することで、自己バイアス機能によりピンチオフ状態が維持される。このときは、ソースの電位が上昇しているので、結果的にピンチオフ電圧が上昇する。温度が下降する場合は、上記の逆の現象が生じ、ピンチオフ電圧が下降する。このように、温度の変化によって、空乏層を越える電子が増減することで、ピンチオフ電圧が変動する。 The temperature dependence of the pinch-off voltage is shown below. When the FET is pinched off, a depletion layer spreads in the channel of the FET and electrons cannot move. When the temperature rises in this state, electrons exceeding the depletion layer increase and electrons increase on the source side of the FET. Then, as the electrons increase on the source side of the FET, the pinch-off state is maintained by the self-bias function. At this time, since the potential of the source is increased, the pinch-off voltage is increased as a result. When the temperature decreases, the reverse phenomenon occurs, and the pinch-off voltage decreases. Thus, the pinch-off voltage fluctuates by increasing or decreasing the number of electrons that exceed the depletion layer due to a change in temperature.

以下、図面を用い本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図２は、実施例１に係る温度信号生成回路１０の回路図である。温度信号生成回路１０は、第１ＦＥＴであるＦＥＴ１および抵抗Ｒ１を有する自己バイアス回路を構成している。ＦＥＴ１のソース端子Ｓ１は、抵抗Ｒ１を介し第３電位Ｖ３として例えばグランドに接続されている。これにより、ソース端子Ｓ１には第３電位Ｖ３とは異なる第１電位Ｖ１が印加されている。第１電位Ｖ１は、第３電位Ｖ３に抵抗Ｒ１を介して供給される。ＦＥＴ１のドレイン端子Ｄ１には、第１電位Ｖ１および第３電位Ｖ３と異なる第２電位Ｖ２が印加されている。ＦＥＴ１のゲート端子Ｇ１には、第３電位Ｖ３が印加されている。抵抗Ｒ１とソース端子Ｓ１との間には、温度信号Ｖｔｅｍｐを出力する温度信号出力端子Ｔｔｅｍｐが接続されている。 FIG. 2 is a circuit diagram of the temperature signal generation circuit 10 according to the first embodiment. The temperature signal generation circuit 10 constitutes a self-bias circuit having a first FET FET1 and a resistor R1. The source terminal S1 of the FET 1 is connected to, for example, the ground as the third potential V3 via the resistor R1. As a result, the first potential V1 different from the third potential V3 is applied to the source terminal S1. The first potential V1 is supplied to the third potential V3 via the resistor R1. A second potential V2 different from the first potential V1 and the third potential V3 is applied to the drain terminal D1 of the FET1. A third potential V3 is applied to the gate terminal G1 of the FET1. A temperature signal output terminal Ttemp for outputting a temperature signal Vtemp is connected between the resistor R1 and the source terminal S1.

実施例１においては、ソース端子Ｓ１は抵抗Ｒ１を介し第３電位Ｖ３に接続され、ＦＥＴ１のゲート端子Ｇ１には直接第３電位Ｖ３が印加されている。このため、ＦＥＴ１のソース端子Ｓ１とゲート端子Ｇ１との間には、ＦＥＴ１を流れるドレイン電流Ｉｄが一定になるようにソース−ゲート間電圧Ｖｇｓがバイアスされる。ここで、ＦＥＴ１のソース−ゲート間電圧Ｖｇｓがピンチオフ電圧Ｖｐ付近（すなわち、ピンチオフ状態）となるように抵抗Ｒ１の抵抗値が設定されている。つまり、ＦＥＴ１はピンチオフ状態にせしめられている。なお、ピンチオフ状態とは、ＦＥＴ１にドレイン電流が全く流れない状態ではなく、ＦＥＴ１のチャネルの空乏層内をキャリアが走行しドレイン電流が流れる状態を含んでいる。 In the first embodiment, the source terminal S1 is connected to the third potential V3 via the resistor R1, and the third potential V3 is directly applied to the gate terminal G1 of the FET1. For this reason, the source-gate voltage Vgs is biased between the source terminal S1 and the gate terminal G1 of the FET 1 so that the drain current Id flowing through the FET 1 is constant. Here, the resistance value of the resistor R1 is set so that the source-gate voltage Vgs of the FET1 is in the vicinity of the pinch-off voltage Vp (that is, the pinch-off state). That is, FET1 is pinched off. The pinch-off state is not a state in which no drain current flows through the FET 1 but includes a state in which carriers run in the depletion layer of the channel of the FET 1 and the drain current flows.

以上により、温度信号出力端子Ｔｔｅｍｐには、概ねピンチオフ電圧Ｖｐが出力される。ＦＥＴ１のピンチオフ電圧Ｖｐは温度依存性を有している。一方、抵抗Ｒ１の抵抗値の温度依存性は十分小さく、ピンチオフ電圧Ｖｐの温度依存性に影響しない。よって、ＦＥＴ１の温度が変化すると、ＦＥＴ１のピンチオフ電圧Ｖｐの温度変化に対応する温度信号Ｖｔｅｍｐが出力される。 As described above, the pinch-off voltage Vp is generally output to the temperature signal output terminal Ttemp. The pinch-off voltage Vp of the FET 1 has temperature dependence. On the other hand, the temperature dependence of the resistance value of the resistor R1 is sufficiently small and does not affect the temperature dependence of the pinch-off voltage Vp. Therefore, when the temperature of the FET 1 changes, the temperature signal Vtemp corresponding to the temperature change of the pinch-off voltage Vp of the FET 1 is output.

図３は、実施例１に係る温度信号生成回路１０における温度に対する生成された温度信号Ｖｔｅｍｐを測定した結果を示した図である。温度信号生成回路１０のＦＥＴ１は、ＧａＡｓを用いたＦＥＴであり、ピンチオフ電圧Ｖｐは約０．５２Ｖ、第３電位Ｖ３は０Ｖ、第２電位は２Ｖである。図３を参照に、温度信号生成回路１０は、温度係数として１．５ｍＶ／℃を有する温度信号を生成することがきる。 FIG. 3 is a diagram illustrating a result of measuring the temperature signal Vtemp generated with respect to the temperature in the temperature signal generation circuit 10 according to the first embodiment. The FET 1 of the temperature signal generation circuit 10 is an FET using GaAs, the pinch-off voltage Vp is about 0.52V, the third potential V3 is 0V, and the second potential is 2V. Referring to FIG. 3, the temperature signal generation circuit 10 can generate a temperature signal having a temperature coefficient of 1.5 mV / ° C.

実施例１に係る温度信号生成回路１０においては、温度信号ＶｔｅｍｐがＦＥＴ１のピンチオフ電圧Ｖｐの温度変化に対応している。これにより、製造工程において、ＦＥＴ１内のチャネルの不純物濃度やチャネルの厚さがばらついても、ドレイン電流の温度変化に対応した温度信号を生成する図１の温度信号生成回路に比べ、製造ばらつきの小さい温度信号を得ることができる。 In the temperature signal generation circuit 10 according to the first embodiment, the temperature signal Vtemp corresponds to the temperature change of the pinch-off voltage Vp of the FET 1. Thereby, even if the impurity concentration of the channel in the FET 1 or the thickness of the channel varies in the manufacturing process, compared with the temperature signal generation circuit of FIG. 1 that generates a temperature signal corresponding to the temperature change of the drain current, A small temperature signal can be obtained.

ＦＥＴとしては、ＨＥＭＴ（High Electron Mobility Transistor）、ＭＥＳＦＥＴ（Metal Semiconductor FET）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）等を用いることができる。 As the FET, HEMT (High Electron Mobility Transistor), MESFET (Metal Semiconductor FET), MOSFET (Metal Oxide Semiconductor FET), or the like can be used.

実施例２は、温度信号生成回路をアッテネータ回路に用いた例である。図４は実施例２に係る電子回路を示す回路図である。図４を参照に、実施例２に係る電子回路は、実施例１の温度信号生成回路１０、参照信号生成回路２０、アッテネータ回路３０および増幅回路４０を有している。温度信号生成回路１０、参照信号生成回路２０、アッテネータ回路３０および増幅回路４０は、同一の半導体基板１００上に形成されている。つまり、これらの回路は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）として形成されている。増幅回路４０は端子Ｉｎに入力した信号を増幅し高周波信号を出力する。増幅回路４０は、増幅率が温度に依存する。つまり、増幅回路４０が線路Ｌ１〜Ｌ３に出力する高周波信号の電力は温度依存性を有している。アッテネータ回路３０は、入力端子ＲＦｉｎに入力した高周波信号を減衰させ出力端子ＲＦｏｕｔに出力する。参照信号生成回路２０は、第３電位Ｖ３と第２電位Ｖ２との間に抵抗Ｒ２、Ｒ３が直列に接続されており、第３電位Ｖ３と第２電位Ｖ２との電位差を抵抗分割して参照信号Ｖｒｅｆとして出力する。参照信号Ｖｒｅｆはほとんど温度依存性がない。温度信号生成回路１０は実施例１で説明した回路であり、温度変化に対応した温度信号Ｖｔｅｍｐを出力する。 The second embodiment is an example in which a temperature signal generation circuit is used for an attenuator circuit. FIG. 4 is a circuit diagram illustrating an electronic circuit according to the second embodiment. With reference to FIG. 4, the electronic circuit according to the second embodiment includes the temperature signal generation circuit 10, the reference signal generation circuit 20, the attenuator circuit 30, and the amplification circuit 40 of the first embodiment. The temperature signal generation circuit 10, the reference signal generation circuit 20, the attenuator circuit 30, and the amplification circuit 40 are formed on the same semiconductor substrate 100. That is, these circuits are formed as MMIC (Monolithic Microwave Integrated Circuit). The amplifier circuit 40 amplifies the signal input to the terminal In and outputs a high frequency signal. The amplification circuit 40 has an amplification factor that depends on temperature. That is, the power of the high-frequency signal output from the amplifier circuit 40 to the lines L1 to L3 has temperature dependence. The attenuator circuit 30 attenuates the high frequency signal input to the input terminal RFin and outputs it to the output terminal RFout. In the reference signal generation circuit 20, resistors R2 and R3 are connected in series between the third potential V3 and the second potential V2, and the potential difference between the third potential V3 and the second potential V2 is divided by resistance and referenced. Output as signal Vref. The reference signal Vref has almost no temperature dependence. The temperature signal generation circuit 10 is the circuit described in the first embodiment, and outputs a temperature signal Vtemp corresponding to a temperature change.

アッテネータ回路３０の詳細について説明する。入力端子ＲＦｉｎと出力端子ＲＦｏｕｔとの間には、線路Ｌ１、Ｌ２およびＬ３が設けられている。線路Ｌ１、Ｌ２およびＬ３には入力端子ＲＦｉｎから出力端子ＲＦｏｕｔに高周波信号が伝搬する。線路Ｌ１とＬ２との間に第２ＦＥＴであるＦＥＴ２ａのドレイン端子が接続され、ＦＥＴ２ａのソース端子はキャパシタＣ２ａを介し第４電位Ｖ４（例えばグランド）に接続されている。ＦＥＴ２ａのゲート端子には温度信号Ｖｔｅｍｐが印加されている。キャパシタＣ２ａは直流成分を阻止するキャパシタである。ＦＥＴ２ａのソースとキャパシタＣ２ａとの間のノードに参照信号Ｖｒｅｆが印加される。ＦＥＴ２ｂおよびキャパシタＣ２ｂの同じように、線路Ｌ２とＬ３との間に接続されている。なお、第２ＦＥＴ２ａ、２ｂは１個または複数の任意の個数とすることができる。 Details of the attenuator circuit 30 will be described. Lines L1, L2, and L3 are provided between the input terminal RFin and the output terminal RFout. High-frequency signals propagate from the input terminal RFin to the output terminal RFout on the lines L1, L2, and L3. The drain terminal of the second FET FET2a is connected between the lines L1 and L2, and the source terminal of the FET2a is connected to the fourth potential V4 (for example, ground) via the capacitor C2a. A temperature signal Vtemp is applied to the gate terminal of the FET 2a. The capacitor C2a is a capacitor that blocks a DC component. A reference signal Vref is applied to a node between the source of the FET 2a and the capacitor C2a. Similarly to the FET 2b and the capacitor C2b, they are connected between the lines L2 and L3. The second FETs 2a and 2b can be one or a plurality of arbitrary numbers.

ＦＥＴ２ａおよび２ｂは、線路を第４電位Ｖ４に接続することにより、入力端子ＲＦｉｎに入力された高周波信号を反射することができる。これにより、入力端子ＲＦｉｎに入力された高周波信号を減衰させ出力端子ＲＦｏｕｔに出力させることができる。さらに、ＦＥＴ２ａおよびＦＥＴ２ｂは、線路を第４電位Ｖ４に接続するインピーダンスをゲートに印加された温度信号Ｖｔｅｍｐにより制御する。これにより、温度信号に応じ、線路Ｌ１、Ｌ２およびＬ３を伝搬する高周波信号の減衰率を制御することができる。例えば、温度が高くなると、温度信号が大きくなる。一方、参照信号Ｖｒｅｆはほとんど温度依存性がない。よって、ＦＥＴ２ａおよびＦＥＴ２ｂのソース−ゲート間電圧Ｖｇｓは大きくなる。これにより、線路を第４電位Ｖ４に接続するインピーダンスは高くなるため、入力端子ＲＦｉｎに入力された高周波信号は反射することなく、線路Ｌ１〜Ｌ３を伝搬する高周波信号の減衰は少ない。反対に、温度が低くなり温度信号が小さくなると、インピーダンスは低くなるため、入力端子ＲＦｉｎに入力された高周波信号の多くが反射され、線路Ｌ１〜Ｌ３を伝搬する高周波信号は大きく減衰する。このように、減衰率に温度依存性を持たせることができる。なお、参照信号Ｖｒｅｆは、アッテネータ回路３０の減衰率の温度依存性を所望の値にすべく設定することができる。 The FETs 2a and 2b can reflect the high-frequency signal input to the input terminal RFin by connecting the line to the fourth potential V4. As a result, the high frequency signal input to the input terminal RFin can be attenuated and output to the output terminal RFout. Further, the FET 2a and the FET 2b control the impedance connecting the line to the fourth potential V4 by the temperature signal Vtemp applied to the gate. As a result, the attenuation rate of the high-frequency signal propagating through the lines L1, L2, and L3 can be controlled according to the temperature signal. For example, as the temperature increases, the temperature signal increases. On the other hand, the reference signal Vref has almost no temperature dependence. Therefore, the source-gate voltage Vgs of the FET 2a and FET 2b increases. Thereby, since the impedance for connecting the line to the fourth potential V4 becomes high, the high-frequency signal input to the input terminal RFin is not reflected, and the attenuation of the high-frequency signal propagating through the lines L1 to L3 is small. On the other hand, when the temperature becomes lower and the temperature signal becomes smaller, the impedance becomes lower. Therefore, most of the high frequency signals inputted to the input terminal RFin are reflected, and the high frequency signals propagating through the lines L1 to L3 are greatly attenuated. In this way, the attenuation rate can be given temperature dependency. The reference signal Vref can be set so that the temperature dependence of the attenuation rate of the attenuator circuit 30 is a desired value.

アッテネータ回路３０の減衰率の温度変化を増幅回路４０の出力電力の温度変化を補償するように設定する。つまり、第２ＦＥＴ２ａおよび２ｂは、増幅回路４０が出力する高周波信号の温度依存性を補償する。これにより、アッテネータ回路３０は、増幅回路４０の増幅率の温度変化を補償することができる。なお、高周波信号出力回路として増幅回路４０を例に説明したが、出力電力に温度依存性があれば増幅回路以外の回路でもよい。 The temperature change of the attenuation rate of the attenuator circuit 30 is set so as to compensate for the temperature change of the output power of the amplifier circuit 40. That is, the second FETs 2a and 2b compensate for the temperature dependence of the high-frequency signal output from the amplifier circuit 40. Thereby, the attenuator circuit 30 can compensate for the temperature change of the amplification factor of the amplifier circuit 40. Although the amplifier circuit 40 has been described as an example of the high-frequency signal output circuit, a circuit other than the amplifier circuit may be used as long as the output power has temperature dependency.

増幅回路４０と第１ＦＥＴ１とは同じ半導体基板（例えばＧａＡｓ基板、Ｓｉ基板等）上に形成されていることが好ましい。これにより、増幅回路４０と第１ＦＥＴ１とはほぼ同じ温度となる。よって、温度信号Ｖｔｅｍｐはより増幅回路４０の温度を反映した信号とすることができる。 The amplifier circuit 40 and the first FET 1 are preferably formed on the same semiconductor substrate (for example, a GaAs substrate, Si substrate, etc.). As a result, the amplifier circuit 40 and the first FET 1 have substantially the same temperature. Therefore, the temperature signal Vtemp can be a signal more reflecting the temperature of the amplifier circuit 40.

実施例３は、温度信号生成回路をＶＣＯ（Voltage Control Oscillator）に用いる例である。図５は実施例３に係るＶＣＯの回路図である。ＶＣＯは、共振回路６０を有している。共振回路６０はＶＣＯの発振周波数を規定する。 The third embodiment is an example in which a temperature signal generation circuit is used for a VCO (Voltage Control Oscillator). FIG. 5 is a circuit diagram of a VCO according to the third embodiment. The VCO has a resonance circuit 60. The resonant circuit 60 defines the oscillation frequency of the VCO.

共振回路６０において、バラクターダイオードＤ３のカソードは基準電位Ｖｓに接続され、かつＤＣカット用キャパシタＣ４を介し接地されている。ダイオードＤ３のアノードは誘導性線路Ｌ４および抵抗Ｒ４を介し制御電位Ｖｃに接続されている。抵抗Ｒ４と線路Ｌ４との間のノードはＤＣカット用キャパシタを介し接地されている。ダイオードＤ３のアノードは、キャパシタＣ７を介し誘導性線路Ｌ５に接続されている。キャパシタＣ７と線路Ｌ５との間のノードには、ＤＣカット用キャパシタＣ６を介しバラクターダイオードＤ２が接続されている。ダイオードＤ２のカソードはＤＣカット用キャパシタＣ５を介し接地されている。バラクターダイオードＤ２の一端には、実施例２と同様の温度信号Ｖｔｅｍｐ（つまり、温度信号出力端子）が接続されている。また、バラクターダイオードＤ２の一端には、参照信号Ｖｒｅｆが接続されている。なお、参照信号Ｖｒｅｆは実質的に温度変化しないものである。 In the resonance circuit 60, the cathode of the varactor diode D3 is connected to the reference potential Vs and grounded through the DC cut capacitor C4. The anode of the diode D3 is connected to the control potential Vc via the inductive line L4 and the resistor R4. A node between the resistor R4 and the line L4 is grounded through a DC cut capacitor. The anode of the diode D3 is connected to the inductive line L5 via the capacitor C7. A varactor diode D2 is connected to a node between the capacitor C7 and the line L5 via a DC cut capacitor C6. The cathode of the diode D2 is grounded via a DC cut capacitor C5. A temperature signal Vtemp (that is, a temperature signal output terminal) similar to that in the second embodiment is connected to one end of the varactor diode D2. A reference signal Vref is connected to one end of the varactor diode D2. Note that the reference signal Vref does not substantially change in temperature.

共振回路６０は、主にダイオードＤ３、Ｄ２、キャパシタＣ７およびＣ６の容量成分と、主に線路Ｌ４およびＬ５の誘導成分と、から規定される共振周波数で共振する。ダイオードＤ３には、基準電位Ｖｓと抵抗Ｒ４および線路Ｌ４を介して制御電位Ｖｃが印加される。これにより、制御電位Ｖｃに対応しダイオードＤ３の容量値が変化し、共振回路６０の共振周波数を所望の値にすることができる。さらに、ダイオードＤ２の両端に印加された参照信号Ｖｒｅｆと温度信号Ｖｔｅｍｐとの差に対応しダイオードＤ２の容量値が変化し、共振回路６０の共振周波数の温度変化を補償することができる。 The resonance circuit 60 resonates at a resonance frequency defined mainly by the capacitance components of the diodes D3 and D2, the capacitors C7 and C6, and mainly the inductive components of the lines L4 and L5. A control potential Vc is applied to the diode D3 via the reference potential Vs, the resistor R4, and the line L4. Accordingly, the capacitance value of the diode D3 changes corresponding to the control potential Vc, and the resonance frequency of the resonance circuit 60 can be set to a desired value. Further, the capacitance value of the diode D2 changes corresponding to the difference between the reference signal Vref applied to both ends of the diode D2 and the temperature signal Vtemp, and the temperature change of the resonance frequency of the resonance circuit 60 can be compensated.

共振回路６０の出力は、ＤＣカット用キャパシタＣ８を介しＦＥＴ３のゲートに接続される。ＦＥＴ３のゲートは抵抗Ｒ５および線路Ｌ６によりバイアスされる。ＦＥＴ３のソースはキャパシタＣ１１、インダクタＬ８および抵抗Ｒ６からなる負性抵抗部を介し接地される。ＦＥＴ３は、負性抵抗部により正帰還され発振することができる。ＦＥＴ３のドレインは、チョーク用のインダクタＬ７を介し電源電位Ｖｄに接続される。電源電位ＶｄはＤＣカット用キャパシタＣ９を介し接地される。これにより、ＦＥＴ３のドレインには電源電位が印加される。ＦＥＴ３のドレインから出力される発振信号Ｖｏｓｃは、ＤＣカット用キャパシタＣ１０を介し出力される。 The output of the resonance circuit 60 is connected to the gate of the FET 3 through the DC cut capacitor C8. The gate of the FET 3 is biased by the resistor R5 and the line L6. The source of the FET 3 is grounded through a negative resistance portion including a capacitor C11, an inductor L8, and a resistor R6. The FET 3 can oscillate by being positively fed back by the negative resistance portion. The drain of the FET 3 is connected to the power supply potential Vd via the choke inductor L7. The power supply potential Vd is grounded through a DC cut capacitor C9. As a result, the power supply potential is applied to the drain of the FET 3. The oscillation signal Vosc output from the drain of the FET 3 is output via the DC cut capacitor C10.

実施例３によれば、温度信号Ｖｔｅｍｐにより容量値を変化させるバラクターダイオードＤ２を有することにより、回路特性の温度変化をバラクターダイオードＤ２の容量値の変化で補償させることができる。 According to the third embodiment, by including the varactor diode D2 that changes the capacitance value by the temperature signal Vtemp, the temperature change of the circuit characteristics can be compensated by the change of the capacitance value of the varactor diode D2.

また、バラクターダイオードＤ２は、共振回路６０の一部を構成している。つまり、バラクターダイオードＤ２により、発振周波数の温度依存性を補償する共振回路６０が設けられている。これにより、ＶＣＯの発振周波数の温度変化を補償することができる。 The varactor diode D2 constitutes a part of the resonance circuit 60. In other words, the varactor diode D2 is provided with the resonance circuit 60 that compensates for the temperature dependence of the oscillation frequency. Thereby, the temperature change of the oscillation frequency of the VCO can be compensated.

さらに、実施例２と同様に、ＶＣＯと温度信号生成回路とを同一半導体基板上に形成することもできる。 Further, similarly to the second embodiment, the VCO and the temperature signal generation circuit can be formed on the same semiconductor substrate.

実施例２および実施例３によれば、実施例１に示したＦＥＴのピンチオフ電圧Ｖｐに対応した温度信号を用いるため、図１に示した温度信号生成回路を用いる場合に比べ、製造ばらつきの小さい高精度な温度補償を行うことができる。なお、アッテネータ回路および共振回路以外にも、増幅回路のトランジスタに直接温度信号を供給し、温度依存性の小さい増幅回路を提供することもできる。 According to the second and third embodiments, since the temperature signal corresponding to the pinch-off voltage Vp of the FET shown in the first embodiment is used, the manufacturing variation is small compared to the case where the temperature signal generation circuit shown in FIG. 1 is used. High-precision temperature compensation can be performed. In addition to the attenuator circuit and the resonance circuit, a temperature signal can be directly supplied to the transistor of the amplifier circuit to provide an amplifier circuit with low temperature dependence.

以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

図１は、従来例の温度信号生成回路の回路図である。FIG. 1 is a circuit diagram of a conventional temperature signal generation circuit. 図２は、実施例１の温度信号生成回路の回路図である。FIG. 2 is a circuit diagram of the temperature signal generation circuit according to the first embodiment. 図３は、温度信号の温度依存を示す図である。FIG. 3 is a diagram showing the temperature dependence of the temperature signal. 図４は、実施例２のアッテネータ回路の回路図である。FIG. 4 is a circuit diagram of an attenuator circuit according to the second embodiment. 図５は、実施例３のＶＣＯの回路図である。FIG. 5 is a circuit diagram of the VCO according to the third embodiment.

Explanation of symbols

１０温度信号生成回路
２０参照信号生成回路
３０アッテネータ回路
４０増幅回路
６０共振回路 DESCRIPTION OF SYMBOLS 10 Temperature signal generation circuit 20 Reference signal generation circuit 30 Attenuator circuit 40 Amplification circuit 60 Resonance circuit

Claims

A first FET that is pinched off;
A temperature signal output terminal for outputting a temperature signal connected to the source terminal of the first FET;
An electronic circuit comprising:

The source terminal is connected to a first potential, the drain terminal of the first FET is connected to a second potential, and the gate terminal of the first FET is connected to a third potential different from the first potential. The electronic circuit according to claim 1.

3. The electronic circuit according to claim 2, wherein the first potential is supplied to the third potential via a resistor.

A line through which high-frequency signals propagate;
A second FET connected between the line and a fourth potential and having the temperature signal applied to a gate terminal;
2. The first FET controls an impedance of the second FET that connects the line to the fourth potential by the temperature signal, and controls an attenuation factor of the high-frequency signal propagating through the line. The electronic circuit described.

A high-frequency signal output circuit for outputting the high-frequency signal to the line;
The power of the high-frequency signal output from the high-frequency signal output circuit has temperature dependence,
The electronic circuit according to claim 4, wherein the second FET compensates for temperature dependence of power of the high-frequency signal.

6. The electronic circuit according to claim 1, wherein the first FET and the high-frequency signal output circuit are formed on the same semiconductor substrate.

2. The electronic circuit according to claim 1, further comprising: a varactor diode having one end connected to the temperature signal output terminal and the other end connected to a signal having substantially no temperature change.

The electronic circuit according to claim 7, wherein the varactor diode constitutes a part of a resonance circuit.