JP3216808B2 - Variable attenuator - Google Patents

Variable attenuator

Info

Publication number
JP3216808B2
JP3216808B2 JP08842199A JP8842199A JP3216808B2 JP 3216808 B2 JP3216808 B2 JP 3216808B2 JP 08842199 A JP08842199 A JP 08842199A JP 8842199 A JP8842199 A JP 8842199A JP 3216808 B2 JP3216808 B2 JP 3216808B2
Authority
JP
Japan
Prior art keywords
variable attenuator
reference voltage
fet
resistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08842199A
Other languages
Japanese (ja)
Other versions
JP2000286678A (en
Inventor
和弘 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08842199A priority Critical patent/JP3216808B2/en
Publication of JP2000286678A publication Critical patent/JP2000286678A/en
Application granted granted Critical
Publication of JP3216808B2 publication Critical patent/JP3216808B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、FETを用いた可
変減衰器に係り、より詳細には、IC化する際に温度ド
リフトや製造ばらつきに対する補償を行った可変減衰器
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable attenuator using an FET, and more particularly, to a variable attenuator that compensates for temperature drift and manufacturing variations when an integrated circuit is formed.

【0002】[0002]

【従来の技術】可変減衰器は、携帯電話等の機器の送信
電力を調整する回路部分として用いられ、特に増幅器と
組合せた可変利得増幅器として、500MHz以上の高
周波信号に多用されている。一般に可変減衰器では、温
度補償に対しては以前から製造時に、対策がとられてい
たが、製造ばらつきによる減衰特性の変動に対しては、
対策がとられておらず、このため、機器のセット製造の
際にコントロール電圧を調整することで対応していた。
しかし、最近のコスト削減等の点から、作業工程の削減
が要望されており、従って、IC化の段階で温度ドリフ
ト及び製造ばらつきに対する特性変動を補償できればこ
の要望に応えることができる。
2. Description of the Related Art A variable attenuator is used as a circuit portion for adjusting the transmission power of a device such as a portable telephone, and is particularly used as a variable gain amplifier combined with an amplifier for a high frequency signal of 500 MHz or more. In general, in variable attenuators, measures have been taken for temperature compensation at the time of manufacture before, but for variations in attenuation characteristics due to manufacturing variations,
No measures have been taken, and this has been addressed by adjusting the control voltage during the manufacture of the set of equipment.
However, there is a demand for a reduction in the number of working steps from the viewpoint of recent cost reduction and the like. Therefore, if the characteristic fluctuation due to temperature drift and manufacturing variation can be compensated at the stage of IC integration, this demand can be met.

【0003】温度補償機能を有する従来の可変減衰器に
ついて、図7を参照して説明する。この可変減衰器は、
可変減衰器本体1及び基準電圧発生回路2で構成され
る。可変減衰器本体1は、コントロール電圧Vcntを
MOSトランジスタ(GaAsFET)Q6のゲートに
接続し、基準電圧発生回路2が発生する基準電圧Vre
fをトランジスタQ6のソース及びドレインに接続する
ことで、入力端子INから入力される信号を減衰させて
出力端子OUTから出力する。基準電圧発生回路2は、
温度補償用ダイオードDiを使用した温度補償回路であ
り、温度補償用ダイオードDiが、温度ドリフトで変動
したMOSトランジスタの減衰特性のずれを抑制するよ
うに、基準電圧Vrefを調整する。
A conventional variable attenuator having a temperature compensation function will be described with reference to FIG. This variable attenuator
It comprises a variable attenuator body 1 and a reference voltage generation circuit 2. The variable attenuator body 1 connects the control voltage Vcnt to the gate of the MOS transistor (GaAs FET) Q6, and outputs the reference voltage Vre generated by the reference voltage generation circuit 2.
By connecting f to the source and drain of the transistor Q6, the signal input from the input terminal IN is attenuated and output from the output terminal OUT. The reference voltage generation circuit 2
This is a temperature compensation circuit using a temperature compensation diode Di, and the temperature compensation diode Di adjusts the reference voltage Vref so as to suppress a shift in the attenuation characteristic of the MOS transistor caused by a temperature drift.

【0004】特開昭62−273787号公報には、発
光素子駆動回路の温度ドリフトによる電流変動をダイオ
ードによって防止する温度補償に関する技術が記載され
ている。図8は、該公報に記載の発光素子駆動回路の回
路図である。この発光素子駆動回路は、発光素子駆動回
路本体及び温度補償回路で構成される。
Japanese Unexamined Patent Publication No. 62-273787 discloses a technique relating to temperature compensation in which a diode prevents current fluctuation due to temperature drift of a light emitting element drive circuit. FIG. 8 is a circuit diagram of a light emitting element drive circuit described in the publication. This light emitting element driving circuit includes a light emitting element driving circuit main body and a temperature compensation circuit.

【0005】発光素子駆動回路本体は、GaAs−FE
TQg1、Qg2、シリコントランジスタQg3、及
び、半導体レーザLDで構成される。トランジスタQg
1〜Qg2は、半導体レーザLDを駆動する電流切換え
スイッチであり、トランジスタQg3は、Qg1、Qg
2に定電流を供給している。温度補償回路は、相互に直
列に接続された温度補償用ダイオードDi及び可変抵抗
VR1で構成される。温度補償回路は、可変抵抗VR1
の電圧降下をトランジスタQg3のベースに与えるてい
る。温度補償回路の温度特性は、発光素子駆動回路本体
の温度特性を抑制するように動作する。この発光素子駆
動回路は、簡単な温度補償回路で電流の温度変化を防止
できる。
The light emitting element driving circuit body is made of GaAs-FE
It comprises TQg1, Qg2, a silicon transistor Qg3, and a semiconductor laser LD. Transistor Qg
1 to Qg2 are current changeover switches for driving the semiconductor laser LD, and the transistor Qg3 includes Qg1 and Qg2.
2 is supplied with a constant current. The temperature compensation circuit includes a temperature compensation diode Di and a variable resistor VR1 connected in series with each other. The temperature compensation circuit includes a variable resistor VR1
Is applied to the base of the transistor Qg3. The temperature characteristic of the temperature compensation circuit operates so as to suppress the temperature characteristic of the light emitting element drive circuit body. This light emitting element drive circuit can prevent the temperature change of the current with a simple temperature compensation circuit.

【0006】[0006]

【発明が解決しようとする課題】上記公報の温度補償回
路では、ダイオードを温度補償用に使用してIC化する
と、可変減衰器のGaAsFETとダイオードのデバイ
ス製造上のばらつきによる特性変動が独立に発生する。
このため、温度ドリフトに対する特性変動は補償できる
が、FETのしきい値電圧の製造ばらつきに対する特性
変動は補償できない。
In the temperature compensation circuit disclosed in the above publication, when a diode is used for temperature compensation to form an IC, characteristic variations due to variations in the device manufacturing of the GaAs FET and the diode of the variable attenuator occur independently. I do.
For this reason, the characteristic variation due to the temperature drift can be compensated, but the characteristic variation due to the manufacturing variation of the threshold voltage of the FET cannot be compensated.

【0007】本発明は、上記したような従来の技術が有
する問題点を解決するためになされたものであり、IC
化する段階で温度ドリフト及び製造ばらつきに対する特
性変動の双方を補償することができる可変減衰器を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art,
It is an object of the present invention to provide a variable attenuator capable of compensating both a temperature drift and a characteristic variation due to a manufacturing variation at a stage of forming.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明の可変減衰器は、ゲートが第1の抵抗を介し
て制御端子に接続され、ドレインが第1のキャパシタン
スを介して入力端子に接続され且つ第2の抵抗を介して
基準電圧源に接続され、ソースが第3の抵抗を介して前
記基準電圧源に接続され且つ第2のキャパシタンスを介
して出力端子に接続された第1のFETを有する可変減
衰器本体と、前記基準電圧源を出力する基準電圧発生回
路とを有する可変減衰器において、前記基準電圧発生回
路が、ドレインが第1の電源に接続され、ゲートとドレ
インとが第4の抵抗を介して接続され、ソースが第5の
抵抗を介して第2の電源に接続された前記第1のFET
と同じ構造の第2のFETを備え、前記第2のFETの
ソースから前記基準電圧源を出力することを特徴とす
る。
To achieve the above object, a variable attenuator according to the present invention has a gate connected to a control terminal via a first resistor, and a drain connected to an input terminal via a first capacitance. And a source connected to the reference voltage source via a second resistor, a source connected to the reference voltage source via a third resistor, and connected to an output terminal via a second capacitance. A variable attenuator body having an FET and a reference voltage generating circuit for outputting the reference voltage source, wherein the reference voltage generating circuit has a drain connected to a first power supply, a gate and a drain. Is connected via a fourth resistor, and the source is connected to a second power supply via a fifth resistor.
A second FET having the same structure as that of the first embodiment, wherein the reference voltage source is output from the source of the second FET.

【0009】また、本発明の可変減衰器は、ゲートが第
1の抵抗を介して基準電圧源に接続され、ドレインが第
1のキャパシタンスを介して入力端子に接続され且つ第
2のキャパシタンスを介して出力端子に接続され、ソー
スが第2の抵抗を介して制御端子に接続され且つ第3の
キャパシタンスを介して第1の電源に接続された第1の
FETを有する可変減衰器本体と、前記基準電圧源を出
力する基準電圧発生回路とを有する可変減衰器におい
て、前記基準電圧発生回路が、ドレインが第2の電源に
接続され、ゲートとドレインとが第3の抵抗を介して接
続され、ソースが前記第1の電源に接続された前記第1
のFETと同じ構造の第2のFETを備え、前記第2の
FETのドレインから前記基準電圧源を出力することを
特徴とする。
Further, in the variable attenuator of the present invention, the gate is connected to the reference voltage source via the first resistor, the drain is connected to the input terminal via the first capacitance, and the second capacitor is connected via the second capacitance. A variable attenuator body having a first FET connected to an output terminal, a source connected to a control terminal via a second resistor, and connected to a first power supply via a third capacitance; A variable attenuator having a reference voltage generator that outputs a reference voltage source, wherein the reference voltage generator has a drain connected to a second power supply, a gate and a drain connected via a third resistor, A first source connected to the first power source;
A second FET having the same structure as that of the first FET, and outputting the reference voltage source from a drain of the second FET.

【0010】更に、本発明の可変減衰器は、制御信号が
入力され、入力端子から入力された入力信号を前記制御
信号に基づいて減衰させて出力端子から出力する、可変
抵抗として機能する第1の接合型トランジスタを備える
可変減衰器において、前記可変減衰器の一方の電源が、
前記第1の接合型トランジスタと同じ構造の第2の接合
型トランジスタのソース又はドレイン電圧として出力さ
れ、前記第1接合型トランジスタのスレッシュホールド
電圧と同じ温度特性で電圧が変動することを特徴とす
る。
Further, the variable attenuator of the present invention functions as a variable resistor to which a control signal is input, attenuates an input signal input from an input terminal based on the control signal, and outputs the signal from an output terminal. In a variable attenuator comprising a junction type transistor, one of the power supplies of the variable attenuator,
It is output as a source or drain voltage of a second junction type transistor having the same structure as the first junction type transistor, and the voltage fluctuates with the same temperature characteristics as a threshold voltage of the first junction type transistor. .

【0011】本発明の可変減衰器では、基準電圧発生回
路に可変減衰器本体と同じ構造のFETを用いているた
め、IC化する段階で温度ドリフト及び製造ばらつきに
対する特性変動の双方を補償することができる。つま
り、本発明の可変減衰器では、可変減衰器本体の減衰量
が温度ドリフトやプロセス条件によって変動すると、基
準電圧発生回路がこの変動を抑制する方向に基準電圧を
変化させるので、その変動を補償することができる。
In the variable attenuator of the present invention, since the FET having the same structure as that of the main body of the variable attenuator is used for the reference voltage generating circuit, it is necessary to compensate for both the temperature drift and the characteristic variation due to the manufacturing variation at the stage of making the IC. Can be. That is, in the variable attenuator of the present invention, when the attenuation of the variable attenuator main body fluctuates due to temperature drift or process conditions, the reference voltage generation circuit changes the reference voltage in a direction to suppress the fluctuation, so that the fluctuation is compensated. can do.

【0012】ここで、FETが同じ構造を有するとは、
同一基板上で同じプロセス条件によって形成され、共通
のサイズ、濃度、膜厚、及び、型式を有することを言
う。
Here, the fact that the FETs have the same structure is as follows.
It is formed under the same process conditions on the same substrate and has a common size, concentration, film thickness, and model.

【0013】本発明の可変減衰器は、エンハンスメント
型トランジスタを用いることもできる。
[0013] The variable attenuator of the present invention may use an enhancement type transistor.

【0014】[0014]

【発明の実施の形態】以下、本発明の一実施形態例の可
変減衰器について図面を参照して説明する。各実施形態
例では、FETとして、化合物半導体(GaAs)を用
いたエンハンスメント型FETを採用した例について説
明する。しかし、この例に限るものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a variable attenuator according to an embodiment of the present invention will be described with reference to the drawings. In each embodiment, an example in which an enhancement-type FET using a compound semiconductor (GaAs) is employed as the FET will be described. However, it is not limited to this example.

【0015】図1は、本発明の第1実施形態例の可変減
衰器を示す回路図である。可変減衰器は、可変減衰器本
体1及び基準電圧発生回路2で構成される。
FIG. 1 is a circuit diagram showing a variable attenuator according to a first embodiment of the present invention. The variable attenuator includes a variable attenuator main body 1 and a reference voltage generation circuit 2.

【0016】可変減衰器本体1は、FETQ1、抵抗R
1〜R3、及び、キャパシタC1〜C2で構成される。
FETQ1のドレインは、キャパシタC1を介して入力
端子INに接続し、また、抵抗R2を介して基準電圧V
refを供給する基準電圧ラインに接続し、FETQ1
のソースは、キャパシタC2を介して出力端子OUTに
接続し、また、抵抗R3を介して基準電圧Vrefに接
続している。FETQ1のゲートは、抵抗R1を介して
コントロール電圧Vcntを入力する。
The variable attenuator main body 1 includes an FET Q1, a resistor R
1 to R3 and capacitors C1 and C2.
The drain of the FET Q1 is connected to the input terminal IN via the capacitor C1, and the reference voltage V is connected via the resistor R2.
ref is connected to a reference voltage line that supplies ref.
Is connected to the output terminal OUT via the capacitor C2 and to the reference voltage Vref via the resistor R3. The control voltage Vcnt is input to the gate of the FET Q1 via the resistor R1.

【0017】基準電圧発生回路2は、FETQ2及び抵
抗R4、R5で構成される。FETQ2のドレインは、
抵抗R4を介してゲートに接続し、且つ、直接に電源ラ
インVRに接続する。FETQ2のソースは、抵抗R5
を介してGNDに接続し、抵抗R5との接続ノードで基
準電圧Vrefを出力する。
The reference voltage generating circuit 2 comprises an FET Q2 and resistors R4 and R5. The drain of the FET Q2 is
It is connected to the gate via the resistor R4 and directly to the power supply line VR. The source of the FET Q2 is a resistor R5
And outputs a reference voltage Vref at a connection node with the resistor R5.

【0018】ここで、理解を容易にするため、可変減衰
器本体1の機能の説明に先立って、一般的なエンハンス
メント型FETの電気特性について説明する。図2は、
エンハンスメント型FETで、ゲート・ソース間電圧V
gsを変化させた場合のオン抵抗Ronの特性図であ
る。ゲート・ソース間電圧Vgsを零から大きくしてい
った場合、高抵抗であったオン抵抗Ronは、しきい値
電圧Vth付近から急に抵抗値が減少し、その後一定値
に収束する。FETのしきい値電圧Vthは、一般に温
度が上昇すると低くなる傾向を示すので、これに伴って
オン抵抗Ron特性は、左へシフトする。
Here, in order to facilitate understanding, prior to the description of the function of the variable attenuator main body 1, electric characteristics of a general enhancement type FET will be described. FIG.
Enhancement type FET with gate-source voltage V
FIG. 9 is a characteristic diagram of the on-resistance Ron when gs is changed. When the gate-source voltage Vgs is increased from zero, the resistance of the on-resistance Ron, which has been high, rapidly decreases from around the threshold voltage Vth, and thereafter converges to a constant value. Since the threshold voltage Vth of an FET generally tends to decrease as the temperature rises, the ON-resistance Ron characteristic shifts to the left.

【0019】可変減衰器本体1は、シリーズ型の減衰器
を構成し、基準電圧Vref及びコントロール電圧Vc
ntによって定められたFETQ1のゲート・ソース間
電圧Vgsで、FETQ1のオン抵抗Ronが決まる。
可変減衰器本体1は、入力端子INから入力した信号を
このオン抵抗Ronで減衰させて、出力端子OUTから
出力する。
The variable attenuator main body 1 forms a series type attenuator, and includes a reference voltage Vref and a control voltage Vc.
The on-resistance Ron of the FET Q1 is determined by the gate-source voltage Vgs of the FET Q1 determined by nt.
The variable attenuator body 1 attenuates the signal input from the input terminal IN with the on-resistance Ron and outputs the signal from the output terminal OUT.

【0020】図4は、図1の可変減衰器本体1で、基準
電圧Vrefを固定しコントロール電圧Vcntを変化
させた場合の減衰量Bの特性図である。可変減衰器本体
1の減衰量Bは、コントロール電圧Vcntを大きくし
ていくと、ある段階まで一様に減少しその後一定値に収
束する。また、減衰量Bの特性は、温度上昇でFETQ
1のしきい値電圧Vthが小さくなることに伴い、左へ
シフトする。
FIG. 4 is a characteristic diagram of the amount of attenuation B when the reference voltage Vref is fixed and the control voltage Vcnt is changed in the variable attenuator body 1 of FIG. As the control voltage Vcnt increases, the attenuation B of the variable attenuator body 1 decreases uniformly to a certain stage, and thereafter converges to a constant value. Further, the characteristic of the attenuation B is such that the FET Q
As the threshold voltage Vth of 1 decreases, it shifts to the left.

【0021】ここで、更に、ゲート・ドレイン間を短絡
した一般的なエンハンスメント型のFETの動作につい
て図3を参照して説明する。図3(a)は、エンハンス
メント型のFETの特性を測定する測定回路であり、ゲ
ート・ドレイン間を抵抗で接続し、ドレイン・ソース間
電圧Vdを変化させてドレイン電流Idを測定するもの
である。抵抗は、FETのゲート酸化膜を静電気又は過
電圧から保護するために接続する。図3(b)は、その
測定結果を示す特性図である。測定回路の動作は、電圧
Vdを零から大きくしていくと、当初のIdの増加は微
少であるが、しきい値電圧Vth付近から急激に増加す
る。この動作特性は、ダイオードの順方向特性と類似し
た定電圧特性を示し、温度上昇によって左にシフトす
る。
The operation of a general enhancement-type FET in which the gate and the drain are short-circuited will now be described with reference to FIG. FIG. 3A shows a measurement circuit for measuring characteristics of an enhancement-type FET, in which a gate and a drain are connected by a resistor, and a drain-source voltage Vd is changed to measure a drain current Id. . The resistor is connected to protect the gate oxide film of the FET from static electricity or overvoltage. FIG. 3B is a characteristic diagram showing the measurement results. In the operation of the measurement circuit, when the voltage Vd is increased from zero, the initial increase in Id is small, but rapidly increases near the threshold voltage Vth. This operating characteristic shows a constant voltage characteristic similar to the forward characteristic of the diode, and shifts to the left as the temperature rises.

【0022】基準電圧発生回路2は、図3の回路の動作
特性に従って、ソースフォロワァを構成するソース電位
を利用して基準電圧Vrefを出力する。このため、温
度上昇による基準電圧Vrefの特性変動に従って電圧
特性は、左にシフトする。
The reference voltage generation circuit 2 outputs a reference voltage Vref using a source potential constituting a source follower in accordance with the operation characteristics of the circuit shown in FIG. Therefore, the voltage characteristic shifts to the left according to the characteristic change of the reference voltage Vref due to the temperature rise.

【0023】本実施形態例の可変減衰器は、コントロー
ル電圧Vcntを固定して、可変減衰器本体1の減衰量
Bの変動を観測すると、上記のように温度上昇に伴い減
少するが、それと同時に基準電圧発生回路2の基準電圧
Vrefが増加して、FETQ1のゲート・ソース間電
圧Vgsを小さくするように働く。従って、基準電圧発
生回路2は、可変減衰器本体1の温度ドリフトをキャン
セルするように、基準電圧Vrefを発生させる。
In the variable attenuator of this embodiment, when the control voltage Vcnt is fixed and the variation of the attenuation amount B of the variable attenuator main body 1 is observed, as described above, the variable attenuator decreases as the temperature rises. The reference voltage Vref of the reference voltage generation circuit 2 increases, and acts to reduce the gate-source voltage Vgs of the FET Q1. Therefore, the reference voltage generation circuit 2 generates the reference voltage Vref so as to cancel the temperature drift of the variable attenuator body 1.

【0024】また、可変減衰器本体1のFETQ1、及
び、基準電圧発生回路2のFETQ2を同一チップ上に
同様のプロセスでIC化させれば、温度ドリフト及び製
造ばらつきによるしきい値電圧Vthの変動は、双方の
FETQ1、Q2に同様に生ずるのでいずれもキャンセ
ルすることができる。
If the FET Q1 of the variable attenuator main body 1 and the FET Q2 of the reference voltage generating circuit 2 are formed into an IC on the same chip by a similar process, the fluctuation of the threshold voltage Vth due to temperature drift and manufacturing variation. Occurs in both FETs Q1 and Q2 in the same manner, so that both can be canceled.

【0025】上記実施形態例によれば、モノリシックI
Cのように同一チップ内に形成させて、可変減衰器の温
度ドリフト及び製造ばらつきによる変動分の両方を補償
することができる。
According to the above embodiment, the monolithic I
By forming the variable attenuator in the same chip as in C, it is possible to compensate for both the temperature drift of the variable attenuator and the variation due to manufacturing variations.

【0026】図6は、本発明の第2実施形態例の可変減
衰器を示す回路図である。本実施形態例の可変減衰器
は、可変減衰器本体1をシャント型の減衰器構成とした
点、及び、基準電圧発生回路2をソース接地構成とした
点において、第1実施形態例と異なる。
FIG. 6 is a circuit diagram showing a variable attenuator according to a second embodiment of the present invention. The variable attenuator of the present embodiment differs from the first embodiment in that the variable attenuator body 1 has a shunt-type attenuator configuration and the reference voltage generating circuit 2 has a grounded source configuration.

【0027】可変減衰器本体1は、FETQ3、抵抗R
6〜R7、及び、キャパシタC4〜C6で構成される。
FETQ3のドレインは、キャパシタC4を介して入力
端子INに、また、キャパシタC5を介して出力端子O
UTに接続する。FETQ3のソースは、抵抗R6を介
してコントロール電圧Vcntを入力し、また、キャパ
シタC6を介してGNDに接続する。FETQ3のゲー
トは、抵抗R7を介して基準電圧Vrefを入力する。
The variable attenuator main body 1 includes an FET Q3, a resistor R
6 to R7 and capacitors C4 to C6.
The drain of the FET Q3 is connected to the input terminal IN via the capacitor C4 and to the output terminal O via the capacitor C5.
Connect to UT. The source of the FET Q3 inputs the control voltage Vcnt via the resistor R6, and is connected to GND via the capacitor C6. The reference voltage Vref is input to the gate of the FET Q3 via the resistor R7.

【0028】基準電圧発生回路2は、FETQ4及び抵
抗R9、R10で構成される。FETQ4のゲートは、
抵抗R10を介してドレインに接続し、FETQ4のソ
ースは、GNDに接続する。FETQ4のドレインは、
抵抗R9を介して電源ラインVRに接続し、抵抗R9と
の接続ノードに基準電圧Vrefを出力する。
The reference voltage generating circuit 2 comprises an FET Q4 and resistors R9 and R10. The gate of the FET Q4 is
Connected to the drain via the resistor R10, and the source of the FET Q4 is connected to GND. The drain of the FET Q4 is
It is connected to the power supply line VR via the resistor R9, and outputs a reference voltage Vref to a connection node with the resistor R9.

【0029】図5は、図6の可変減衰器本体1で、基準
電圧Vrefを固定しコントロール電圧Vcntを変化
させた際の減衰量Bの特性図である。可変減衰器本体1
の動作は、第1実施形態例と基本的には同じであるが、
減衰量Bの特性は、温度上昇によって右にシフトする。
FIG. 5 is a characteristic diagram of the amount of attenuation B when the reference voltage Vref is fixed and the control voltage Vcnt is changed in the variable attenuator body 1 of FIG. Variable attenuator body 1
Is basically the same as that of the first embodiment,
The characteristic of the amount of attenuation B shifts to the right as the temperature rises.

【0030】基準電圧発生回路2は、ソース接地を構成
するドレイン電位を利用して基準電圧Vrefを出力す
るので、基準電圧Vrefの特性は、温度上昇によって
右にシフトする。
Since the reference voltage generating circuit 2 outputs the reference voltage Vref using the drain potential forming the common source, the characteristic of the reference voltage Vref shifts to the right due to a rise in temperature.

【0031】つまり、本実施形態例の可変減衰器は、温
度上昇によって可変減衰器本体1の減衰量Bが増加する
が、基準電圧発生回路2の基準電圧Vrefが減少する
ことでこれを補償している。
That is, in the variable attenuator of the present embodiment, the amount of attenuation B of the variable attenuator body 1 increases due to a rise in temperature, but this is compensated for by reducing the reference voltage Vref of the reference voltage generating circuit 2. ing.

【0032】本実施形態例で採用したシャント型の減衰
器は、フィルタ理論に基づいて設計すれば、減衰特性を
所望のものに設計できる。
The shunt-type attenuator employed in this embodiment can be designed to have a desired attenuation characteristic if designed based on the filter theory.

【0033】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の可変減衰器は、上記実施形
態例の構成にのみ限定されるものでなく、上記実施形態
例の構成から種々の修正及び変更を施した可変減衰器
も、本発明の範囲に含まれる。
Although the present invention has been described based on the preferred embodiment, the variable attenuator of the present invention is not limited to the configuration of the above-described embodiment, but the configuration of the above-described embodiment. The variable attenuator obtained by making various modifications and alterations from the above is also included in the scope of the present invention.

【0034】[0034]

【発明の効果】以上説明したように、本発明の可変減衰
器によると、基準電圧発生回路に可変減衰器本体のFE
Tと同じ構造のFETを用いたことにより、温度ドリフ
ト及び製造ばらつきの双方による減衰器の変動を製造す
る段階で補償することができる。
As described above, according to the variable attenuator of the present invention, the FE of the variable attenuator main body is added to the reference voltage generating circuit.
By using the FET having the same structure as T, it is possible to compensate for the variation of the attenuator due to both the temperature drift and the manufacturing variation at the manufacturing stage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態例の可変減衰器を示す回
路図である。
FIG. 1 is a circuit diagram showing a variable attenuator according to a first embodiment of the present invention.

【図2】エンハンスメント型FETのVgs対Ron特
性図である。
FIG. 2 is a graph showing Vgs vs. Ron characteristics of an enhancement type FET.

【図3】エンハンスメント型FETのVd対Id特性図
である。
FIG. 3 is a Vd vs. Id characteristic diagram of an enhancement type FET.

【図4】図1の可変減衰器本体1のVcnt対B特性図
である。
FIG. 4 is a Vcnt vs. B characteristic diagram of the variable attenuator main body 1 of FIG.

【図5】図6の可変減衰器本体1のVcnt対B特性図
である。
FIG. 5 is a Vcnt vs. B characteristic diagram of the variable attenuator main body 1 of FIG.

【図6】本発明の第2実施形態例の可変減衰器を示す回
路図である。
FIG. 6 is a circuit diagram showing a variable attenuator according to a second embodiment of the present invention.

【図7】従来の可変減衰器を示す回路図である。FIG. 7 is a circuit diagram showing a conventional variable attenuator.

【図8】特開昭62−27378号公報に記載の発光素
子駆動回路である。
FIG. 8 shows a light emitting element driving circuit described in Japanese Patent Application Laid-Open No. 62-27378.

【符号の説明】[Explanation of symbols]

1 可変減衰器本体 2 基準電圧発生回路 Q1〜Q4 FET Di 温度補償用ダイオード R1〜R14 抵抗 C1〜C7 キャパシタ VR 外部電源 Vref 基準電圧 Vcnt コントロール電圧 IN 入力端子 OUT 出力端子 Qg1,Qg2,Q6 GaAsFET Qg3 Siトランジスタ LD 半導体レーザ REFERENCE SIGNS LIST 1 Variable attenuator main body 2 Reference voltage generation circuit Q1 to Q4 FET Di Temperature compensation diode R1 to R14 Resistance C1 to C7 Capacitor VR External power supply Vref Reference voltage Vcnt Control voltage IN Input terminal OUT Output terminal Qg1, Qg2, Q6 GaAs FET Qg3 Si Transistor LD Semiconductor laser

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ゲートが第1の抵抗を介して制御端子に
接続され、ドレインが第1のキャパシタンスを介して入
力端子に接続され且つ第2の抵抗を介して基準電圧源に
接続され、ソースが第3の抵抗を介して前記基準電圧源
に接続され且つ第2のキャパシタンスを介して出力端子
に接続された第1のFETを有する可変減衰器本体と、
前記基準電圧源を出力する基準電圧発生回路とを有する
可変減衰器において、 前記基準電圧発生回路が、ドレインが第1の電源に接続
され、ゲートとドレインとが第4の抵抗を介して接続さ
れ、ソースが第5の抵抗を介して第2の電源に接続され
た、前記第1のFETと同じ構造の第2のFETを備
え、前記第2のFETのソースから前記基準電圧源を出
力することを特徴とする可変減衰器。
A gate connected to a control terminal via a first resistor; a drain connected to an input terminal via a first capacitance; and a drain connected to a reference voltage source via a second resistor. A variable attenuator body having a first FET connected to the reference voltage source via a third resistor and connected to an output terminal via a second capacitance;
A variable attenuator having a reference voltage generator that outputs the reference voltage source, wherein the reference voltage generator has a drain connected to a first power supply, and a gate and a drain connected via a fourth resistor. A second FET having a source connected to a second power supply via a fifth resistor and having the same structure as the first FET, and outputting the reference voltage source from a source of the second FET. A variable attenuator characterized in that:
【請求項2】 前記第1及び第2のFETが、エンハン
スメント型接合型トランジスタである、請求項1に記載
の可変減衰器。
2. The variable attenuator according to claim 1, wherein said first and second FETs are enhancement junction transistors.
【請求項3】 ゲートが第1の抵抗を介して基準電圧源
に接続され、ドレインが第1のキャパシタンスを介して
入力端子に接続され且つ第2のキャパシタンスを介して
出力端子に接続され、ソースが第2の抵抗を介して制御
端子に接続され且つ第3のキャパシタンスを介して第1
の電源に接続された第1のFETを有する可変減衰器本
体と、前記基準電圧源を出力する基準電圧発生回路とを
有する可変減衰器において、 前記基準電圧発生回路が、ドレインが第2の電源に接続
され、ゲートとドレインとが第3の抵抗を介して接続さ
れ、ソースが前記第1の電源に接続された、前記第1の
FETと同じ構造の第2のFETを備え、前記第2のF
ETのドレインから前記基準電圧源を出力することを特
徴とする可変減衰器。
A gate connected to the reference voltage source via the first resistor, a drain connected to the input terminal via the first capacitance, and a drain connected to the output terminal via the second capacitance; Is connected to the control terminal via a second resistor and the first terminal via a third capacitance.
A variable attenuator body having a first FET connected to a power supply and a reference voltage generation circuit for outputting the reference voltage source, wherein the reference voltage generation circuit has a drain connected to a second power supply. A second FET having the same structure as the first FET, wherein a gate and a drain are connected via a third resistor, and a source is connected to the first power supply. F
A variable attenuator for outputting the reference voltage source from a drain of ET.
【請求項4】 前記第1及び第2のFETが、エンハン
スメント型接合トランジスタである、請求項3に記載の
可変減衰器。
4. The variable attenuator according to claim 3, wherein said first and second FETs are enhancement type junction transistors.
【請求項5】 制御信号が入力され、入力端子から入力
された入力信号を前記制御信号に基づいて減衰させて出
力端子から出力する、可変抵抗として機能する第1の接
合型トランジスタを備える可変減衰器において、 前記可変減衰器の一方の電源が、前記第1の接合型トラ
ンジスタと同じ構造の第2の接合型トランジスタのソー
ス又はドレイン電圧として出力され、前記第1接合型ト
ランジスタのスレッシュホールド電圧と同じ温度特性で
電圧が変動することを特徴とする可変減衰器。
5. A variable attenuator comprising a first junction type transistor functioning as a variable resistor, to which a control signal is input, an input signal input from an input terminal is attenuated based on the control signal and output from an output terminal. In one embodiment, one of the power supplies of the variable attenuator is output as a source or drain voltage of a second junction transistor having the same structure as the first junction transistor, and a threshold voltage of the first junction transistor and A variable attenuator characterized in that a voltage varies with the same temperature characteristic.
JP08842199A 1999-03-30 1999-03-30 Variable attenuator Expired - Fee Related JP3216808B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08842199A JP3216808B2 (en) 1999-03-30 1999-03-30 Variable attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08842199A JP3216808B2 (en) 1999-03-30 1999-03-30 Variable attenuator

Publications (2)

Publication Number Publication Date
JP2000286678A JP2000286678A (en) 2000-10-13
JP3216808B2 true JP3216808B2 (en) 2001-10-09

Family

ID=13942329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08842199A Expired - Fee Related JP3216808B2 (en) 1999-03-30 1999-03-30 Variable attenuator

Country Status (1)

Country Link
JP (1) JP3216808B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710181B2 (en) 2007-08-20 2010-05-04 Panasonic Corporation Variable attenuator and wireless communication device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696701B2 (en) * 2005-06-07 2011-06-08 ソニー株式会社 Resistance circuit
JP4705524B2 (en) * 2006-06-14 2011-06-22 富士通オプティカルコンポーネンツ株式会社 Signal level detecting device, optical receiving device, and signal level detecting method
JP5566583B2 (en) * 2008-08-01 2014-08-06 住友電工デバイス・イノベーション株式会社 Electronic circuit
CN107147369A (en) * 2017-03-29 2017-09-08 电子科技大学 Temperature gain balanced device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710181B2 (en) 2007-08-20 2010-05-04 Panasonic Corporation Variable attenuator and wireless communication device

Also Published As

Publication number Publication date
JP2000286678A (en) 2000-10-13

Similar Documents

Publication Publication Date Title
KR100405077B1 (en) Semiconductor device with constant current source circuit not influenced by noise
US7705571B2 (en) Reverse-connect protection circuit with a low voltage drop
JPH09260957A (en) Semiconductor amplifier circuit
US7863980B2 (en) Amplifiers with negative capacitance circuits
US5783935A (en) Reference voltage generator and method utilizing clamping
US11353902B2 (en) Power control semiconductor device, variable output voltage power supply, and designing method
JP3216808B2 (en) Variable attenuator
US6072306A (en) Variation-compensated bias current generator
EP0962051A1 (en) Method of biasing an mos ic to operate at the zero temperature coefficient point
US6087896A (en) Compensation technique using MOS capacitance
JP3119543B2 (en) Oscillation circuit
JP3371151B2 (en) Monolithic microwave semiconductor integrated circuit
JPH11150424A (en) Gate bias voltage application circuit for field effect transistor and semiconductor device loaded with gate bias voltage application circuit of field effect transistor
JPH03166806A (en) Amplitude stabilization inversion amplifier
KR200211739Y1 (en) Gate bias circuit in field effect transistor of power amplification type
JP2721286B2 (en) Temperature compensation type reference voltage generation circuit for semiconductor device
US6255868B1 (en) Buffer circuit and hold circuit
KR100253289B1 (en) Reference voltage generator
JPH0473805B2 (en)
JP5566583B2 (en) Electronic circuit
US5973565A (en) DC bias feedback circuit for MESFET bias stability
US6492866B1 (en) Electronic circuit with bulk biasing for providing accurate electronically controlled resistance
JP4033009B2 (en) Constant current control circuit
JP2793343B2 (en) Bias circuit
JP3580409B2 (en) Offset adjustment circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees