JP2793343B2 - Bias circuit - Google Patents

Bias circuit

Info

Publication number
JP2793343B2
JP2793343B2 JP2218070A JP21807090A JP2793343B2 JP 2793343 B2 JP2793343 B2 JP 2793343B2 JP 2218070 A JP2218070 A JP 2218070A JP 21807090 A JP21807090 A JP 21807090A JP 2793343 B2 JP2793343 B2 JP 2793343B2
Authority
JP
Japan
Prior art keywords
transistor
current
base
collector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2218070A
Other languages
Japanese (ja)
Other versions
JPH04101503A (en
Inventor
恒雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2218070A priority Critical patent/JP2793343B2/en
Publication of JPH04101503A publication Critical patent/JPH04101503A/en
Application granted granted Critical
Publication of JP2793343B2 publication Critical patent/JP2793343B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、高周波回路の一部を構成するトランジスタ
のコレクタ(エミッタ)に一定直流電流を流すバイアス
回路に関するもので、特に半導体集積回路の高周波増幅
回路、周波数変換回路、発振回路などに使用される。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a bias circuit for flowing a constant DC current to the collector (emitter) of a transistor constituting a part of a high-frequency circuit. It is used for high-frequency amplification circuits, frequency conversion circuits, oscillation circuits and the like of semiconductor integrated circuits.

(従来の技術) 従来、半導体集積回路のエミッタ接地型の高周波増幅
回路には、第4図に示す様な回路が使用されていた。こ
こで1は高周波信号入力端子、2は出力端子、3のトラ
ンジスタはエミッタ接地増幅素子であり、9は負荷抵抗
である。5はトランジスタ3に直流バイアスを与えるた
めのバイアス抵抗、6は高周波バイパス用コンデンサ、
51はトランジスタ3のベース電流による抵抗5の電圧降
下を補正するための抵抗で、トランジスタ3とトランジ
スタ4は直流的にはカレントミラーを形成している。ま
たトランジスタ3とトランジスタ4のエミッタの面積比
をN:1とするとトランジスタ3には基準電流源7のN倍
の電流が流れる。この時抵抗51は抵抗5のおよそN倍の
値に設定される。実際にはトランジスタ4のコレクタ電
流は定電流源7よりもトランジスタ3および4のベース
電流IB分だけ減少するので、抵抗51を大きめに設定して
補正をすることもできる。
(Prior Art) Conventionally, a circuit as shown in FIG. 4 has been used for a common emitter type high frequency amplifier circuit of a semiconductor integrated circuit. Here, 1 is a high-frequency signal input terminal, 2 is an output terminal, 3 is a transistor with a common emitter, and 9 is a load resistor. 5 is a bias resistor for applying a DC bias to the transistor 3, 6 is a high-frequency bypass capacitor,
5 1 a resistor for correcting the voltage drop across the resistor 5 by the base current of the transistor 3, the transistor 3 and a transistor 4 is in the direct current form a current mirror. When the area ratio between the emitters of the transistor 3 and the transistor 4 is N: 1, a current N times the reference current source 7 flows through the transistor 3. In this case the resistor 5 1 is set to approximately N times the value of the resistor 5. Actually, since the collector current of the transistor 4 is reduced by the base current I B of the transistor 3 and 4 than the constant current source 7, a resistor 5 1 may be corrected by setting slightly larger.

(発明が解決しようとする課題) 従来のバイアス回路では第4図で、トランジスタ3と
トランジスタ4が直流的にはカレントミラーになってい
るが、端子1からの交流信号は、コンデンサ6によるバ
イパスにより、トランジスタ3のみに印加されるので、
端子1からの入力信号が増加すると、該信号が無視でき
ず、トランジスタ3のベース、エミッタ間のPN接合の非
線形性のために、トランジスタ3のコレクタ(エミッ
タ)直流電流が増加するという欠点がある。この様子を
グラフに示したのが第5図の曲線bおよび第6図であ
る。さらに抵抗51は抵抗5のN倍の高抵抗となるため、
抵抗51の出す熱雑音電圧が大きく、低雑音特性を必要と
する用途には不向きである。特に半導体集積回路で実現
する場合、コンデンサ6の容量値はあまり大きくするこ
とができず、抵抗51で発生する熱雑音をコンデンサ6で
十分に落とすことができない。抵抗5、抵抗51を十分に
大きな値にすれば前記の電流の増加は軽減することがで
きるが、トランジスタ3、トランジスタ4のベース電流
による抵抗5、抵抗51の電圧降下の分だけ電源電圧Vcc
を高くする必要があり、熱雑音もさらに大きくなるとい
う問題がある。上記消費電流の増加は電源に電池を使う
システムの場合電池寿命を縮めるという問題がある。ま
た電流が変動すると回路の動作点が変動するので、回路
を正常に動かすのが難しくなるという問題がある。
(Problem to be Solved by the Invention) In the conventional bias circuit, the transistor 3 and the transistor 4 are DC current mirrors in FIG. 4, but the AC signal from the terminal 1 is bypassed by the capacitor 6. , Applied only to transistor 3,
When the input signal from the terminal 1 increases, the signal cannot be ignored, and the collector (emitter) DC current of the transistor 3 increases due to the nonlinearity of the PN junction between the base and the emitter of the transistor 3. . This situation is shown in the graph in FIG. 5 by the curve b and FIG. For further resistor 5 1 which is N times the high resistance of the resistor 5,
Increased thermal noise voltage out resistance 5 1 is not suitable for applications requiring low-noise characteristics. Particularly when implemented in a semiconductor integrated circuit, the capacitance value of the capacitor 6 can not be too large, it is impossible to sufficiently drop the thermal noise generated by the resistor 5 1 capacitor 6. Resistor 5, although the increase of the current when the resistance 5 1 to a sufficiently large value can be reduced, the transistor 3, the resistor by the base current of the transistor 4 5, resistor 5 1 minute by the power supply voltage of the voltage drop Vcc
Therefore, there is a problem that thermal noise is further increased. The increase in the current consumption has a problem that the life of the battery is shortened in a system using a battery as a power supply. Further, when the current fluctuates, the operating point of the circuit fluctuates, so that it is difficult to operate the circuit normally.

そこで本発明の目的は、高周波入力信号による被バイ
アス素子のコレクタ電流の変動がなく、低雑音で、低電
源電圧で動作可能な半導体集積回路に適した高周波回路
のバイアス回路を得ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a high-frequency circuit bias circuit suitable for a semiconductor integrated circuit operable at a low power supply voltage with low noise, without fluctuation of the collector current of a biased element due to a high-frequency input signal.

[発明の構成] (課題を解決するための手段と作用) 本発明は、ベースに高周波信号が供給され高周波回路
の一部を構成する第1のトランジスタと、この第1のト
ランジスタとベースおよびエミッタをそれぞれ互いに接
続した第2のトランジスタと、この第2のトランジスタ
のベース、コレクタ間に接続された抵抗と、第2のトラ
ンジスタのコレクタに接続され高周波信号のバイパスを
行なうコンデンサと、第2のトランジスタのコレクタに
接続され第1および第2のトランジスタのベース電流と
概略等しい電流と基準の電流との加算値の通電を行なう
定電流源とを具備したことを特徴とするバイアス回路で
ある。
[Constitution of the Invention] (Means and Actions for Solving the Problems) The present invention provides a first transistor which is supplied with a high-frequency signal to a base and constitutes a part of a high-frequency circuit, a first transistor, a base and an emitter. , A resistor connected between the base and the collector of the second transistor, a capacitor connected to the collector of the second transistor for bypassing a high-frequency signal, and a second transistor And a constant current source connected to the collector of the first and second transistors for supplying an added value of a current substantially equal to the base current of the first and second transistors and a reference current.

即ち、本発明では、上記従来の欠点をなくすため、ベ
ース、エミッタを互いに接続した1対のトランジスタを
使い、その一方の第2のトランジスタのコレクタに高周
波バイパス用コンデンサと基準定電流源を接続し、上記
第2のトランジスタのベース、コレクタ間に抵抗を接続
し、上記1対のトランジスタが、直流的にも交流的にも
カレントミラーとして動作する様にした。さらに上記1
対のトランジスタのベースの電流IBによるコレクタ電流
の減少を補正するため、1対のトランジスタのベースの
電流にほぼ等しい電流を基準電流源に加える回路を付加
した。そして1対のトランジスタの他方の第1のトラン
ジスタを高周波回路の一部として使用する。
That is, in the present invention, in order to eliminate the above-mentioned conventional disadvantage, a pair of transistors having a base and an emitter connected to each other are used, and a high-frequency bypass capacitor and a reference constant current source are connected to the collector of one of the second transistors. A resistor is connected between the base and the collector of the second transistor, so that the pair of transistors operates as a current mirror both DC and AC. Furthermore, the above 1
To correct the decrease in the base current I B due to the collector current of the transistor pairs, by adding a circuit for adding a current approximately equal to the reference current source to the base of the current of a pair of transistors. Then, the other first transistor of the pair of transistors is used as a part of the high-frequency circuit.

このようにして、特に第2のトランジスタのベースに
負帰還がかかるため、第1のトランジスタのコレクタ
(エミッタ)電流の変動がなく、またベース電流補正に
基準電流による低電圧電源回路を用いることができるた
め、低雑音で、またコンデンサの容量値を小さくできる
等で、集積回路化も容易となるものである。
In this way, since the negative feedback is applied to the base of the second transistor in particular, the collector (emitter) current of the first transistor does not fluctuate, and a low-voltage power supply circuit based on the reference current is used for base current correction. As a result, low-noise, small-capacitance capacitor values, etc. can be achieved, which facilitates integration into an integrated circuit.

(実施例) 以下図面を参照して本発明の一実施例を説明する。第
1図は同実施例の回路図であるが、ここで第4図と対応
する個所には同一符号を用いる。第1図において、トラ
ンジスタ4はトランジスタ3と対をなすトランジスタ
で、トランジスタ3とトランジスタ4のエミッタの面積
比はN:1である。トランジスタ3とトランジスタ4はベ
ース、エミッタを互いに接続されてエミッタが接地さ
れ、そのベースは抵抗5を介して高周波バイパス用コン
デンサ6、トランジスタ4のコレクタ、基準電流源7お
よびベース電流補正用の電流源8に接続されている。ト
ランジスタ3とトランジスタ4はベース、エミッタを互
いに接続されているので、直流的にも、交流的にもN:1
の比率で電流が流れる。トランジスタ4のコレクタ電流
の交流成分はコンデンサ6で平滑され、コンデンサの両
端の電圧が抵抗5を介してトランジスタ4のベースに加
わるので、トランジスタ4のコレクタの電流の直流成分
は基準電流に等しくなる様に、抵抗5から負帰還がかか
る。トランジスタ3とトランジスタ4はカレントミラー
となっているので、トランジスタ3のコレクタ電流の直
流成分は、入力端1の交流信号電圧に関係なく常に基準
電流のN倍となる(第5図の直流a)。
(Embodiment) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of the same embodiment. Here, the same reference numerals are used for portions corresponding to FIG. In FIG. 1, the transistor 4 is a transistor that forms a pair with the transistor 3, and the area ratio between the emitters of the transistor 3 and the transistor 4 is N: 1. Transistors 3 and 4 have their bases and emitters connected to each other and their emitters grounded, and their bases are connected via a resistor 5 to a high-frequency bypass capacitor 6, a collector of transistor 4, a reference current source 7, and a current source for correcting base current. 8 is connected. Since the base and the emitter of the transistor 3 and the transistor 4 are connected to each other, N: 1
Current flows at the ratio of The AC component of the collector current of the transistor 4 is smoothed by the capacitor 6, and the voltage across the capacitor is applied to the base of the transistor 4 via the resistor 5, so that the DC component of the collector current of the transistor 4 becomes equal to the reference current. , A negative feedback is applied from the resistor 5. Since the transistors 3 and 4 are current mirrors, the DC component of the collector current of the transistor 3 is always N times the reference current regardless of the AC signal voltage at the input terminal 1 (DC a in FIG. 5). .

ベース電流補正用の電流源8はトランジスタ3、トラ
ンジスタ4のベース電流にほぼ等しい電流であり、ベー
ス電流IBを相殺するので、トランジスタ4のコレクタ電
流は基準電流7とほぼ等しくなる。上記トランジスタ4
のコレクタ電流はNの値を大きくすれば(例えば10)十
分小さくすることができるので、コンデンサ6の容量値
はそれほど大きくする必要がなく、該コンデンサ6は半
導体集積回路に容易に内蔵化できる。
Current source 8 for the base current compensation transistor 3, a current approximately equal to the base current of the transistor 4, so to offset the base current I B, the collector current of the transistor 4 is approximately equal to the reference current 7. The above transistor 4
Can be made sufficiently small by increasing the value of N (for example, 10), so that the capacitance value of the capacitor 6 does not need to be so large, and the capacitor 6 can be easily incorporated in the semiconductor integrated circuit.

第1図を直流的に見た場合、入力端子1の交流信号
が、例えば増大したとき、トランジスタ3,4のベース電
流及びコレクタ電流が増えようとするが、定電流源7,8
からは定電流しか得られないので、ベース電流IBは減る
方向で、このことは負帰還がかかったことだから、トラ
ンジスタ4のコレクタ電流は減る方向に働き、従ってト
ランジスタ4のコレクタ電流は一定化される。つまりト
ランジスタ3,4はカレントミラーだから、トランジスタ
3のコレクタ電流も一定化される。
1, when the AC signal at the input terminal 1 increases, for example, the base current and the collector current of the transistors 3 and 4 increase, but the constant current sources 7 and 8
Since only be obtained constant current from the base current I B is reduced direction, because it this was applied with negative feedback acts in the collector current decreases direction of the transistor 4, therefore the collector current of the transistor 4 is kept constant Is done. That is, since the transistors 3 and 4 are current mirrors, the collector current of the transistor 3 is also constant.

一方第1図を交流的に見た場合、コンデンサ6の上端
での交流成分は、コンデンサ6でバイパスされるので、
交流的にトランジスタ3,4のベース方向に負帰還はかか
らず、負荷9、出力端子2の部分での交流的変化は、ト
ランジスタ3のコレクタ直流電流一定にかかわらず、通
常通り行なわれる。
On the other hand, when viewing FIG. 1 in terms of AC, the AC component at the upper end of the capacitor 6 is bypassed by the capacitor 6, so that
Negative feedback does not occur in the base direction of the transistors 3 and 4 in an AC manner, and the AC change in the portion of the load 9 and the output terminal 2 is performed as usual regardless of the constant collector DC current of the transistor 3.

第1図の回路によれば、第5図のbのグラフに示すよ
うに、従来の技術では入力信号電圧かトランジスタの熱
電圧VT(常温で約26mV)を超えるあたりから急激に直流
電流が増加するが、本発明では第5図のaのグラフに示
すように、トランジスタ3のコレクタ直流電流は常に一
定である。つまりこれは、トランジスタ3のベース交流
信号によるトランジスタ3のコレクタ直流電流の変動
を、抵抗5を通したトランジスタ4のベースへの負帰還
で、トランジスタ4のコレクタ電流とこれとミラー関係
にあるトランジスタ3のコレクタ電流が一定化されるこ
とである。
According to the circuit of FIG. 1, as shown in the graph of FIG. 5b, in the conventional technique, the DC current sharply increases when the input signal voltage or the thermal voltage VT of the transistor (about 26 mV at room temperature) is exceeded. However, in the present invention, as shown in the graph of FIG. 5A, the collector DC current of the transistor 3 is always constant. In other words, this means that the variation of the collector DC current of the transistor 3 due to the base AC signal of the transistor 3 is negatively fed back to the base of the transistor 4 through the resistor 5 so that the transistor 3 having a mirror relationship with the collector current of the transistor 4 Is constant.

また、ベース電流補正に従来のような大きな抵抗値を
使わず、ベース電流にほぼ等しい電流を流して打ち消す
方式を使っているので、抵抗の出す熱雑音が小さく、低
雑音の増幅回路が作れ、またバイアス抵抗のベース電流
による電圧降下を小さくできるので、低電源電圧(例え
ば1.0V)で動作する回路を作ることができる。また、高
周波バイパス用コンデンサの容量値はさほど大きくない
ので、半導体集積回路に容易に内蔵化できる。
In addition, instead of using a large resistance value as in the past for base current correction, a method is used in which a current almost equal to the base current flows to cancel out, so thermal noise generated by the resistance is small and a low-noise amplifier circuit can be made. Further, since the voltage drop due to the base current of the bias resistor can be reduced, a circuit that operates with a low power supply voltage (for example, 1.0 V) can be made. Further, since the capacitance value of the high-frequency bypass capacitor is not so large, it can be easily built in the semiconductor integrated circuit.

第2図は本発明の応用例で、10は周波数変換回路とし
て動作し、入力1に周波数f1の高周波信号、入力11、入
力12に周波数f2の信号源30から局部発振信号を入力し、
出力2に「f1−f2」の中間周波信号が出力される。8は
ベース電流補正用の電流源の具体的な回路例で、トラン
ジスタ20と抵抗23、電流源16は、トランジスタ18、トラ
ンジスタ19のベースにバイアスを与える回路で、トラン
ジスタ21とトランジスタ18は差動増幅器として動作し、
トランジスタ17のコレクタ電流が電流源15の電流と等し
くなる様に負帰還をかけている。
In application of the second figure the present invention, 10 operates as a frequency converter, a high-frequency signal of frequency f 1 to the input 1, input 11 receives the local oscillation signal from a signal source 30 of frequency f 2 to the input 12 ,
An intermediate frequency signal of “f 1 −f 2 ” is output to output 2 . Reference numeral 8 denotes a specific circuit example of a current source for correcting a base current. The transistor 20 and the resistor 23, the current source 16 is a circuit for applying a bias to the bases of the transistors 18 and 19, and the transistor 21 and the transistor 18 are differential. Work as an amplifier,
Negative feedback is applied so that the collector current of the transistor 17 becomes equal to the current of the current source 15.

トランジスタ18のコレクタはトランジスタ17のベース
に接続されているので、トランジスタ18のコレクタ電流
はトランジスタ17のベース電流に等しくなる。トランジ
スタ18とトランジスタ19は1:Mのエミッタ面積比を持
ち、1:Mのカレントミラーとして動作するので、トラン
ジスタ19のコレクタ電流はトランジスタ17のベース電流
のM倍となる。例えば、電流源7と電流源15を等しく設
定した場合、トランジスタ4とトランジスタ17のベース
電流は等しくなるので、「M=N+1」とすれば、トラ
ンジスタ19のコレクタ電流は、トランジスタ3とトラン
ジスタ4のベース電流を加えたものに等しくなる。また
抵抗37はトランジスタ3とトランジスタ4のコレクタの
負荷条件を揃えて、交流信号に対するトランジスタ3と
トランジスタ4のペア性を向上させるものである。
Since the collector of transistor 18 is connected to the base of transistor 17, the collector current of transistor 18 is equal to the base current of transistor 17. Since the transistors 18 and 19 have an emitter area ratio of 1: M and operate as a 1: M current mirror, the collector current of the transistor 19 is M times the base current of the transistor 17. For example, when the current sources 7 and 15 are set equal, the base currents of the transistor 4 and the transistor 17 become equal. Therefore, if "M = N + 1", the collector current of the transistor 19 becomes It is equal to the sum of the base current. Further, the resistor 37 is for adjusting the load conditions of the collectors of the transistors 3 and 4 to improve the pairing of the transistors 3 and 4 with respect to the AC signal.

第3図は本発明を発振回路40に応用した例で、31は水
晶振動子、32、33は発振用コンデンサ、34は直流バイパ
ス用インダクタ、35,36はカレントミラー回路である。
この例ではトランジスタ3、トランジスタ4のエミッタ
は交流的には接地されておらず、直流的にだけ接地され
ているのが他の例と異なる。
FIG. 3 shows an example in which the present invention is applied to an oscillation circuit 40, in which 31 is a crystal oscillator, 32 and 33 are oscillation capacitors, 34 is a DC bypass inductor, and 35 and 36 are current mirror circuits.
In this example, the emitters of the transistors 3 and 4 are not grounded in AC, but are grounded only in DC, which is different from other examples.

[発明の効果] 以上説明した如く本発明によれば、高周波入力信号に
よる被バイアス素子(トランジスタ)のコレクタ電流が
一定化でき、また低雑音で、低電源電圧でIC化に適する
等の利点を有したバイアス回路が提供できる。
[Effects of the Invention] As described above, according to the present invention, the collector current of a biased element (transistor) due to a high-frequency input signal can be made constant, and low noise, low power supply voltage, and suitability for IC integration can be obtained. And a bias circuit having the same.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の回路図、第2図、第3図は
同回路の応用例の回路図、第4図は従来のバイアス回路
図、第5図は第1図、第4図の特性図、第6図は第4図
の特性図である。 1……入力端子、2……出力端子、3,4……ペアのトラ
ンジスタ(エミッタ面積比N:1)、5……バイアス抵
抗、6……高周波バイパスコンデンサ、7……基準電流
源、8……ベース電流補正用電流源、9……出力負荷抵
抗、10……周波数変換回路、11,12……局部発振入力端
子、15,16……電流源、30……高周波信号源、31……水
晶振動子、32,33……発振用コンデンサ、34……インダ
クタ、40……発振回路。
FIG. 1 is a circuit diagram of one embodiment of the present invention, FIGS. 2 and 3 are circuit diagrams of application examples of the circuit, FIG. 4 is a conventional bias circuit diagram, FIG. FIG. 4 is a characteristic diagram of FIG. 4, and FIG. 6 is a characteristic diagram of FIG. 1 input terminal, 2 output terminal, 3,4 pair transistor (emitter area ratio N: 1), 5 bias resistor, 6 high frequency bypass capacitor, 7 reference current source, 8 ……………………………………………………………………………………………………… …………………………………………………………………………………………………………………. ... crystal oscillator, 32, 33 ... oscillation capacitor, 34 ... inductor, 40 ... oscillation circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ベースに高周波信号が供給され高周波回路
の一部を構成する第1のトランジスタと、この第1のト
ランジスタとベースおよびエミッタをそれぞれ互いに接
続した第2のトランジスタと、この第2のトランジスタ
のベース、コレクタ間に接続された抵抗と、第2のトラ
ンジスタのコレクタに接続され高周波信号のバイパスを
行なうコンデンサと、第2のトランジスタのコレクタに
接続され第1および第2のトランジスタのベース電流と
概略等しい電流と基準の電流との加算値の通電を行なう
定電流源とを具備したことを特徴とするバイアス回路。
A first transistor for supplying a high-frequency signal to a base and forming a part of a high-frequency circuit; a second transistor having the first transistor and a base and an emitter connected to each other; A resistor connected between the base and collector of the transistor, a capacitor connected to the collector of the second transistor for bypassing a high-frequency signal, and a base current of the first and second transistors connected to the collector of the second transistor A constant current source for supplying an added value of a current substantially equal to a reference current and a reference current.
JP2218070A 1990-08-21 1990-08-21 Bias circuit Expired - Lifetime JP2793343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2218070A JP2793343B2 (en) 1990-08-21 1990-08-21 Bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2218070A JP2793343B2 (en) 1990-08-21 1990-08-21 Bias circuit

Publications (2)

Publication Number Publication Date
JPH04101503A JPH04101503A (en) 1992-04-03
JP2793343B2 true JP2793343B2 (en) 1998-09-03

Family

ID=16714178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2218070A Expired - Lifetime JP2793343B2 (en) 1990-08-21 1990-08-21 Bias circuit

Country Status (1)

Country Link
JP (1) JP2793343B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452941B2 (en) * 2009-01-28 2014-03-26 ラピスセミコンダクタ株式会社 Oscillator circuit

Also Published As

Publication number Publication date
JPH04101503A (en) 1992-04-03

Similar Documents

Publication Publication Date Title
US6657496B2 (en) Amplifier circuit with regenerative biasing
JP2793343B2 (en) Bias circuit
JP3461276B2 (en) Current supply circuit and bias voltage circuit
US5568090A (en) Amplifier circuit with dynamic output stage biasing
JP3091801B2 (en) Current generator
US5869989A (en) Amplifying electronic circuit with stable idling current
JP3340345B2 (en) Constant voltage generator
JP2721286B2 (en) Temperature compensation type reference voltage generation circuit for semiconductor device
JPH051646B2 (en)
JP3134343B2 (en) Bandgap reference voltage generation circuit
JP2698702B2 (en) Regulator transistor output transistor saturation prevention circuit
JPH0326435B2 (en)
JPS61284109A (en) Impedance converting circuit
JPH0379123A (en) Constant current source circuit
JPS6222284B2 (en)
JP2661138B2 (en) Current amplifier circuit
JPH066607Y2 (en) Gain control circuit
JPS6216572B2 (en)
JPH0115224Y2 (en)
JP3503297B2 (en) Voltage-current conversion circuit
SU1480095A1 (en) Current amplifier
JPH0476715A (en) Reference voltage generating circuit
JP3591691B2 (en) Semiconductor integrated circuit device
JP2848330B2 (en) Current mirror circuit
JP3283910B2 (en) Clamp type current-voltage converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110619

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110619

Year of fee payment: 13