JP2010041020A - トランジェントノイズ検出回路 - Google Patents

トランジェントノイズ検出回路 Download PDF

Info

Publication number
JP2010041020A
JP2010041020A JP2008262741A JP2008262741A JP2010041020A JP 2010041020 A JP2010041020 A JP 2010041020A JP 2008262741 A JP2008262741 A JP 2008262741A JP 2008262741 A JP2008262741 A JP 2008262741A JP 2010041020 A JP2010041020 A JP 2010041020A
Authority
JP
Japan
Prior art keywords
unit
circuit
transient noise
rectifier
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008262741A
Other languages
English (en)
Other versions
JP5096282B2 (ja
Inventor
Ming Dou Ker
ケァ，ミン−ドウ
Hsin Chin Jiang
ジアン，ヒン−チン
Wen Yi Chen
チェン，ウェン−イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of JP2010041020A publication Critical patent/JP2010041020A/ja
Application granted granted Critical
Publication of JP5096282B2 publication Critical patent/JP5096282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G01R19/0053—Noise discrimination; Analog sampling; Measuring transients
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

【課題】内臓コネクタの寄生キャパシタのようなシステム上の寄生負荷による影響を受けないトランジェントノイズ検出回路の提供。
【解決手段】トランジェントノイズ検出回路２はトリガ回路２２、整流回路２４及び制御装置２６を備える。トリガ回路がトランジェントノイズを受信すると、トリガ回路はトリガ信号を発生させる。整流回路は直列に接続される整流ユニット２４２と電流制御ユニット２４４を備える。整流ユニットがトリガ回路からトリガ信号を受信すると、整流ユニットはトリガ信号により起動される。制御装置は整流ユニットと電流制御ユニットの間の検出ノードＤへ接続される。制御装置は検出ノード電圧に基づき、トランジェントノイズ電圧レベルを決定するために使用される。
【選択図】図３（Ａ）

Description

本発明はトランジェントノイズ検出に関する。特に、本発明はトランジェントノイズ検出回路に関する。
ＩＣにおけるデバイス規模が小さくなると、デバイスは例えば静電放電（ＥＳＤ）又は電気的な速いトランジェント（ＥＦＴ）のような速いノイズトランジェント事象に、より脆弱になってきた。従って、ＥＳＤはＩＣ製品にとって最重要な信頼性問題の１つとなり、全てのＩＣの設計段階で考慮しなければならない。
ユニットレベルのＥＳＤ問題の他に、システムレベルのＥＳＤ問題もＣＭＯＳ ＩＣ製品における高まる重要な信頼性問題である。あるＣＭＯＳ ＩＣは、それらが±２ＫＶの人体モデル（ＨＢＭ）、±２００Ｖの機械モデル（ＭＭ）、及び±１ＫＶの荷電装置モデル（ＣＤＭ）のようなユニットレベルＥＳＤ仕様をパスしたとしても、システムレベルＥＳＤ圧力には非常に影響を受け易い。
システムレベルＥＳＤ試験で、通常電力がＩＣの内部回路に提供され、そして内部回路はそれらの初期機能を実施するように作動する。システムレベルＥＳＤ試験の目的は内部回路がＥＳＤノイズにさえ干渉される通常動作を保持することができるかどうか、又は回路がそれらを回復するように自動的にリセットできるかどうかを決定することである。システムレベルのＥＳＤ試験標準ＩＥＣ６１０００‐４‐２で、電子製品は、“レベル４”の耐性要求を満足するため、接触放電試験で＋８ＫＶ、及び空中放電試験で＋１５ｋＶのＥＳＤレベルを維持しなければならない。高エネルギーＥＳＤ誘導ノイズは、しばしば試験（ＥＵＴ）下の装置内でＣＭＯＳＩＣの故障又は誤動作を起こす。
図１は、ＩＣチップ内のシステムレベルＥＳＤ検出回路１６と内部回路１４の接続関係を示す。通常の電源オン状態下で、電源オン／リセット回路１２は内部回路１４を起動させ、そしてＥＳＤ検出回路１６をリセットする。その後、内部回路１４はその初期動作を開始し、そしてＥＳＤ検出回路１６はＥＳＤ事象の検出を開始する。一旦突然の電圧オーバシュート又はアンダシュートが電源レール（ＶＤＤ又はＶＳＳ）に発生すると、ＥＳＤ検出回路１６は内部回路１４に対し保護処理を実施するため電源オン／リセット回路１２へ知らせる。
実際の適用では、異なる保護処理が様々なファームウェア又は回路設計を有する、異なるＩＣで使用される。例えば、電源オン／リセット回路１２は内部回路１４の全体又は一部のみをリセットする。そうすることにより、チップ全体のより重大な誤動作を防止することができる。
システムレベルＥＳＤ検出回路は、ＩＥＥＥ Ｔｒａｎｓ電磁互換性、５０巻、Ｎｏ１、１〜９ページ、２００８年２月のＭ.-Ｄ.Ｋｅｒ、Ｃ.-Ｃ.Ｙｅｎ、とＰ.-Ｃ.Ｓｈｉｈにより報告された“電磁互換性規定を満足させるためのＣＭＯＳ集積回路のシステムレベルＥＳＤ保護のためのオンチップトランジェント検出回路”で提案されている。図２を参照されたい。図２に上述の論文のＥＳＤ検出回路を示す。
図２に示すように、キャパシタＣｐ１とＣｐ２は夫々システムがＥＳＤ事象を受ける場合に、ＶＤＤとＶＳＳ上に発生する速いトランジェントを検出するために使用される。その結果、図２の回路はシステムレベルのＥＳＤノイズを検出することができ、ＥＳＤトランジェント事象を伝達するため、出力信号を電源オン／リセット内部回路へ伝送する。内部回路がＥＳＤとトランジェントノイズを処理した後、検出回路を再度リセットすることができる。
従来技術で、検出回路はシステムレベルＥＳＤトランジェントノイズを結合するため、受動装置（キャパシタＣｐ１とＣｐ２）を使用する。しかし受動装置によりＥＳＤトランジェントノイズを結合するためのこの技術は、例えば内臓コネクタの寄生キャパシタのようなシステム上の寄生負荷により激しく影響される。
上記問題を解決するため、本発明の範囲は、トランジェントノイズ電圧レベルを判定できるトランジェントノイズ検出回路を提供することである。
本発明による一実施例はＥＳＤ検出回路である。ＥＳＤ検出回路はＥＳＤ電圧レベルを検出するために使用される。ＥＳＤ検出回路はトリガ回路、整流回路、及び制御装置を備える。
トリガ回路は電源レールとアースノード間に接続される。トリガ回路がトランジェントノイズを受信すると、トリガ回路はトリガ信号を発生させる。整流回路はトリガ回路、電源レール、及びアースノードへ接続される。整流回路は直列接続される整流回路、及び電流制御ユニットを備える。
実際の適用では、整流ユニットはシリコン制御整流器（ＳＣＲ）装置を備え、電流制限ユニットは少なくとも１つのＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）装置を備える。
整流ユニットがトリガ回路からトリガ信号を受信すると、整流ユニットはトリガ信号により起動される。制御装置は整流ユニットと電流制限ユニット間の検出ノードへ接続される。制御装置は検出ノード電圧に基づきＥＳＤ電圧レベルを決定するために使用される。
従来技術に比較して、本発明によるトランジェントノイズ検出回路は、速いノイズトランジェント事象を検出するため、従来技術の受動装置に代わり、ＳＣＲ装置と電流制限ＭＯＳＦＥＴ装置を組み合わせる。従って、本発明によるトランジェントノイズ検出回路はシステム上の寄生負荷による影響を防止することができる。
また、トランジェントノイズ検出回路はＥＳＤ電圧レベルを検出できるので、続く回路はＥＳＤ保護方針を提供するため、対応する測定を実施することができる。更に、構造と構成単位が極めて簡易なので、本発明によるトランジェントノイズ検出回路は容易に実施することができる。
本発明の利点と精神は付属図面と共に以下の説明により理解されるだろう。
本発明はトランジェントノイズ電圧レベルを測定できるトランジェントノイズ検出回路を提供する。事実、トランジェントノイズ電圧源はＥＳＤ電圧又はＥＦＴ電圧に類似する。
本発明による第１実施例はＥＳＤ検出回路である。図３（Ａ）を参照されたい。図３（Ａ）は本発明の第１実施例におけるＥＳＤ検出回路の基本構造を示す。図３（Ａ）に示すように、ＥＳＤ検出回路２はトリガ回路２２、整流回路２４、及び制御装置２６を備える。整流回路２４は整流ユニット２４２と電流制限ユニット２４４を備える。そして整流ユニット２４２と電流制限ユニット２４４は直列に接続される。
実際の適用で、整流ユニット２４２はシリコン制御整流（ＳＣＲ）装置を備え、電流制限ユニット２４４は少なくとも１つのＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）装置を備える。例えば、電流制限ユニット２４４は、直列に接続される３つのＮＭＯＳを備えるＮＭＯＳスタックである。
トリガ回路２２は電源レール（ＶＤＤ）とアースノード間に接続される。トリガ回路２２がトランジェントノイズを受信すると、トリガ回路２２はトリガ信号を発生させる。事実、トリガ回路２２を使用してＳＣＲ装置のような整流ユニット２４２を起動することができる。そして、トリガ回路２２は抵抗、キャパシタ、及びインバータを備える。更に、トリガ回路２２は、抵抗、キャパシタ、及び直列に接続される複数のインバータを備えるインバータチェーンも備える。
図３（Ａ）に示すように、整流回路２４の整流ユニット２４２はトリガ回路２２と電源レールへ接続される。整流ユニット２４２がトリガ回路２２からトリガ信号を受信すると、整流ユニット２４２はトリガ信号により起動される。更に、整流回路２４の電流制限ユニット２４４は整流ユニット２４２とアースノードへ接続される。電流制限ユニット２４４は提案された検出回路の全電力消費を制御することができる。
図３（Ａ）に示すように、制御装置２６は検出ノードＤへ接続される。検出ノードＤは整流ユニット２４２と電流制限ユニット２４４の間のノードである。制御装置２６は検出ノードＤの電圧を検出し、次に検出ノードＤの電圧に基づきＥＳＤ電圧レベルを決定する。
実際の適用で、もし制御装置２６が決定するＥＳＤ電圧レベルが異常に高いならば、制御装置２６は、システム装置のより高い電磁互換（ＥＭＣ）ロバスト性に対する内部回路を直ちに再起動又は再始動させることができる。従って、本発明によるＥＳＤ検出回路２はシステム装置に対してノイズ検出機能を提供することができる。
図４（Ａ）を参照されたい。図４（Ａ）は図３（Ａ）に示すＥＳＤ検出回路の詳細図を示す。図４（Ａ）に示すように、トリガ回路２２はインバータＩＮＶと、直列に接続される抵抗Ｒと、キャパシタＣを備えるＲＣユニットを備える。ＲＣユニットは電源レールとアースノードへ接続される。インバータＩＮＶは電源レール、アースノード、整流ユニット２４２、及び抵抗ＲとキャパシタＣの間のノードへ接続される。もしＲＣユニットが電源レールからトランジェントノイズを受信すると、ＲＣユニットはＲＣ遅延信号を発生させる。次に、インバータＩＮＶはＲＣユニットからＲＣ遅延信号を受信し、そしてＲＣ遅延信号に応じたトリガ信号を発生させる。
実際の適用では、トリガ信号２２はインバータユニットとＲＣユニットを備える。例えば、インバータチェーンは直列に接続される４つのインバータを備え、そしてＲＣユニットは直列に接続される抵抗Ｒと、キャパシタＣを備える。事実、トリガ回路２２の構造はこの実施例によって限定されない。それはトリガ回路２２に対しなお他の可能な構造を有する。
図４（Ａ）に示すように、整流回路２４の整流ユニット２４２はＳＣＲ装置であり、そして電流制限ユニット２４４はＮＭＯＳ装置Ｍｎ１である。ＳＣＲ装置２４２はトリガ回路２２のインバータＩＮＶと電源レールへ接続される。ＮＭＯＳ装置Ｍｎ１と整流ユニット２４２は直列に接続され、そしてＮＭＯＳ装置Ｍｎ１もアースノードへ接続される。トリガ信号がインバータＩＮＶにより発生された後、ＳＣＲ装置２４２はインバータＩＮＶからトリガ信号を受信する。次に、ＳＣＲ装置２４２はトリガ信号により起動される。
次に、図４（Ａ）に示す制御装置２６について論ずる。図４（Ａ）に示すように、制御装置２６は検出ノードＤとＮＭＯＳ装置Ｍｎ１のゲート端子へ接続される。検出ノードＤはＳＣＲ装置２４２とＮＭＯＳ装置Ｍｎ１の間のノードである。制御装置２６は、検出ノードＤの電圧を検出し、次に検出ノードＤの電圧に基づき、ＥＳＤ電圧レベルを決定するために使用される。
更に、ＥＳＤ検出回路２をリセットするため、制御装置２６はリセット信号を発生させ、そしてリセットノードＦを介してＮＭＯＳ装置Ｍｎ１のゲート端子へリセット信号を伝送する。次に、ＮＭＯＳ装置Ｍｎ１はオフになり、ＳＣＲ装置２４２を流れる電流はその保持電流（Ｉｈ）以下に低下する。そのため、ＳＣＲ装置２４２は不充分な保持電流（Ｉｈ）のため、オフになる。その結果、ＥＳＤ検出回路２はリセットされ、そして別のトランジェントノイズ事象の検出に備える。
実際の適用では、制御装置２６は、更に続く回路に接続され、そして続く回路は制御装置２６からＥＳＤ電圧レベルを受信する。ＥＳＤ電圧レベルに基づき、続く回路は対応する測定を実施し、そして柔軟なＥＳＤ保護方針を提供することができる。
本発明による第２実施例もＥＳＤ検出回路である。図３（Ｂ）を参照されたい。図３（Ｂ）は本発明による第２実施例のＥＳＤ検出回路の基本構造を示す。図３（Ｂ）に示すように、ＥＳＤ検出回路３はトリガ回路３２、整流回路３４、及び制御装置３６を備える。整流回路３４は整流ユニット３４２と電流制限ユニット３４４を備える。そして、整流ユニット３４２と電流制限ユニット３４４は直列に接続される。
実際の適用で、整流ユニット３４２はＳＣＲ装置を備え、そして電流制限ユニット３４４は少なくとも１つのＭＯＳＦＥＴ装置を備える。例えば、電流制限ユニット３４４は直列に接続される４つのＰＭＯＳを備えるＰＭＯＳスタックである。
整流ユニット３４２はトリガ回路３２とアースノードへ接続され、そして電流制限ユニット３４４は電源レール（ＶＤＤ）と整流ユニット３４２へ接続されることは注目すべきである。制御装置３６は検出ノードＥへ接続される。検出ノードＥは整流ユニット３４２と電流制限ユニット３４４の間のノードである。制御装置３６は検出ノードＥの電圧を検出し、次に検出ノードＥの電圧に基づき、ＥＳＤ電圧レベルを決定する。
図４（Ｂ）を参照されたい。図４（Ｂ）は図３（Ｂ）のＥＳＤ検出回路の詳細図を示す。図４（Ｂ）に示すように、トリガ回路３２はインバータＩＮＶと直列に接続される抵抗ＲとキャパシタＣを備えるＲＣユニットを備える。ＲＣユニットは電源レールとアースノードへ接続される。インバータＩＮＶは電源レール、アースノード、整流ユニット２４２、及び抵抗ＲとキャパシタＣの間のノードへ接続される。もしＲＣユニットが電源レールからトランジェットノイズを受信すると、ＲＣユニットはＲＣ遅延信号を発生させる。次に、インバータＩＮＶはＲＣユニットからＲＣ遅延信号を受信し、そしてＲＣ遅延信号に応じてトリガ信号を発生させる。
実際の適用で、トリガ回路３２はインバータチェーンとＲＣユニットを備える。例えば、インバータチェーンは直列に接続される５つのインバータを備え、ＲＣユニットは直列に接続される抵抗ＲとキャパシタＣを備える。
図４（Ｂ）に示すように、整流回路３４の整流ユニット３４２はＳＣＲ装置であり、そして電流制限ユニット３４４はＰＭＯＳ装置Ｍｐ１である。ＳＣＲ装置３４２はトリガ回路３２のインバータＩＮＶとアースノードへ接続される。ＰＭＯＳ装置ＭＰ1と整流ユニット３４２は直列に接続され、そしてＰＭＯＳ装置Ｍｐ１も電源レールへ接続される。トリガ信号がインバータＩＮＶにより発生された後、ＳＣＲ装置３４２はインバータＩＮＶからトリガ信号を受信する。次に、ＳＣＲ装置３４２はトリガ信号により起動される。
図４（Ｂ）に示すように、制御装置３６は検出ノードＥとＰＭＯＳ装置Ｍｐ１のゲート端子へ接続される。検出ノードＥはＳＣＲ装置３４２とＰＭＯＳ装置Ｍｐ１の間のノードである。この実施例で、制御装置３６は検出ノードＥの電圧を検出し、次に検出ノードＥの電圧に基づき、ＥＳＤ電圧レベルを決定するために使用される。
実際の適用で、もし制御装置３６が決定するＥＳＤ電圧が異常であれば、制御装置３６はシステム装置のより高いＥＭＣロバスト性のため、内部回路を直ちに再起動又は再始動させることができる。従って、本発明によるＥＳＤ検出回路３はシステム装置に対しノイズ検出機能を提供することができる。
要約すると、本発明によるトランジェントノイズ検出回路は、速いノイズトランジェント事象を検出するため、従来技術における受動装置に代わり、ＳＣＲ装置と電流制限ＭＯＳＦＥＴ装置を組み合わせることができる。従って、トランジェントノイズ検出回路はシステムへの寄生負荷による影響を防止することができる。
更に、本発明によるトランジェントノイズ検出回路は、ＥＳＤ事象の発生のみならず、ＥＳＤ電圧レベルも検出することができる。ＥＳＤ電圧レベルに基づき、続く回路は対応する測定を行うことができ、柔軟なＥＳＤ保護方針を提供できる。更に、構造とその中のユニットは全く簡単であるので、本発明によるトランジェントノイズ検出回路を容易に実施することができる。
上記例と説明で、本発明の特徴と精神を希望的によく記述する。当業者は、装置の多くの修正と変更は本発明の教示を維持しながら行われることが直ちに理解されるだろう。従って上記開示は付属の特許請求の範囲によってのみ限定されると解釈されるべきである。
従来技術におけるＩＣチップのシステムレベルＥＳＤ検出回路と内部回路の接続関係を示す。 従来技術におけるＥＳＤ検出回路例を示す。 本発明による第１実施例のＥＳＤ検出回路の基本構造を示す。 本発明による第２実施例のＥＳＤ検出回路の基本構造を示す。 図３（Ａ）のＥＳＤ検出回路の詳細図を示す。 図３（Ｂ）のＥＳＤ検出回路の詳細図を示す。
符号の説明
2、16：ＥＳＤ検出回路
3：検出回路
12：電源オン／リセット回路
14：内部回路
22、32：トリガ回路
24、34：整流回路
26、36：制御装置
242、342：整流ユニット
244、344：電流制限ユニット

Claims (8)

  1. トランジェントノイズを受信すると、トリガ信号を発生させる、電源レールとアースノード間に接続されるトリガ回路；
    前記トリガ回路から前記トリガ信号を受信すると、前記トリガ信号により起動され、直列に接続される整流ユニットと、電流制限ユニットを備え、前記トリガ回路、前記電源レール、および前記アースノードへ接続される整流回路；
    前記検出ノードの電圧に基づき前記トランジェントノイズ電圧レベルを決定する、前記整流ユニットと前記電流制限ユニット間の検出ノードへ接続される制御装置；
    を備えるトランジェントノイズ電圧レベルを検出するためのトランジェントノイズ検出回路。
  2. 前記整流ユニットはシリコン制御整流器（ＳＣＲ）であることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
  3. 前記電流制限ユニットはＰＭＯＳであり、前記ＰＭＯＳは前記電源レールと前記整流ユニット間に接続され、そして前記整流ユニットは前記アースノードに接続されることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
  4. 前記電流制限ユニットはＰＭＯＳスタックであり、前記ＰＯＭＳスタックは前記電源レールと前記整流ユニットの間に接続され、そして前記整流ユニットは前記アースノードへ接続されることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
  5. 前記電流制限ユニットはＮＭＯＳであり、前記ＮＭＯＳは前記アースノードと前記整流ユニット間に接続され、前記整流ユニットは前記電源レールへ接続されることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
  6. 前記電流制限ユニットはＮＭＯＳスタックであり、前記ＮＭＯＳスタックは前記アースノードと前記整流ユニットの間に接続され、そして前記整流ユニットは前記電源レールへ接続されることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
  7. 前記トリガ回路は：
    前記電源レールと前記アースノードへ接続され、直列に接続される抵抗とキャパシタを備えるＲＣユニット；及び
    前記電源レール、前記アースノード、前記整流ユニット、および前記ＲＣユニットへ接続されるインバータ；を備え、
    前記ＲＣユニットが前記トランジェントノイズを受信すると、前記ＲＣユニットはＲＣ遅延信号を発生させ、次に前記インバータは前記ＲＣ遅延信号に応じて前記トリガ信号を発生させることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
  8. 前記トリガ回路は：
    前記電源レールと前記アースノードへ接続され、直列に接続される抵抗とキャパシタを備えるＲＣユニット；及び
    前記電源レール、前記アースノード、前記整流ユニット、および前記ＲＣユニットへ接続されるインバータチェーン；を備え、
    前記ＲＣユニットが前記トランジェントノイズを受信すると、前記ＲＣユニットはＲＣ遅延信号を発生させ、次に前記インバータはＲＣ遅延信号に応じて前記トリガ信号を発生させることを特徴とする、請求項１に記載のトランジェントノイズ検出回路。
JP2008262741A 2008-08-07 2008-10-09 トランジェントノイズ検出回路 Active JP5096282B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/188,000 US20100033164A1 (en) 2008-08-07 2008-08-07 Transient noise detection circuit
US12/188,000 2008-08-07

Publications (2)

Publication Number Publication Date
JP2010041020A true JP2010041020A (ja) 2010-02-18
JP5096282B2 JP5096282B2 (ja) 2012-12-12

Family

ID=41652308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262741A Active JP5096282B2 (ja) 2008-08-07 2008-10-09 トランジェントノイズ検出回路

Country Status (3)

Country Link
US (1) US20100033164A1 (ja)
JP (1) JP5096282B2 (ja)
TW (1) TW201012070A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015537423A (ja) * 2012-10-04 2015-12-24 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ クラスｄパワー増幅器に関する静電気放電の保護

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737028B2 (en) 2011-12-06 2014-05-27 International Business Machines Corporation RC-triggered ESD clamp device with feedback for time constant adjustment
CN112067926B (zh) * 2020-09-08 2021-07-06 西安电子科技大学 一种检测mcu芯片抗eft干扰能力的电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297626A (ja) * 1996-03-07 1997-11-18 Matsushita Electric Ind Co Ltd 基準電圧源回路及び電圧フィードバック回路
US20020122280A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. SCR devices with deep-N-well structure for on-chip ESD protection circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
EP2395620B1 (en) * 2001-03-16 2015-06-17 Sofics BVBA Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US6521952B1 (en) * 2001-10-22 2003-02-18 United Microelectronics Corp. Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection
US7102864B2 (en) * 2004-06-14 2006-09-05 King Billion Electronics Co., Ltd. Latch-up-free ESD protection circuit using SCR

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297626A (ja) * 1996-03-07 1997-11-18 Matsushita Electric Ind Co Ltd 基準電圧源回路及び電圧フィードバック回路
US20020122280A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. SCR devices with deep-N-well structure for on-chip ESD protection circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015537423A (ja) * 2012-10-04 2015-12-24 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ クラスｄパワー増幅器に関する静電気放電の保護

Also Published As

Publication number Publication date
US20100033164A1 (en) 2010-02-11
JP5096282B2 (ja) 2012-12-12
TW201012070A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
US8116047B2 (en) Electrostatic discharge protective circuit having rise time detector and discharge sustaining circuitry
US8830640B2 (en) Electrostatic discharge protection circuit
US9843183B2 (en) ESD protection circuit
US8067952B2 (en) System-level ESD detection circuit
US20150245546A1 (en) Electrostatic discharge protection circuit
US6819539B1 (en) Method for circuit recovery from overstress conditions
JP4516102B2 (ja) Ｅｓｄ保護回路
US20150249334A1 (en) Electrostatic discharge circuit with reduced standby current
US10158225B2 (en) ESD protection system utilizing gate-floating scheme and control circuit thereof
US20140092507A1 (en) Mitigating cross-domain transmission of electrostatic discharge (esd) events
US8570694B2 (en) Low voltage electrostatic discharge protection
KR20130121047A (ko) 게이트 유전체 보호
EP2919347B1 (en) Surge-protection circuit and surge-protection method
JP5096282B2 (ja) トランジェントノイズ検出回路
TWI495217B (zh) 靜電放電防護電路與電子裝置
US20070242400A1 (en) Device to protect semiconductor device from electrostatic discharge
US20100118457A1 (en) Electrostatic discharge protection circuit
TWI487087B (zh) 靜電放電保護裝置
TWI406385B (zh) 靜電放電保護裝置
JP2010183721A (ja) Ａｃ電源検出回路および直流電源装置
US20080074813A1 (en) Discharge protection circuit
US10079487B2 (en) Clamp circuit for electrical overstress and electrostatic discharge
TWI653797B (zh) Esd保護積體電路以及esd檢測電路
CN101394081A (zh) 低电容的静电放电保护设计
US20070252615A1 (en) Logic-keeping apparatus for improving system-level electrostatic discharge robustness

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250