JP2010040864A - Epitaxial silicon wafer and method of manufacturing the same - Google Patents
Epitaxial silicon wafer and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010040864A JP2010040864A JP2008203402A JP2008203402A JP2010040864A JP 2010040864 A JP2010040864 A JP 2010040864A JP 2008203402 A JP2008203402 A JP 2008203402A JP 2008203402 A JP2008203402 A JP 2008203402A JP 2010040864 A JP2010040864 A JP 2010040864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier dopant
- epitaxial
- silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 189
- 239000010703 silicon Substances 0.000 title claims abstract description 183
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 181
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000002019 doping agent Substances 0.000 claims abstract description 147
- 239000013078 crystal Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 86
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 52
- 229910052760 oxygen Inorganic materials 0.000 claims description 52
- 239000001301 oxygen Substances 0.000 claims description 52
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000012495 reaction gas Substances 0.000 claims description 12
- 238000005247 gettering Methods 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 148
- 235000012431 wafers Nutrition 0.000 description 38
- 229910052799 carbon Inorganic materials 0.000 description 27
- 230000006870 function Effects 0.000 description 24
- 239000012535 impurity Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 22
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 238000001947 vapour-phase growth Methods 0.000 description 18
- 239000007789 gas Substances 0.000 description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- -1 carbon ions Chemical class 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052743 krypton Inorganic materials 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- 229910052754 neon Inorganic materials 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052724 xenon Inorganic materials 0.000 description 6
- 101710121996 Hexon protein p72 Proteins 0.000 description 5
- 101710125418 Major capsid protein Proteins 0.000 description 5
- 239000005046 Chlorosilane Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 4
- 150000001721 carbon Chemical class 0.000 description 4
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、エピタキシャルシリコンウェーハ及びその製造方法に関するものである。 The present invention relates to an epitaxial silicon wafer and a method for manufacturing the same.
高集積化デバイスにおいて、デバイス活性領域に結晶欠陥あるいはドーパント以外の金属不純物が含まれていると、リーク電流の増大などのデバイスの電気的特性の劣化を招く。従来、高集積化シリコン半導体デバイスは、CZ法で育成されたCZ−Si基板が用いられてきたが、これらのCZ−Si基板には過飽和の格子間酸素が約1018atoms/cm3のオーダーで含まれており、デバイス製造プロセスにおいて酸素析出物や転位、積層欠陥などの結晶欠陥が誘起されることは良く知られている。 In a highly integrated device, if the device active region contains a metal impurity other than a crystal defect or a dopant, the electrical characteristics of the device such as an increase in leakage current are deteriorated. Conventionally, CZ-Si substrates grown by the CZ method have been used for highly integrated silicon semiconductor devices, and these CZ-Si substrates have supersaturated interstitial oxygen in the order of about 10 18 atoms / cm 3 . It is well known that crystal defects such as oxygen precipitates, dislocations and stacking faults are induced in the device manufacturing process.
従来、LOCOS(Local Oxidation of Silicon)形成やWELL拡散層形成のために1100〜1200℃の高温で数時間の熱処理が行われていたため、基板表面近傍では格子間酸素の外方拡散によって表面近傍数10μmには結晶欠陥のないいわゆるDZ(Denuded Zone)層が自然に形成され、ウェーハ表面のデバイス活性領域での結晶欠陥の発生が自然に抑制されていた。 Conventionally, heat treatment is performed at a high temperature of 1100 to 1200 ° C. for several hours for forming LOCOS (Local Oxidation of Silicon) and WELL diffusion layers. A so-called DZ (Denuded Zone) layer having no crystal defects was naturally formed at 10 μm, and generation of crystal defects in the device active region on the wafer surface was naturally suppressed.
しかし、半導体デバイスの微細化に伴い、WELL形成に高エネルギーイオン注入が用いられ、デバイスプロセスが1000℃以下の低温で行われるようになると、上記の酸素外方拡散が充分に起こらず表面近傍でのDZ層の形成が困難となってきた。このためにSi基板の低酸素化が行われてきたが、結晶欠陥の発生を完全に抑制することは困難であった。 However, with the miniaturization of semiconductor devices, high energy ion implantation is used for WELL formation, and when the device process is performed at a low temperature of 1000 ° C. or less, the above-described oxygen out-diffusion does not occur sufficiently and near the surface. It has become difficult to form a DZ layer. For this reason, the oxygen reduction of the Si substrate has been performed, but it has been difficult to completely suppress the generation of crystal defects.
このようなことから、結晶欠陥をほぼ完全に含まないエピタキシャル層をCZ−Si基板上に成長させたエピタキシャルシリコンウェーハが、高集積化デバイスに多用されている。 For this reason, an epitaxial silicon wafer obtained by growing an epitaxial layer almost completely free of crystal defects on a CZ-Si substrate is often used for highly integrated devices.
ところで、結晶の完全性が高いエピタキシャルウェーハを用いても、その後のデバイス工程におけるエピタキシャル膜の金属不純物汚染はデバイスの特性を悪化させる。従って、金属不純物をデバイス活性領域から離れた場所(シンク)に捕獲させる、いわゆるゲッタリング技術が必要となる。 By the way, even if an epitaxial wafer having high crystal integrity is used, the metal impurity contamination of the epitaxial film in the subsequent device process deteriorates the device characteristics. Therefore, a so-called gettering technique for capturing metal impurities at a place (sink) away from the device active region is required.
ゲッタリング技術としては、デバイスプロセスの熱処理中に自然に誘起される酸素起因の結晶欠陥をシンクとするイントリンシックゲッタリング(IG)と、サンドブラスト、Si3N4膜あるいはPoly−Si膜の成長などによる裏面歪付けに代表されるイクストリンシックゲッタリング(EG)とがある。 The gettering technology includes intrinsic gettering (IG) using crystal defects caused by oxygen naturally induced during the heat treatment of the device process as a sink, and back surface distortion due to the growth of sandblast, Si3N4 film, or Poly-Si film. There is an extrinsic gettering (EG) represented by the attachment.
しかしながら、高集積化デバイスが薄型化されると、Si基板に分散して存在していたシンクの数が減少するためIG効果が期待できないという問題がある。また、抗折強度維持のため研削後のダメージが除去されることになり、EG効果も期待できないという問題がある。 However, when the highly integrated device is thinned, there is a problem that the IG effect cannot be expected because the number of sinks that are dispersed in the Si substrate decreases. In addition, there is a problem that damage after grinding is removed to maintain the bending strength, and the EG effect cannot be expected.
こうした高集積化デバイスの薄型化は、高画素カメラや音楽プレーヤー等が搭載された携帯電話などの小型モバイル機器に特に顕著である。大容量データを保存・高速処理する能力が求められているため、1パッケージあたりに複数タイプのメモリを搭載するMCP(マルチチップパッケージ)のニーズが高まっている。 Such thinning of highly integrated devices is particularly noticeable in small mobile devices such as mobile phones equipped with high pixel cameras and music players. Since there is a demand for the ability to store and process large amounts of data at high speed, there is an increasing need for MCPs (multichip packages) in which multiple types of memory are installed per package.
特許文献1や特許文献2には、Si基板に非キャリア性ドーパントを含む層を含むエピタキシャルウェーハが提案されている。
しかしながら、上記特許文献1及び2に記載されたウェーハでは、その後のエピタキシャル成長を含む熱プロセスの際に、非キャリア性ドーパントを含む層及びその周辺の歪により、Si基板中の酸素が非キャリア性ドーパントを含む層に引き寄せられる。
However, in the wafers described in
したがって、金属不純物ゲッタリングのために導入した非キャリア性ドーパントを含む層による歪が拡散してきた酸素により緩和されてしまい、金属不純物をゲッタリングする能力が低減してしまうという問題があった。 Therefore, there is a problem that the strain due to the layer containing the non-carrier dopant introduced for metal impurity gettering is relaxed by the diffused oxygen, and the ability to getter metal impurities is reduced.
本発明が解決しようとする課題は、集積回路基板が薄型化しても高いゲッタリング能力を有するエピタキシャルシリコンウェーハを提供することである。 The problem to be solved by the present invention is to provide an epitaxial silicon wafer having a high gettering ability even if the integrated circuit substrate is thinned.
本発明のエピタキシャルシリコンウェーハ及びその製造方法は、シリコン単結晶基板の主面にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハであって、前記シリコン単結晶基板及び前記シリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層と非キャリア性ドーパントを含む第2の層が形成されていることを特徴とする。 An epitaxial silicon wafer and a manufacturing method thereof according to the present invention are epitaxial silicon wafers having a silicon epitaxial layer on a main surface of a silicon single crystal substrate, and at least a non-carrier dopant is added to the silicon single crystal substrate and the silicon epitaxial layer. A first layer including a second layer including a non-carrier dopant is formed.
このようにシリコン単結晶基板及びシリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層と非キャリア性ドーパントを含む第2の層を形成すると、エピタキシャル成長工程やその後のデバイス工程などの熱処理により非キャリア性ドーパントを含む第1の層にシリコン単結晶基板に含まれる酸素が流入し、当該非キャリア性ドーパントを含む第1の層の歪が緩和されていくが、それよりもウェーハの表面側に形成された非キャリア性ドーパントを含む第2の層へは酸素の流入は殆ど生じない。 As described above, when the first layer containing at least the non-carrier dopant and the second layer containing the non-carrier dopant are formed on the silicon single crystal substrate and the silicon epitaxial layer, heat treatment such as an epitaxial growth step or a subsequent device step is performed. Oxygen contained in the silicon single crystal substrate flows into the first layer containing the non-carrier dopant, and the distortion of the first layer containing the non-carrier dopant is relaxed. Almost no oxygen flows into the second layer containing the non-carrier dopant formed in (1).
したがって、非キャリア性ドーパントを含む第2の層の歪は維持され、その結果、当該非キャリア性ドーパントを含む第2の層による不純物金属のゲッタリング能力は高い状態で維持される。 Therefore, the strain of the second layer containing the non-carrier dopant is maintained, and as a result, the impurity metal gettering ability by the second layer containing the non-carrier dopant is maintained high.
本発明によれば、集積回路基板が薄型化しても高いゲッタリング能力を有するエピタキシャルシリコンウェーハを得ることができる。 According to the present invention, an epitaxial silicon wafer having high gettering ability can be obtained even if the integrated circuit substrate is thinned.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
《第1実施形態》
図1A〜図1Eは第1実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。
<< First Embodiment >>
1A to 1E are sectional views of a wafer showing a method of manufacturing an epitaxial silicon wafer according to the first embodiment.
本例の製造方法では、まずCZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。
In the manufacturing method of this example, the silicon single crystal grown by the CZ method is first subjected to processing such as slicing, grinding, etching, mirror polishing, and the like to obtain the silicon
次いで、上記シリコン単結晶基板1をイオン注入装置にセットし、図1Aに示すようにシリコン単結晶基板1の一方の表面(同図の上面)に炭素イオンをイオン注入し、図1Bに示すようにシリコン単結晶基板1の表面近傍に非キャリア性ドーパントを含む第1の層2を形成する。
Next, the silicon
炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2.0μmの条件ですることができる。 Carbon ions can be implanted under the conditions of an acceleration energy of 1 to 2000 keV, a peak density of 10 15 to 10 22 atoms / cc, and a depth from the surface of 0.01 to 2.0 μm.
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。ただし、本例の非キャリア性ドーパントを含む第1の層2はシリコン単結晶基板1に存在する酸素を捕獲する機能を司ることから、当該酸素と結合し易い炭素などのドーパントを用いることがより好ましい。
In addition to carbon, ions to be ion-implanted may be any non-carrier dopant, and Si, Ge, Sn, Pb, He, Ne, Ar, Kr, Xe, and the like can also be used. However, since the
また、非キャリア性ドーパントを含む第1の層2の深さは特に限定されないが、シリコン単結晶基板1に存在する酸素の捕獲機能を考慮すると、できる限りシリコン単結晶基板1の表面近傍に形成することがより好ましい。
Further, the depth of the
次いで、非キャリア性ドーパントを含む第1の層2が形成されたシリコン単結晶基板1を気相成長装置にセットし、図1Cに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3を形成する。
Next, the silicon
この気相成長反応の原料ガスとしては、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3が形成される。なお、シリコンエピタキシャル層3の厚さは目的とするデバイスに応じて適宜選択される。
As a source gas for this vapor phase growth reaction, a monosilane gas or a hydrogen-diluted chlorosilane-based gas added with a diborane (P-type) or phosphine or arsine (N-type) dopant source gas is used. Can be used. Thereby, a silicon
次いで、上記シリコンエピタキシャル層3が形成されたシリコン単結晶基板1をイオン注入装置にセットし、図1Dに示すようにシリコンエピタキシャル層3の表面(同図の上面)に炭素イオンをイオン注入し、図1Eに示すようにシリコンエピタキシャル層3に非キャリア性ドーパントを含む第2の層4を形成する。
Next, the silicon
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。 This carbon ion implantation can be performed under the conditions of an acceleration energy of 1 to 2000 keV, a peak density of 10 15 to 10 22 atoms / cc, and a depth from the surface of 0.01 to 2 μm.
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。特に上述した非キャリア性ドーパントを含む第1の層2とは異なり、本例の非キャリア性ドーパントを含む第2の層4は、デバイスプロセスにおける金属不純物を捕獲する機能を司ることから、当該金属不純物と結合し易いドーパントを用いることがより好ましい。
In addition to carbon, ions to be ion-implanted may be any non-carrier dopant, and Si, Ge, Sn, Pb, He, Ne, Ar, Kr, Xe, and the like can also be used. In particular, unlike the above-described
また、非キャリア性ドーパントを含む第2の層4の深さは特に限定されないが、金属不純物の捕獲機能を考慮すると、デバイス活性領域より深い位置であって当該デバイス活性領域の近傍に形成することがより好ましい。
Further, the depth of the
以上の工程により、シリコン単結晶基板1に非キャリア性ドーパントを含む第1の層2が形成され、シリコンエピタキシャル層3に非キャリア性ドーパントを含む第2の層4が形成されたウェーハが得られる。
Through the above steps, a wafer in which the
このウェーハによれば、上述した気相成長工程の熱処理やその後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図1Eに矢印で示すように、非キャリア性ドーパントを含む第1の層2よりも裏面側に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
According to this wafer, the oxygen present in the silicon
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3に形成された非キャリア性ドーパントを含む第2の層4にはごく少数の酸素が捕獲されるだけであるため(非キャリア性ドーパントを含む第1の層2よりシリコン単結晶基板1の表面側の領域に存在する酸素が捕獲される)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能の低下を抑制することができる。
Thereby, although the distortion of the
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
Further, even when the initial oxygen concentration of the silicon
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
In particular, since the
《第2実施形態》
図2A〜図2Fは第2実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。本例はシリコンエピタキシャル層3に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4を形成したものである。
<< Second Embodiment >>
2A to 2F are cross-sectional views of a wafer showing a method of manufacturing an epitaxial silicon wafer according to the second embodiment. In this example, a
本例の製造方法では、図2Aに示すように、CZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。これについては上記第1実施形態と同様である。
In the manufacturing method of this example, as shown in FIG. 2A, the silicon single crystal grown by the CZ method is subjected to processing such as slicing, grinding, etching, mirror polishing, etc., and the silicon
次いで、このシリコン単結晶基板1を気相成長装置にセットし、図2Bに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3を形成する。
Next, this silicon
この気相成長反応の原料ガスとしては、上記第1実施形態と同様に、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3が形成される。なお、シリコンエピタキシャル層3の厚さは目的とするデバイスに応じて適宜選択される。
As a raw material gas for this vapor phase growth reaction, diborane (P-type) or phosphine or arsine (N-type) is added to a monosilane gas or a hydrogen-diluted chlorosilane-based gas, as in the first embodiment. A material to which a dopant source gas is added can be used. Thereby, a
次いで、上記シリコンエピタキシャル層3が形成されたシリコン単結晶基板1をイオン注入装置にセットし、図2Cに示すようにシリコンエピタキシャル層3の表面(同図の上面)に炭素イオンをイオン注入し、図2Dに示すようにシリコンエピタキシャル層3に非キャリア性ドーパントを含む第1の層2を形成する。
Next, the silicon
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。 This carbon ion implantation can be performed under the conditions of an acceleration energy of 1 to 2000 keV, a peak density of 10 15 to 10 22 atoms / cc, and a depth from the surface of 0.01 to 2 μm.
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。ただし、本例の非キャリア性ドーパントを含む第1の層2はシリコン単結晶基板1に存在する酸素を捕獲する機能を司ることから、当該酸素と結合し易い炭素などのドーパントを用いることがより好ましい。
In addition to carbon, ions to be ion-implanted may be any non-carrier dopant, and Si, Ge, Sn, Pb, He, Ne, Ar, Kr, Xe, and the like can also be used. However, since the
また、非キャリア性ドーパントを含む第1の層2の深さは特に限定されないが、シリコン単結晶基板1に存在する酸素の捕獲機能を考慮すると、できる限りシリコン単結晶基板1の表面近傍に形成することがより好ましい。
Further, the depth of the
続いて、図2Eに示すように、イオン注入装置により、非キャリア性ドーパントを含む第1の層2が形成されたシリコンエピタキシャル層3の表面(同図の上面)に炭素イオンをイオン注入し、図2Fに示すようにシリコンエピタキシャル層3の非キャリア性ドーパントを含む第1の層2より表面側に非キャリア性ドーパントを含む第2の層4を形成する。
Subsequently, as shown in FIG. 2E, carbon ions are ion-implanted into the surface (upper surface in FIG. 2) of the
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。 This carbon ion implantation can be performed under the conditions of an acceleration energy of 1 to 2000 keV, a peak density of 10 15 to 10 22 atoms / cc, and a depth from the surface of 0.01 to 2 μm.
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。特に上述した非キャリア性ドーパントを含む第1の層2とは異なり、本例の非キャリア性ドーパントを含む第2の層4は、デバイスプロセスにおける金属不純物を捕獲する機能を司ることから、当該金属不純物と結合し易いドーパントを用いることがより好ましい。
In addition to carbon, ions to be ion-implanted may be any non-carrier dopant, and Si, Ge, Sn, Pb, He, Ne, Ar, Kr, Xe, and the like can also be used. In particular, unlike the above-described
また、非キャリア性ドーパントを含む第2の層4の深さは特に限定されないが、金属不純物の捕獲機能を考慮すると、デバイス活性領域より深い位置であって当該デバイス活性領域の近傍に形成することがより好ましい。
Further, the depth of the
以上の工程により、シリコンエピタキシャル層3の深い位置に非キャリア性ドーパントを含む第1の層2が形成され、浅い位置に非キャリア性ドーパントを含む第2の層4が形成されたウェーハが得られる。
Through the above steps, a wafer is obtained in which the
このウェーハによれば、その後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図2Fに矢印で示すように、シリコン単結晶基板1に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
According to this wafer, the oxygen present in the silicon
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3の浅い位置に形成された非キャリア性ドーパントを含む第2の層4には殆ど酸素が捕獲されないため(シリコンエピタキシャル層には酸素が含まれない)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能を維持することができる。
Thereby, although the distortion of the
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
Further, even when the initial oxygen concentration of the silicon
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
In particular, since the
《第3実施形態》
図3A〜図3Eは第3実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。本例はシリコン単結晶基板1に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4を形成したものである。
<< Third Embodiment >>
3A to 3E are cross-sectional views of a wafer showing a method for manufacturing an epitaxial silicon wafer according to a third embodiment. In this example, a
本例の製造方法では、図3Aに示すように、CZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。これについては上記第1実施形態と同様である。
In the manufacturing method of this example, as shown in FIG. 3A, a silicon single crystal grown by the CZ method is subjected to processing such as slicing, grinding, etching, mirror polishing, and the like to obtain a silicon
次いで、上記シリコン単結晶基板1をイオン注入装置にセットし、図3Aに示すようにシリコン単結晶基板1の一方の表面(同図の上面)に炭素イオンをイオン注入し、図3Bに示すようにシリコン単結晶基板1の表面近傍に非キャリア性ドーパントを含む第1の層2を形成する。
Next, the silicon
炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2000μmの条件ですることができる。 The carbon ions can be implanted under the conditions of an acceleration energy of 1 to 2000 keV, a peak density of 10 15 to 10 22 atoms / cc, and a depth from the surface of 0.01 to 2000 μm.
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。ただし、本例の非キャリア性ドーパントを含む第1の層2はシリコン単結晶基板1に存在する酸素を捕獲する機能を司ることから、当該酸素と結合し易い炭素などのドーパントを用いることがより好ましい。
In addition to carbon, ions to be ion-implanted may be any non-carrier dopant, and Si, Ge, Sn, Pb, He, Ne, Ar, Kr, Xe, and the like can also be used. However, since the
また、非キャリア性ドーパントを含む第1の層2の深さは特に限定されないが、シリコン単結晶基板1に存在する酸素の捕獲機能を考慮すると、できる限りシリコン単結晶基板1の表面近傍に形成することがより好ましい。
Further, the depth of the
続いて、図3Cに示すように、イオン注入装置により、非キャリア性ドーパントを含む第1の層2が形成されたシリコン単結晶基板1の表面に炭素イオンをイオン注入し、図3Dに示すように非キャリア性ドーパントを含む第1の層2より表面側に非キャリア性ドーパントを含む第2の層4を形成する。
Subsequently, as shown in FIG. 3C, carbon ions are ion-implanted into the surface of the silicon
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。 This carbon ion implantation can be performed under the conditions of an acceleration energy of 1 to 2000 keV, a peak density of 10 15 to 10 22 atoms / cc, and a depth from the surface of 0.01 to 2 μm.
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。特に上述した非キャリア性ドーパントを含む第1の層2とは異なり、本例の非キャリア性ドーパントを含む第2の層4は、デバイスプロセスにおける金属不純物を捕獲する機能を司ることから、当該金属不純物と結合し易いドーパントを用いることがより好ましい。
In addition to carbon, ions to be ion-implanted may be any non-carrier dopant, and Si, Ge, Sn, Pb, He, Ne, Ar, Kr, Xe, and the like can also be used. In particular, unlike the above-described
また、非キャリア性ドーパントを含む第2の層4の深さは特に限定されないが、金属不純物の捕獲機能を考慮すると、デバイス活性領域より深い位置であって当該デバイス活性領域の近傍、すなわちシリコン単結晶基板1の表面近傍に形成することがより好ましい。
In addition, the depth of the
次いで、非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4が形成されたシリコン単結晶基板1を気相成長装置にセットし、図3Eに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3を形成する。
Next, the silicon
この気相成長反応の原料ガスとしては、上記第1実施形態と同様に、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3が形成される。なお、シリコンエピタキシャル層3の厚さは目的とするデバイスに応じて適宜選択される。
As a raw material gas for this vapor phase growth reaction, diborane (P-type) or phosphine or arsine (N-type) is added to a monosilane gas or a hydrogen-diluted chlorosilane-based gas, as in the first embodiment. A material to which a dopant source gas is added can be used. Thereby, a
以上の工程により、シリコン単結晶基板1に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4が形成された、シリコンエピタキシャル層3を有するウェーハが得られる。
Through the above steps, a wafer having the
このウェーハによれば、上述した気相成長工程の熱処理やその後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図3Eに矢印で示すように、非キャリア性ドーパントを含む第1の層2よりも裏面側に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
According to this wafer, oxygen present in the silicon
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3に形成された非キャリア性ドーパントを含む第2の層4にはごく少数の酸素が捕獲されるだけであるため(第1の非キャリア性ドーパントを含む層2よりシリコン単結晶基板1の表面側の領域に存在する酸素が捕獲される)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能の低下を抑制することができる。
Thereby, although the distortion of the
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
Further, even when the initial oxygen concentration of the silicon
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
In particular, since the
《第4実施形態》
図4A〜図4Fは第4実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。本例はシリコンエピタキシャル層3に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4を形成したものであり、構造的には上記第2実施形態と同じであるが、非キャリア性ドーパントを含む第1及び第2の層2,4をイオン注入法に代えて気相成長法により形成したものである。
<< 4th Embodiment >>
4A to 4F are cross-sectional views of a wafer showing a method of manufacturing an epitaxial silicon wafer according to the fourth embodiment. In this example, a
本例の製造方法では、図4Aに示すように、CZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。これについては上記第2実施形態と同様である。
In the manufacturing method of this example, as shown in FIG. 4A, the silicon single crystal grown by the CZ method is subjected to processing such as slicing, grinding, etching, mirror polishing, and the like to obtain the silicon
次いで、このシリコン単結晶基板1を気相成長装置にセットし、図4Bに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3aを形成する。
Next, this silicon
この気相成長反応の原料ガスとしては、上記第2実施形態と同様に、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3aが形成される。
As a raw material gas for this vapor phase growth reaction, diborane (P-type) or phosphine or arsine (N-type) is added to monosilane gas or hydrogen-diluted chlorosilane-based gas, as in the second embodiment. A material to which a dopant source gas is added can be used. Thereby, a
次いで、気相成長装置の反応ガスを切り替え、非キャリア性ドーパントである炭素を上記反応ガスに含有させ、気相成長を行うことにより、図4Cに示すようにシリコンエピタキシャル層3aの表面に非キャリア性ドーパントを含む第1の層2を形成する。
Next, the reaction gas of the vapor phase growth apparatus is switched, carbon as a non-carrier dopant is contained in the reaction gas, and vapor phase growth is performed, whereby non-carriers are formed on the surface of the
次いで、気相成長装置の反応ガスを、上記シリコンエピタキシャル層3aを成長させた反応ガスに切り替え、図4Dに示すように非キャリア性ドーパントを含む第1の層2の表面にシリコンエピタキシャル層3bを気相成長により形成する。
Next, the reaction gas of the vapor phase growth apparatus is switched to the reaction gas in which the
次いで、気相成長装置の反応ガスを切り替え、非キャリア性ドーパントである炭素を上記反応ガスに含有させ、気相成長を行うことにより、図4Eに示すようにシリコンエピタキシャル層3bの表面に非キャリア性ドーパントを含む第2の層4を形成する。
Next, the reaction gas of the vapor phase growth apparatus is switched, carbon as a non-carrier dopant is contained in the reaction gas, and vapor phase growth is performed, whereby non-carrier is formed on the surface of the
次いで、気相成長装置の反応ガスを、上記シリコンエピタキシャル層3a,3bを成長させた反応ガスに切り替え、図4Fに示すように非キャリア性ドーパントを含む第2の層4の表面にシリコンエピタキシャル層3cを気相成長により形成する。
Next, the reaction gas of the vapor phase growth apparatus is switched to the reaction gas in which the
なお、シリコンエピタキシャル層3a,3b,3c及び非キャリア性ドーパントを含む第1の層2、非キャリア性ドーパントを含む第2の層4の総合厚さは目的とするデバイスに応じて適宜選択される。
The total thickness of the
以上の工程により、上記第2実施形態と同様に、シリコンエピタキシャル層3の深い位置に非キャリア性ドーパントを含む第1の層2が形成され、浅い位置に非キャリア性ドーパントを含む第2の層4が形成されたウェーハが得られる。
Through the above steps, as in the second embodiment, the
このウェーハによれば、その後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図4Fに矢印で示すように、シリコン単結晶基板1に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
According to this wafer, oxygen existing in the silicon
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3の浅い位置に形成された非キャリア性ドーパントを含む第2の層4には殆ど酸素が捕獲されないため(シリコンエピタキシャル層3a,3b,3cには酸素が含まれない)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能を維持することができる。
Thereby, although the distortion of the
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
Further, even when the initial oxygen concentration of the silicon
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
In particular, since the
1…シリコン単結晶基板
2…非キャリア性ドーパントを含む第1の層
3…シリコンエピタキシャル層
4…非キャリア性ドーパントを含む第2の層
DESCRIPTION OF
Claims (15)
前記シリコン単結晶基板及び前記シリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層と非キャリア性ドーパントを含む第2の層が形成されていることを特徴とするエピタキシャルシリコンウェーハ。 An epitaxial silicon wafer having a silicon epitaxial layer on the main surface of a silicon single crystal substrate,
An epitaxial silicon wafer, wherein a first layer containing at least a non-carrier dopant and a second layer containing a non-carrier dopant are formed on the silicon single crystal substrate and the silicon epitaxial layer.
前記非キャリア性ドーパントを含む第1の層は前記シリコン単結晶基板に形成され、前記非キャリア性ドーパントを含む第2の層は前記シリコンエピタキシャル層に形成されていることを特徴とするエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 1,
An epitaxial silicon wafer, wherein the first layer containing the non-carrier dopant is formed on the silicon single crystal substrate, and the second layer containing the non-carrier dopant is formed on the silicon epitaxial layer. .
前記非キャリア性ドーパントを含む第1の層及び前記非キャリア性ドーパントを含む第2の層は前記シリコン単結晶基板に形成されていることを特徴とするエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 1,
The epitaxial silicon wafer, wherein the first layer containing the non-carrier dopant and the second layer containing the non-carrier dopant are formed on the silicon single crystal substrate.
前記非キャリア性ドーパントを含む第1の層及び前記非キャリア性ドーパントを含む第2の層は前記シリコンエピタキシャル層に形成されていることを特徴とするエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 1,
The epitaxial silicon wafer, wherein the first layer containing the non-carrier dopant and the second layer containing the non-carrier dopant are formed in the silicon epitaxial layer.
前記シリコン単結晶基板の初期格子間酸素濃度が2.7×1018atoms/cc(ASTM F−121,1979)以下であることを特徴とするエピタキシャルシリコンウェーハ。 In the epitaxial silicon wafer according to any one of claims 1 to 4,
An epitaxial silicon wafer, wherein an initial interstitial oxygen concentration of the silicon single crystal substrate is 2.7 × 10 18 atoms / cc (ASTM F-121, 1979) or less.
前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントをイオン注入することにより形成されることを特徴とするエピタキシャルシリコンウェーハ。 In the epitaxial silicon wafer according to any one of claims 1 to 5,
The epitaxial silicon wafer according to claim 1, wherein the first and second layers containing the non-carrier dopant are formed by ion-implanting the non-carrier dopant.
前記非キャリア性ドーパントを含む第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成されることを特徴とするエピタキシャルシリコンウェーハ。 In the epitaxial silicon wafer according to claim 2,
The second layer containing a non-carrier dopant is formed by epitaxial growth using a reaction gas containing a non-carrier dopant.
前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成されることを特徴とするエピタキシャルシリコンウェーハ。 In the epitaxial silicon wafer according to claim 4,
The first and second layers containing the non-carrier dopant are formed by epitaxial growth using a reaction gas containing a non-carrier dopant.
前記シリコン単結晶基板に非キャリア性ドーパントを含む第1の層を形成する工程と、
前記シリコン単結晶基板の主面にシリコンエピタキシャル層を形成する工程と、
前記シリコンエピタキシャル層に非キャリア性ドーパントを含む第2の層を形成する工程と、を備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。 A method for producing an epitaxial silicon wafer having a silicon epitaxial layer on a main surface of a silicon single crystal substrate,
Forming a first layer containing a non-carrier dopant on the silicon single crystal substrate;
Forming a silicon epitaxial layer on the main surface of the silicon single crystal substrate;
Forming a second layer containing a non-carrier dopant in the silicon epitaxial layer. A method for producing an epitaxial silicon wafer, comprising:
前記シリコン単結晶基板の主面にシリコンエピタキシャル層を形成する工程と、
前記シリコンエピタキシャル層に非キャリア性ドーパントを含む第1の層を形成する工程と、
前記シリコンエピタキシャル層に非キャリア性ドーパントを含む第2の層を形成する工程と、を備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。 A method for producing an epitaxial silicon wafer having a silicon epitaxial layer on a main surface of a silicon single crystal substrate,
Forming a silicon epitaxial layer on the main surface of the silicon single crystal substrate;
Forming a first layer containing a non-carrier dopant in the silicon epitaxial layer;
Forming a second layer containing a non-carrier dopant in the silicon epitaxial layer. A method for producing an epitaxial silicon wafer, comprising:
前記シリコン単結晶基板に非キャリア性ドーパントを含む第1の層を形成する工程と、
前記シリコン単結晶基板に非キャリア性ドーパントを含む第2の層を形成する工程と、
前記シリコン単結晶基板の主面にシリコンエピタキシャル層を形成する工程と、を備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。 A method for producing an epitaxial silicon wafer having a silicon epitaxial layer on a main surface of a silicon single crystal substrate,
Forming a first layer containing a non-carrier dopant on the silicon single crystal substrate;
Forming a second layer containing a non-carrier dopant on the silicon single crystal substrate;
And a step of forming a silicon epitaxial layer on a main surface of the silicon single crystal substrate.
前記シリコン単結晶基板の初期格子間酸素濃度が2.7×1018atoms/cc(ASTM F−121,1979)以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。 In the manufacturing method of the epitaxial silicon wafer according to any one of claims 9 to 11,
A method for producing an epitaxial silicon wafer, wherein the initial interstitial oxygen concentration of the silicon single crystal substrate is 2.7 × 10 18 atoms / cc (ASTM F-121, 1979) or less.
前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントをイオン注入することにより形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。 In the manufacturing method of the epitaxial silicon wafer according to any one of claims 9 to 12,
The method for producing an epitaxial silicon wafer, wherein the first and second layers containing the non-carrier dopant are formed by ion implantation of the non-carrier dopant.
前記非キャリア性ドーパントを含む第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。 In the manufacturing method of the epitaxial silicon wafer according to claim 9,
The method for producing an epitaxial silicon wafer, wherein the second layer containing a non-carrier dopant is formed by epitaxial growth using a reaction gas containing a non-carrier dopant.
前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。 In the manufacturing method of the epitaxial silicon wafer according to claim 10,
The method for producing an epitaxial silicon wafer, wherein the first and second layers containing the non-carrier dopant are formed by epitaxial growth using a reaction gas containing the non-carrier dopant.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203402A JP2010040864A (en) | 2008-08-06 | 2008-08-06 | Epitaxial silicon wafer and method of manufacturing the same |
PCT/JP2009/063740 WO2010016457A1 (en) | 2008-08-06 | 2009-08-03 | Epitaxial silicon wafer and method for production thereof |
TW098126527A TW201013753A (en) | 2008-08-06 | 2009-08-06 | Epitaxy silicon wafer and fabricating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203402A JP2010040864A (en) | 2008-08-06 | 2008-08-06 | Epitaxial silicon wafer and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040864A true JP2010040864A (en) | 2010-02-18 |
Family
ID=41663674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203402A Pending JP2010040864A (en) | 2008-08-06 | 2008-08-06 | Epitaxial silicon wafer and method of manufacturing the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2010040864A (en) |
TW (1) | TW201013753A (en) |
WO (1) | WO2010016457A1 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059849A (en) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | Silicon epitaxial wafer and manufacturing method thereof |
CN103534791A (en) * | 2011-05-13 | 2014-01-22 | 胜高股份有限公司 | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element |
WO2014076945A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社Sumco | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
WO2014076933A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社Sumco | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
WO2014076921A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社Sumco | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
JP2014099451A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
JP2014099450A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
JP2014099481A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
WO2015104965A1 (en) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging element |
JP2015156455A (en) * | 2014-02-21 | 2015-08-27 | 株式会社Sumco | Method for manufacturing epitaxial wafer |
JP2015220242A (en) * | 2014-05-14 | 2015-12-07 | 株式会社Sumco | Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method |
JP2018098266A (en) * | 2016-12-08 | 2018-06-21 | キヤノン株式会社 | Photoelectric conversion device, method of manufacturing photoelectric conversion device, and camera |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6535432B2 (en) * | 2012-11-13 | 2019-06-26 | 株式会社Sumco | Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging device |
JP6278592B2 (en) * | 2012-11-13 | 2018-02-14 | 株式会社Sumco | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device |
JP2017175145A (en) * | 2017-05-01 | 2017-09-28 | 株式会社Sumco | Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method |
JP2017183736A (en) * | 2017-05-11 | 2017-10-05 | 株式会社Sumco | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166032A (en) * | 1985-01-17 | 1986-07-26 | Matsushita Electronics Corp | Semiconductor substrate |
JPH04130731A (en) * | 1990-09-21 | 1992-05-01 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
JP2001177086A (en) * | 1999-12-21 | 2001-06-29 | Sony Corp | Image pickup element and its manufacturing method |
JP2004281591A (en) * | 2003-03-14 | 2004-10-07 | Hitachi Ltd | Semiconductor epitaxial wafer, its manufacturing method, semiconductor device, and its manufacturing method |
WO2009004889A1 (en) * | 2007-07-04 | 2009-01-08 | Shin-Etsu Handotai Co., Ltd. | Thin film silicon wafer and its fabricating method |
JP5439801B2 (en) * | 2007-12-13 | 2014-03-12 | 株式会社Sumco | Epitaxial wafer and method for manufacturing the same |
-
2008
- 2008-08-06 JP JP2008203402A patent/JP2010040864A/en active Pending
-
2009
- 2009-08-03 WO PCT/JP2009/063740 patent/WO2010016457A1/en active Application Filing
- 2009-08-06 TW TW098126527A patent/TW201013753A/en unknown
Cited By (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059849A (en) * | 2010-09-08 | 2012-03-22 | Shin Etsu Handotai Co Ltd | Silicon epitaxial wafer and manufacturing method thereof |
JP5673811B2 (en) * | 2011-05-13 | 2015-02-18 | 株式会社Sumco | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device |
CN103534791A (en) * | 2011-05-13 | 2014-01-22 | 胜高股份有限公司 | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element |
KR101991882B1 (en) | 2011-05-13 | 2019-06-21 | 가부시키가이샤 사무코 | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element |
US9847370B2 (en) | 2011-05-13 | 2017-12-19 | Sumco Corporation | Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device |
US9496139B2 (en) | 2011-05-13 | 2016-11-15 | Sumco Corporation | Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device |
CN103534791B (en) * | 2011-05-13 | 2016-05-11 | 胜高股份有限公司 | The manufacture method of manufacture method, semiconductor epitaxial wafer and the solid-state imager of semiconductor epitaxial wafer |
KR20150127740A (en) * | 2011-05-13 | 2015-11-17 | 가부시키가이샤 사무코 | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element |
CN104823269A (en) * | 2012-11-13 | 2015-08-05 | 胜高股份有限公司 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
DE112013005407B4 (en) | 2012-11-13 | 2024-04-25 | Sumco Corp. | Method for producing semiconductor epitaxial wafers, semiconductor epitaxial wafers, and method for producing solid-state image sensor devices |
JP2014099481A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
JP2014099450A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
KR20150065901A (en) * | 2012-11-13 | 2015-06-15 | 가부시키가이샤 사무코 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
KR20150066597A (en) * | 2012-11-13 | 2015-06-16 | 가부시키가이샤 사무코 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
KR20150066598A (en) * | 2012-11-13 | 2015-06-16 | 가부시키가이샤 사무코 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
CN104781919A (en) * | 2012-11-13 | 2015-07-15 | 胜高股份有限公司 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
CN104781918A (en) * | 2012-11-13 | 2015-07-15 | 胜高股份有限公司 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
WO2014076933A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社Sumco | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
JP2014099454A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
WO2014076945A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社Sumco | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
JP2014099451A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
KR101964937B1 (en) | 2012-11-13 | 2019-04-02 | 가부시키가이샤 사무코 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
JP2014099482A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
JP2014099472A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
TWI549188B (en) * | 2012-11-13 | 2016-09-11 | 勝高股份有限公司 | Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device |
KR101669603B1 (en) * | 2012-11-13 | 2016-10-26 | 가부시키가이샤 사무코 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
WO2014076921A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社Sumco | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
KR101687525B1 (en) | 2012-11-13 | 2016-12-19 | 가부시키가이샤 사무코 | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element |
CN105814671A (en) * | 2014-01-07 | 2016-07-27 | 胜高股份有限公司 | Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging element |
KR20170059020A (en) * | 2014-01-07 | 2017-05-29 | 가부시키가이샤 사무코 | Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging element |
KR101882389B1 (en) | 2014-01-07 | 2018-07-26 | 가부시키가이샤 사무코 | Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging element |
US10153323B2 (en) | 2014-01-07 | 2018-12-11 | Sumco Corporation | Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor |
CN105814671B (en) * | 2014-01-07 | 2019-03-29 | 胜高股份有限公司 | Manufacturing method, the manufacturing method of semiconductor epitaxial wafer and solid-state imager of semiconductor epitaxial wafer |
US10629648B2 (en) | 2014-01-07 | 2020-04-21 | Sumco Corporation | Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor |
US11211423B2 (en) | 2014-01-07 | 2021-12-28 | Sumco Corporation | Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor |
WO2015104965A1 (en) * | 2014-01-07 | 2015-07-16 | 株式会社Sumco | Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging element |
JP2015156455A (en) * | 2014-02-21 | 2015-08-27 | 株式会社Sumco | Method for manufacturing epitaxial wafer |
JP2015220242A (en) * | 2014-05-14 | 2015-12-07 | 株式会社Sumco | Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method |
JP2018098266A (en) * | 2016-12-08 | 2018-06-21 | キヤノン株式会社 | Photoelectric conversion device, method of manufacturing photoelectric conversion device, and camera |
Also Published As
Publication number | Publication date |
---|---|
TW201013753A (en) | 2010-04-01 |
WO2010016457A1 (en) | 2010-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010016457A1 (en) | Epitaxial silicon wafer and method for production thereof | |
JP6516957B2 (en) | Method of manufacturing epitaxial wafer and method of manufacturing bonded wafer | |
US7755085B2 (en) | Semiconductor device and method for fabricating same | |
WO2007125863A1 (en) | Soi wafer manufacturing method | |
JP5261194B2 (en) | Semiconductor wafer with high thermal conductivity | |
WO2007125771A1 (en) | Soi wafer manufacturing method | |
JP6442818B2 (en) | Silicon wafer and manufacturing method thereof | |
JP2007318102A (en) | Method of manufacturing soi wafer | |
TWI688002B (en) | Method for manufacturing epitaxial silicon wafer, method for manufacturing epitaxial silicon wafer and solid imaging element | |
JP2009164590A (en) | Epitaxial wafer and method of producing the same | |
JP2009200231A (en) | Epitaxial wafer and method of manufacturing the same | |
JP5292810B2 (en) | Manufacturing method of SOI substrate | |
JP5625239B2 (en) | Manufacturing method of bonded wafer | |
CN111108583B (en) | Semiconductor epitaxial wafer, method for producing same, and method for producing solid-state imaging element | |
TW201937562A (en) | Method of manufacturing semiconductor epitaxial wafer, and semiconductor device manufacturing method | |
CN108885998B (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
JP3579069B2 (en) | Method for manufacturing semiconductor device | |
JP2003100760A (en) | Epitaxial silicon wafer and method for manufacturing the same | |
JP7334698B2 (en) | SOI WAFER MANUFACTURING METHOD AND SOI WAFER | |
JPH1174276A (en) | Epitaxial silicon semiconductor substrate and its manufacture | |
JP7380517B2 (en) | SOI wafer manufacturing method and SOI wafer | |
JP4826993B2 (en) | Method for producing p-type silicon single crystal wafer | |
JP2018137278A (en) | Bonded soi wafer manufacturing method | |
JP2022173926A (en) | Semiconductor epitaxial wafer and method for manufacturing the same | |
JPWO2004086488A1 (en) | Semiconductor epitaxial wafer |