JP3579069B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP3579069B2
JP3579069B2 JP18292793A JP18292793A JP3579069B2 JP 3579069 B2 JP3579069 B2 JP 3579069B2 JP 18292793 A JP18292793 A JP 18292793A JP 18292793 A JP18292793 A JP 18292793A JP 3579069 B2 JP3579069 B2 JP 3579069B2
Authority
JP
Japan
Prior art keywords
gettering
silicon film
silicon substrate
heat treatment
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18292793A
Other languages
Japanese (ja)
Other versions
JPH0737893A (en
Inventor
真美 斉藤
寛 冨田
紀久夫 山部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18292793A priority Critical patent/JP3579069B2/en
Publication of JPH0737893A publication Critical patent/JPH0737893A/en
Application granted granted Critical
Publication of JP3579069B2 publication Critical patent/JP3579069B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は、半導体装置の製造方法に係わり、特にシリコン基板内の汚染物質の除去に係わる半導体装置の製造方法の改良に関する。
【0002】
【従来の技術】
半導体装置の製造工程中に侵入する汚染物質、例えば、鉄,銅等の重金属は、少数キャリアの生成消滅中心の形成や,pn接合のリ−ク電流の増大や、過剰キャリア寿命の短命化等を引き起こし、その結果として半導体装置の電気的特性が劣化する。
【0003】
例えば、MOS型メモリ素子においては、電荷蓄積セル内に重金属が存在すると蓄積された電荷が減少し、これにより蓄積電荷が臨界電荷以下になると、メモリセルの状態が1から0へ反転し、蓄積情報が失われる。
【0004】
このように重金属汚染は、素子の電気的特性の劣化を引き起こし、特に超LSIの生産においては、少量の汚染でも素子特性が劣化・変動するため、生産歩留まりを低下させる大きな原因となっている。
【0005】
このような汚染に対して、従来から二つの対策がなされてきた。
一つは生産環境の清浄化を行なうことによって、ウェハーへの汚染を極力減らすことである。汚染源としては、例えば、クリーンルーム内のダスト、各種製造装置からのダストや汚染、或いは純水、ガス、化学薬品等からの汚染等が考えられる。これらのダスト、汚染等を低減する技術は、ウルトラクリーンテクノロジーとして開発が行なわれている。
【0006】
しかしながら、これらの生産環境の完全な清浄化達成には、時間、コスト等の色々な要因から困難な点が多い。
もう一つは重金属等の汚染物質を素子の活性領域から取り除いてしまうこと、すなわち、ゲッタリングである。
【0007】
ゲッタリングには、大きく分けて、イントリンシックゲッタリング(IG)とエクストリンシックゲッタリング(EG)とがある。
IGでは、650〜750℃程度の低温熱処理によって酸素の析出核を形成した後、1000〜1100℃程度の高温熱処理によって酸素を析出させ、この酸素に重金属等の汚染物質を取り込む。また、基板表面近傍の素子活性領域内に析出物が発生するのを防止するために、1200℃程度の高温熱処理を低温熱処理の前に行なうことも多い。通常、上記低温熱処理はウェハー製造工程で行ない、一方、上記高温熱処理は超LSI製造工程で行なっている。
【0008】
しかしながら、IGの場合、最適な酸素析出状態を作り出すため、低温から高温までの全ての熱プロセスにおけるウェハーの熱履歴管理が必要となり、ウェハーの転位強度との兼ね合いから高度の技術が必要になる。
【0009】
また、CZ結晶ではIG効果が望めるが、酸素濃度の低いFZ結晶ではその効果は望めない。
また、最近では、IGはシリコン基板中で各熱処理温度で過飽和となった金属不純物を捕まえるだけで、固溶限以下の不純物に関してはゲッタリング効果がないという報告がある。このため、IGでは一旦低温で捕まえた不純物も次の高温熱処理によって再放出されるという問題もある。更に、一般に、各金属不純物の固溶限は高温ほど高くなり、過飽和な金属不純物量は低下するので、IGでは高温状態においてゲッタリング効果がほとんど望めない。
【0010】
一方、EGには、リンゲッタリング、ウェハー裏面ダメージゲッタリング、p/p 気相エピタキシャル界面に発生するミスフィット転移によるゲッタリング、ウェハー裏面ポリシリコンゲッタリング等がある。
【0011】
リンゲッタリングでは、プロセスの最終工程でウェハー裏面からリンを拡散させ、金属不純物をリン拡散層に偏析させることによって、素子活性領域から金属不純物を取り除いている。しかしながら、リンゲッタリングを行なうには、POCl 等をリンの原料ガスとして用い、1021 atoms/cm 以上の高濃度のリン拡散層を形成する必要があるために、ウェハーを900〜1000℃程度の温度の下で酸化性雰囲気に晒す必要がある。更に、十分なリン拡散層を形成するためには高温長時間の熱処理が必要になる。
【0012】
また、ウェハー裏面ダメージゲッタリングでは、ウェハー裏面に故意に機械的歪みを形成し、この機械的歪みを核にして最初の酸化工程で酸化誘起積層欠陥(OSF)を発生させ、そこに金属不純物をトラップさせる。機械的歪みは、例えば、SiO 微粉をウェハー裏面に吹き付ければ形成できる。しかしながら、このゲッタリングにおいても高温熱処理が必要であり、且つ金属不純物の捕獲容量がOSF密度と相関があり、その容量に限界があり容量が少ない。
【0013】
また、p/p エピタキシャル膜のミスフィット転移によるゲッタリングでは、高濃度のボロン等の不純物が添加された基板上に高温状態でシリコン膜を気相エピタキシャル成長させ、界面にミスフィット転移を発生させ、そこに金属不純物をゲッタリングさせる。これも上記ゲッタリングと同様に転移によるゲッタリングであるため、その容量に限界があり、且つ比較的容量は少ない。
【0014】
また、ウェハー裏面ポリシリコンゲッタリングでは、ウェハーの裏面にポリシリコン膜を堆積させ、ウェハー中の金属不純物をポリシリコン膜中の粒界、或いはシリコン基板との界面に析出させているが、高温状態ではゲッタリング効果が小さいという問題がある。
【0015】
これらEGはゲッタリングサイトが主にウェハーの裏面になっているため、上記問題以外に、これらゲッタリング技術には次のような問題がある。
今後の半導体産業において微細化が進むと、コストと歩留まりとの関係から必然的にウェハーの大直径化が進み、その結果としてウェハーの反りや、強度の問題からウェハーの厚さが増加する。また、高集積化のために、浅い不純物の拡散層が必要になり、その結果として熱処理温度が低くなるとともに、熱処理時間も短くなる。したがって、ウェハー表面近傍の金属不純物を裏面のゲッタリングサイトまで拡散させ、汚染物質を素子形成層から十分に除去することが非常に困難になる。
【0016】
このような問題からウェハーの表面にゲッタリングサイトを形成する必要が生じ、その結果として、EG等のゲッタリング効果を有するウェハー上に別の生ウェハーを張り合わせ、生ウェハーを表面から研磨し、薄くすることによって表面近傍に別のウェハーのEG層を形成する技術や、ウェハー表面に高エネルギーイオンを注入することによって、素子形成層から数ミクロンの深い所にゲッタリングサイトを形成する技術や、p/p 気相エピタキシャル成長の界面に形成されるミスフィット転移層に不純物をゲッタリングする技術などが開発された。
【0017】
しかしながら、張り付けウェハーによるゲッタリングはウェハーが二枚必要になるためコスト高の問題がある。
また、高エネルギーイオン注入によるゲッタリングは高エネルギーのイオン注入を行なうため、チャンバー内の金属不純物により深いサイトが汚染されてしまうという問題がある。更に、浅い素子形成領域に結晶欠陥を発生させる恐れもある。
【0018】
また、ミスフィット転移によるゲッタリングは前記したようにミスフィット転移層がゲッタリングサイトとなるため、その容量が比較的少ないという問題がある。
【0019】
【発明が解決しようとする課題】
上述の如く、従来より種々のゲッタリングが提案され、それなりの効果も認められ、有望視されているが、その欠点も顕著になり、今後の微細化に対して本命視されるものはまだ無い。
【0020】
本発明は上記事情を考慮してなされたもので、その目的とするところは、今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる半導体装置およびその製造方法を提供することにある。
【0021】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置の製造方法は、シリコン基板上の少なくとも一部分に、ピーク濃度が10 20 atoms/cm 3 以上の濃度分布を有するボロンまたはリンの少なくとも一方を含むアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を固相成長により単結晶シリコン膜に変え、ゲッタリングサイトを形成する工程と、前記ゲッタリングサイトを形成する工程に続いて行われる工程であって、熱処理によって、前記シリコン基板内の汚染物質を前記単結晶シリコン膜内に取り込む工程とを備えたことを特徴とする。
【0023】
【作用】
本発明等の研究によれば、シリコン基板の表面にゲッタリングサイトとして、ピーク濃度が1020 atoms/cm 以上の濃度分布を有するボロンまたはリンを含み、素子が形成されてない単結晶シリコン膜を用いると、熱処理温度に関係なく(600〜1200℃程度)良好なゲッタリング効果が得られることが分かった。また、上記単結晶シリコン膜はシリコン基板の表面に形成することもできるので、シリコン基板の表面から深い所(例えばシリコン基板の裏面)にゲッタリングサイトを形成する場合に比べて、汚染物質の除去のための熱処理の時間を短くできる。したがって、上記知見に基づいた本発明の半導体装置の製造方法によれば、高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる。
【0024】
【実施例】
以下、図面を参照しながら実施例を説明する。
図1は、本発明の第1の実施例に係るゲッタリング方法を説明するための工程断面図である。
【0025】
まず、図1(a)に示すように、例えば、n型シリコン基板1の(100)面上に、Si ガス、B ガスを用いたLPCVD法等によって、膜厚が300nm程度で、ボロンのピーク濃度が1020atoms/cm 以上のアモルファスシリコン膜2を堆積する。
【0026】
次に図1(b)に示すように、600℃程度の低温熱処理による固相エピタキシャル成長によって、アモルファスシリコン膜2をゲッタリングサイトとしての単結晶シリコン膜3に変える。
【0027】
ここで、単結晶シリコン膜3は、ゲッタリングサイトとして単独に用いるものであり、パイポーラトランジスタの埋め込みエピタキシャル層に用いられている単結晶シリコン膜のように、外部の電極と電気的に接続されているものではないので、この単結晶シリコン膜3の上部にはあらゆる構造の素子を形成することができる。
【0028】
この後、1000℃程度の熱処理を30分間施し、シリコン基板1内の重金属等の汚染物を単結晶シリコン膜3内に偏析させ、素子活性領域となる領域内の汚染物を取り除く。
【0029】
図3は、上記ゲッタリングの効果を示す不純物(Fe)の濃度プロファイルである。
これは、シリコン基板の表面側にボロン濃度1020atoms/cm 、膜厚約300nmのゲッタリングサイトとしての単結晶シリコン膜を形成した後、このシリコン基板の裏面側にFeを強制汚染し(Fe濃度:100ppmの酸性溶液)、1000℃、30分の熱処理を行なったものに対し、単結晶シリコン膜が形成されている表面側からSIMS分析して得られたものである。
【0030】
図3からFeがゲッタリングサイトである単結晶シリコン膜中に均一に捕獲されていることが分かる。
すなわち、シリコン基板の裏面側に汚染したFeが熱処理によってシリコン基板中を拡散し、単結晶シリコン膜に捕獲されていることが分かる。
【0031】
更に、シリコン基板中に拡散したボロンの層にはFeがゲッタリングされていないことから、シリコン基板中の高濃度のボロン拡散層よりも、固相エピタキシャル成長によって形成され、ボロンが添加された単結晶シリコン膜の方がゲッタリング効果が高いことが分かる。
【0032】
また、比較のために、シリコン基板上に形成したボロンが添加されたポリシリコン膜のゲッタリング効果を、前述と同様の方法(SIMS分析)にて検討してみた。
【0033】
その結果、ボロンが添加された単結晶シリコン膜と同様にボロンが添加されたポリシリコン膜中にもFeが均一にゲッタリングされていることが分かった。
すなわち、ポリシリコンゲッタリングのゲッタリングサイトは、一般に、ポリシリコンの結晶粒界、或いはポリシリコン膜とシリコン基板との界面と考えられているが、上記結果から考えると、ポリシリコン膜の結晶粒界が必ずしもゲッタリングサイトとして必要な訳ではなく、ポリシリコン結晶粒中若しくは固相エピタキシャル成長層中の点欠点、又は高濃度の不純物を添加することによって発生した点欠陥がゲッタリングサイトとして働いているものと考えられる。
【0034】
本実施例の場合、ゲッタリングサイトはポリシリコン膜でなく単結晶シリコン膜であるため、その上部に半導体薄膜をエピタキシャル成長によって容易に形成することができる。このため、上述したポリシリコンゲッタリングの場合とは異なり、別の半導体基板を張り付けることなく、容易に埋め込みゲッタリングサイトを形成することができる。
【0035】
図4は、Feで汚染されたシリコン基板中の少数キャリアーの再結合寿命と熱処理温度との関係を示す特性図である。また、比較のために、本実施例の単結晶シリコン膜と同じ膜厚の裏面ポリシリコンゲッタリング(比較例1)と、2ステップIG(比較例2)についても調べてみた。
【0036】
図4から本実施例のゲッタリングが施されたシリコン基板は、全ての温度領域(600〜1200℃程度)において、比較例1,2のゲッタリングが施されたシリコン基板よりも、再結合寿命を長くできることが分かる。
【0037】
すなわち、本実施例のゲッタリングは、低温ほどゲッタリング効果が増しているが、熱処理温度が高くても従来のゲッタリングよりも十分に高いゲッタリング効果が得られるものである。
【0038】
図5は、リンが添加された単結晶シリコン膜3を用いた場合に、シリコン基板1の表面に形成したpn接合における接合リーク電流と熱処理時間との関係を示す図である。また、比較のために、従来の裏面EGの一つである裏面ポリシリコン付きウェハーの場合についても調べてみた。
【0039】
図5から本実施例のゲッタリング(フロントサイドゲッタリング)は、従来例のゲッタリング(バックサイドゲッタリング)に比べて、低温短時間でもリーク電流が小さく、ゲッタリング効果が高いことが分かる。
【0040】
また、ゲッタリングサイトが素子形成領域の表面側に形成されているので、裏面側に形成されている場合に比べて、短い時間で済む。このため、今後予想されるウェハーの大直径化に伴ってウェハー厚さが増大しても高温の熱処理を長く行なう必要が無く、シリコン基板に形成された拡散層の再拡散を防止できる。
【0041】
したがって、本実施例のゲッタリングによれば、今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる。
【0042】
また、ゲッタリングサイトが素子形成領域の基板表面に設けられている本実施例のシリコン基板を用い、半導体集積回路を製造すれば、製造プロセスの最初の段階からプロセスをスルーした効果的なゲッタリングを行なうことができる。
【0043】
ここで、本実施例のゲッタリングを従来の種々のゲッタリングと比べると次のようになる。
まず、本実施例のゲッタリングは、高温気相エピタキシャル成長によってp/p の基板側に形成されるミスフィット転移に金属不純物をゲッタリングさせる方法とは全く異なる。
【0044】
すなわち、本実施例のゲッタリングは、高濃度の不純物(ボロン,リン等)が添加された固相エピタキシャル成長の単結晶シリコン膜がゲッタリングサイトとして働いており、ミスフィット転移によるゲッタリングとはゲッタリングサイトが異なる。
【0045】
また、ミスフィット転移によるゲッタリングは、IGと同様にシリコン基板中で過飽和になった不純物しかゲッタリングできないが、本実施例のゲッタリングは、図4に示したように、高温状態でシリコン基板中に固溶しているFe等の金属汚染物も効果的にゲッタリングできる。
【0046】
また、フロントサイドゲッタリングである高エネルギーイオン注入によるゲッタリングとを比較すると、高エネルギーイオン注入によるゲッタリングでは、イオン注入による欠陥がゲッタリングサイトとして働いているため、一旦高温熱処理を施すことによって欠陥の一部が回復し、ゲッタリング効果は低下する。
【0047】
一方、本実施例のゲッタリングでは、ゲッタリングサイトをLPCVD等によるアモルファスシリコン膜の堆積と、固相成長のための熱処理によって形成するため、高エネルギーイオン注入により形成するゲッタリングサイトよりも遥かに容量の大きいゲッタリングサイトをシリコン基板に欠陥等のダメージを与えることなく形成することができる。しかも、実効的には熱処理を何回行ってもゲッタリング効果は低下しない。
【0048】
また、リンゲッタリングと比較すると、リン濃度はリン拡散の熱処理温度、拡散時間によって決まり、高濃度のリン不純物層を形成するには少なくとも850℃以上の高温熱処理を数時間施す必要があるが、本実施例によれば、LPCVD等の堆積方法によって、例えば、600℃程度の低温で、且つ1020atoms/cm 以上の高濃度のリンやボロンを含む不純物層(単結晶シリコン膜3)を容易に形成できる。
【0049】
更に、リンゲッタリングでは、ゲッタリングサイトとしての高濃度のリン不純物層を幅広く形成するのが難しいが、本実施例によれば、ゲッタリングサイトとしての単結晶シリコン膜を厚く形成できるので、容量の大きいゲッタリングサイトを容易に設けることができる。すなわち、従来のゲッタリングに比べ、容量の大きいゲッタリングサイトを容易に形成できるため、ゲッタリング効果の持続性の面においても優れている。
【0050】
図2は、本発明の第2の実施例に係るゲッタリングサイトの構造を示す断面図である。
本実施例が先の実施例と異なる点は、ゲッタリングサイトとしての単結晶シリコン膜3が、シリコン基板1の表面の一部に形成されていることにある。このような構造は以下のようにして形成することができる。例えば、シリコン基板1の表面を部分的にエッチングし、溝或いは穴を形成した後、第1の実施例と同様にして、全面に単結晶シリコン膜3を形成する。その後、単結晶シリコン膜3と同じエッチング速度の膜により平坦化し、最後に、エッチバックすることにより完成する。
【0051】
図6は、本発明の第3の実施例に係るゲッタリングサイトの構造を示す断面図である。
シリコン基板1の全面には固相エピタキシャル成長によって不純物(ボロンまたはリン)が添加された単結晶シリコン膜3が形成され、この単結晶シリコン膜3上にはシリコン薄膜4が形成されている。このシリコン薄膜4は、例えば、気相エピタキシャル成長や、固相エピタキシャル成長によって形成する。
【0052】
本実施例のように、埋め込み構造のゲッタリングサイトを形成した場合、素子形成層となるシリコン薄膜4に混入した重金属等のゲッタリングによる汚染物の除去は、素子形成工程中の熱処理により行なわれる。
【0053】
図9は、このゲッタリングの効果を示すSIMS分析による汚染物であるFeの深さ方向の分布図である。
図9からFeはゲッタリングサイトである単結晶シリコン膜中に均一に捕獲されていることが分かる。
【0054】
なお、単結晶シリコン膜中に添加する不純物は、ボロンまたはリンの一方だけでも、ボロンおよびリンの両方であっても良い。更に、この添加するボロンまたはリンの濃度は、1020atoms/cm 以上で、好ましくは1021atoms/cm 以上にする。
【0055】
また、本実施例の場合、シリコン薄膜4はその内部に添加されるドーパントの濃度が、単結晶シリコン膜3中に添加される不純物(ボロンまたはリン)の濃度よりも低ければ良い。
【0056】
また、一般に行なわれているウェハーの張り合わせ技術を用いて、シリコン薄膜の代わりに別のシリコン基板を張り付けても良い。すなわち、単結晶シリコン膜上に形成する半導体膜や半導体基板等は、どの様な手法によって形成されても問題ない。
【0057】
図7は、本発明の第4の実施例に係るゲッタリングサイトの構造を示す断面図である。
本実施例が第3の実施例と異なる点は、ゲッタリングサイトである単結晶シリコン膜3が、シリコン基板1の表面に部分的に形成されていることにある。このような構造は、例えば、シリコン基板1の表面を部分的にエッチングし、溝或いは穴を形成した後、第2の実施例と同様に、全面に単結晶シリコン膜3を形成し、単結晶シリコン膜3とエッチング速度が等しい膜で平坦化した後、エッチバックによって単結晶シリコン膜3の埋め込みを行ない、その後、全面にシリコン薄膜4を堆積することにより形成することができる。
【0058】
また、シリコン基板1の全面に単結晶シリコン膜3を形成し、この単結晶シリコン膜3を部分的にエッチング除去した後、全面にシリコン薄膜4を堆積しても同様な構造が得られる。
【0059】
更にまた、部分的に高濃度の不純物が添加されたアモルファスシリコン層をエピタキシャル成長によって単結晶シリコン膜に変えても得られる。
図8は、本発明の第5の実施例に係るゲッタリングサイトの構造を示す断面図である。
【0060】
本実施例が第3の実施例と異なる点は、シリコン基板1の裏面側にもゲッタリングサイトである単結晶シリコン膜3aが形成されていることにある。
本実施例でも先の実施例と同様な効果が得られるのは勿論のこと、シリコン基板1の裏面側から混入する重金属等の汚染物の素子形成領域への拡散を防止することができる。
【0061】
図10は、本発明の第6の実施例に係るゲッタリングサイトの構造を示す断面図である。
シリコン基板1の表面には、固相エピタキシャル成長によって、ボロンまたはリンの少なくも一方を含む複数の単結晶シリコン膜3が形成されている。
【0062】
このような構造は、例えば、部分的に複数の単結晶シリコン膜3を固相エピタキシャル成長させて形成したり、全面に単結晶シリコン膜3を形成した後に、この単結晶シリコン膜3をエッチング分離したりすることで実現できる。
【0063】
図11は、本発明の第7の実施例に係るゲッタリングサイトの形成方法を示す工程図である。
まず、図11(a)に示すように、シリコン基板1の表面に複数の溝を形成する。次いでボロンまたはリンの少なくとも一方が添加されたアモルファスシリコン膜(不図示)を全面に形成した後、エッチバックを行ない、アモルファスシリコン膜を溝内にのみに残置させる。
【0064】
次に図11(b)に示すように、固相エピタキシャル成長によってアモルファスシリコン膜を単結晶シリコン膜3に変える。
このような方法により、複数の単結晶シリコン膜3が表面に埋め込まれた構造のゲッタリングサイトが得られる。
【0065】
なお、本発明は上述した実施例に限定されるものではない。例えば、第1の実施例では、ゲッタリングサイトである単結晶シリコン膜3をシリコン基板1の素子形成領域となる表面に形成したが、図12に示すように、シリコン基板1の裏面全面に形成しても良いし、また、裏面に部分的に形成しても良い。
【0066】
また、上記実施例では、汚染物がFeの場合についての効果の説明したが、本発明は、他の汚染物、例えば、Cu、Ni、Cr等の金属不純物に対しても有効である。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【0067】
【発明の効果】
以上詳述したように本発明によれば、今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るゲッタリング方法を説明するための工程断面図。
【図2】本発明の第2の実施例に係るゲッタリングサイトの構造を示す断面図。
【図3】本発明のゲッタリング効果を示す不純物濃度のプロファイル。
【図4】本発明のゲッタリング効果を示す熱処理温度と再結合寿命とに関する特性図。
【図5】本発明のゲッタリング効果を示す熱処理時間とリーク電流とに関する特性図。
【図6】本発明の第3の実施例に係るゲッタリングサイトの構造を示す断面図。
【図7】本発明の第4の実施例に係るゲッタリングサイトの構造を示す断面図。
【図8】本発明の第5の実施例に係るゲッタリングサイトの構造を示す断面図。
【図9】本発明のゲッタリング効果を示す不純物の濃度プロファイル
【図10】本発明の第6の実施例に係るゲッタリングサイトの構造を示す断面図。
【図11】本発明の第7の実施例に係るゲッタリングサイトの形成方法を示す工程図。
【図12】第1の実施例の変形例を示す図。
【符号の説明】
1…シリコン基板
2…アモルファスシリコン膜
3,3a…単結晶シリコン膜
4…シリコン薄膜
[0001]
[Industrial applications]
The present invention relates to a method for manufacturing a semiconductor device , and more particularly to an improvement in a method for manufacturing a semiconductor device related to removal of contaminants in a silicon substrate.
[0002]
[Prior art]
Contaminants, such as heavy metals such as iron and copper, which enter during the manufacturing process of a semiconductor device form a minority carrier generation and annihilation center, increase a pn junction leak current, and shorten the life of an excess carrier. And the electrical characteristics of the semiconductor device are degraded as a result.
[0003]
For example, in a MOS memory device, when a heavy metal is present in a charge storage cell, the stored charge is reduced. When the stored charge becomes less than the critical charge, the state of the memory cell is inverted from 1 to 0, and Information is lost.
[0004]
As described above, heavy metal contamination causes deterioration of the electrical characteristics of the device. Particularly in the production of VLSI, even a small amount of contamination deteriorates and fluctuates the device characteristics, which is a major cause of lowering the production yield.
[0005]
Conventionally, two countermeasures have been taken against such contamination.
One is to minimize contamination of the wafer by cleaning the production environment. As the contamination source, for example, dust in a clean room, dust and contamination from various manufacturing apparatuses, or contamination from pure water, gas, chemicals, and the like can be considered. The technology for reducing these dusts and pollution is being developed as an ultra-clean technology.
[0006]
However, achieving complete cleaning of these production environments has many difficulties due to various factors such as time and cost.
The other is to remove contaminants such as heavy metals from the active region of the device, that is, gettering.
[0007]
Gettering is roughly classified into intrinsic gettering (IG) and extrinsic gettering (EG).
In the IG, after a precipitation nucleus of oxygen is formed by low-temperature heat treatment at about 650 to 750 ° C., oxygen is precipitated by high-temperature heat treatment at about 1000 to 1100 ° C., and contaminants such as heavy metals are incorporated into the oxygen. Further, in order to prevent the generation of precipitates in the element active region near the substrate surface, a high-temperature heat treatment at about 1200 ° C. is often performed before the low-temperature heat treatment. Usually, the low-temperature heat treatment is performed in a wafer manufacturing process, while the high-temperature heat treatment is performed in an VLSI manufacturing process.
[0008]
However, in the case of IG, in order to create an optimal oxygen precipitation state, it is necessary to manage the thermal history of the wafer in all thermal processes from low to high temperatures, and high technology is required in view of the balance with the dislocation strength of the wafer.
[0009]
The IG effect can be expected in the CZ crystal, but the effect cannot be expected in the FZ crystal having a low oxygen concentration.
Recently, it has been reported that IG merely captures supersaturated metal impurities in a silicon substrate at each heat treatment temperature, and has no gettering effect on impurities below the solid solubility limit. For this reason, in the IG, there is a problem that impurities once captured at a low temperature are re-emitted by the next high-temperature heat treatment. Further, in general, the solid solubility limit of each metal impurity increases as the temperature increases, and the amount of supersaturated metal impurities decreases, so that the IG can hardly expect a gettering effect in a high temperature state.
[0010]
On the other hand, the EG includes ring gettering, wafer backside damage gettering, gettering due to misfit transition generated at the p / p + vapor phase epitaxial interface, and wafer backside polysilicon gettering.
[0011]
In the phosphorus gettering, phosphorus is diffused from the back surface of the wafer in the final step of the process, and the metal impurities are removed from the element active region by segregating the metal impurities into the phosphorus diffusion layer. However, in order to perform phosphorus gettering, it is necessary to use POCl 3 or the like as a phosphorus source gas and to form a phosphorus diffusion layer having a high concentration of 10 21 atoms / cm 3 or more. It is necessary to expose to an oxidizing atmosphere at a moderate temperature. Further, a heat treatment at a high temperature for a long time is required to form a sufficient phosphorus diffusion layer.
[0012]
In the backside damage gettering of the wafer, mechanical strain is intentionally formed on the backside of the wafer, and the mechanical strain is used as a nucleus to generate oxidation-induced stacking faults (OSF) in the first oxidation step, and to remove metal impurities there. Let it be trapped. The mechanical strain can be formed, for example, by spraying SiO 2 fine powder on the back surface of the wafer. However, even in this gettering, a high-temperature heat treatment is required, and the trapping capacity of metal impurities has a correlation with the OSF density, and the capacity is limited and the capacity is small.
[0013]
In gettering by misfit transition of the p / p + epitaxial film, a silicon film is vapor-phase epitaxially grown at a high temperature on a substrate to which a high concentration of impurities such as boron is added, and misfit transition occurs at an interface. , Gettering metal impurities there. Since this is also gettering by transition similarly to the above gettering, its capacity is limited and its capacity is relatively small.
[0014]
In the backside polysilicon gettering of the wafer, a polysilicon film is deposited on the backside of the wafer, and metal impurities in the wafer are precipitated at grain boundaries in the polysilicon film or at the interface with the silicon substrate. Then, there is a problem that the gettering effect is small.
[0015]
In these EGs, since the gettering sites are mainly located on the back surface of the wafer, in addition to the above-mentioned problems, these gettering techniques have the following problems.
As the miniaturization progresses in the semiconductor industry in the future, the diameter of the wafer will inevitably increase due to the relationship between cost and yield, and as a result, the thickness of the wafer will increase due to the warpage and strength of the wafer. In addition, a shallow impurity diffusion layer is required for high integration. As a result, the heat treatment temperature is reduced, and the heat treatment time is shortened. Therefore, it is very difficult to diffuse metal impurities near the wafer surface to gettering sites on the back surface and to sufficiently remove contaminants from the element formation layer.
[0016]
Due to such a problem, it is necessary to form a gettering site on the surface of the wafer, and as a result, another raw wafer is stuck on a wafer having a gettering effect such as EG, and the raw wafer is polished from the surface and thinned. To form an EG layer of another wafer in the vicinity of the surface by implanting high-energy ions into the wafer surface to form a gettering site several microns deep from the element formation layer; A technique for gettering impurities into a misfit transition layer formed at the interface of / p + vapor phase epitaxial growth has been developed.
[0017]
However, gettering using a bonded wafer requires two wafers, and thus has a problem of high cost.
Also, gettering by high-energy ion implantation involves high-energy ion implantation, which causes a problem in that deep sites are contaminated by metal impurities in the chamber. Further, crystal defects may be generated in shallow element formation regions.
[0018]
In addition, gettering due to misfit transition has a problem that the capacity is relatively small because the misfit transition layer serves as a gettering site as described above.
[0019]
[Problems to be solved by the invention]
As described above, various types of gettering have been conventionally proposed, and a certain effect has been recognized, and it is regarded as promising. However, the drawback is also remarkable, and there is no one that is regarded as important for future miniaturization. .
[0020]
The present invention has been made in consideration of the above circumstances, and its purpose is to sufficiently remove contaminants in a silicon substrate even in a high-temperature, short-time or low-temperature heat treatment required for future miniaturization of elements. And a method of manufacturing the same.
[0021]
[Means for Solving the Problems]
In order to achieve the above object, in a method for manufacturing a semiconductor device according to the present invention, at least a part of a silicon substrate contains at least one of boron and phosphorus having a concentration distribution of 10 20 atoms / cm 3 or more. A step of forming an amorphous silicon film, a step of changing the amorphous silicon film into a single crystal silicon film by solid phase growth to form a gettering site, and a step performed following the step of forming the gettering site. And introducing a contaminant in the silicon substrate into the single crystal silicon film by heat treatment .
[0023]
[Action]
According to the study of the present invention and the like, a peak concentration of 10 20 atoms / cm 3 is obtained as a gettering site on the surface of a silicon substrate. It was found that when a single crystal silicon film containing boron or phosphorus having the above concentration distribution and having no element formed thereon was used, a good gettering effect was obtained irrespective of the heat treatment temperature (about 600 to 1200 ° C.). . Further, since the single-crystal silicon film can be formed on the surface of the silicon substrate, the removal of contaminants is smaller than when a gettering site is formed deep from the surface of the silicon substrate (for example, the back surface of the silicon substrate). Heat treatment time can be shortened. Therefore, according to the method for manufacturing a semiconductor device of the present invention based on the above findings, it is possible to sufficiently remove contaminants in the silicon substrate even by a high-temperature, short-time or low-temperature heat treatment.
[0024]
【Example】
Hereinafter, embodiments will be described with reference to the drawings.
FIG. 1 is a process sectional view for explaining a gettering method according to a first embodiment of the present invention.
[0025]
First, as shown in FIG. 1A, for example, a film thickness of 300 nm is formed on a (100) plane of an n-type silicon substrate 1 by an LPCVD method using a Si 2 H 6 gas or a B 2 H 6 gas. The amorphous silicon film 2 having a boron concentration of about 10 20 atoms / cm 3 or more is deposited.
[0026]
Next, as shown in FIG. 1B, the amorphous silicon film 2 is changed to a single crystal silicon film 3 as a gettering site by solid phase epitaxial growth by a low-temperature heat treatment at about 600 ° C.
[0027]
Here, the single crystal silicon film 3 is used alone as a gettering site, and is electrically connected to an external electrode like a single crystal silicon film used for a buried epitaxial layer of a bipolar transistor. Therefore, an element having any structure can be formed on the single crystal silicon film 3.
[0028]
Thereafter, a heat treatment at about 1000 ° C. is performed for 30 minutes to segregate contaminants such as heavy metals in the silicon substrate 1 into the single crystal silicon film 3 to remove contaminants in a region serving as an element active region.
[0029]
FIG. 3 is a concentration profile of the impurity (Fe) showing the gettering effect.
This is because, after forming a single crystal silicon film as a gettering site with a boron concentration of 10 20 atoms / cm 3 and a film thickness of about 300 nm on the front side of the silicon substrate, Fe is forcibly contaminated on the back side of the silicon substrate ( This was obtained by performing SIMS analysis from the surface side where a single crystal silicon film was formed on a heat-treated one at 1000 ° C. for 30 minutes, which was heat-treated at 1000 ° C. for 30 minutes.
[0030]
FIG. 3 shows that Fe is uniformly captured in the single crystal silicon film which is a gettering site.
That is, it can be seen that Fe contaminated on the back side of the silicon substrate diffuses in the silicon substrate by the heat treatment and is captured by the single crystal silicon film.
[0031]
Further, since Fe is not gettered in the boron layer diffused in the silicon substrate, the boron-doped single crystal is formed by solid phase epitaxial growth rather than the high concentration boron diffusion layer in the silicon substrate. It can be seen that the silicon film has a higher gettering effect.
[0032]
For comparison, the gettering effect of a boron-doped polysilicon film formed on a silicon substrate was examined by the same method (SIMS analysis) as described above.
[0033]
As a result, it was found that Fe was uniformly gettered in the boron-added polysilicon film as well as in the boron-added single crystal silicon film.
In other words, the gettering site of polysilicon gettering is generally considered to be a crystal grain boundary of polysilicon or an interface between the polysilicon film and the silicon substrate. The field is not necessarily required as a gettering site, and point defects in polysilicon grains or solid-phase epitaxial growth layers or point defects generated by adding high-concentration impurities work as gettering sites. It is considered.
[0034]
In this embodiment, since the gettering site is not a polysilicon film but a single crystal silicon film, a semiconductor thin film can be easily formed thereon by epitaxial growth. Therefore, unlike the case of the polysilicon gettering described above, the buried gettering site can be easily formed without attaching another semiconductor substrate.
[0035]
FIG. 4 is a characteristic diagram showing the relationship between the recombination lifetime of minority carriers in a silicon substrate contaminated with Fe and the heat treatment temperature. For comparison, the backside polysilicon gettering (Comparative Example 1) and the two-step IG (Comparative Example 2) having the same thickness as the single-crystal silicon film of this example were also examined.
[0036]
From FIG. 4, the gettered silicon substrate of the present example has a shorter recombination lifetime than the gettered silicon substrates of Comparative Examples 1 and 2 in all temperature ranges (about 600 to 1200 ° C.). It can be seen that can be lengthened.
[0037]
That is, in the gettering of the present embodiment, the gettering effect increases as the temperature decreases, but even if the heat treatment temperature is high, a gettering effect sufficiently higher than that of the conventional gettering can be obtained.
[0038]
FIG. 5 is a diagram showing a relationship between a junction leakage current and a heat treatment time in a pn junction formed on the surface of the silicon substrate 1 when the single crystal silicon film 3 to which phosphorus is added is used. For comparison, a case of a wafer with backside polysilicon, which is one of the conventional backside EGs, was also examined.
[0039]
From FIG. 5, it can be seen that the gettering (front side gettering) of this embodiment has a smaller leak current even at a low temperature for a short time and a higher gettering effect than the gettering (backside gettering) of the conventional example.
[0040]
Further, since the gettering site is formed on the front surface side of the element formation region, it takes less time than when it is formed on the back surface side. Therefore, even if the thickness of the wafer increases with the expected diameter of the wafer in the future, it is not necessary to perform a high-temperature heat treatment for a long time, and the diffusion of the diffusion layer formed on the silicon substrate can be prevented.
[0041]
Therefore, according to the gettering of the present embodiment, contaminants in the silicon substrate can be sufficiently removed even by a high-temperature, short-time or low-temperature heat treatment required for miniaturization of elements in the future.
[0042]
Also, if a semiconductor integrated circuit is manufactured using the silicon substrate of the present embodiment in which a gettering site is provided on the substrate surface in the element formation region, an effective gettering process can be performed from the first stage of the manufacturing process. Can be performed.
[0043]
Here, the gettering of this embodiment is as follows when compared with various getterings of the related art.
First, the gettering of this embodiment is completely different from the method of gettering a metal impurity to a misfit transition formed on the p / p + substrate side by high-temperature vapor phase epitaxial growth.
[0044]
That is, in the gettering of this embodiment, the single crystal silicon film grown by solid phase epitaxial growth to which a high concentration of impurities (boron, phosphorus, etc.) is added acts as a gettering site. Ring site is different.
[0045]
In the gettering due to the misfit transition, only the supersaturated impurities can be gettered in the silicon substrate as in the case of the IG. However, the gettering in the present embodiment, as shown in FIG. Metal contaminants such as Fe dissolved therein can be effectively gettered.
[0046]
In comparison with gettering by high-energy ion implantation, which is front side gettering, since defects by ion implantation function as gettering sites in gettering by high-energy ion implantation, once high-temperature heat treatment is performed. Some of the defects are recovered, and the gettering effect is reduced.
[0047]
On the other hand, in the gettering of this embodiment, the gettering site is formed by deposition of an amorphous silicon film by LPCVD or the like and heat treatment for solid-phase growth, so that the gettering site is far more than the gettering site formed by high-energy ion implantation. A gettering site having a large capacity can be formed without damaging the silicon substrate such as a defect. In addition, the gettering effect does not decrease effectively no matter how many times the heat treatment is performed.
[0048]
Compared with phosphorus gettering, the phosphorus concentration is determined by the heat treatment temperature and diffusion time of phosphorus diffusion, and a high-temperature heat treatment of at least 850 ° C. or more must be performed for several hours to form a high-concentration phosphorus impurity layer. According to this embodiment, an impurity layer (single-crystal silicon film 3) containing phosphorus or boron at a low temperature of about 600 ° C. and a high concentration of 10 20 atoms / cm 3 or more is formed by a deposition method such as LPCVD. It can be easily formed.
[0049]
Further, in the phosphorus gettering, it is difficult to widely form a high-concentration phosphorus impurity layer as a gettering site. However, according to the present embodiment, a single-crystal silicon film as a gettering site can be formed thick, so that Gettering site having a large value can be easily provided. That is, since a gettering site having a large capacity can be easily formed as compared with the conventional gettering, the gettering effect is also excellent in the sustainability.
[0050]
FIG. 2 is a sectional view showing the structure of the gettering site according to the second embodiment of the present invention.
This embodiment is different from the previous embodiment in that the single crystal silicon film 3 as a gettering site is formed on a part of the surface of the silicon substrate 1. Such a structure can be formed as follows. For example, after partially etching the surface of the silicon substrate 1 to form a groove or a hole, the single crystal silicon film 3 is formed on the entire surface in the same manner as in the first embodiment. Thereafter, the film is flattened by a film having the same etching rate as the single crystal silicon film 3, and finally completed by etching back.
[0051]
FIG. 6 is a sectional view showing the structure of the gettering site according to the third embodiment of the present invention.
A single-crystal silicon film 3 to which an impurity (boron or phosphorus) is added is formed on the entire surface of the silicon substrate 1 by solid phase epitaxial growth, and a silicon thin film 4 is formed on the single-crystal silicon film 3. The silicon thin film 4 is formed by, for example, vapor phase epitaxial growth or solid phase epitaxial growth.
[0052]
When a gettering site having a buried structure is formed as in this embodiment, removal of contaminants by gettering such as heavy metals mixed into the silicon thin film 4 serving as an element formation layer is performed by heat treatment during the element formation step. .
[0053]
FIG. 9 is a distribution diagram in the depth direction of Fe which is a contaminant by SIMS analysis showing the effect of the gettering.
From FIG. 9, it can be seen that Fe is uniformly captured in the single crystal silicon film which is a gettering site.
[0054]
Note that the impurity added to the single crystal silicon film may be either boron or phosphorus alone or both boron and phosphorus. Further, the concentration of boron or phosphorus to be added is set to 10 20 atoms / cm 3 or more, preferably 10 21 atoms / cm 3 or more.
[0055]
In the case of the present embodiment, the concentration of the dopant added to the inside of the silicon thin film 4 may be lower than the concentration of the impurity (boron or phosphorus) added to the single crystal silicon film 3.
[0056]
Alternatively, another silicon substrate may be attached instead of the silicon thin film using a commonly used wafer attachment technique. That is, the semiconductor film, the semiconductor substrate, and the like formed over the single crystal silicon film can be formed by any method.
[0057]
FIG. 7 is a sectional view showing the structure of the gettering site according to the fourth embodiment of the present invention.
This embodiment is different from the third embodiment in that the single crystal silicon film 3 serving as a gettering site is partially formed on the surface of the silicon substrate 1. In such a structure, for example, after partially etching the surface of the silicon substrate 1 to form a groove or a hole, a single-crystal silicon film 3 is formed on the entire surface in the same manner as in the second embodiment. After flattening the silicon film 3 with a film having the same etching rate as that of the silicon film 3, the single crystal silicon film 3 is buried by etch-back, and then the silicon thin film 4 is deposited on the entire surface.
[0058]
A similar structure can be obtained by forming a single crystal silicon film 3 on the entire surface of the silicon substrate 1, partially removing the single crystal silicon film 3 by etching, and then depositing a silicon thin film 4 on the entire surface.
[0059]
Furthermore, it can be obtained by changing an amorphous silicon layer to which a high concentration impurity is partially added into a single crystal silicon film by epitaxial growth.
FIG. 8 is a sectional view showing the structure of the gettering site according to the fifth embodiment of the present invention.
[0060]
This embodiment is different from the third embodiment in that a single-crystal silicon film 3a as a gettering site is also formed on the back surface of the silicon substrate 1.
In this embodiment as well, the same effects as those of the previous embodiment can be obtained, and the diffusion of contaminants such as heavy metals mixed from the back surface of the silicon substrate 1 into the element formation region can be prevented.
[0061]
FIG. 10 is a sectional view showing the structure of the gettering site according to the sixth embodiment of the present invention.
A plurality of single-crystal silicon films 3 containing at least one of boron and phosphorus are formed on the surface of the silicon substrate 1 by solid phase epitaxial growth.
[0062]
Such a structure is formed by, for example, partially forming a plurality of single-crystal silicon films 3 by solid phase epitaxial growth, or forming the single-crystal silicon film 3 over the entire surface, and then separating the single-crystal silicon film 3 by etching. Or can be realized.
[0063]
FIG. 11 is a process chart showing a method for forming a gettering site according to the seventh embodiment of the present invention.
First, as shown in FIG. 11A, a plurality of grooves are formed on the surface of the silicon substrate 1. Next, after an amorphous silicon film (not shown) to which at least one of boron and phosphorus is added is formed on the entire surface, an etch back is performed to leave the amorphous silicon film only in the groove.
[0064]
Next, as shown in FIG. 11B, the amorphous silicon film is changed to a single crystal silicon film 3 by solid phase epitaxial growth.
According to such a method, a gettering site having a structure in which a plurality of single-crystal silicon films 3 are embedded in the surface is obtained.
[0065]
Note that the present invention is not limited to the above-described embodiment. For example, in the first embodiment, the single-crystal silicon film 3 serving as a gettering site is formed on the surface of the silicon substrate 1 which is to be an element formation region, but is formed on the entire back surface of the silicon substrate 1 as shown in FIG. Or may be formed partially on the back surface.
[0066]
Further, in the above embodiment, the effect when the contaminant is Fe has been described, but the present invention is also effective for other contaminants, for example, metal impurities such as Cu, Ni, and Cr.
In addition, various modifications can be made without departing from the scope of the present invention.
[0067]
【The invention's effect】
As described above in detail, according to the present invention, contaminants in a silicon substrate can be sufficiently removed even by a high-temperature, short-time or low-temperature heat treatment required for miniaturization of an element in the future.
[Brief description of the drawings]
FIG. 1 is a process sectional view for explaining a gettering method according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing the structure of a gettering site according to a second embodiment of the present invention.
FIG. 3 is a profile of an impurity concentration showing a gettering effect of the present invention.
FIG. 4 is a characteristic diagram relating to a heat treatment temperature and a recombination lifetime showing a gettering effect of the present invention.
FIG. 5 is a characteristic diagram relating to a heat treatment time and a leak current showing a gettering effect of the present invention.
FIG. 6 is a sectional view showing the structure of a gettering site according to a third embodiment of the present invention.
FIG. 7 is a sectional view showing a structure of a gettering site according to a fourth embodiment of the present invention.
FIG. 8 is a sectional view showing the structure of a gettering site according to a fifth embodiment of the present invention.
FIG. 9 is an impurity concentration profile showing a gettering effect of the present invention. FIG. 10 is a cross-sectional view showing a structure of a gettering site according to a sixth embodiment of the present invention.
FIG. 11 is a process chart showing a method for forming a gettering site according to a seventh embodiment of the present invention.
FIG. 12 is a diagram showing a modification of the first embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Amorphous silicon film 3, 3a ... Single crystal silicon film 4 ... Silicon thin film

Claims (1)

シリコン基板上の少なくとも一部分に、ピーク濃度が1020 atoms/cm3 以上の濃度分布を有するボロンまたはリンの少なくとも一方を含むアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜を固相成長により単結晶シリコン膜に変え、ゲッタリングサイトを形成する工程と、
前記ゲッタリングサイトを形成する工程に続いて行われる工程であって、熱処理によって、前記シリコン基板内の汚染物質を前記単結晶シリコン膜内に取り込む工程と
を有することを特徴とする半導体装置の製造方法。
Forming, on at least a portion of the silicon substrate, an amorphous silicon film containing at least one of boron and phosphorus having a peak concentration of 10 20 atoms / cm 3 or more;
Converting the amorphous silicon film into a single crystal silicon film by solid phase growth, and forming a gettering site;
Manufacturing the semiconductor device, comprising: a step performed after the step of forming the gettering site, wherein the step of introducing contaminants in the silicon substrate into the single crystal silicon film by heat treatment. Method.
JP18292793A 1993-07-23 1993-07-23 Method for manufacturing semiconductor device Expired - Fee Related JP3579069B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18292793A JP3579069B2 (en) 1993-07-23 1993-07-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18292793A JP3579069B2 (en) 1993-07-23 1993-07-23 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0737893A JPH0737893A (en) 1995-02-07
JP3579069B2 true JP3579069B2 (en) 2004-10-20

Family

ID=16126814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18292793A Expired - Fee Related JP3579069B2 (en) 1993-07-23 1993-07-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3579069B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145146A (en) * 1997-11-10 1999-05-28 Nec Corp Semiconductor substrate and its manufacture
US6277194B1 (en) * 1999-10-21 2001-08-21 Applied Materials, Inc. Method for in-situ cleaning of surfaces in a substrate processing chamber
US6959112B1 (en) 2001-06-29 2005-10-25 Cognex Technology And Investment Corporation Method for finding a pattern which may fall partially outside an image
JP4534412B2 (en) * 2002-06-26 2010-09-01 株式会社ニコン Solid-state imaging device
TWI244117B (en) * 2003-03-26 2005-11-21 Komatsu Denshi Kinzoku Kk Semiconductor epitaxy wafer
KR100718265B1 (en) * 2005-05-23 2007-05-14 삼성전자주식회사 Method for manufacturing a semiconductor device
JP5793456B2 (en) * 2012-03-23 2015-10-14 株式会社東芝 Semiconductor device, method for manufacturing the same, and substrate

Also Published As

Publication number Publication date
JPH0737893A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
US4053335A (en) Method of gettering using backside polycrystalline silicon
US3997368A (en) Elimination of stacking faults in silicon devices: a gettering process
JP3384506B2 (en) Semiconductor substrate manufacturing method
US4766086A (en) Method of gettering a semiconductor device and forming an isolation region therein
US4247859A (en) Epitaxially grown silicon layers with relatively long minority carrier lifetimes
WO2010016457A1 (en) Epitaxial silicon wafer and method for production thereof
JPH10223640A (en) Semiconductor substrate and its manufacture
US6111325A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
JP2003163216A (en) Epitaxial silicon wafer and its manufacturing method
US5789308A (en) Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication
US6339011B1 (en) Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
JP2001139399A (en) Method of producing silicon epitaxial wafer and silicon epitaxial wafer
JPH1074771A (en) Method and apparatus for heat treating silicon single crystal wafer, silicon monocrystalline wafer and its manufacture
JP3579069B2 (en) Method for manufacturing semiconductor device
JP3113156B2 (en) Semiconductor substrate manufacturing method
JP2755185B2 (en) SOI substrate
US5141887A (en) Low voltage, deep junction device and method
US5342805A (en) Method of growing a semiconductor material by epilaxy
JPS6142855B2 (en)
JP2003100760A (en) Epitaxial silicon wafer and method for manufacturing the same
JPH06216137A (en) Semiconductor device and manufacture thereof
JPS6120337A (en) Manufacture of semiconductor device
JPH1174276A (en) Epitaxial silicon semiconductor substrate and its manufacture
JP4826993B2 (en) Method for producing p-type silicon single crystal wafer
JPH11162991A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees