JP2010034701A - 電力変換回路の駆動回路 - Google Patents

Abstract

【課題】パワースイッチング素子Ｓを流れる電流が規定値以上となることで、この電流を制限すべくパワースイッチング素子Ｓのゲートに印加される電圧をツェナーダイオード５８のブレークダウン電圧程度に規制するに際し、ツェナーダイオード５８に過度の電流が流れるおそれがあること。
【解決手段】パワースイッチング素子Ｓを流れる電流が規定値以上となることで、コンパレータ５４からフェール信号ＦＬが出力される。パワースイッチング素子Ｓをオンすべくそのゲートに正の電荷を供給するための電源２６とゲートとの間のスイッチング素子２４ａ，２４ｂのうち、スイッチング素子２４ｂは、フェール信号ＦＬの出力時には、強制的にオフされる。
【選択図】 図２

Description

本発明は、電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段を備える電力変換回路の駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のエミッタ及びゲート間に、ゲートの電圧を所定電圧にクランプするためのツェナーダイオードとバイポーラトランジスタとを接続し、ＩＧＢＴのコレクタ電流が規定値以上となる場合にバイポーラトランジスタをオン状態とするものも提案されている。これによれば、ＩＧＢＴのコレクタ電流が、その信頼性の低下を招きかねない値となる場合に、ゲートの電圧を低下させることができ、ひいてはコレクタ電流を制限することができる。
特開平５−２１８８３６号公報

ところで、上記バイポーラトランジスタがオン状態とされる場合、ＩＧＢＴのゲートに正の電荷を充電するための電源とＩＧＢＴのエミッタとの間が、バイポーラトランジスタを介して短絡されることとなる。そして、電源及びエミッタ間の電位差は、電源及びゲート間の電位差よりも大きくなるため、電源からＩＧＢＴのエミッタへと比較的大きい電流が流れるおそれがある。このため、ツェナーダイオードとして、大電流が流れてもその信頼性を維持できるものを用いる必要があり、素子サイズの大型化等を招くおそれもある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、入力端子及び出力端子間を流れる電流を制限すべくスイッチング素子の導通制御端子に印加される電圧を基準電圧に規制するに際し、規制をする手段に流れる電流を好適に抑制することのできる電力変換回路の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段を備える電力変換回路の駆動回路において、前記スイッチング素子をオン状態とするための電荷を前記導通制御端子に充電するための充電経路の上流側からの出力電流を、前記規制がなされる場合に制限する制限手段を備えることを特徴とする。

上記発明では、制限手段を備えることで、入力端子及び出力端子間を流れる電流を制限すべくスイッチング素子の導通制御端子に印加される電圧を基準電圧に規制するに際し、規制手段に流れる電流を好適に抑制することができる。

なお、上記制限手段は、上記規制手段とは別の部材にて構成されるものとすることが望ましいが、同一の部材にて構成されるものであってもよい。

請求項２記載の発明は、請求項１記載の発明において、前記充電経路は、前記電荷を供給するための供給手段と前記充電経路の下流側とを開閉する複数の開閉手段の並列接続体を備え、前記制限手段は、前記規制手段によって規制がなされる場合に前記開閉手段のうちの一部を強制的に開状態とすることを特徴とする。

上記発明では、制限手段を、簡易且つ適切に構成することができる。

請求項３記載の発明は、請求項２記載の発明において、前記充電経路のうち前記規制がなされる場合に前記強制的に開状態とされないものの抵抗値を、前記強制的に開状態とされるものの抵抗値よりも大きく設定したことを特徴とする。

上記発明では、強制的に開状態とされないものの抵抗値を大きく設定することで、上記出力電流をいっそう好適に制限することができる。

請求項４記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記規制手段と前記導通制御端子とは、抵抗体を介して接続されてなることを特徴とする。

上記発明では、導通制御端子及び規制手段間に抵抗体が接続されているため、規制手段によってスイッチング素子をオン状態とするための電荷が導通制御端子から引き抜かれる際、その電荷の引き抜き速度を制限することができる。このため、導通制御端子の電圧の変化速度を緩和することができ、ひいてはスイッチング素子の入力端子及び出力端子間を流れる電流の減少速度が過度に大きくなることを回避することができる。このため、スイッチング素子に過度の電流が流れることを回避する処理を行う場合であっても、サージを好適に抑制することができる。

請求項５記載の発明は、請求項１〜４のいずれか１項に記載の発明において、前記規制手段は、前記導通制御端子及び前記出力端子間に備えられるツェナーダイオードと、前記導通制御端子及び前記出力端子間を接続する経路であって且つ前記ツェナーダイオードを備える電気経路を開閉する手段とを備えることを特徴とする。

請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記規制手段を、１チップ化された集積回路内に形成したことを特徴とする。

上記発明では、規制手段を集積回路内に備えるため、規制手段に大きい電流が流れる場合には、規制手段を構成する素子のサイズが大型化し、ひいては、集積回路の回路規模の大型化を招くおそれがある。この点、上記発明では、制限手段を備えることで、こうした事態を好適に抑制することができる。

請求項７記載の発明は、請求項１〜６のいずれか１項に記載の発明において、前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、前記導通制御端子に前記規制手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする。

上記発明では、高電位側スイッチング素子及び低電位側スイッチング素子が直列接続されるために、これらを貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、規制手段を備えることのメリットが特に大きい。

以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した一実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。モータジェネレータ１０は、インバータＩＶ及び昇圧コンバータＣＶを介して高圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎと、一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、パワースイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高圧バッテリ１２の電圧(例えば「２８８Ｖ」)を所定の電圧(例えば「６６６Ｖ」)を上限として昇圧するものである。一方、インバータＩＶは、パワースイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、パワースイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、パワースイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎとして、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤｕｐ，Ｄｕｎ，Ｄｖｐ，Ｄｖｎ，Ｄｗｐ，Ｄｗｎが逆並列に接続されている。

制御装置１６は、低圧バッテリ１４を電源とする制御装置である。制御装置１６は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、コンバータＣＶのパワースイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライバユニットＤＵに出力する。また、インバータＩＶのパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライバユニットＤＵに出力する。ここで、高電位側の操作信号ｇｃｐ，ｇｕｐ，ｇｖｐ，ｇｗｐと、対応する低電位側の操作信号ｇｃｎ，ｇｕｎ，ｇｖｎ，ｇｗｎとは、互いに相補的な信号となっている。換言すれば、高電位側のパワースイッチング素子Ｓｃｐ，Ｓｕｐ，Ｓｖｐ，Ｓｗｐと、対応する低電位側のパワースイッチング素子Ｓｃｎ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎとは、交互にオン状態とされる。

図２に、上記ドライバユニットＤＵの構成を示す。なお、以下では、パワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎをパワースイッチング素子Ｓと総括して記載し、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎ, ｇｃｐ、ｇｃｎを操作信号ｇと総括して表記する。

図示されるように、ドライバユニットＤＵは、１チップ化された半導体集積回路であるカスタムＩＣ２０を備えている。カスタムＩＣ２０の端子Ｔ１は、ゲートの充電速度を調節するための充電用抵抗体３０、及びバランス抵抗体３２を介して、パワースイッチング素子Ｓのゲートに接続されている。一方、カスタムＩＣ２０は、パワースイッチング素子Ｓをオン状態とすべく導通制御端子(ゲート)を充電するための電荷を供給する電源２６を備えている。そして、電源２６は、抵抗体２８及びスイッチング素子２４ａの直列接続体とスイッチング素子２４ｂとの並列接続体を介して、端子Ｔ１に接続されている。ちなみに、上記バランス抵抗体３２は、ＬＣ共振を抑制するための抵抗値の調整用の抵抗体である。

また、カスタムＩＣ２０の端子Ｔ２は、ゲートの放電速度を調節するための放電用抵抗体４２、及びバランス抵抗体３２を介して、パワースイッチング素子Ｓのゲートに接続されている。一方、カスタムＩＣ２０は、パワースイッチング素子Ｓのエミッタに接続される端子Ｔ５と端子Ｔ２との間を開閉するスイッチング素子４０を備えている。

更に、カスタムＩＣ２０は、パワースイッチング素子Ｓを駆動する駆動回路２２を備えている。駆動回路２２では、図示しないフォトカプラ等の絶縁手段を介して、ドライバユニットＤＵに入力される上記操作信号ｇに基づき、スイッチング素子２４ａ、２４ｂ、４０をオン・オフすることでパワースイッチング素子Ｓを駆動する。すなわち、操作信号ｇが論理「Ｈ」となることで、パワースイッチング素子Ｓをオン状態とする旨が指示される場合、スイッチング素子２４ａ，２４ｂをオンして且つスイッチング素子４０をオフすることで、パワースイッチング素子Ｓのゲートに正の電荷を充電する。また、操作信号ｇが論理「Ｌ」となることで、パワースイッチング素子Ｓをオフ状態とする旨が指示される場合、スイッチング素子２４ａ，２４ｂをオフして且つスイッチング素子４０をオンすることで、パワースイッチング素子Ｓのゲートから正の電荷を放電させる。

パワースイッチング素子Ｓのゲート及びエミッタ間には、ゲートコンデンサ４６と、安定化抵抗体４８とが並列接続されている。ゲートコンデンサ４６は、充電用抵抗体３０と協働で、パワースイッチング素子Ｓがオフ状態からオン状態へと切り替わる速度を調節するためのものである。安定化抵抗体４８は、パワースイッチング素子Ｓをオフ状態とする状況下（操作信号ｇを論理「Ｌ」とする状況下）、ゲートの電位をエミッタ電位まで確実に引き下げるためのものである。このため、安定化抵抗体４８は、充電用抵抗体３０や放電用抵抗体４２と比較して、その抵抗値が十分に大きい値に設定されている。

パワースイッチング素子Ｓは、その入力端子(コレクタ)及び出力端子(エミッタ)間に流れる電流(コレクタ電流)と相関を有する微少電流を出力するセンス端子ＳＴを備えている。そして、センス端子ＳＴは、抵抗体５０，５２の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子ＳＴから出力される電流によって抵抗体５２に電圧降下が生じるため、抵抗体５２による電圧降下量を、パワースイッチング素子Ｓの入力端子及び出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。

上記抵抗体５２による電圧降下量は、端子Ｔ４を介して、コンパレータ５４の非反転入力端子に取り込まれる。一方、コンパレータ５４の反転入力端子には、閾値電圧Ｖｒｅｆが印加されている。これにより、コレクタ電流が閾値以上となることで、コンパレータ５４が論理「Ｌ」から論理「Ｈ」に反転する。コンパレータ５４の論理「Ｈ」の信号は、フェール信号ＦＬとして、ディレイ６０に取り込まれる。ディレイ６０は、入力信号が所定時間に渡って論理「Ｈ」となることで、論理「Ｈ」の信号を出力するものである。ディレイ６０の出力は、スイッチング素子６２のゲートに印加される。スイッチング素子６２の出力端子は、端子Ｔ５に接続され、入力端子は、端子Ｔ３、ソフト遮断用抵抗体６４、及びバランス抵抗体３２を介して、パワースイッチング素子Ｓのゲートに接続される。これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、スイッチング素子６２がオンとされ、ソフト遮断用抵抗体６４を介して、パワースイッチング素子Ｓのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体６４は、その抵抗値が放電用抵抗体４２よりも高抵抗とされるものである。これは、コレクタ電流が過大である状況下にあっては、パワースイッチング素子Ｓをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、放電用抵抗体４２を備える放電経路よりも抵抗値の大きい経路によってパワースイッチング素子Ｓのゲートを放電させる。

上記コンパレータ５４の出力信号は、更に、スイッチング素子５６のゲートに印加される。スイッチング素子５６は、その一方の端子がパワースイッチング素子Ｓのエミッタに接続され、他方の端子がツェナーダイオード５８のアノード側に接続される。ツェナーダイオード５８のカソード側は、端子Ｔ２に接続される。これにより、コンパレータ５４の出力信号が論理「Ｈ」となると、スイッチング素子５６がオン状態とされるため、パワースイッチング素子Ｓのゲートの電圧は、ツェナーダイオード５８のブレークダウン電圧程度に制限されることとなる。これにより、コレクタ電流が制限される。

ここで、本実施形態では、ツェナーダイオード５８とパワースイッチング素子Ｓのゲートとが、放電用抵抗体４２を介して接続されるため、コンパレータ５４の出力信号が論理「Ｈ」に反転することで、パワースイッチング素子Ｓのゲートの電圧が上記ブレークダウン電圧程度まで低下する低下速度を低減することができる。このため、サージ電圧を好適に低減することができる。これに対し、ツェナーダイオード５８とゲート(詳しくは、バランス抵抗体３２)との間に、抵抗体を備えない場合には、フェール信号ＦＬの立ち上がりに伴い、ゲート電圧が迅速に低下する。そして、ゲート電圧が迅速に低下する場合、コレクタ電流が急激に減少することから、インバータＩＶやコンバータＣＶに生じるサージが大きくなる。

ところで、上記フェール信号ＦＬが出力される際には、パワースイッチング素子Ｓに電流が流れている状況にあるため、電源２６とパワースイッチング素子Ｓのゲートとが電気的に接続された状態となっている。このため、フェール信号が出力されることでスイッチング素子５６がオン状態とされる場合、電源２６がパワースイッチング素子Ｓのエミッタと電気的に接続されることとなる。こうした事態は、フェール信号ＦＬが出力される際に例外的に生じるものである。すなわち、上述したように、通常は、パワースイッチング素子Ｓをオン状態とするかオフ状態とするかに応じて、スイッチング素子２４ａ，２４ｂがオン状態とされるかスイッチング素子４０がオン状態とされるかである。これに対し、フェール信号ＦＬが出力される場合には、ドライバユニットＤＵ内の高電位側である電源２６と、低電位側であるパワースイッチング素子Ｓのエミッタ側とが電気的に接続される。このため、この際には、ドライバユニットＤＵ内において、通常時よりも大きな電流が流れるおそれがある。このため、ツェナーダイオード５８等として、許容される電流（定格電流）の大きなものを選択して用いる要求が生じる。これは、ドライバユニットＤＵの回路規模の増大等の要因となる。特に、本実施形態のように、ツェナーダイオード５８等をカスタムＩＣ２０内に形成する場合、カスタムＩＣ２０の回路規模が大型化するおそれがある。

そこで本実施形態では、フェール信号ＦＬが出力される場合、スイッチング素子２４ｂを強制的にオフ状態とする。詳しくは、図示されるように、スイッチング素子２４ｂについては、駆動回路２２の出力信号と、コンパレータ５４の出力信号との論理積信号であるＡＮＤ回路７０の出力信号が印加されるようにする。これにより、スイッチング素子２４ｂは、駆動回路２２によってパワースイッチング素子Ｓをオン状態とすべくスイッチング素子２４ａ，２４ｂをオン状態とする指令信号が出力されている場合であっても、フェール信号ＦＬが出力されていないことを条件にオン状態となることとなる。

こうした構成によれば、フェール信号ＦＬが出力されることで、電源２６がパワースイッチング素子Ｓのエミッタに電気的に接続される状況下、電源２６から上記エミッタ側に流れる電流量を制限することができる。特に本実施形態では、抵抗体２８に接続されるスイッチング素子２４ａの方をオン状態に維持するために、電源２６及び上記エミッタ間を電気的に接続する経路の抵抗値を増大させることができ、ひいては、電源２６から上記エミッタに流れる電流をいっそう制限することができる。このため、フェール信号ＦＬの出力時における放電用抵抗体４２での電圧降下量を低減することができ、ひいてはゲートの電圧がブレークダウン電圧よりも過度に上昇することを回避することもできる。ちなみに、ここで、「電流を制限する」とは、パワースイッチング素子Ｓを通常どおりオン状態とする際に用いる電気経路を維持した場合と比較して電流量を低減することを意味する。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）パワースイッチング素子Ｓをオン状態とするための電荷をゲートに充電するための充電経路の上流側（電源２６）からの出力電流を、フェール信号ＦＬの出力時に制限した。これにより、ツェナーダイオード５８やスイッチング素子５６等に流れる電流を好適に抑制することができる。

（２）電源２６とパワースイッチング素子Ｓのゲートとを、複数のスイッチング素子２４ａ，２４ｂにて接続し、フェール信号ＦＬの出力時に、スイッチング素子２４ｂを強制的にオフ状態とした。これにより、上記電流制限を簡易且つ適切に行うことができる。

（３）スイッチング素子２４ａの入力端子及び出力端子を含む電気経路に抵抗体を備えた。これにより、フェール信号ＦＬの出力時に電源２６から出力される電流をいっそう好適に制限することができる。特に、スイッチング素子２４ｂの入力端子及び出力端子を含む電気経路の方が抵抗値を低くすることで、フェール信号ＦＬが出力されない通常時において、パワースイッチング素子Ｓのゲートに迅速に電荷を充電することができる。

（４）パワースイッチング素子Ｓのゲートとツェナーダイオード５８のカソードとを、放電用抵抗体４２を介して接続した。これにより、フェール信号ＦＬの出力に伴ってパワースイッチング素子Ｓのゲートの電荷が強制的に引き抜かれる際、その電荷の引き抜き速度を制限することができる。このため、ゲートの電圧の変化速度を緩和することができ、ひいてはパワースイッチング素子Ｓの入力端子及び出力端子間を流れる電流の減少速度が過度に大きくなることを回避することができる。このため、パワースイッチング素子Ｓに過度の電流が流れることを回避する処理を行う場合であっても、サージを好適に抑制することができる。

（５）ツェナーダイオード５８を、カスタムＩＣ２０内に形成した。このため、ツェナーダイオード５８に流れる電流を制限する本実施形態によれば、カスタムＩＣ２０の回路規模の増大を好適に抑制することができる。

（６）パワースイッチング素子Ｓのゲート及びツェナーダイオード５８のカソード間を接続するための抵抗体を、放電用抵抗体４２とした。これにより、パワースイッチング素子Ｓの電圧の低下速度が過度に大きくならないようにするための機能を付与するために、新たに抵抗体を追加することを回避することができる。

（７）パワースイッチング素子Ｓをオン状態とするための電荷を充電するための充電経路の抵抗体(充電用抵抗体３０)と、同電荷を放電させる放電経路の抵抗体(放電用抵抗体４２)とを別部材とした。これにより、ゲートの充電速度及び放電速度を調節するための自由度を高めることができる。

（８）パワースイッチング素子Ｓをオン状態とするための電荷を充電するための充電経路の抵抗体(充電用抵抗体３０)と、パワースイッチング素子Ｓのゲート及びツェナーダイオード５８のカソード間を接続するための抵抗体とを別部材とした。これにより、ゲートの充電速度を調節するための自由度を高めることができる。

（９）駆動対象とするパワースイッチング素子Ｓを、インバータＩＶやコンバータＣＶを構成する高電位側スイッチング素子及び低電位側スイッチング素子とした。これにより、これら高電位側スイッチング素子及び低電位側スイッチング素子間を貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、ツェナーダイオード５８等を備えることのメリットが特に大きい。

（その他の実施形態）
なお、上記実施形態は、以下のように変更して実施してもよい。

・スイッチング素子をオン状態とするための電荷を導通制御端子に充電するための充電経路の上流側からの出力電流を、導通制御端子の電圧が基準電圧に規制される場合に制限する制限手段としては、上記実施形態で例示したものに限らない。例えば、スイッチング素子２４ａ、２４ｂに代えて、単一のバイポーラトランジスタを備え、そのベース電流を、通常のオン操作時に対して上記規制のなされる場合に減少させる手段であってもよい。この場合であっても、電源２６から出力される電流量を制限することができる。また例えば、ツェナーダイオード５８に代えて、定電流ダイオードと抵抗体とを備えて構成してもよい。この場合、電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段と、上記制限手段とを同一とすることができる。

・上記実施形態では、ツェナーダイオード５８によってゲート電圧を規制する際のゲート電圧の低下速度を緩和するための抵抗体を、放電用抵抗体４２と共有したがこれに限らず、これらを各別の抵抗体としてもよい。

・上記実施形態では、ツェナーダイオード５８や、スイッチング素子５６、コンパレータ５４等をカスタムＩＣ２０内部の回路として構成したが、これに限らず、これらをカスタムＩＣ２０外部において、ディスクリート部品にて構成してもよい。

・上記実施形態では、充電用抵抗体３０と放電用抵抗体４２とを別部材としたが、これに限らず、ゲート抵抗として互いに同一としてもよい（共有化してもよい）。

・上記実施形態では、充電用抵抗体３０や放電用抵抗体４２を、ディスクリート部品にて構成したが、これに限らず、カスタムＩＣ２０内に構成されるものとしてもよい。

・スイッチング素子をオン状態に維持しつつもスイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段としては、ツェナーダイオード５８及びスイッチング素子５６を備えて構成されるものに限らない。例えば、ツェナーダイオード５８に代えて、スイッチング素子Ｓのゲート側をアノードとする複数のダイオードの直列接続体を用いてもよい。

・スイッチング素子の入力端子及び出力端子間を流れる電流と相関を有する電気的な状態量を検出する手段としては、センス端子ＳＴの出力する電流を検出する手段に限らない。例えば、入力端子及び出力端子間の電圧を検出する手段であってもよい。

・電力変換回路のスイッチング素子としては、車載回転機とバッテリとの間に接続されるインバータＩＶやコンバータＣＶに限らない。例えば、車載高圧バッテリの電力を低圧バッテリに供給すべく、高圧バッテリの電圧を降圧するＤＣＤＣコンバータを構成するスイッチング素子であってもよい。

・ドライバユニットＤＵの構成としては、上記実施形態及びその変形例で例示したものに限らず、例えばゲートコンデンサ４６やバランス抵抗体３２、安定化抵抗体４８を備えない構成としてもよい。

・電力変換回路のスイッチング素子としては、ＩＧＢＴに限らず、例えばＭＯＳ型電界効果トランジスタであってもよい。

一実施形態にかかるシステム構成図。 同実施形態にかかるドライバユニットの回路構成を示す回路図。

符号の説明

２４ａ、２４ｂ…スイッチング素子（開閉手段の一実施形態）、２８…抵抗体、４２…放電用抵抗体、５６…スイッチング素子、５８…ツェナーダイオード、Ｓ…パワースイッチング素子、ＩＶ…インバータ、ＣＶ…コンバータ。

Claims (7)

1. 電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段を備える電力変換回路の駆動回路において、
   前記スイッチング素子をオン状態とするための電荷を前記導通制御端子に充電するための充電経路の上流側からの出力電流を、前記規制がなされる場合に制限する制限手段を備えることを特徴とする電力変換回路の駆動回路。
2. 前記充電経路は、前記電荷を供給するための供給手段と前記充電経路の下流側とを開閉する複数の開閉手段の並列接続体を備え、
   前記制限手段は、前記規制手段によって規制がなされる場合に前記開閉手段のうちの一部を強制的に開状態とすることを特徴とする請求項１記載の電力変換回路の駆動回路。
3. 前記充電経路のうち前記規制がなされる場合に前記強制的に開状態とされないものの抵抗値を、前記強制的に開状態とされるものの抵抗値よりも大きく設定したことを特徴とする請求項２記載の電力変換回路の駆動回路。
4. 前記規制手段と前記導通制御端子とは、抵抗体を介して接続されてなることを特徴とする請求項１〜３のいずれか１項に記載の電力変換回路の駆動回路。
5. 前記規制手段は、前記導通制御端子及び前記出力端子間に備えられるツェナーダイオードと、前記導通制御端子及び前記出力端子間を接続する経路であって且つ前記ツェナーダイオードを備える電気経路を開閉する手段とを備えることを特徴とする請求項１〜４のいずれか１項に記載の電力変換回路の駆動回路。
6. 前記規制手段を、１チップ化された集積回路内に形成したことを特徴とする請求項１〜５のいずれか１項に記載の電力変換回路の駆動回路。
7. 前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、
   前記導通制御端子に前記規制手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする請求項１〜６のいずれか１項に記載の電力変換回路の駆動回路。

Images