JP2010034135A - 電界効果トランジスタ - Google Patents

Abstract

【課題】電流容量および耐電圧を大きくしたノーマリオフの縦型構成の電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１は、半導体基板１０と、半導体基板１０に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層２０と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０から積層方向に交差する横方向へ成長した横方向成長領域２２と、半導体基板１０の裏面に形成されオーミック性を有する第１電極３１（ドレイン電極）と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に形成されオーミック性を有する第２電極３２（ソース電極）と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の積層方向で第１電極３１と第２電極３２との間での電流路となる通電領域２１と、横方向成長領域２２に接触させて形成され通電領域２１での通電状態を制御する第３電極３３（ゲート電極）とを備える。
【選択図】図１

Description

本発明は、半導体基板に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層から横方向へ成長した横方向成長領域を備える電界効果トランジスタに関する。

窒化物半導体は、大きな破壊電圧を有し、また、窒化物ヘテロ接合構造は、大きな電流容量を有することが知られている。したがって、高耐圧、大電流を必要とする電力用素子として窒化物系ＩＩＩ−Ｖ族化合物半導体を活用することが提案されている。

ＡｌＧａＮ／ＧａＮへテロ構造を用いた電界効果トランジスタとして、使用面積を最大にして大電流化を実現するために６角形（多角形）の電極配置をしたものが、提案されている（例えば、特許文献１参照）。

また、高耐圧の実現には、一般的に横型よりも縦型デバイスが有利であり、縦型構造をした電界効果トランジスタが提案されている（例えば、特許文献２参照）。

したがって、高耐圧・大電流を両立するためには、有効面積を広くした縦型デバイスが有望であると考えられる。また、結晶性を改善するために横方向成長が用いられるが、レイアウトを工夫しないと大電流の半導体装置とする場合には非常に大きなチップ面積が必要になる。

なお、ＧａＮ系半導体の結晶性を改善する方法として、横方向成長を利用するＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒ Ｇｒｏｗｔｈ）成長法（例えば、特許文献３参照）、あるいはＰＥＮＤＥＯ成長法（例えば、特許文献４参照）といった方法が提案されている。
特開２００５−２０３７５３号公報 特開２００４−２５９９３４号公報 特開平１０−３１２９７１号公報 特表２００３−５１１８７１号公報

しかし、従来の窒化物半導体を適用した電界効果トランジスタでは、面積の利用率を高くして、高耐圧で電流容量の大きい縦型構成の電界効果トランジスタとすることが困難であるという問題があった。

本発明はこのような状況に鑑みてなされたものであり、半導体基板に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層と、窒化物系ＩＩＩ−Ｖ族化合物半導体層から積層方向に交差する横方向へ成長した横方向成長領域とを備える電界効果トランジスタであって、横方向成長領域に接触させて形成され通電領域での通電状態を制御する第３電極（ゲート電極）とを備えることにより、積層した窒化物系ＩＩＩ−Ｖ族化合物半導体層の領域を有効に利用して電流容量および耐電圧を大きくしたノーマリオフの縦型構成の電界効果トランジスタを提供すること目的とする。

本発明に係る電界効果トランジスタは、半導体基板と、該半導体基板に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層と、該窒化物系ＩＩＩ−Ｖ族化合物半導体層から積層方向に交差する横方向へ成長した横方向成長領域とを備える電界効果トランジスタであって、前記半導体基板の裏面に形成されオーミック性を有する第１電極と、前記窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面に形成されオーミック性を有する第２電極と、前記窒化物系ＩＩＩ−Ｖ族化合物半導体層の積層方向で前記第１電極と前記第２電極との間での電流路となる通電領域と、前記横方向成長領域に接触させて形成され前記通電領域での通電状態を制御する第３電極とを備えることを特徴とする。

この構成により、結晶性の良い横方向成長領域に第３電極を接触させ、第３電極への印加電圧を０ボルトとした状態で通電領域を容易かつ完全に空乏化させることが可能となることから、積層した窒化物系ＩＩＩ−Ｖ族化合物半導体層の領域を有効に利用して電流容量および耐電圧を大きくした縦型構成の電界効果トランジスタとすることができる。

また、本発明に係る電界効果トランジスタでは、前記横方向成長領域は、前記半導体基板に形成され積層方向での前記窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を防止するマスク部に重ねて形成されていることを特徴とする。

この構成により、結晶性の良い横方向成長領域を容易かつ高精度に形成することが可能となる。

また、本発明に係る電界効果トランジスタでは、前記第３電極は、前記横方向成長領域の横方向の側面に形成されていることを特徴とする。

この構成により、通電領域に対応する横方向成長領域に対して第３電極を配置することが可能となり、第３電極への印加電圧によって容易かつ高精度に通電領域の空乏化を制御することができるので、通電領域の通電状態を容易に制御することが可能な電界効果トランジスタとすることができる。

また、本発明に係る電界効果トランジスタでは、前記第３電極は、前記側面が構成する間隙に埋め込まれていることを特徴とする。

この構成により、第３電極を容易に形成することが可能となり、生産性、歩留まりおよび信頼性を向上させることができる。

また、本発明に係る電界効果トランジスタでは、前記マスク部は、導電性材料で形成され、前記第３電極は、前記マスク部に接触していることを特徴とする。

この構成により、マスク部をベースにして第３電極を形成することが可能となり、第３電極を間隙に容易に埋め込むことが可能となる。

また、本発明に係る電界効果トランジスタでは、前記横方向成長領域は、相互に当接するように形成され、前記第３電極は、相互に当接する前記横方向成長領域の界面に接触していることを特徴とする。

この構成により、第３電極を第２電極と同様に平面的に形成することが可能となるので、第３電極の形成を極めて容易にし、生産性を向上させることができる。

また、本発明に係る電界効果トランジスタでは、前記横方向成長領域は、前記半導体基板に形成された溝部の領域で梁状に形成されていることを特徴とする。

この構成により、結晶性の良い横方向成長領域を容易かつ高精度に形成することが可能となる。

また、本発明に係る電界効果トランジスタでは、前記横方向成長領域は、相互に当接するように形成され、前記第３電極は、相互に当接する前記横方向成長領域の界面に接触していることを特徴とする。

この構成により、第３電極を第２電極と同様に平面的に形成することが可能となるので、第３電極の形成を極めて容易にし、生産性を向上させることができる。

また、本発明に係る電界効果トランジスタでは、前記横方向成長領域は、マグネシウムがドーピングされていることを特徴とする。

この構成により、横方向成長領域を介して通電領域にｐｎ接合による空乏層を形成することが可能となり、通電領域の通電状態を容易に制御することができる。

また、本発明に係る電界効果トランジスタでは、前記第３電極は、オーミック性を有することを特徴とする。

この構成により、横方向成長領域と窒化物系ＩＩＩ−Ｖ族化合物半導体層とのｐｎ接合による空乏層領域を容易に形成することが可能となり、通電領域の通電状態を容易に制御することができる。

また、本発明に係る電界効果トランジスタでは、前記第３電極は、前記横方向成長領域に対してショットキー電極としてあることを特徴とする。

この構成により、通電領域にショットキー電極による空乏層を形成することが可能となり、通電領域の通電状態を容易に制御することができる。

また、本発明に係る電界効果トランジスタでは、前記横方向成長領域は、ストライプ状に配置され、前記第３電極は、前記横方向成長領域に対応させてストライプ状に配置されていることを特徴とする。

この構成により、並列構造で面積利用率の高い、大電流化が容易な電界効果トランジスタとすることができる。

また、本発明に係る電界効果トランジスタでは、前記半導体基板は、Ｓｉ、ＳｉＣ、または、窒化物系ＩＩＩ−Ｖ族化合物半導体のいずれか一つを材料としていることを特徴とする。

この構成により、通電領域を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を容易に形成し、電流容量および耐電圧を大きくすることが可能な電界効果トランジスタとすることができる。

本発明に係る電界効果トランジスタによれば、半導体基板と、半導体基板に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層と、窒化物系ＩＩＩ−Ｖ族化合物半導体層から積層方向に交差する横方向へ成長した横方向成長領域とを備える電界効果トランジスタであって、半導体基板の裏面に形成されオーミック性を有する第１電極と、窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面に形成されオーミック性を有する第２電極と、窒化物系ＩＩＩ−Ｖ族化合物半導体層の積層方向で第１電極と第２電極との間での電流路となる通電領域と、横方向成長領域に接触させて形成され通電領域での通電状態を制御する第３電極とを備えることから、結晶性の良い横方向成長領域に第３電極を接触させ、第３電極への印加電圧を０ボルトとした状態で通電領域を容易かつ完全に空乏化させることが可能となることから、積層した窒化物系ＩＩＩ−Ｖ族化合物半導体層の領域を有効に利用して電流容量および耐電圧を大きくした縦型構成の電界効果トランジスタを提供することができるという効果を奏する。

以下、本発明の実施の形態を図面に基づいて説明する。

＜実施の形態１＞
図１に基づいて、本実施の形態に係る電界効果トランジスタについて説明する。

図１は、本発明の実施の形態１に係る電界効果トランジスタの構造および動作状態を示す断面図である。

本実施の形態に係る電界効果トランジスタ１は、半導体基板１０と、半導体基板１０に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層２０と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０から積層方向に交差する横方向へ成長した横方向成長領域２２とを備える。

また、本実施の形態に係る電界効果トランジスタ１は、半導体基板１０の裏面に形成されオーミック性を有する第１電極３１（ドレイン電極）と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に形成されオーミック性を有する第２電極３２（ソース電極）と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の積層方向で第１電極３１と第２電極３２との間での電流路となる通電領域２１と、横方向成長領域２２に接触させて形成され通電領域２１での通電状態を制御する第３電極３３（ゲート電極）とを備える。

この構成により、結晶性の良い横方向成長領域２２に第３電極３３を接触させ、第３電極３３への印加電圧を０ボルトとした状態で通電領域２１を容易かつ完全に空乏化させることが可能となることから、積層した窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の領域を有効に利用して電流容量および耐電圧を大きくした縦型構成の電界効果トランジスタ１とすることができる。

つまり、電界効果トランジスタ１は、第３電極３３への印加電圧を制御することによって、空乏層領域２３を発生させ、空乏層間隔ＷＤＤを制御して、電流路としての通電領域２１（幅Ｗｐ）の通電状態を制御することができる。

第３電極３３は、横方向成長領域２２の導電型によって、オーミック性を持たせる場合と、ショットキー電極とする場合がある。いずれの場合であっても空乏層領域２３を形成するように構成される。

例えば、横方向成長領域２２にマグネシウムをドープしてｐ型を構成している場合、ｐ型に対するオーミック性を持たせることで、ｐｎ接合による空乏層領域２３を制御することが可能となる。また、横方向成長領域２２がアンドープの場合、ショットキー電極とすることで、空乏層領域２３を制御することが可能となる。

本実施の形態では、横方向成長領域２２は、半導体基板１０に積層して形成され積層方向での窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の成長を防止するマスク部１１に重ねて形成されている。したがって、結晶性の良い横方向成長領域２２を容易かつ高精度に形成することが可能となる。

なお、横方向成長領域２２は、例えば実施の形態５で示すように、溝部１３（図５Ｂ、図５Ｃ参照）を利用したＰＥＮＤＥＯ（Ｐｅｎｄｅｏ−Ｅｐｉｔａｘｙ）成長法を適用して形成することも可能である。

また、実施の形態２ないし実施の形態４で示すＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ ＧａＮ：窒化物半導体を基板上で横方向へ成長させる）成長法、実施の形態５で示すＰＥＮＤＥＯ成長法などでは、半導体基板１０上に形成されたマスク部１１（実施の形態２ないし実施の形態４参照）あるいは溝部１３（実施の形態５参照）に対して窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の成長方向（積層方向）では、結晶が成長せず、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０から横方向へ結晶が成長し、いわゆる横方向成長が生じる。

横方向に伸びた結晶（横方向成長領域２２）では大きな結晶欠陥が導入されず、全面に結晶成長した場合よりも結晶性に優れた結晶膜となることが知られている。したがって、本実施の形態では、結晶性に優れた結晶膜を形成することから、制御性および大電流化を有利に進めることができる。

本実施の形態では、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０が形成された領域を通電領域２１とし、横方向成長領域２２に対して第３電極３３（ゲート電極）によって、通電領域２１に生じる空乏層領域２３を制御することによって、通電領域２１の電流を制御する。

また、第３電極３３への印加電圧が０Ｖのときに通電領域２１を完全に空乏化することにより、ノーマリオフタイプの電界効果トランジスタ１を実現することが可能である。

さらに具体的な構成（電界効果トランジスタ１の構造、電界効果トランジスタ１の製造方法、変形例）については実施の形態２以下で詳細を説明する。

＜実施の形態２＞
図２Ａないし図２Ｃに基づいて、本実施の形態に係る電界効果トランジスタの製造工程および構造について説明する。なお、基本的な構成は、実施の形態１と同様であるので、符号を援用し、主に異なる事項について説明する。

図２Ａは、本発明の実施の形態２に係る電界効果トランジスタの製造工程で半導体基板にマスク部を形成した状態の断面を示す断面図である。

半導体基板１０としてｎ型ＧａＮ基板を用い、マスク部１１を形成するためのＳｉＯ₂膜（０．５μｍ）を半導体基板１０の全面に形成する。ＳｉＯ₂膜は、例えば熱ＣＶＤ法、プラズマＣＶＤ法、あるいはスパッタ法などにより形成することが可能である。

本実施の形態では、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）スパッタを用い、Ａｒ：Ｏ₂＝３０：８ｓｃｃｍ、スパッタ圧力＝０．５Ｐａ、マイクロ波パワー＝７００Ｗ、ＤＣバイアス＝６００Ｖで成膜を行なった。

次に、フォトリソグラフィ技術を用いてＳｉＯ₂膜をストライプ状に加工してマスク部１１を形成する。なお、マスク部１１の幅Ｗｍを３μｍ、開口部１１ｗの幅Ｗｓを２μｍとした。

図２Ｂは、本発明の実施の形態２に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層（横方向成長領域）を形成した状態の断面を示す断面図である。

マスク部１１を形成した後、ＭＯＣＶＤ（有機金属ＣＶＤ）法を用い、横方向成長に有利な高い基板温度と減圧成長条件を適用して窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を形成（成長）した。窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の縦方向への成長に併せて横方向成長領域２２を成長させることが可能である。

なお、横方向成長領域２２は、隣接する横方向成長領域２２と接触しないで間隙２２ｇを形成するように成長時間を調整した。つまり、横方向成長領域２２は、互いに対向する側面２２ｓを構成し、間隙２２ｇは、側面２２ｓによって構成される。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０は、具体的にはアンドープのＧａＮであり、成長条件は、基板温度＝１１５０℃、成長圧力＝１３ｋＰａ、ＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ：トリメチルガリウム）流量＝２００μｍｏｌ／ｍｉｎ、ＮＨ₃流量＝１２．５ｓｌｍ（Ｓｔａｎｄａｒｄ Ｌｉｔｅｒ Ｐｅｒ Ｍｉｎｕｔｅ）として成膜した。

なお、縦方向（積層方向）の成長膜厚は、成長条件にも依存するが、２μｍ程度となった。また、アンドープのＧａＮのキャリア濃度Ｎｄは、１０¹⁴ｃｍ^-3程度となっている。

図２Ｃは、本発明の実施の形態２に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。

半導体基板１０の裏面にオーミック性を有する第１電極３１（ドレイン電極）を形成し、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面にオーミック性を有する第２電極３２（ソース電極）を形成する。また、横方向成長領域２２（側面２２ｓ）に接触させて通電領域２１での通電状態を制御する第３電極３３（ゲート電極）を形成する。

したがって、電界効果トランジスタ１は、第１電極３１と第２電極３２との間の縦方向（積層方向）で電流を流すことが可能となり、いわゆる縦型トランジスタを構成することとなる。

また、第３電極３３は、横方向成長領域２２の横方向の側面２２ｓに形成されている。したがって、通電領域２１に対応する横方向成長領域２２に対して第３電極３３を配置することが可能となり、第３電極３３への印加電圧によって容易かつ高精度に通電領域２１の空乏化を制御することができるので、通電領域２１の通電状態を容易に制御することが可能な電界効果トランジスタ１とすることができる。

第１電極３１、第２電極３２、第３電極３３は、メッキ技術を適用して金（Ａｕ）を表面にメッキした後、適宜のパターニングによって形成することが可能である。第３電極３３は、横方向成長領域２２が形成する間隙２２ｇに金を埋め込むことによって形成する。

なお、第３電極３３は、横方向成長領域２２（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０）がアンドープのＧａＮとされていることから、ショットキー電極として形成されている。

ノーマリオフの可否およびピンチオフ電圧は、開口部１１ｗの幅Ｗｓとマスク部１１の幅Ｗｍ、および、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０のキャリア濃度Ｎｄと第３電極３３によって形成される空乏層領域２３の空乏層厚Ｗｄとによって決まる。

ショットキー電極（第３電極３３）の拡散電位をＶｄとし、ＧａＮ（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０）のキャリア濃度をＮｄとした場合、空乏層厚Ｗｄは、次の式（１）で求められる。なお式（１）で、εｒは窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の比誘電率、ε０は真空の誘電率、ｑは電子電荷である。

Ｗｄ＝√（（２・εｒ・ε０／ｑ）（Ｖｄ／Ｎｄ））・・・（１）
つまり、Ｖｄ＝１．１Ｖ、Ｎｄ＝１×１０¹⁴ｃｍ^-3とした場合、Ｗｄ＝３．３μｍ程度となる。

したがって、本実施の形態に係る電界効果トランジスタ１では、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０のキャリア濃度Ｎｄ＝１×１０¹⁴ｃｍ^-3、開口部１１ｗの幅Ｗｓ＝２μｍ、マスク部１１の幅Ｗｍ＝３μｍとした場合、Ｗｓ（２μｍ）＋Ｗｍ（３μｍ）＝５μｍであるから、通電領域２１の幅Ｗｐは５μｍより小さい状態となっている。

つまり、通電領域２１の幅Ｗｐ（５μｍ未満）は、空乏層幅Ｗｄの２倍（３．３μｍ×２＝６．６μｍ）よりも小さいことから、確実にノーマリオフ型とすることが可能となる。つまり、本実施の形態に係る電界効果トランジスタ１は、ピンチオフ電圧０Ｖのノーマリオフ特性を示すことができる。

なお、キャリア濃度Ｎｄ＝１×１０¹⁴ｃｍ^-3の状態では、開口部１１ｗの幅Ｗｓ＝３μｍとした場合も、ノーマリオフ型となる。しかし、幅Ｗｓ＝４μｍでは、ノーマリオン型となる。

また、電流容量（総電流）は、ゲート長（通電領域２１の面積）によって決まる。次に電流容量について説明する。

本実施の形態では、素子の外形面積Ｓｃ＝１ｍｍ×１ｍｍとし、ゲート電極（第３電極３３）に対する電極パッド（不図示）の面積などを差し引いて実質上の外形面積Ｓｒｃ＝０．６ｍｍ×０．８ｍｍとした。したがって、トータルゲート長Ｌｇ×（幅Ｗｍ＋幅Ｗｓ）＝外形面積Ｓｒｃとなることからトータルゲート長Ｌｇを算出することが可能である。

つまり、トータルゲート長Ｌｇは、トータルゲート長Ｌｇ＝外形面積Ｓｒｃ／（幅Ｗｍ＋幅Ｗｓ）＝（０．８ｍｍ×０．６ｍｍ）／（２μｍ＋３μｍ）＝０．４８（ｍｍ²）／５（μｍ）＝９６ｍｍとして算出される。

ゲート電圧２Ｖ、ドレイン電圧１０Ｖのときゲート長１μｍあたり２０μＡを流すとすれば、ゲート長１ｍｍでは２０ｍＡを流すこととなる。したがって、トータルゲート長Ｌｇ＝９６ｍｍで流せる電流は、（２０ｍＡ／ｍｍ）×９６ｍｍ＝１．９２Ａとなる。この電流容量は、従来の６角形状の電界効果トランジスタ（実施の形態６参照）の外形面積を等しくした場合に比較して約１．５６倍となっていた。

また、素子耐圧としては、６００Ｖ以上の耐圧を確保することが可能であった。

上述したとおり、本実施の形態に係る電界効果トランジスタ１では、第３電極３３は、横方向成長領域２２が互いに対向する側面２２ｓに形成されている。したがって、通電領域２１に対応する横方向成長領域２２に対して第３電極３３を配置することが可能となり、第３電極３３への印加電圧によって容易かつ高精度に通電領域２１の空乏化を制御することができるので、通電領域２１の通電状態を容易に制御することが可能な電界効果トランジスタ１とすることができる。

また、第３電極３３は、側面２２ｓが構成する間隙２２ｇに埋め込まれている。したがって、第３電極３３を容易に形成することが可能となり、生産性、歩留まりおよび信頼性を向上させることができる。

また、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の積層方向で第１電極３１と第２電極３２との間で通電領域２１が形成され、第１電極３１と第２電極３２との間での電流路となる。

次に本実施の形態の変形例を説明する。電界効果トランジスタ１の基本的な構成は、上述したとおりであるので、適宜符合を援用して主に異なる事項について説明する。

半導体基板１０としてｎ型ＧａＮ基板１０を用い、レジストパターンを幅２μｍ（開口部１１ｗの幅Ｗｓに対応）、スペース幅３μｍ（マスク部１１の幅Ｗｍに対応）のストライプ状に形成した後、ＲＦスパッタによりＡｒ：Ｏ₂＝１６．８：５０ｓｃｃｍ、スパッタ圧力＝０．５Ｐａ、ＲＦパワー＝３００Ｗで膜厚０．５μｍのＷＮ（窒化タングステン）膜を堆積した。

レジストパターンを除去してストライプ状のＷＮ膜を形成してマスク部１１とした。マスク部１１は、マスク部１１の幅Ｗｍ＝３μｍ、開口部１１ｗの幅Ｗｓ＝２μｍとなっている。

次に、ＭＯＣＶＤ法を用いて、横方向成長に有利な高い基板温度と減圧成長条件を適用して窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を形成（成長）した。窒化物系ＩＩＩ−Ｖ族化合物半導体層２０は、具体的にはアンドープのＧａＮであり、成長条件は、基板温度１１５０℃、成長圧力１３ｋＰａ、ＴＭＧ流量＝２００μｍｏｌ／ｍｉｎ、ＮＨ₃流量＝１２．５ｓｌｍとして成膜した。

以下、第１電極３１、第２電極３２、第３電極３３を形成して電界効果トランジスタ１とした。

本変形例に係る電界効果トランジスタ１の形状は、図２Ａないし図２Ｃで記載した電界効果トランジスタ１と同様であり、同様の特性を得ることができた。つまり、本変形例は、マスク部１１の材料を変更し、材料の変更に伴い、製造方法を変更したものである。

また、ＷＮ膜は、導電性を有する導電性材料である。つまり、本変形例では、マスク部１１は、導電性材料で形成され、第３電極３３は、マスク部１１に接触している。したがって、マスク部１１を例えばメッキ電極にして第３電極３３を容易に形成することが可能となり、第３電極３３を間隙２２ｇに容易に埋め込むことが可能となる。

＜実施の形態３＞
図３Ａないし図３Ｅに基づいて、本実施の形態に係る電界効果トランジスタの製造工程および構造について説明する。なお、基本的な構成は、実施の形態１、実施の形態２と同様であるので、符号を援用し、主に異なる事項について説明する。

図３Ａは、本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板にマスク部およびバッファ層を形成した状態の断面を示す断面図である。

半導体基板１０としてｎ型Ｓｉ（シリコン）基板を用い、実施の形態２と同様にしてマスク部１１（膜厚０．５μｍのＳｉＯ₂膜）を形成してある。なお、本実施の形態では、マスク部１１の幅Ｗｍを３μｍ、開口部１１ｗの幅Ｗｓを１μｍとした。

マスク部１１を形成した後、開口部１１ｗを介して露出している半導体基板１０にＭＯＣＶＤ法を用いてバッファ層１２を形成する。バッファ層１２は、例えばＡｌＮ（窒化アルミニウム）を２００ｎｍ成長することによって形成される。

バッファ層１２（ＡｌＮ）の成膜条件は、例えば、基板温度＝１１５０℃、成長圧力＝１３ｋＰａ、ＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ：トリメチルアルミニウム）流量＝１００μｍｏｌ／ｍｉｎ、ＮＨ₃流量＝１２．５ｓｌｍとした。

図３Ｂは、本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成する中間状態の断面を示す断面図である。

バッファ層１２を形成した後、実施の形態２と同様にしてＭＯＣＶＤ法を用い、横方向成長に有利な高い基板温度と減圧成長条件を適用して窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を形成（積層）する。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０は、具体的にはＳｉをドープしたＧａＮであり、成長条件は、基板温度＝１１５０℃、成長圧力＝１３ｋＰａ、ＴＭＧ流量＝２００μｍｏｌ／ｍｉｎ、ＮＨ₃流量＝１２．５ｓｌｍとして成膜した。

なお、図３Ｂでは、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を縦方向（積層方向、成膜方向）に例えば１．５μｍ成長させた状態を示している。また、Ｓｉをドープしていることから、キャリア濃度Ｎｄ＝１×１０¹⁵ｃｍ^-3となった。

図３Ｃは、本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層にマグネシウムをドープして横方向成長領域を形成した状態の断面を示す断面図である。

図２で、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を厚さ１．５μｍ成長させた後、マスク部１１相互間に間隙を残している状態で、引き続いてマグネシウム（Ｍｇ）をドープしたＧａＮ（キャリア濃度Ｎｄ＝１×１０¹⁸ｃｍ^-3）をＳｉドープしたＧａＮの成長時間の１／３の時間成長する。

ＭｇドープしたＧａＮは、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の側面および表面に成長する。窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の側面に成長したＧａＮは、横方向成長領域２２を構成することとなる。

なお、横方向成長領域２２は、相互に隣接する横方向成長領域２２が間隙２２ｇを構成する状態で成長を終了される。

図３Ｄは、本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層（横方向成長領域）を形成した状態の断面を示す断面図である。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に形成されたＭｇドープのＧａＮをエッチングする。エッチングは、例えばドライエッチングなどのように方向性を有するエッチング方法を採用する。したがって、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に成長したＧａＮは、図３Ｄに示すように除去され、横方向成長領域２２は成長状態を維持する。

なお、ドライエッチングは、例えば塩素（Ｃｌ₂）ガスを用いたＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）を適用して行った。

図３Ｅは、本発明の実施の形態３に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。

第１電極３１、第２電極３２、第３電極３３を形成して電界効果トランジスタ１としてある。

なお、Ｓｉ基板（半導体基板１０）に対する第１電極３１、ＧａＮ（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０）に対する第２電極３２は、オーミック性を有するオーミック電極とされる。

また、第３電極３３は、メッキ技術を適用して金などの仕事関数の大きい金属（例えば、Ｐｔ、Ｐｄ、Ａｕなど）を間隙２２ｇへ埋め込むことによって形成される。仕事関数の大きい金属を適用することから、第３電極３３は、ＭｇドープしたＧａＮに対してオーミック性を持たせることが可能となる。

ＭｇドープしたＧａＮ（横方向成長領域２２）は、ｐ型となっている。また、ＳｉドープしたＧａＮ（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０）は、ｎ型となっている。したがって、ｐ型に対してオーミック性を有する第３電極３３は、横方向成長領域２２と窒化物系ＩＩＩ−Ｖ族化合物半導体層２０との間にｐｎ接合を形成して空乏層領域２３を生じさせることができる。

つまり、第３電極３３は、横方向成長領域２２を介して通電領域２１にｐｎ接合による空乏層領域２３を形成することが可能となり、空乏層厚Ｗｄを制御して通電領域２１の通電状態を容易に制御することができる。

なお、本実施の形態では、Ｓｉ基板上にマスク部１１としてのＳｉＯ₂を形成した後にバッファ層１２を形成したが、予めＳｉ基板上にＡｌＮ、ＧａＮなどをバッファ層１２として形成した後にマスク部１１としてのＳｉＯ₂を形成し、その後、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を形成しても良い。

また、横方向成長領域２２がノンドープＧａＮであるときは、第３電極３３を、横方向成長領域２２に対してショットキー電極とすることによって、通電領域２１にショットキー電極による空乏層領域２３を形成することが可能となり、通電領域２１の通電状態を容易に制御することができる。

本実施の形態に係る電界効果トランジスタ１は、ピンチオフ電圧０Ｖのノーマリオフ特性を示した。

本実施の形態でも実施の形態２と同様、素子の外形面積Ｓｃ＝１ｍｍ×１ｍｍとし、ゲート電極（第３電極３３）に対する電極パッド（不図示）の面積などを差し引いて実質上の外形面積Ｓｒｃ＝０．６ｍｍ×０．８ｍｍとした。

したがって、トータルゲート長Ｌｇは、トータルゲート長Ｌｇ＝外形面積Ｓｒｃ／（幅Ｗｍ＋幅Ｗｓ）＝（０．８ｍｍ×０．６ｍｍ）／（３μｍ＋１μｍ）＝０．４８（ｍｍ²）／４（μｍ）＝１２０ｍｍとなる。

ゲート電圧２Ｖ、ドレイン電圧１０Ｖのときゲート長１μｍあたり２０μＡを流すとすれば、トータルゲート長Ｌｇ＝１２０ｍｍで流せる電流は、（２０ｍＡ／ｍｍ）×１２０ｍｍ＝２．４Ａとなる。この電流容量は、実施の形態２に係る電界効果トランジスタ１に比較してさらに大きな値となっている。

また、素子耐圧としては、６００Ｖ以上の耐圧を確保することが可能であった。

上述したとおり、本実施の形態に係る電界効果トランジスタ１では、第３電極３３は、側面２２ｓが構成する間隙２２ｇに埋め込まれている。したがって、第３電極３３を容易に形成することが可能となり、生産性、歩留まりおよび信頼性を向上させることができる。

また、第３電極３３は、オーミック性を有する構成としてある。したがって、横方向成長領域２２と窒化物系ＩＩＩ−Ｖ族化合物半導体層２０とのｐｎ接合による空乏層領域２３を容易に形成することが可能となり、通電領域２１の通電状態を容易に制御することができる。

＜実施の形態４＞
図４Ａおよび図４Ｂに基づいて、本実施の形態に係る電界効果トランジスタの製造工程および構造について説明する。なお、基本的な構成は、実施の形態１ないし実施の形態３と同様であるので、符号を援用し、主に異なる事項について説明する。

図４Ａは、本発明の実施の形態４に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層（横方向成長領域）を形成した状態の断面を示す断面図である。

なお、図４Ａは、図３Ａないし図３Ｄに対応する製造工程での処理を施した状態を示している。

先ず、半導体基板１０としてｎ型Ｓｉ（シリコン）基板を用い、実施の形態２と同様にしてマスク部１１（膜厚０．５μｍのＳｉＯ₂膜）を半導体基板１０の全面に形成する。

ＳｉＯ₂膜は、半導体基板１０がＳｉ基板であることから、熱ＣＶＤ法、プラズマＣＶＤ法などに加えて熱酸化を採用することが可能である。本実施の形態では、ＥＣＲスパッタを用い、Ａｒ：Ｏ₂＝３０：８ｓｃｃｍ、スパッタ圧力＝０．５Ｐａ、マイクロ波パワー＝７００Ｗ、ＤＣバイアス＝６００Ｖで成膜を行なった。

次に、フォトリソグラフィ技術を用いてＳｉＯ₂膜をストライプ状に加工してマスク部１１を形成する。なお、本実施の形態では、実施の形態１と同様、マスク部１１の幅Ｗｍを３μｍ、開口部１１ｗの幅Ｗｓを１μｍとした。

マスク部１１を形成した後、ＭＯＣＶＤ法を用いて、バッファ層１２を形成する。バッファ層１２は、例えばＡｌＮを２００ｎｍ成長することによって形成される。成膜条件は、実施の形態３と同様とすることが可能である。

バッファ層１２を形成した後、実施の形態２と同様にしてＭＯＣＶＤ法を用い、横方向成長に有利な高い基板温度と減圧成長条件を適用して窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を形成（積層）する。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０は、具体的にはＳｉをドープしたＧａＮであり、成長条件は、基板温度＝１１５０℃、成長圧力＝１３ｋＰａ、ＴＭＧ流量＝２００μｍｏｌ／ｍｉｎ、ＮＨ₃流量＝１２．５ｓｌｍとして成膜した。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０は、縦方向に１．５μｍ成長させた。また、Ｓｉをドープしていることから、キャリア濃度Ｎｄ＝１×１０¹⁵ｃｍ^-3となった。以上の状態は、実施の形態３の図３Ａおよび図３Ｂと同様である。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を厚さ１．５μｍ成長させた後、図３Ｃと同様にして、マスク部１１相互間に間隙２２ｇを残している状態で、引き続いてＭｇドープしたＧａＮ（キャリア濃度Ｎｄ＝１×１０¹⁸ｃｍ^-3）をＳｉドープしたＧａＮの成長時間の１／３の時間に加えてさらに横方向成長領域２２が相互に当接するまで成長する。

本実施の形態では、横方向成長領域２２（側面２２ｓ）が相互に当接するように形成されている。つまり、側面２２ｓ相互間の間隙２２ｇが消失して横方向成長領域２２の界面２２ｂを構成するように横方向成長領域２２を成長させている。また、ＭｇドープしたＧａＮは、図３Ｃで示したとおり窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面にも成長する。

したがって、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に形成されたＭｇドープのＧａＮをエッチングして除去する。図３Ｄで示した、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に形成されたＧａＮを除去し、横方向成長領域２２を残した状態が図４Ａの状態である。

図４Ｂは、本発明の実施の形態４に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。

第１電極３１、第２電極３２、第３電極３３を形成して電界効果トランジスタ１としてある。第１電極３１、第２電極３２は、実施の形態３と同様の形態とすることが可能である。

本実施の形態では、第３電極３３は、相互に当接する横方向成長領域２２の界面２２ｂが窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面と交差する端部２２ｔに接触している。つまり、第３電極３３は、相互に当接する横方向成長領域２２の界面２２ｂに接触している。

したがって、第３電極３３を第２電極３２と同様に平面的に形成することが可能となるので、第３電極３３の形成を極めて容易にし、生産性を向上させることができる。

なお、第３電極３３は、横方向成長領域２２（ＭｇドープしたＧａＮ）の表面に仕事関数の大きい金属を形成されていることから、オーミック性を有している。オーミック性を有する第３電極３３は、横方向成長領域２２と窒化物系ＩＩＩ−Ｖ族化合物半導体層２０との間にｐｎ接合を形成して空乏層領域２３を生じさせることができる。

したがって、空乏層領域２３の空乏層厚Ｗｄを制御して通電領域２１の通電状態を容易に制御することができる。

また、横方向成長領域２２がノンドープＧａＮであるときは、第３電極３３を、横方向成長領域２２に対してショットキー電極とすることによって、通電領域２１にショットキー電極による空乏層領域２３を形成することが可能となり、空乏層厚Ｗｄを制御して通電領域２１の通電状態を容易に制御することができる。

本実施の形態に係る電界効果トランジスタ１は、ピンチオフ電圧０Ｖのノーマリオフ特性を示した。

本実施の形態でも実施の形態２と同様、素子の外形面積Ｓｃ＝１ｍｍ×１ｍｍとし、ゲート電極（第３電極３３）に対する電極パッド（不図示）の面積などを差し引いて実質上の外形面積Ｓｒｃ＝０．６ｍｍ×０．８ｍｍとした。

したがって、トータルゲート長Ｌｇは、トータルゲート長Ｌｇ＝外形面積Ｓｒｃ／（幅Ｗｍ＋幅Ｗｓ）＝（０．８ｍｍ×０．６ｍｍ）／（３μｍ＋１μｍ）＝０．４８（ｍｍ²）／４（μｍ）＝１２０ｍｍとなる。

つまり、電流容量は、ゲート電圧２Ｖ、ドレイン電圧１０Ｖのときゲート長１μｍあたり２０μＡを流すとすれば、実施の形態３と同様、２．４Ａとなる。

また、素子耐圧としては、６００Ｖ以上の耐圧を確保することが可能であった。

＜実施の形態５＞
図５Ａないし図５Ｄに基づいて、本実施の形態に係る電界効果トランジスタの製造工程および構造について説明する。基本的な構成は、実施の形態１ないし実施の形態４と同様であるので、符号を援用し、主に異なる事項について説明する。なお、実施の形態１ないし実施の形態４では、横方向成長方法として、ＥＬＯＧ成長法を適用したが、本実施の形態では、ＰＥＮＤＥＯ成長法を適用した点が大きく異なる。

図５Ａは、本発明の実施の形態５に係る電界効果トランジスタの製造工程で半導体基板にバッファ層および窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成した状態の断面を示す断面図である。

半導体基板１０としてｎ型ＳｉＣ基板を用い、半導体基板１０にＭＯＣＶＤ法を用いて、バッファ層１２を積層し、さらにバッファ層１２に窒化物系ＩＩＩ−Ｖ族化合物半導体層２０（図５Ｃ参照）の下地となる窒化物系ＩＩＩ−Ｖ族化合物半導体層２０ｂを積層する。

バッファ層１２は、例えばＡｌＮを２００ｎｍ成長することによって形成される。また、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０ｂは、ＧａＮを２００ｎｍ成長することによって形成される。

バッファ層１２の成膜条件は、例えば、基板温度＝１１５０℃、成長圧力＝１３ｋＰａ、ＮＨ₃流量＝１２．５ｓｌｍとし、ＡｌＮを成長するときはＴＭＡ流量＝１００μｍｏｌ／ｍｉｎとし、ＧａＮを成長するときはＴＭＧ流量＝１００μｍｏｌ／ｍｉｎとした。

図５Ｂは、本発明の実施の形態５に係る電界効果トランジスタの製造工程で半導体基板、バッファ層、窒化物系ＩＩＩ−Ｖ族化合物半導体層に溝部を形成した状態の断面を示す断面図である。

ストライプ状のレジストパターン１３ｒをレジスト幅３μｍ（マスク部１１の幅Ｗｍに対応）、スペース幅２μｍ（開口部１１ｗの幅Ｗｓに対応）で形成し、レジストパターン１３ｒ（スペース幅２μｍ、レジスト幅３μｍ）を形成し、例えばドライエッチングによりＧａＮ（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０ｂ）、ＡｌＮ（バッファ層１２）をエッチングし、さらにＳｉＣ基板（半導体基板１０）の表面に及ぶ溝部１３を形成する。

ドライエッチングは、例えば塩素（Ｃｌ₂）ガスを用いたＩＣＰを適用して行った。エッチング条件は、Ｃｌ₂流量＝１０ｓｃｃｍ、コイルパワー＝８００Ｗ、プレートパワー＝３５Ｗ、圧力＝１．３ｋＰａとし、５分間のエッチングを施した。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０ｂの横方向は側面２２ｓを構成し、また、相互に対向する側面２２ｓは、間隙２２ｇを構成する。

ドライエッチングの後、レジストパターン１３ｒを除去して次の工程へ移行する。

図５Ｃは、本発明の実施の形態５に係る電界効果トランジスタの製造工程で溝部を形成された下地の窒化物系ＩＩＩ−Ｖ族化合物半導体層に窒化物系ＩＩＩ−Ｖ族化合物半導体層をさらに形成した状態の断面を示す断面図である。

溝部１３を形成した後、実施の形態２と同様にしてＭＯＣＶＤ法を用い、横方向成長に有利な高い基板温度と減圧成長条件を適用して窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を形成（積層）する。

窒化物系ＩＩＩ−Ｖ族化合物半導体層２０は、具体的にはアンドープのＧａＮであり、成長条件は、基板温度＝１１５０℃、成長圧力＝１３ｋＰａ、ＴＭＧ流量＝１００μｍｏｌ／ｍｉｎ、ＮＨ₃流量＝１２．５ｓｌｍとして成膜した。

本実施の形態では、横方向成長領域２２は、半導体基板１０に形成された溝部１３の領域で梁状に形成されている。したがって、結晶性の良い横方向成長領域２２を容易かつ高精度に形成することが可能となる。

実施の形態４（図４Ａ）の場合と同様、横方向成長領域２２の間の間隙２２ｇが消失して界面２２ｂが相互に接触するまで横方向成長領域２２（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０）を成長させている。つまり、横方向成長領域２２（側面２２ｓ）が相互に当接するように形成され、側面２２ｓ相互間の間隙２２ｇが消失して横方向成長領域２２の界面２２ｂを構成するように横方向成長領域２２を成長させている。

図５Ｄは、本発明の実施の形態５に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。

第１電極３１、第２電極３２、第３電極３３を形成して電界効果トランジスタ１としてある。第１電極３１、第２電極３２は、実施の形態３と同様の形態とすることが可能である。

第３電極３３は、実施の形態４と同様の形態とすることが可能である。つまり、第３電極３３は、相互に当接する横方向成長領域２２の界面２２ｂが窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面と交差する端部２２ｔに接触している。つまり、第３電極３３は、相互に当接する横方向成長領域２２の界面２２ｂに接触している。

したがって、第３電極３３を第２電極３２と同様に平面的に形成することが可能となるので、第３電極３３の形成を極めて容易にし、生産性を向上させることができる。

第３電極３３は、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０、横方向成長領域２２をアンドープＧａＮとしていることから、ショットキー電極として形成している。ショットキー電極としてある第３電極３３は、横方向成長領域２２（窒化物系ＩＩＩ−Ｖ族化合物半導体層２０）に対して空乏層領域２３を生じさせることができる。

したがって、空乏層領域２３の空乏層厚Ｗｄを制御して通電領域２１の通電状態を容易に制御することができる。

また、横方向成長領域２２がＭｇドープしたＧａＮであるときは、第３電極３３を横方向成長領域２２に対してオーミック性を持たせることによって、通電領域２１にｐｎ接合による空乏層領域２３を形成することが可能となり、空乏層厚Ｗｄを制御して通電領域２１の通電状態を容易に制御することができる。

本実施の形態に係る電界効果トランジスタ１は、ピンチオフ電圧０Ｖのノーマリオフ特性を示した。

本実施の形態でも実施の形態２と同様、素子の外形面積Ｓｃ＝１ｍｍ×１ｍｍとし、ゲート電極（第３電極３３）に対する電極パッド（不図示）の面積などを差し引いて実質上の外形面積Ｓｒｃ＝０．６ｍｍ×０．８ｍｍとした。

また、トータルゲート長Ｌｇは、実施の形態２と同様であることから、電流容量は、実施の形態２と同様１．９２Ａとなる。

また、素子耐圧としては、６００Ｖ以上の耐圧を確保することが可能であった。

＜実施の形態６＞
図６に基づいて、実施の形態１ないし実施の形態５に係る電界効果トランジスタの作用、効果について実施の形態６として説明する。

図６は、実施の形態１ないし実施の形態５に係る電界効果トランジスタを適用した本実施の形態に係る電界効果トランジスタの説明図であり、（Ａ）は比較のための従来例に係る電界効果トランジスタの平面図であり、（Ｂ）は本実施の形態に係る電界効果トランジスタの平面図である。

従来例に係る電界効果トランジスタ１０１（図６（Ａ））は、例えば特許文献１に記載された電界効果トランジスタである。中央はソース電極１３２であり、６角形の領域の背面側はドレイン電極１３１であり、リング状のゲート電極１３３がソース電極１３２とドレイン電極１３１の間に配置されている。

電界効果トランジスタ１０１は、例えば正６角形としてあり、１辺の長さＬｐｓ＝１０μｍとした場合、正６角形の面積ＳｐはＳｐ＝１５０√３μｍ²となる。また、ゲート電極１３３ｇの直径φは、プロセスマージンを考慮してφ＝１３μｍとすると、ゲート長Ｌｐｇ＝１３π＝４１μｍとなる。

本実施の形態に係る電界効果トランジスタ１（図６（Ｂ））は、ストライプ状に配置されたマスク部１１、マスク部１１の間に同様に配置された開口部１１ｗを備える。開口部１１ｗに対応してソース電極としての第２電極３２が形成され、マスク部１１の中央にはゲート電極としての第３電極３３（図での理解を容易にするために２点鎖線で表示している。）が形成されている。

電界効果トランジスタ１では、マスク部１１、開口部１１ｗは、ストライプ状に形成される。したがって、横方向成長領域２２は、ストライプ状に成長して配置（形成）され、第３電極３３は、横方向成長領域２２に対応させてストライプ状に配置されている。この構成により、並列構造で面積利用率の高い、大電流化が容易な電界効果トランジスタ１とすることができる。

従来例の正６角形の面積Ｓｐ（１５０√３μｍ²）と等しい面積（外形面積Ｓｒｃ）となる正方形（本実施の形態）の１辺の長さＬｃは１６μｍである。

例えば実施の形態３で示した開口部１１ｗの幅Ｗｓ＝１μｍ、マスク部１１の幅Ｗｍ＝３μｍの場合Ｗｓ＋Ｗｍ＝４μｍとなる。実施の形態３の場合を本実施の形態に適用すると、１組のＷｓ＋Ｗｍ（＝４μｍ）をストライプ状に配置した１個のゲート電極（第３電極３３）に対して割り当てるものとする。つまり、１辺の長さＬｃ（１６μｍ）に配置可能なゲート数は、１６μｍ／４μｍ＝４となり、４個のゲートを並列に配置した構成とすることが可能である。また、１個のゲート電極のゲート長Ｌｃｇは１６μｍであるから、全体としてのトータルゲート長Ｌｇは、１６μｍ×４＝６４μｍとなる。

通常の電界効果トランジスタでは、ドレイン電流はトータルゲート長Ｌｇに比例する。したがって、本実施の形態に係る電界効果トランジスタ１と従来例に係る電界効果トランジスタ１０１とを比べると、同じ面積（１５０√３μｍ²）で、ゲート長Ｌｇ（６４μｍ）／ゲート長Ｌｐｇ（４１μｍ）＝６４／４１＝１．５６と、ゲート長は１．５６倍となっているから、ドレイン電流は、１．５６倍となる。

また、従来例のように多角形を平面上に並置した平面型の電界効果トランジスタ１０１では、個々のゲート電極１３３、ソース電極１３２を相互に接続するためにブリッジ状の配線が必要となる。これに対し、本実施の形態に係る電界効果トランジスタ１では、ゲート電極（第３電極３３）、ソース電極（第２電極３２）の配置は同一平面内でストライプ状に配置してあることから、相互の接続は同一平面内でゲート配線３３ｗ、ソース配線３２ｗによって施すことが可能である。

したがって、本実施の形態（つまり、実施の形態１ないし実施の形態５）によれば面積を有効に利用して大電流化および高耐圧化を容易に実現することが可能となる。

なお、実施の形態１ないし実施の形態５に係る電界効果トランジスタ１では、半導体基板１０は、Ｓｉ、ＳｉＣ、または、窒化物系ＩＩＩ−Ｖ族化合物半導体のいずれか一つを材料としている。したがって、通電領域２１を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層２０を容易に形成し、電流容量および耐電圧を大きくすることが可能な電界効果トランジスタ１とすることができる。

本発明の実施の形態１に係る電界効果トランジスタの構造および動作状態を示す断面図である。 本発明の実施の形態２に係る電界効果トランジスタの製造工程で半導体基板にマスク部を形成した状態の断面を示す断面図である。 本発明の実施の形態２に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層（横方向成長領域）を形成した状態の断面を示す断面図である。 本発明の実施の形態２に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。 本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板にマスク部およびバッファ層を形成した状態の断面を示す断面図である。 本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成する中間状態の断面を示す断面図である。 本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層にマグネシウムをドープして横方向成長領域を形成した状態の断面を示す断面図である。 本発明の実施の形態３に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層（横方向成長領域）を形成した状態の断面を示す断面図である。 本発明の実施の形態３に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。 本発明の実施の形態４に係る電界効果トランジスタの製造工程で半導体基板に窒化物系ＩＩＩ−Ｖ族化合物半導体層（横方向成長領域）を形成した状態の断面を示す断面図である。 本発明の実施の形態４に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。 本発明の実施の形態５に係る電界効果トランジスタの製造工程で半導体基板にバッファ層および窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成した状態の断面を示す断面図である。 本発明の実施の形態５に係る電界効果トランジスタの製造工程で半導体基板、バッファ層、窒化物系ＩＩＩ−Ｖ族化合物半導体層に溝部を形成した状態の断面を示す断面図である。 本発明の実施の形態５に係る電界効果トランジスタの製造工程で溝部を形成された下地の窒化物系ＩＩＩ−Ｖ族化合物半導体層に窒化物系ＩＩＩ−Ｖ族化合物半導体層をさらに形成した状態の断面を示す断面図である。 本発明の実施の形態５に係る電界効果トランジスタの製造工程で電極を形成した状態の断面を示す断面図である。 実施の形態１ないし実施の形態５に係る電界効果トランジスタを適用した本実施の形態に係る電界効果トランジスタの説明図であり、（Ａ）は比較のための従来例に係る電界効果トランジスタの平面図であり、（Ｂ）は本実施の形態に係る電界効果トランジスタの平面図である。

符号の説明

１ 電界効果トランジスタ
１０ 半導体基板
１１ マスク部
１１ｗ 開口部
１２ バッファ層
１３ 溝部
１３ｒ レジストパターン
２０ 窒化物系ＩＩＩ−Ｖ族化合物半導体
２０ｂ 窒化物系ＩＩＩ−Ｖ族化合物半導体
２１ 通電領域
２２ 横方向成長領域
２２ｂ 界面
２２ｇ 間隙
２２ｓ 側面
２２ｔ 端部
２３ 空乏層領域
３１ 第１電極
３２ 第２電極
３３ 第３電極
ＷＤＤ 空乏層間隔
Ｗｄ 空乏層厚
Ｗｍ 幅（マスク部）
Ｗｓ 幅（開口部）
Ｗｐ 幅（通電領域）

Claims (13)

1. 半導体基板と、該半導体基板に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層と、該窒化物系ＩＩＩ−Ｖ族化合物半導体層から積層方向に交差する横方向へ成長した横方向成長領域とを備える電界効果トランジスタであって、
   前記半導体基板の裏面に形成されオーミック性を有する第１電極と、
   前記窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面に形成されオーミック性を有する第２電極と、
   前記窒化物系ＩＩＩ−Ｖ族化合物半導体層の積層方向で前記第１電極と前記第２電極との間での電流路となる通電領域と、
   前記横方向成長領域に接触させて形成され前記通電領域での通電状態を制御する第３電極とを備えること
   を特徴とする電界効果トランジスタ。
2. 請求項１に記載の電界効果トランジスタであって、
   前記横方向成長領域は、前記半導体基板に形成され積層方向での前記窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を防止するマスク部に重ねて形成されていること
   を特徴とする電界効果トランジスタ。
3. 請求項２に記載の電界効果トランジスタであって、
   前記第３電極は、前記横方向成長領域の横方向の側面に形成されていること
   を特徴とする電界効果トランジスタ。
4. 請求項３に記載の電界効果トランジスタであって、
   前記第３電極は、前記側面が構成する間隙に埋め込まれていること
   を特徴とする電界効果トランジスタ。
5. 請求項３または請求項４に記載の電界効果トランジスタであって、
   前記マスク部は、導電性材料で形成され、前記第３電極は、前記マスク部に接触していること
   を特徴とする電界効果トランジスタ。
6. 請求項２に記載の電界効果トランジスタであって、
   前記横方向成長領域は、相互に当接するように形成され、
   前記第３電極は、相互に当接する前記横方向成長領域の界面に接触していること
   を特徴とする電界効果トランジスタ。
7. 請求項１に記載の電界効果トランジスタであって、
   前記横方向成長領域は、前記半導体基板に形成された溝部の領域で梁状に形成されていること
   を特徴とする電界効果トランジスタ。
8. 請求項７に記載の電界効果トランジスタであって、
   前記横方向成長領域は、相互に当接するように形成され、
   前記第３電極は、相互に当接する前記横方向成長領域の界面に接触していること
   を特徴とする電界効果トランジスタ。
9. 請求項１ないし請求項８のいずれか一つに記載の電界効果トランジスタであって、
   前記横方向成長領域は、マグネシウムがドーピングされていること
   を特徴とする電界効果トランジスタ。
10. 請求項９に記載の電界効果トランジスタであって、
    前記第３電極は、オーミック性を有すること
    を特徴とする電界効果トランジスタ。
11. 請求項１ないし請求項８のいずれか一つに記載の電界効果トランジスタであって、
    前記第３電極は、前記横方向成長領域に対してショットキー電極としてあること
    を特徴とする電界効果トランジスタ。
12. 請求項１ないし請求項１１のいずれか一つに記載の電界効果トランジスタであって、
    前記横方向成長領域は、ストライプ状に配置され、前記第３電極は、前記横方向成長領域に対応させてストライプ状に配置されていること
    を特徴とする電界効果トランジスタ。
13. 請求項１ないし請求項１２のいずれか一つに記載の電界効果トランジスタであって、
    前記半導体基板は、Ｓｉ、ＳｉＣ、または、窒化物系ＩＩＩ−Ｖ族化合物半導体のいずれか一つを材料としていること
    を特徴とする電界効果トランジスタ。

Images