JP2010029976A - Micro structure formation process - Google Patents

Micro structure formation process Download PDF

Info

Publication number
JP2010029976A
JP2010029976A JP2008194381A JP2008194381A JP2010029976A JP 2010029976 A JP2010029976 A JP 2010029976A JP 2008194381 A JP2008194381 A JP 2008194381A JP 2008194381 A JP2008194381 A JP 2008194381A JP 2010029976 A JP2010029976 A JP 2010029976A
Authority
JP
Japan
Prior art keywords
mask
etching
recess
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008194381A
Other languages
Japanese (ja)
Other versions
JP5353101B2 (en
Inventor
Tatsuro Takagaki
達朗 高垣
Koichi Nakayama
浩一 中山
Katsumi Hashimoto
克美 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008194381A priority Critical patent/JP5353101B2/en
Publication of JP2010029976A publication Critical patent/JP2010029976A/en
Application granted granted Critical
Publication of JP5353101B2 publication Critical patent/JP5353101B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a micro structure formation process capable of reducing a processing failure by inhibiting a dissipation of a mask when forming a structure having a high aspect ratio. <P>SOLUTION: The micro structure formation process to form a micro structure on a substrate made of silicon by dry etching using a plasma, includes the steps of forming: a first mask having an opening on the substrate; a first concavity by etching the substrate using the first mask as an etching mask; a second mask on the first mask after the first concavity is formed; and a second concavity deeper than the first concavity by further etching the first concavity in the thickness direction of the substrate using the second mask as the etching mask. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、プラズマを用いたドライエッチングにより半導体基板に微細な構造体を形成する微細構造体形成方法に関し、特にアスペクト比が50以上の高アスペクト微細構造体の形成方法に関する。   The present invention relates to a fine structure forming method for forming a fine structure on a semiconductor substrate by dry etching using plasma, and more particularly to a method for forming a high aspect fine structure having an aspect ratio of 50 or more.

近年、半導体微細加工技術等を用いた機械・電子・光・化学等の多様な機能を集積したデバイスであるMEMS(Micro Electro Mechanical Systems)の開発、実用化が進んでいる。このMEMSの製造において、シリコンなどの半導体基板を3次元的に加工していくことが求められる。特に高アスペクト比を有する構造体を形成するためにプラズマを用いたドライエッチング加工が必要となる。高アスペクト比を形成するドライエッチング方法として、フォトレジスト等のマスク材を形成した基板に対してDRIE(Deep Reactive Ion Etching)と呼ばれる異方性エッチング(例えば、特許文献1)を行う方法が一般的である。
特表平7−503815号公報
In recent years, development and practical use of MEMS (Micro Electro Mechanical Systems), which are devices that integrate various functions such as mechanical, electronic, optical, and chemical using semiconductor microfabrication technology and the like, are progressing. In manufacturing the MEMS, it is required to process a semiconductor substrate such as silicon three-dimensionally. In particular, dry etching using plasma is required to form a structure having a high aspect ratio. As a dry etching method for forming a high aspect ratio, a method in which anisotropic etching called DRIE (Deep Reactive Ion Etching) (for example, Patent Document 1) is generally performed on a substrate on which a mask material such as a photoresist is formed. It is.
JP 7-503815 A

しかし、高アスペクト比を有する(例えば、アスペクト比が50以上の)構造体を形成する場合、エッチングが進むに従って、形成される溝へのイオンの到達が困難になり、所望の加工がなされる前にマスク材の一部もしくは全部が消失してしまい、パターン形成加工が続行できなくなる。   However, when a structure having a high aspect ratio (for example, an aspect ratio of 50 or more) is formed, it becomes difficult for ions to reach the groove to be formed as etching progresses, and before a desired processing is performed. Then, part or all of the mask material disappears, and the pattern forming process cannot be continued.

マスク材となるフォトレジストを厚膜化することで耐久性を向上できるが、フォトリソグラフィによるパターン加工の解像限界からマスク厚膜化には限界がある。一方、マスク材として耐ドライエッチング性の高い金属材料を用いることが考えられるが、金属材料を寸法精度よくパターニングすることは容易でなく、さらにMEMSの製造においてはエッチング後におけるマスク除去工程で、既成の素子などが破損してしまうことがある。   Although the durability can be improved by increasing the thickness of the photoresist used as a mask material, there is a limit to increasing the thickness of the mask due to the resolution limit of pattern processing by photolithography. On the other hand, it is conceivable to use a metal material having high resistance to dry etching as a mask material, but it is not easy to pattern the metal material with dimensional accuracy. May be damaged.

そこで本発明は上記に鑑み、ドライエッチングにより高アスペクト比を有する構造体を形成する際に、エッチングマスクの消失を抑えて加工不良を低減できる微細構造体形成方法を提供することを目的とする。   In view of the above, an object of the present invention is to provide a fine structure forming method capable of reducing processing defects by suppressing disappearance of an etching mask when a structure having a high aspect ratio is formed by dry etching.

本発明に係る微細構造体形成方法は、シリコンからなる基板にプラズマを利用したドライエッチングにより微細構造体を形成する微細構造体形成方法であって、基板上に開口を有する第1のマスクを形成する工程と、前記第1のマスクをエッチングマスクとして前記基板をエッチングして第1の凹部を形成する工程と、前記第1の凹部を形成した後、前記第1のマスク上に第2のマスクを形成する工程と、前記第2のマスクをエッチングマスクとして前記第1の凹部を基板の厚み方向にさらにエッチングして、前記第1の凹部よりも深い第2の凹部を形成する工程とを有することを特徴とする。   A fine structure forming method according to the present invention is a fine structure forming method in which a fine structure is formed on a substrate made of silicon by dry etching utilizing plasma, and a first mask having an opening is formed on the substrate. Etching the substrate using the first mask as an etching mask to form a first recess, and forming the first recess and then forming a second mask on the first mask. And a step of further etching the first recess in the thickness direction of the substrate using the second mask as an etching mask to form a second recess deeper than the first recess. It is characterized by that.

本発明に係る微細構造体形成方法は、上記において前記第1、第2の凹部の形成工程におけるエッチングのうち少なくともいずれか一方が、基板をエッチングして凹部を形成するエッチング工程と形成した凹部の側壁に対して保護膜を形成するデポジション工程とを交互に繰り返し行うエッチングであることを特徴とする。   In the fine structure forming method according to the present invention, in the above, at least one of the etching in the first and second recess forming steps is an etching step in which the recess is formed by etching the substrate. The etching is characterized by alternately repeating a deposition step for forming a protective film on the side wall.

本発明に係る微細構造体形成方法は、上記において前記第2のマスク形成工程において、前記基板に対して斜め方向から金属材料を堆積させることを特徴とする。   The microstructure forming method according to the present invention is characterized in that, in the second mask forming step, a metal material is deposited from an oblique direction with respect to the substrate.

本発明に係る微細構造体形成方法は、上記において前記第2のマスクが、前記第1のマスクの側面と前記第1の凹部の側壁に形成されていることを特徴とする。   The microstructure forming method according to the present invention is characterized in that, in the above, the second mask is formed on a side surface of the first mask and a side wall of the first recess.

本発明に係る微細構造体形成方法は、上記において前記第1のマスクの開口がミクロンオーダーであり、前記第1の凹部のアスペクト比(深さ/開口幅)が1以上であることを特徴とする。   The microstructure forming method according to the present invention is characterized in that, in the above, the opening of the first mask is on the order of microns, and the aspect ratio (depth / opening width) of the first recess is 1 or more. To do.

本発明に係る微細構造体形成方法は、上記において前記第2の凹部のアスペクト比(深さ/開口幅)が50以上であることを特徴とする。   The microstructure forming method according to the present invention is characterized in that, in the above, the aspect ratio (depth / opening width) of the second recess is 50 or more.

本発明に係る微細構造体形成方法は、上記において前記第2のマスクに用いられるマスク材料が、Ti,TiN,Cr,Al,Rh,Co,Fe,Mo,Ni,Ta,Zrのうちから選択されることを特徴とする。   In the microstructure forming method according to the present invention, the mask material used for the second mask is selected from Ti, TiN, Cr, Al, Rh, Co, Fe, Mo, Ni, Ta, and Zr. It is characterized by being.

なお、本明細書においてミクロンオーダーとは0.1μm〜100μmの範囲のことを指すものとする。またアスペクト比とは形成した凹部の深さを凹部の開口幅で除算した値を指すものとする。   In this specification, the micron order refers to a range of 0.1 μm to 100 μm. The aspect ratio refers to a value obtained by dividing the depth of the formed recess by the opening width of the recess.

本発明によれば、高アスペクト比を有する構造体を形成する際に、マスクの消失を抑えて加工不良を低減することが可能な微細構造体形成方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, when forming the structure which has a high aspect ratio, the loss | disappearance of a mask can be suppressed and the fine structure formation method which can reduce a process defect can be provided.

§1.本発明の微細構造体形成方法
以下、図面を用いて本発明の実施形態について詳細に説明する。図1は本発明の微細構造体形成工程の説明図である。
§1. DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is an explanatory view of the fine structure forming step of the present invention.

まず被エッチング対象であり、Siからなる基板10の表面に、ポジ型あるいはネガ型のフォトレジストを塗布し、フォトマスクを介して露光を行い、その後現像して開口25を有する第1のマスク20を形成する(図1(A))。潜像パターンの描画は直接電子線を用いた描画によって行ってもよい。開口の寸法はミクロンオーダーである。   First, a positive-type or negative-type photoresist is applied to the surface of the substrate 10 made of Si, which is an object to be etched, exposed through a photomask, and then developed to have a first mask 20 having an opening 25. Is formed (FIG. 1A). The latent image pattern may be drawn directly by drawing using an electron beam. The size of the opening is on the order of microns.

次に、第1のマスク20の開口25に対してプラズマを利用したドライエッチングであるRIE(Reactive Ion Etching)あるいはDRIE(Deep Reactive Ion Etching)を行い、基板10の厚み方向にエッチングして凹部を形成する。   Next, RIE (Reactive Ion Etching) or DRIE (Deep Reactive Ion Etching), which is dry etching using plasma, is performed on the opening 25 of the first mask 20 to etch the recesses by etching in the thickness direction of the substrate 10. Form.

ここで、DRIEについて説明する。DRIEでは材料層を厚み方向に浸食しながら掘り進むエッチング工程と、掘った穴の側壁にポリマーの壁を形成するデポジション工程と、を数秒ごとに交互に繰り返し、略厚み方向にのみエッチングを進ませることが可能になる。Siをエッチングする場合には、エッチングガスとしてはフッ素供給エッチングガスを、デポジションガスとしてはフッ化炭素用いることが知られている。本実施形態では、エッチング工程では、SF6ガスを、デポジション工程では、C48ガスを用いる。但しエッチングガスとデポジションガスは上記の組合せに限ることなく、上記したガスの中で被エッチング対象に腐食性を有するガスと、形成した凹部の側壁にフッ素樹脂系ポリマーを生成するガスであればよい。以上のようなエッチング工程と、デポジション工程とを短い間隔(数秒程度)で交互に行い、エッチングを行う。 Here, DRIE will be described. In DRIE, an etching process that digs while eroding the material layer in the thickness direction and a deposition process that forms a polymer wall on the side wall of the dug hole are alternately repeated every few seconds, and etching proceeds only in the approximate thickness direction. It becomes possible. In the case of etching Si, it is known that a fluorine supply etching gas is used as an etching gas and fluorocarbon is used as a deposition gas. In the present embodiment, SF 6 gas is used in the etching process, and C 4 F 8 gas is used in the deposition process. However, the etching gas and the deposition gas are not limited to the above combinations, and may be any gas that is corrosive to the object to be etched in the above gas and a gas that generates a fluororesin polymer on the side wall of the formed recess. Good. Etching is performed by alternately performing the above etching process and the deposition process at short intervals (about several seconds).

プラズマ発生源としては、特に限定されないが誘導結合型プラズマ(ICP型:Inductively-Coupled Plasma)、容量結合型プラズマ(CCP型:Capacitive Coupled Plasma)、電子サイクロトロン共鳴プラズマ(ECR型:Electron Cyclotron Resonance Plasma)、マイクロ波励起表面波プラズマ(SWP:Surface Wave Plasma)、ヘリコン波励起プラズマ(HWP:Helicon Wave Plasma)などを適用できる。   Although it does not specifically limit as a plasma generation source, inductively coupled plasma (ICP type: Inductively-Coupled Plasma), capacitively coupled plasma (CCP type: Capacitive Coupled Plasma), electron cyclotron resonance plasma (ECR type: Electron Cyclotron Resonance Plasma) Microwave excitation surface wave plasma (SWP: Surface Wave Plasma), helicon wave excitation plasma (HWP: Helicon Wave Plasma), etc. are applicable.

RIEあるいはDRIEによるエッチングを行い、第1の凹部40を形成する(図1(B))。このとき形成された第1の凹部40は、後述する第2のマスク30の形成工程を考慮すると、アスペクト比(第1の凹部40の深さ(D1)を開口25の幅(W)で除算した値、つまりD1/W)にして1以上であることが好ましい。 Etching by RIE or DRIE is performed to form the first recess 40 (FIG. 1B). The first recess 40 formed at this time has an aspect ratio (the depth (D 1 ) of the first recess 40 is equal to the width (W) of the opening 25) in consideration of the formation process of the second mask 30 described later. The value obtained by division, that is, D 1 / W) is preferably 1 or more.

第1の凹部40が形成された基板10に対して、蒸着法あるいはスパッタ法により第2のマスク30を形成する(図1(C))。第2のマスク30に用いるマスク材料としては第1のマスク20よりもエッチング選択比が高い材料であることが好ましく、金属材料などを採用できる。そのうち、Ti,TiN,Cr,Al,Rh,Co,Fe,Mo,Ni,Ta,Zrのうちから選択される。上述の金属材料は第2の凹部50の形成におけるエッチング時の耐イオン衝撃性を有している点で好ましい。金属材料としてはスパッタ効率が悪い材料が適しており、そのスパッタ効率の上限の材料はCrになる。   A second mask 30 is formed by vapor deposition or sputtering on the substrate 10 on which the first recess 40 is formed (FIG. 1C). The mask material used for the second mask 30 is preferably a material having an etching selectivity higher than that of the first mask 20, and a metal material or the like can be used. Among these, it is selected from Ti, TiN, Cr, Al, Rh, Co, Fe, Mo, Ni, Ta, and Zr. The metal material described above is preferable in that it has an ion impact resistance during etching in forming the second recess 50. As the metal material, a material having a low sputtering efficiency is suitable, and the upper limit material of the sputtering efficiency is Cr.

第1の凹部40に対して、DRIEによるエッチングを行い、第1の凹部40よりも深い(D2>D1)第2の凹部50を形成する(図1(D))。これにより、従来困難であった、アスペクト比(D2/W)が50以上の微細構造体100の形成が可能となる。高アスペクト比の構造体を形成する際には、凹部の深さが大きくなるにしたがって、反応性イオンの侵入がしにくくなり、エッチングレートの低下ならびにマスク選択比の低下が起こる。本発明にあっては第1のマスク20の上によりマスク選択比に優れる第2のマスク30を形成することで高アスペクト比の加工を容易にする。なお、エッチング後に第1のマスク20及び第2のマスク30は、レジスト剥離液に浸漬して容易に除去(リフトオフ)される(図1(E))。 Etching by DRIE is performed on the first recess 40 to form a second recess 50 deeper than the first recess 40 (D 2 > D 1 ) (FIG. 1D). Thereby, it is possible to form the fine structure 100 having an aspect ratio (D 2 / W) of 50 or more, which has been difficult in the past. When forming a structure with a high aspect ratio, as the depth of the recess increases, it becomes difficult for reactive ions to enter, and the etching rate and the mask selection ratio decrease. In the present invention, the processing of the high aspect ratio is facilitated by forming the second mask 30 having a higher mask selectivity on the first mask 20. Note that the first mask 20 and the second mask 30 are easily removed (lifted off) by being immersed in a resist stripping solution after the etching (FIG. 1E).

ここで第2のマスク30の形成する工程について詳細に説明しておく。図2は第2のマスク30を成膜する方法を示す模式図である。本発明では、底面部(第1の凹部の底面)40bに第2のマスク30の金属材料が堆積を抑制する必要がある。金属材料が底面部40bに堆積すると該金属材料がマスクとして機能し、加工不良を引き起こす。そこで、第2のマスク30を成膜する際、基板10に対して金属粒子を方向性を持って(斜めに)到達させる。蒸着源あるいは、スパッタターゲットから基板10に到達する金属粒子は実際の系においては無限遠方から到達するものとして基板10に到達しうる金属粒子の到達方向を平行直線とみなせる。基板10と金属粒子60の到達方向が図2に示すようなある角度θ(後述するαより大きい角度)をなしている。   Here, the step of forming the second mask 30 will be described in detail. FIG. 2 is a schematic diagram showing a method for forming the second mask 30. In the present invention, it is necessary to suppress the deposition of the metal material of the second mask 30 on the bottom surface portion (the bottom surface of the first recess) 40b. When the metal material is deposited on the bottom surface portion 40b, the metal material functions as a mask and causes processing defects. Therefore, when the second mask 30 is formed, the metal particles reach the substrate 10 with directionality (obliquely). In the actual system, the metal particles that reach the substrate 10 from the vapor deposition source or the sputtering target can be regarded as parallel straight lines in the direction of arrival of the metal particles that can reach the substrate 10. The arrival direction of the substrate 10 and the metal particles 60 forms an angle θ (an angle larger than α described later) as shown in FIG.

図3は第1の凹部40の拡大模式図である。図3(A)に示すように金属粒子が底面部40bに到達しないためには、角度θが、金属粒子の到達方向と基板10とのなす角度の最小値であるαよりも大きいことが求められる。ここでαはtanα=W/D1を満たす角度である。したがって、第1のマスク20上に略均一に第2のマスク40を形成、かつ底面部40bへの金属粒子の堆積を抑制するためには、金属粒子を90°未満のある程度大きい角度で到達させる(但しα以上)ことが好ましい。第1の凹部40を前述したようにある程度のアスペクト比(1以上、好ましくは2以上)で形成することにより角度αを小さくでき、成膜装置内での基板配置の自由度を確保できるとともに、底面部40bへの堆積を抑制できるようになる。 FIG. 3 is an enlarged schematic view of the first recess 40. As shown in FIG. 3A, in order for the metal particles not to reach the bottom surface portion 40b, the angle θ is required to be larger than α, which is the minimum value of the angle formed between the arrival direction of the metal particles and the substrate 10. It is done. Here, α is an angle satisfying tan α = W / D 1 . Therefore, in order to form the second mask 40 substantially uniformly on the first mask 20 and to suppress the deposition of metal particles on the bottom surface portion 40b, the metal particles are made to reach at a somewhat large angle of less than 90 °. (However, α or more) is preferable. By forming the first concave portion 40 with a certain aspect ratio (1 or more, preferably 2 or more) as described above, the angle α can be reduced, and the degree of freedom of substrate placement in the film forming apparatus can be secured. Deposition on the bottom surface portion 40b can be suppressed.

図3(B)に示すように角度θ(60°以上、好ましくは70°以上であり、90°未満の角度)を制御し、第1のマスク20の側面部20a及び、第1の凹部40の側壁40aに対して金属材料が堆積されていてもよい。これにより、後のエッチング時におけるサイドエッチング(基板水平面方向へのエッチング)によるシリコンの侵食あるいは第1のマスク20の後退を抑制することができ、より高精度な形状を維持できる。   As shown in FIG. 3B, the angle θ (60 ° or more, preferably 70 ° or more and less than 90 °) is controlled, and the side surface portion 20a of the first mask 20 and the first recess 40 are controlled. A metal material may be deposited on the side wall 40a. As a result, silicon erosion or receding of the first mask 20 due to side etching (etching in the horizontal direction of the substrate) during subsequent etching can be suppressed, and a more accurate shape can be maintained.

§2.本発明の微細構造体形成方法を用いたMEMSの製造方法
以下、本発明の微細構造体形成方法を用いて加速度センサ200(MEMSの一例)を製造した例について説明する。図4は加速度センサの外観を示す図である。加速度センサ200は、上ガラス基板220と下ガラス基板230とでセンサ本体部を形成した半導体基板210を挟持して構成されており、それぞれ接合され一体化している。半導体基板210、上ガラス基板220、下ガラス基板230の厚みは、例えば、300μm、600μm、600μmである。
§2. The method of manufacturing MEMS using a fine structure forming method of the present invention below, examples will be described to produce an acceleration sensor 200 (an example of MEMS) using a fine structure formation method of the present invention. FIG. 4 is a diagram showing the appearance of the acceleration sensor. The acceleration sensor 200 is configured by sandwiching a semiconductor substrate 210 in which a sensor main body is formed by an upper glass substrate 220 and a lower glass substrate 230, and they are joined and integrated. The thicknesses of the semiconductor substrate 210, the upper glass substrate 220, and the lower glass substrate 230 are, for example, 300 μm, 600 μm, and 600 μm.

図5は加速度センサ200のセンサ本体部の上面を表す図である。センサ本体部は半導体基板210内に形成されており、該半導体基板210はシリコン基板あるいはSOI(Silicon On Insulator)基板を用いることができる。加速度センサ200はその外形が、X方向が2.5mm、Y方向が2.0mmである略直方体である。
半導体基板210は、内側を刳り貫かれたフレーム部211と、このフレーム部211内に作用体として機能し、フレーム部211に対して変位可能な錘部212とを備えている。フレーム部211と錘部212とは1軸(図面のX方向)に可撓性を有する梁部213とで接続されている。フレーム部211にはそれぞれセンサの外形に沿う内枠から突出した固定櫛歯部214が複数配設されている。また、錘部212にはフレーム部211と対向し、かつ固定櫛歯部214と間隙をもって、互い違いに噛み合うような可動櫛歯部215が複数配置されている。固定櫛歯部214と可動櫛歯部215の櫛歯の幅は22μmで、各々の間隙は3μmであり、櫛歯は所定数配置されている。図では見易さのために、固定櫛歯部が3個、可動櫛歯部が4個配設されている例を示している。なお、寸法等は一例であり、上記に限定されるものではない。
FIG. 5 is a diagram illustrating the upper surface of the sensor main body of the acceleration sensor 200. The sensor body is formed in a semiconductor substrate 210, and the semiconductor substrate 210 can be a silicon substrate or an SOI (Silicon On Insulator) substrate. The outer shape of the acceleration sensor 200 is a substantially rectangular parallelepiped whose X direction is 2.5 mm and Y direction is 2.0 mm.
The semiconductor substrate 210 includes a frame portion 211 that is pierced inside, and a weight portion 212 that functions as an action body in the frame portion 211 and can be displaced with respect to the frame portion 211. The frame portion 211 and the weight portion 212 are connected by a beam portion 213 having flexibility in one axis (X direction in the drawing). The frame portion 211 is provided with a plurality of fixed comb teeth portions 214 that protrude from the inner frame along the outer shape of the sensor. In addition, a plurality of movable comb teeth 215 are arranged on the weight section 212 so as to face the frame section 211 and alternately mesh with the fixed comb teeth 214 with a gap. The width of the comb teeth of the fixed comb tooth portion 214 and the movable comb tooth portion 215 is 22 μm, each gap is 3 μm, and a predetermined number of comb teeth are arranged. In the figure, an example in which three fixed comb teeth and four movable comb teeth are arranged is shown for ease of viewing. In addition, a dimension etc. are examples and are not limited to the above.

また、フレーム部211内には基板の上下を貫通した開口部217が存在し、フレーム部211、錘部212、梁部213、を画定している。梁部213にはピエゾ抵抗素子などの歪検出素子216が配設されており、X方向へ錘部212が変位に伴う梁部213の撓みを検出することでX(受感軸)方向の加速度を検出できる。例えば、歪検出素子はピエゾ抵抗に1つの梁部213に対してそれぞれ2個ずつ配設され、計4個ピエゾ抵抗によりブリッジ回路(図示せず)を形成している。これらのブリッジ回路では入力電圧に対する出力電圧との比が、抵抗変化すなわち梁の歪み(あるいは撓み)に比例することから加速度を検出することができる。   In addition, an opening 217 penetrating the upper and lower sides of the substrate is present in the frame portion 211, and demarcates the frame portion 211, the weight portion 212, and the beam portion 213. A strain detection element 216 such as a piezoresistive element is disposed in the beam portion 213, and the acceleration in the X (sensitive axis) direction is detected by detecting the bending of the beam portion 213 caused by the displacement of the weight portion 212 in the X direction. Can be detected. For example, two strain detection elements are provided for each piezoresistor for each beam portion 213, and a total of four piezoresistors form a bridge circuit (not shown). In these bridge circuits, since the ratio of the input voltage to the output voltage is proportional to the resistance change, that is, the distortion (or deflection) of the beam, the acceleration can be detected.

上ガラス基板220および下ガラス基板230は、フレーム部211の内枠に対応した領域にギャップ221,231が設けられている。図6は加速度センサの断面図(図5におけるA−A断面)である。上ガラス基板220および下ガラス基板230に設けられたギャップ221、231により錘部212が変位可能に構成されている。   The upper glass substrate 220 and the lower glass substrate 230 are provided with gaps 221 and 231 in regions corresponding to the inner frame of the frame portion 211. FIG. 6 is a cross-sectional view of the acceleration sensor (cross section AA in FIG. 5). The weight portion 212 is configured to be displaceable by gaps 221 and 231 provided in the upper glass substrate 220 and the lower glass substrate 230.

本発明に係る微細構造体形成方法を用いて加速度センサ200を作製した。
歪検出部216は半導体基板210に対してシリコン窒化物(Si34)などを成膜後、パターニングして拡散マスク材とする。その後、ボロン(B)などを含んだ拡散剤を塗布し、熱処理(およそ1100℃)することによりピエゾ抵抗素子を形成することができる。なお、ピエゾ抵抗素子の形成はイオン注入法を用いて行うこともできる。その後、シリコン酸化膜(SiO2)などの絶縁膜を形成し、ピエゾ抵抗素子部の領域内にコンタクトホール(図示せず)を作成する。ブリッジ配線(図示せず)をスパッタ法あるいは蒸着法により、例えばAlをパターン形成して作製する。ピエゾ抵抗素子とブリッジ配線(図示せず)とはコンタクトホールを介してオーム性コンタクトにより良好な電気接続を有している。
The acceleration sensor 200 was produced using the microstructure forming method according to the present invention.
The strain detection unit 216 forms silicon nitride (Si 3 N 4 ) or the like on the semiconductor substrate 210 and then patterns it to form a diffusion mask material. Thereafter, a diffusing agent containing boron (B) or the like is applied and heat-treated (approximately 1100 ° C.), whereby a piezoresistive element can be formed. The piezoresistive element can also be formed using an ion implantation method. Thereafter, an insulating film such as a silicon oxide film (SiO 2 ) is formed, and a contact hole (not shown) is created in the region of the piezoresistive element portion. A bridge wiring (not shown) is formed by patterning, for example, Al by sputtering or vapor deposition. The piezoresistive element and the bridge wiring (not shown) have a good electrical connection with an ohmic contact through a contact hole.

半導体基板210に対して、第1のマスクとしてポジ型フォトレジストを約10μmで形成する。第1のマスクは、フレーム部211(固定櫛歯部214を含む)、錘部212(可動櫛歯部215を含む)、梁部213、開口部217に対応した形状にパターニングされている。第1のマスクをエッチングマスクとしてDRIEによりおよそ100μmの深さ(D1)の第1の凹部を形成した。次に、半導体基板100に対して蒸着法により第1のマスク上にCrを1μm堆積させ、第2のマスクを形成した。このときθは60°〜70°に設定した。そして第2のマスクをエッチングマスクとしてDRIEによりエッチングを行い、固定櫛歯部214と可動櫛歯部215との間隙を形成した。前述したように間隙に相当する開口幅が3μmの開口に対して、基板の上下を貫通するエッチング(厚み300μm)を行い、固定櫛歯部214と可動櫛歯部215を画定した。このとき、アスペクト比は100であり、画定した固定櫛歯部214と可動櫛歯部215の形状精度は良好であった。 A positive photoresist is formed with a thickness of about 10 μm as a first mask on the semiconductor substrate 210. The first mask is patterned into a shape corresponding to the frame portion 211 (including the fixed comb tooth portion 214), the weight portion 212 (including the movable comb tooth portion 215), the beam portion 213, and the opening portion 217. A first recess having a depth (D 1 ) of approximately 100 μm was formed by DRIE using the first mask as an etching mask. Next, 1 μm of Cr was deposited on the first mask by vapor deposition on the semiconductor substrate 100 to form a second mask. At this time, θ was set to 60 ° to 70 °. Then, etching was performed by DRIE using the second mask as an etching mask to form a gap between the fixed comb tooth portion 214 and the movable comb tooth portion 215. As described above, the opening having a width of 3 μm corresponding to the gap was etched through the top and bottom of the substrate (thickness: 300 μm) to define the fixed comb teeth 214 and the movable comb teeth 215. At this time, the aspect ratio was 100, and the shape accuracy of the defined fixed comb teeth 214 and movable comb teeth 215 was good.

上ガラス基板220、下ガラス基板230は可動イオンを含むガラス基板であり(例えば、パイレックス(登録商標)ガラス)、シリコンからなる半導体基板210と陽極接合により一体に形成される。上ガラス基板220、下ガラス基板230はそれぞれ、エッチングによりギャップ221、231がおよそ5μmで形成されている。   The upper glass substrate 220 and the lower glass substrate 230 are glass substrates containing movable ions (for example, Pyrex (registered trademark) glass), and are integrally formed with the semiconductor substrate 210 made of silicon by anodic bonding. The upper glass substrate 220 and the lower glass substrate 230 have gaps 221 and 231 of approximately 5 μm formed by etching, respectively.

加速度センサ200は直径150〜200mmのウエハに対して多面付けで配置されており、ダイシングソーなどを用いて個片化する。本明細書ではウエハに配置されたもの、あるいは個片化されたものを総称して加速度センサ200と称している。   The acceleration sensor 200 is arranged in a multi-sided manner on a wafer having a diameter of 150 to 200 mm, and is separated into pieces using a dicing saw or the like. In this specification, those arranged on a wafer or separated into pieces are collectively referred to as an acceleration sensor 200.

上述のように、半導体基板を準備する工程と、半導体基板にピエゾ抵抗群を形成する工程と、ピエゾ抵抗群を配線により接続する工程と、半導体基板に第1のマスクを形成する工程と、第1のマスクをエッチングマスクとして第1の凹部を形成する工程と、第1の凹部形成後に第2のマスクを形成する工程と、第2のマスクをエッチングマスクとして第1の凹部を半導体基板の厚み方法にさらにエッチングして第2の凹部を形成するとともに、枠部と可動部を形成する工程と、半導体基板と支持基板とを接合する工程と、を経て加速度センサ200が製造される。本実施例における加工後のアスペクト比は50以上であり、運動特性の優れた加速度センサが提供することができる。アスペクト比が高くなると比表面積が大きくなるため、上述したセンサの他、駆動・伝達系、あるいは化学反応系マイクロ部品(例えばμ−TASなど)の機能上の優位性が高くなる。   As described above, a step of preparing a semiconductor substrate, a step of forming a piezoresistive group on the semiconductor substrate, a step of connecting the piezoresistive group by wiring, a step of forming a first mask on the semiconductor substrate, A step of forming a first recess using the first mask as an etching mask, a step of forming a second mask after forming the first recess, and a thickness of the semiconductor substrate using the second recess as an etching mask. The acceleration sensor 200 is manufactured through a process of further etching to form the second recess, a process of forming the frame part and the movable part, and a process of joining the semiconductor substrate and the support substrate. In this embodiment, the processed aspect ratio is 50 or more, and an acceleration sensor having excellent motion characteristics can be provided. Since the specific surface area increases as the aspect ratio increases, the functional superiority of the drive / transmission system or chemical reaction system microcomponent (for example, μ-TAS) increases in addition to the sensor described above.

以上、本発明の適用例として加速度センサの製造方法について述べたが、これに限定されるものではなく、本発明は高アスペクト構造体を有するMEMS全般(センサMEMS、RF−MEMS、バイオMEMS、光MEMSなど)の製造に適用することができ、機能上優れたMEMSを提供することが可能である。また、半導体材料をエッチングして高アスペクト比の構造体の作製に適用できることは言うまでもない。   As described above, the acceleration sensor manufacturing method has been described as an application example of the present invention. However, the present invention is not limited to this, and the present invention is not limited to this, but the present invention can be applied to all MEMS having a high aspect structure (sensor MEMS, RF-MEMS, bio MEMS, optical It can be applied to the manufacture of MEMS and the like, and it is possible to provide a functionally superior MEMS. Needless to say, the semiconductor material can be etched to produce a structure having a high aspect ratio.

厚さ625μmのシリコン基板に対して、第1のマスクとしてフォトレジスト(AZエレクトロニックマテリアルズ社製のAZ−5218E)を10μmで塗布し、開口幅3μmのラインパターンを含むマスクを形成し、フォトレジストをエッチングマスクとしてDRIEにより深さ100μmの第1の凹部を形成した。そして第2のマスクとしてシリコン基板に対して蒸着法によりフォトレジスト上にCrを1μm堆積させた。このときθは65°に設定した。CrをエッチングマスクとしてDRIEによりエッチングを行い、深さ300μmの凹部を形成した。このとき、アスペクト比は100であり、第2の凹部の断面形状精度は良好であった。   A photoresist (AZ-5218E manufactured by AZ Electronic Materials Co., Ltd.) is applied as a first mask to a silicon substrate having a thickness of 625 μm at a thickness of 10 μm, and a mask including a line pattern with an opening width of 3 μm is formed. Was used as an etching mask to form a first recess having a depth of 100 μm by DRIE. As a second mask, 1 μm of Cr was deposited on the photoresist by vapor deposition on a silicon substrate. At this time, θ was set to 65 °. Etching was performed by DRIE using Cr as an etching mask to form a recess having a depth of 300 μm. At this time, the aspect ratio was 100, and the cross-sectional shape accuracy of the second recess was good.

(比較例1)
金属材料からなる第2のマスクを形成せず、レジストからなる第1のマスクのみを用いてエッチングを行った点を除き上記実施例と略同様の条件で、微細構造体を製造した。第1のマスクの側面が後退し、結果微細構造体の開口部上端が侵食されパターン形状が損なわれ、パターン形成加工が続行できなかった。
(Comparative Example 1)
A fine structure was manufactured under substantially the same conditions as in the above example except that the second mask made of a metal material was not formed and etching was performed using only the first mask made of a resist. The side surface of the first mask was retreated, and as a result, the upper end of the opening of the fine structure was eroded and the pattern shape was damaged, and the pattern formation processing could not be continued.

(比較例2)
第1のマスクをエッチングマスクとしてDRIEによりおよそ2μmの深さ(D1:アスペクト比0.6)の第1の凹部を形成した後、第1のマスク上にCrを1μm堆積させた点を除き、上記実施例と略同様の条件で、微細構造体を製造した。このとき、第1の凹部の底面部に金属粒子の堆積が確認され、第2の凹部の形成時に加工不良が生じた。
(Comparative Example 2)
Except for the point that after depositing 1 μm of Cr on the first mask after forming a first recess of approximately 2 μm depth (D 1 : aspect ratio 0.6) by DRIE using the first mask as an etching mask The microstructure was manufactured under substantially the same conditions as in the above example. At this time, deposition of metal particles was confirmed on the bottom surface of the first recess, and a processing failure occurred when the second recess was formed.

本発明の微細構造体形成工程の説明図である。It is explanatory drawing of the fine structure formation process of this invention. 第2のマスクを成膜する方法を示す模式図である。It is a schematic diagram which shows the method of forming into a film the 2nd mask. 第1の凹部の拡大模式図である。It is an expansion schematic diagram of a 1st recessed part. 加速度センサの外観を示す図である。It is a figure which shows the external appearance of an acceleration sensor. 加速度センサのセンサ本体部の上面を表す図である。It is a figure showing the upper surface of the sensor main-body part of an acceleration sensor. 加速度センサの断面図である。It is sectional drawing of an acceleration sensor.

符号の説明Explanation of symbols

10:基板
20:第1のマスク(フォトレジスト)
20a:側面部
25:開口
30:第2のマスク(金属材料)
40:第1の凹部
40a:側壁部
40b:底面部
50:第2の凹部
60:金属粒子
100:微細構造体

200:加速度センサ
210:半導体基板
211:フレーム部
212:錘部
213:梁部
214:固定櫛歯部
215:可動櫛歯部
216:歪検出部
217:開口部
220:上ガラス基板
221:ギャップ
230:下ガラス基板
231:ギャップ
10: Substrate 20: First mask (photoresist)
20a: side part 25: opening 30: second mask (metal material)
40: 1st recessed part 40a: Side wall part 40b: Bottom part 50: 2nd recessed part 60: Metal particle 100: Fine structure

200: Acceleration sensor 210: Semiconductor substrate 211: Frame part 212: Weight part 213: Beam part 214: Fixed comb tooth part 215: Movable comb tooth part 216: Strain detection part 217: Opening part 220: Upper glass substrate 221: Gap 230 : Lower glass substrate 231: Gap

Claims (7)

シリコンからなる基板にプラズマを利用したドライエッチングにより微細構造体を形成する微細構造体形成方法であって、
基板上に開口を有する第1のマスクを形成する工程と、
前記第1のマスクをエッチングマスクとして前記基板をエッチングして第1の凹部を形成する工程と、
前記第1の凹部を形成した後、前記第1のマスク上に第2のマスクを形成する工程と、
前記第2のマスクをエッチングマスクとして前記第1の凹部を基板の厚み方向にさらにエッチングして、前記第1の凹部よりも深い第2の凹部を形成する工程と、
を有することを特徴とする微細構造体形成方法。
A microstructure forming method for forming a microstructure on a substrate made of silicon by dry etching using plasma,
Forming a first mask having an opening on the substrate;
Etching the substrate using the first mask as an etching mask to form a first recess;
Forming a second mask on the first mask after forming the first recess;
Further etching the first recess in the thickness direction of the substrate using the second mask as an etching mask to form a second recess deeper than the first recess;
A method for forming a fine structure, comprising:
前記第1、第2の凹部の形成工程におけるエッチングのうち少なくともいずれか一方が、基板をエッチングして凹部を形成するエッチング工程と形成した凹部の側壁に対して保護膜を形成するデポジション工程とを交互に繰り返し行うエッチングであることを特徴とする請求項1記載の微細構造体形成方法。   At least one of the etching steps in the first and second recess forming steps is an etching step in which the recess is formed by etching the substrate, and a deposition step in which a protective film is formed on the side wall of the formed recess. 2. The method for forming a fine structure according to claim 1, wherein the etching is alternately and repeatedly performed. 前記第2のマスク形成工程において、前記基板に対して斜め方向からマスク材料を堆積させることを特徴とする請求項1または2に記載の微細構造体形成方法。   3. The fine structure forming method according to claim 1, wherein in the second mask formation step, a mask material is deposited from an oblique direction with respect to the substrate. 前記第2のマスクが、前記第1のマスクの側面と前記第1の凹部の側壁に形成されていることを特徴とする請求項3記載の微細構造体形成方法。   4. The microstructure forming method according to claim 3, wherein the second mask is formed on a side surface of the first mask and a side wall of the first recess. 前記第1のマスクの開口がミクロンオーダーであり、前記第1の凹部のアスペクト比(深さ/開口幅)が1以上であることを特徴とする請求項1乃至4のいずれか1項記載の微細構造体形成方法。   The opening of the first mask is on the order of microns, and the aspect ratio (depth / opening width) of the first recess is 1 or more. Microstructure formation method. 前記第2の凹部のアスペクト比(深さ/開口幅)が50以上であることを特徴とする請求項1乃至5のいずれか1項記載の微細構造体形成方法。   6. The microstructure forming method according to claim 1, wherein an aspect ratio (depth / opening width) of the second recess is 50 or more. 前記第2のマスクに用いられるマスク材料は、Ti,TiN,Cr,Al,Rh,Co,Fe,Mo,Ni,Ta,Zrのうちから選択されることを特徴とする請求項1乃至6のいずれか1項記載の微細構造体形成方法。   7. The mask material used for the second mask is selected from Ti, TiN, Cr, Al, Rh, Co, Fe, Mo, Ni, Ta, and Zr. The method for forming a fine structure according to any one of the preceding claims.
JP2008194381A 2008-07-29 2008-07-29 Microstructure formation method Expired - Fee Related JP5353101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008194381A JP5353101B2 (en) 2008-07-29 2008-07-29 Microstructure formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008194381A JP5353101B2 (en) 2008-07-29 2008-07-29 Microstructure formation method

Publications (2)

Publication Number Publication Date
JP2010029976A true JP2010029976A (en) 2010-02-12
JP5353101B2 JP5353101B2 (en) 2013-11-27

Family

ID=41735096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008194381A Expired - Fee Related JP5353101B2 (en) 2008-07-29 2008-07-29 Microstructure formation method

Country Status (1)

Country Link
JP (1) JP5353101B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019097772A1 (en) * 2017-11-15 2020-12-17 浜松ホトニクス株式会社 Manufacturing method of optical device
US20210132368A1 (en) 2017-07-06 2021-05-06 Hamamatsu Photonics K.K. Optical device
CN113015691A (en) * 2018-11-16 2021-06-22 国立大学法人东京大学 Method for manufacturing comb-tooth element
US11635613B2 (en) 2017-07-06 2023-04-25 Hamamatsu Photonics K.K. Optical device
US11681121B2 (en) 2017-07-06 2023-06-20 Hamamatsu Photonics K.K. Optical device
US11733509B2 (en) 2017-07-06 2023-08-22 Hamamatsu Photonics K.K. Optical device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
JP2021167849A (en) * 2018-07-19 2021-10-21 コニカミノルタ株式会社 Manufacturing method of metal mask and the metal mask, and manufacturing method of high-aspect diffraction grating and the high-aspect diffraction grating

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250381A (en) * 1993-02-26 1994-09-09 Sharp Corp Mask plate for photoexposing and its production
JPH08333677A (en) * 1995-06-06 1996-12-17 Internatl Business Mach Corp <Ibm> Method for selectively adhering material and sputtering apparatus used therefor
JPH1092791A (en) * 1996-09-10 1998-04-10 Oki Electric Ind Co Ltd Pattern formation
JP2003149568A (en) * 2001-07-31 2003-05-21 Memscap Method of manufacturing microelectromechanical optical component
JP2005064324A (en) * 2003-08-18 2005-03-10 Konica Minolta Holdings Inc Processing method for fine shape, and optical element
JP2005311096A (en) * 2004-04-22 2005-11-04 Fuji Electric Holdings Co Ltd Method of manufacturing semiconductor device
JP2006000978A (en) * 2004-06-18 2006-01-05 Konica Minolta Holdings Inc Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating
JP2008126374A (en) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd Silicone structure having opening of high aspect ratio, its manufacturing method, its manufacturing device and its manufacturing program

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250381A (en) * 1993-02-26 1994-09-09 Sharp Corp Mask plate for photoexposing and its production
JPH08333677A (en) * 1995-06-06 1996-12-17 Internatl Business Mach Corp <Ibm> Method for selectively adhering material and sputtering apparatus used therefor
JPH1092791A (en) * 1996-09-10 1998-04-10 Oki Electric Ind Co Ltd Pattern formation
JP2003149568A (en) * 2001-07-31 2003-05-21 Memscap Method of manufacturing microelectromechanical optical component
JP2005064324A (en) * 2003-08-18 2005-03-10 Konica Minolta Holdings Inc Processing method for fine shape, and optical element
JP2005311096A (en) * 2004-04-22 2005-11-04 Fuji Electric Holdings Co Ltd Method of manufacturing semiconductor device
JP2006000978A (en) * 2004-06-18 2006-01-05 Konica Minolta Holdings Inc Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating
JP2008126374A (en) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd Silicone structure having opening of high aspect ratio, its manufacturing method, its manufacturing device and its manufacturing program

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210132368A1 (en) 2017-07-06 2021-05-06 Hamamatsu Photonics K.K. Optical device
US11635613B2 (en) 2017-07-06 2023-04-25 Hamamatsu Photonics K.K. Optical device
US11681121B2 (en) 2017-07-06 2023-06-20 Hamamatsu Photonics K.K. Optical device
US11733509B2 (en) 2017-07-06 2023-08-22 Hamamatsu Photonics K.K. Optical device
US11740452B2 (en) 2017-07-06 2023-08-29 Hamamatsu Photonics K.K. Optical device
JPWO2019097772A1 (en) * 2017-11-15 2020-12-17 浜松ホトニクス株式会社 Manufacturing method of optical device
US11693230B2 (en) 2017-11-15 2023-07-04 Hamamatsu Photonics K.K. Optical device
US11906727B2 (en) 2017-11-15 2024-02-20 Hamamatsu Photonics K.K. Optical device production method
US11953675B2 (en) 2017-11-15 2024-04-09 Hamamatsu Photonics K.K. Optical device production method
CN113015691A (en) * 2018-11-16 2021-06-22 国立大学法人东京大学 Method for manufacturing comb-tooth element

Also Published As

Publication number Publication date
JP5353101B2 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5353101B2 (en) Microstructure formation method
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
US6787052B1 (en) Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
JP5038581B2 (en) Gap tuning for surface micromachined structures in epitaxial reactors
US9708182B2 (en) Methods for producing a cavity within a semiconductor substrate
US20020055253A1 (en) Method for producing a micromechanical structure and a micromechanical structure
KR20110028506A (en) Method for manufacturing multistep substrate
US7811938B2 (en) Method for forming gaps in micromechanical device and micromechanical device
TW200806567A (en) Method of deep etching
KR20020091856A (en) Method for fabricating stiction-resistant micromachined structures
KR100373739B1 (en) Method for Fabrication of Electrostatic Vertical Actuators Using One Single-crystalline Silicon Wafer
JP2008049438A (en) Manufacturing method of semiconductor device, semiconductor device and pressure sensor
US11524893B2 (en) Method for manufacturing micromechanical structures in a device wafer
JP6456131B2 (en) Substrate processing method and liquid discharge head manufacturing method
EP1880977A2 (en) Silicon on metal for MEMS devices
JP2007222990A (en) Method of manufacturing structure with beam portion, and mems device
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
US20070184633A1 (en) Method of segmenting wafer
KR20040008143A (en) Method for manufacturing a silicon sensor and a silicon sensor
KR20070106358A (en) A method for fabricating a micro structures with multi differential gap on silicon substrate
BG66488B1 (en) A method for pr0ducing devices for mems with electric elements in their lateral walls
JP5608462B2 (en) Manufacturing method of imprint mold
JP5382937B2 (en) Etching method with improved control of feature critical dimension at the bottom of thick film
JP4994096B2 (en) Semiconductor device manufacturing method and semiconductor device using the same
US6938487B2 (en) Inertia sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees