JPH1092791A - Pattern formation - Google Patents
Pattern formationInfo
- Publication number
- JPH1092791A JPH1092791A JP23912696A JP23912696A JPH1092791A JP H1092791 A JPH1092791 A JP H1092791A JP 23912696 A JP23912696 A JP 23912696A JP 23912696 A JP23912696 A JP 23912696A JP H1092791 A JPH1092791 A JP H1092791A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- opening
- film
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体製造工程に
おけるパターン形成方法、特に異方性エッチング法を用
いて微細な開口パターンを形成するパターン形成方法に
関するものである。The present invention relates to a method for forming a pattern in a semiconductor manufacturing process, and more particularly to a method for forming a fine opening pattern by using an anisotropic etching method.
【０００２】[0002]
【従来の技術】半導体集積回路装置は、その高集積化が
著しい進度で進んでいる。この高集積化を進める上で、
パターンの微細化は必須の要件であり、微細パターンを
形成するための微細加工技術が、種々開発されて来てい
る。微細加工技術の中で、パターンを形成するエッチン
グにおいては、微細でアスペクト比（開口直径または幅
に対する深さの比）の大きなパターンの場合、アスペク
ト比の増加に伴ってエッチング速度が低下する。しか
し、真空度の高い状態でエッチングを行うと、アスペク
ト比の増加に伴うエッチング速度の低下を低減すること
ができるので、より高真空域で安定したプラズマ放電の
可能な方式が開発されてきた。例えば、ＥＣＲ（電子サ
イクロトロン共鳴）方式、ＩＣＰ（誘導結合プラズマ）
方式、ヘリコン波プラズマ方式等の、高真空域（例え
ば、１０［ｍＴｏｒｒ］以下）で高密度のプラズマを生
成することのできる装置が開発され、より微細なパター
ンのエッチングが可能になった。このようなエッチング
は、溶液を使用しないので、ドライエッチングと呼ばれ
ている。ドライエッチングには、導入ガスに高周波電界
を印加して発生させたプラズマ中の活性粒子の化学反応
のみを利用した反応性プラズマエッチングと、電界によ
り加速されたイオンによる化学反応とスパッタ作用を利
用した反応性イオンエッチングがある。反応性プラズマ
エッチングは、エッチングが等方的に行われる等方性エ
ッチング法であり、反応性イオンエッチングは、エッチ
ングに方向性を有する異方性エッチング法である。図２
（ａ）〜（ｅ）は、このような高真空域、高密度プラズ
マを用いる異方性エッチング法によって開口部（例え
ば、コンタクトホール）を有する開口パターンを形成す
る従来のパターン形成方法を示す概略の工程図である。
従来の開口パターンは、次のような工程（１）〜（５）
を経て形成される。2. Description of the Related Art High integration of semiconductor integrated circuit devices is progressing at a remarkable rate. In promoting this high integration,
Pattern miniaturization is an essential requirement, and various microfabrication techniques for forming micropatterns have been developed. Among the microfabrication techniques, in the etching for forming a pattern, in the case of a fine pattern having a large aspect ratio (ratio of depth to opening diameter or width), the etching rate decreases as the aspect ratio increases. However, when etching is performed in a state of a high degree of vacuum, a decrease in the etching rate due to an increase in the aspect ratio can be reduced, and a method capable of performing stable plasma discharge in a higher vacuum region has been developed. For example, ECR (Electron Cyclotron Resonance), ICP (Inductively Coupled Plasma)
A device capable of generating high-density plasma in a high vacuum region (for example, 10 [mTorr] or less), such as a helicon wave plasma system, has been developed, and a finer pattern can be etched. Such etching is called dry etching because no solution is used. For dry etching, reactive plasma etching using only the chemical reaction of active particles in the plasma generated by applying a high-frequency electric field to the introduced gas, and chemical reaction and sputtering by ions accelerated by the electric field were used. There is reactive ion etching. Reactive plasma etching is an isotropic etching method in which etching is performed isotropically, and reactive ion etching is an anisotropic etching method having directionality in etching. FIG.
(A) to (e) schematically show a conventional pattern forming method for forming an opening pattern having an opening (for example, a contact hole) by an anisotropic etching method using such a high vacuum region and high density plasma. FIG.
The conventional opening pattern is formed by the following steps (1) to (5).
Formed.
【０００３】（１） 図２（ａ）の形成工程 ＣＶＤ（Chemical Vapor Deposition:気相成長）法によ
り、シリコン基板１の表面に膜厚５００〜１５００［ｎ
ｍ］の酸化シリコンによるＣＶＤ絶縁膜２、及び膜厚１
５０〜３００［ｎｍ］の第１ポリシリコン膜３を順次、
堆積する。ホトリソグラフィプロセスにより、第１ポリ
シリコン膜３の表面に、円形の開口部３ａをエッチング
するためのホトレジストマスク４を形成する。このホト
レジストマスク４によって形成可能な開口部４ａの最小
直径は、２５０［ｎｍ］程度であり、これが現在のホト
リソグラフィによる限界と考えられている。(1) Step of forming FIG. 2A The thickness of the silicon substrate 1 is 500 to 1500 [n] by the CVD (Chemical Vapor Deposition) method.
m], a CVD insulating film 2 of silicon oxide and a film thickness 1
The first polysilicon film 3 of 50 to 300 [nm] is sequentially formed.
accumulate. A photoresist mask 4 for etching the circular opening 3a is formed on the surface of the first polysilicon film 3 by a photolithography process. The minimum diameter of the opening 4a that can be formed by the photoresist mask 4 is about 250 [nm], which is considered to be the limit by the current photolithography.
【０００４】（２） 図２（ｂ）の形成工程 ホトレジストマスク４をマスクとして、高真空域の高密
度プラズマによって第１ポリシリコン膜３を選択的に異
方性エッチングする。これにより、第１ポリシリコン膜
３に、開口部４ａとほぼ同じ寸法のマスク用の開口部３
ａがエッチングされる。 （３） 図２（ｃ）の形成工程 レジスト除去プロセスを用いてホトレジストマスク４を
除去した後、第１ポリシリコン膜３の表面に第２ポリシ
リコン膜５を、１００〜１５０［ｎｍ］の厚さでデポジ
ション形成する。(2) Forming Step of FIG. 2B Using the photoresist mask 4 as a mask, the first polysilicon film 3 is selectively anisotropically etched by high-density plasma in a high vacuum region. Thus, the opening 3 for the mask having substantially the same size as the opening 4a is formed in the first polysilicon film 3.
a is etched. (3) Forming Step of FIG. 2C After removing the photoresist mask 4 using a resist removing process, a second polysilicon film 5 is formed on the surface of the first polysilicon film 3 by a thickness of 100 to 150 [nm]. Then, a deposition is formed.
【０００５】（４） 図２（ｄ）の形成工程 第２ポリシリコン膜５の表面に対して垂直方向に異方性
エッチングを行い、この第２ポリシリコン膜５を除去
し、第１ポリシリコン膜３の開口部３ａの内壁面にの
み、第２ポリシリコン膜５が残る状態にする。この結
果、第２ポリシリコン膜５の開口部５ａの寸法は、内壁
面に残った第２ポリシリコン膜５によって狭められる。
例えば、第２ポリシリコン膜５の膜厚が１００［ｎｍ］
であれば、開口部５ａの直径は５０［ｎｍ］となる。 （５） 図２（ｅ）の形成工程 第１ポリシリコン膜３及び第２ポリシリコン膜５をマス
クとして、ＣＶＤ絶縁膜２を高真空域で高密度プラズマ
によって異方性エッチングする。これにより、ホトレジ
ストマスク５のみでエッチングしたときに得られる直径
２５０［ｎｍ］の開口部よりも、更に微細な直径５０
［ｎｍ］の開口部２ａが形成される。(4) Step of forming FIG. 2D Anisotropic etching is performed on the surface of the second polysilicon film 5 in the vertical direction to remove the second polysilicon film 5, and the first polysilicon film 5 is removed. The second polysilicon film 5 is left only on the inner wall surface of the opening 3a of the film 3. As a result, the size of opening 5a of second polysilicon film 5 is reduced by second polysilicon film 5 remaining on the inner wall surface.
For example, the thickness of the second polysilicon film 5 is 100 [nm].
Then, the diameter of the opening 5a is 50 [nm]. (5) Forming Step of FIG. 2E Using the first polysilicon film 3 and the second polysilicon film 5 as a mask, the CVD insulating film 2 is anisotropically etched by high-density plasma in a high vacuum region. Thus, the diameter 50 is finer than the opening having a diameter of 250 [nm] obtained by etching only with the photoresist mask 5.
An opening 2a of [nm] is formed.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、従来の
パターン形成方法では、次のような課題があった。微細
でアスペクト比の大きなパターンを、高真空高密度プラ
ズマを用いる装置で異方性エッチングすると、ポリシリ
コンやアルミニウム配線等のエッチングにおいては、電
子シェーディング効果と呼ばれる帯電現象が起こり、エ
ッチングの形状異常が発生する。例えば、コンタクトホ
ール等の開口部のエッチングにおいて、３００［ｎｍ］
以下の微細パターンのエッチングを行う場合、ボウイン
グ（bowing）と呼ばれる形状異常現象が発生する。図３
は、ボウイングによる形状異常の説明図である。ボウイ
ングは、ＣＶＤ絶縁膜２に形成される開口部２ａの中腹
部が弓状に膨らむ現象であり、ホトレジストマスク４あ
るいは第１及び第２ポリシリコン膜３，５のマスク開口
径Ｔｍに対して、ＣＶＤ絶縁膜２に開口された開口部２
ａの中腹部の開口径Ｔｂが大きくなる現象である。これ
は、電子とイオンに分離されたプラズマ状態のガスが、
パターンを形成するためのマスク面に照射される際に、
イオンの進路が曲げられて壁面の中腹部に衝突するため
に、中腹部がエッチングされて生ずるものと考えられて
いる。However, the conventional pattern forming method has the following problems. When anisotropically etching a fine pattern with a large aspect ratio using an apparatus that uses high-vacuum, high-density plasma, a charging phenomenon called an electron shading effect occurs in the etching of polysilicon and aluminum wiring, resulting in abnormal etching shapes. Occur. For example, in etching an opening such as a contact hole, 300 [nm]
When the following fine pattern is etched, an abnormal shape phenomenon called bowing occurs. FIG.
FIG. 4 is an explanatory diagram of a shape abnormality due to bowing. Bowing is a phenomenon in which the middle part of the opening 2a formed in the CVD insulating film 2 expands in an arc shape. Opening 2 opened in CVD insulating film 2
This is a phenomenon in which the opening diameter Tb of the middle abdomen a becomes large. This is because the gas in the plasma state separated into electrons and ions,
When irradiating the mask surface for forming a pattern,
It is considered that the ion path is bent and collides with the middle part of the wall, so that the middle part is etched.
【０００７】エッチングで形成された開口部の開口径の
最大値をＴｂ、開口径が最大値Ｔｂとなる位置（ボウイ
ング位置）のマスクからの距離をＨとすると、開口径の
最大値Ｔｂと距離Ｈは、エッチング条件によって変動す
る。例えば、エッチング圧力を高くすると、開口径の最
大値Ｔｂは小さくなり、距離Ｈは大きくなる。マスク開
口径Ｔｍが比較的大きい（例えば、３００［ｎｍ］以
上）場合には、エッチング条件を適切に設定することに
より、ボウイングを実用上問題が生じない程度に抑える
ことができる。しかし、マスク開口径Ｔｍが小さく（例
えば、２００［ｎｍ］以下）なると、マスク開口径Ｔｍ
に対する開口径の最大値Ｔｂの相対寸法比が大きくな
り、例えば、平行して形成された開口部が接近し、開口
部に形成される電極同士が接触してしまう等の問題が生
じる。本発明は、前記従来技術が持っていた課題を解決
し、微細で、かつ形状の良好なパターン形成方法を提供
するものである。Assuming that the maximum value of the opening diameter of the opening formed by etching is Tb and the distance from the mask at the position (bowing position) where the opening diameter is the maximum value Tb is H, the maximum value of the opening diameter Tb and the distance are H. H varies depending on the etching conditions. For example, when the etching pressure is increased, the maximum value Tb of the opening diameter decreases, and the distance H increases. When the mask opening diameter Tm is relatively large (for example, 300 nm or more), by appropriately setting the etching conditions, bowing can be suppressed to a level that does not cause a practical problem. However, when the mask opening diameter Tm becomes smaller (for example, 200 [nm] or less), the mask opening diameter Tm becomes smaller.
The relative dimensional ratio of the maximum value Tb of the opening diameter to the opening becomes large, and, for example, there arises a problem that the openings formed in parallel approach each other and the electrodes formed in the openings come into contact with each other. An object of the present invention is to solve the problems of the prior art, and to provide a fine and good pattern forming method.
【０００８】[0008]
【課題を解決するための手段】前記課題を解決するた
め、本発明のうちの第１、第４、第５及び第６の発明
は、荷電粒子を用いた第１の異方性エッチング法によ
り、半導体基板上の絶縁膜に対して、所定の口径及び深
さの第１の開口部を有する開口パターンを形成するパタ
ーン形成方法において、次の第１〜第４の工程を順に施
している。第１の工程では、前記第１の開口部の口径よ
り大きな寸法の第２の開口部を有する導電性の第１のマ
スクパターンを、前記絶縁膜上に選択的に形成する。第
２の工程では、導電材を該第１のマスクパターンの全面
に所定の膜厚で堆積し、前記第２の開口部に対応する領
域に凹部を有する該導電材からなるマスク膜を形成す
る。第３の工程では、第２の異方性エッチング法によっ
て、前記マスク膜を全面エッチングし、前記第２の開口
部の内壁面にのみ該マスク膜材を残して、前記所定の口
径とほぼ同一寸法の第３の開口部を形成し、該第３の開
口部及び前記第１のマスクパターンから成る第２のマス
クパターンを形成する。そして、第４の工程では、前記
第２のマスクパターンをマスクとして、前記第１の異方
性エッチング法により前記絶縁膜を選択的にエッチング
して前記開口パターンを形成するようにしている。Means for Solving the Problems To solve the above problems, the first, fourth, fifth and sixth inventions of the present invention are directed to a first anisotropic etching method using charged particles. In a pattern forming method for forming an opening pattern having a first opening of a predetermined diameter and depth on an insulating film on a semiconductor substrate, the following first to fourth steps are sequentially performed. In the first step, a conductive first mask pattern having a second opening having a size larger than the diameter of the first opening is selectively formed on the insulating film. In the second step, a conductive material is deposited with a predetermined thickness on the entire surface of the first mask pattern, and a mask film made of the conductive material having a concave portion in a region corresponding to the second opening is formed. . In a third step, the mask film is entirely etched by a second anisotropic etching method, leaving the mask film material only on the inner wall surface of the second opening, and having substantially the same diameter as the predetermined diameter. A third opening having dimensions is formed, and a second mask pattern including the third opening and the first mask pattern is formed. Then, in the fourth step, the insulating film is selectively etched by the first anisotropic etching method using the second mask pattern as a mask to form the opening pattern.
【０００９】第２及び第７の発明では、第１の発明と同
様のパターン形成方法において、次の第１〜第５の工程
を順に施している。第１の工程では、前記第１の開口部
の口径より大きな寸法の第２の開口部を有する導電性の
低い第１のマスクパターンを、前記絶縁膜上に選択的に
形成する。第２の工程では、前記第１のマスクパターン
の全面に所定の膜厚で導電性の低い膜を堆積し、前記第
２の開口部に対応する領域に凹部を有する導電性の低い
マスク膜を形成する。第３の工程では、第２の異方性エ
ッチング法によって、前記マスク膜を全面エッチング
し、前記第２の開口部の内壁面にのみ該マスク膜材を残
して、前記所定の口径とほぼ同一寸法の第３の開口部を
形成し、該第３の開口部及び前記第１のマスクパターン
から成る第２のマスクパターンを形成する。第４の工程
では、前記第２のマスクパターンに不純物をドーピング
して導電性を与える。そして、第５の工程では、前記第
２のマスクパターンをマスクとして、前記第１の異方性
エッチング法により前記絶縁膜を選択的にエッチングし
て前記開口パターンを形成するようにしている。In the second and seventh inventions, the following first to fifth steps are sequentially performed in the same pattern forming method as in the first invention. In the first step, a low-conductive first mask pattern having a second opening having a size larger than the diameter of the first opening is selectively formed on the insulating film. In the second step, a low-conductivity film having a predetermined thickness is deposited on the entire surface of the first mask pattern, and a low-conductivity mask film having a concave portion in a region corresponding to the second opening is formed. Form. In a third step, the mask film is entirely etched by a second anisotropic etching method, leaving the mask film material only on the inner wall surface of the second opening, and having substantially the same diameter as the predetermined diameter. A third opening having dimensions is formed, and a second mask pattern including the third opening and the first mask pattern is formed. In a fourth step, the second mask pattern is doped with an impurity to impart conductivity. In the fifth step, the opening pattern is formed by selectively etching the insulating film by the first anisotropic etching method using the second mask pattern as a mask.
【００１０】第３の発明では、第１の発明の第４の工
程、または第２の発明の第５の工程のエッチングの際
に、前記第２のマスクパターン上に絶縁性のデポジショ
ン膜が形成される場合には、前記第２のマスクパターン
をマスクとして、前記第１の異方性エッチング法により
前記絶縁膜における第１の開口部領域を一定の深さまで
選択的にエッチングする部分エッチング工程と、前記部
分エッチング工程によって前記第２のマスクパターン上
に形成されたデポジション膜をアッシングして除去する
アッシング工程とを、前記所定の深さの第１の開口部が
形成されるまで複数回交互に繰り返し行い、前記開口パ
ターンを形成するようにしている。第１、第４、第５及
び第６の発明によれば、以上のようにパターン形成方法
を構成したので、次のような作用が行われる。第１の工
程で絶縁膜上に導電性の第１のマスクパターンが形成さ
れ、第２の工程で第１のマスクパターンの全面に導電性
のマスク膜が形成される。第３の工程でマスク膜が全面
エッチングされ、所定の口径とほぼ同一寸法の第２のマ
スクパターンが形成される。第４の工程で第２のマスク
パターンをマスクとして、荷電粒子を用いた異方性エッ
チングが行われ、絶縁膜に所定の口径と深さの開口パタ
ーンが形成される。In the third invention, during the etching of the fourth step of the first invention or the fifth step of the second invention, an insulating deposition film is formed on the second mask pattern. When formed, a partial etching step of selectively etching a first opening region in the insulating film to a certain depth by the first anisotropic etching method using the second mask pattern as a mask. And ashing step of ashing and removing the deposition film formed on the second mask pattern by the partial etching step, a plurality of times until the first opening having the predetermined depth is formed. The opening pattern is formed alternately and repeatedly. According to the first, fourth, fifth, and sixth aspects of the invention, since the pattern forming method is configured as described above, the following operation is performed. In the first step, a conductive first mask pattern is formed on the insulating film, and in the second step, a conductive mask film is formed on the entire surface of the first mask pattern. In the third step, the entire mask film is etched to form a second mask pattern having substantially the same size as a predetermined diameter. In the fourth step, anisotropic etching using charged particles is performed using the second mask pattern as a mask, and an opening pattern having a predetermined diameter and depth is formed in the insulating film.
【００１１】第２及び第７の発明によれば、次のような
作用が行われる。第１の工程で絶縁膜上に導電性の低い
第１のマスクパターンが形成され、第２の工程で第１の
マスクパターンの全面に導電性の低いマスク膜が形成さ
れる。第３の工程でマスク膜が全面エッチングされ、所
定の口径とほぼ同一寸法の第２のマスクパターンが形成
される。第４の工程で第２のマスクパターンに不純物が
ドーピングされ、この第２のマスクパターンは、高い導
電性を有するようになる。第５の工程で第２のマスクパ
ターンをマスクとして、荷電粒子を用いた異方性エッチ
ングが行われ、絶縁膜に所定の口径と深さの開口パター
ンが形成される。第３の発明によれば、異方性エッチン
グ法によって絶縁膜をエッチングしている過程で、第２
のマスクパターン上に絶縁性のデポジション膜が形成さ
れる場合には、部分エッチングとアッシングを交互に繰
り返してエッチングが行われる。According to the second and seventh aspects, the following operation is performed. In the first step, a first mask pattern with low conductivity is formed on the insulating film, and in the second step, a mask film with low conductivity is formed on the entire surface of the first mask pattern. In the third step, the entire mask film is etched to form a second mask pattern having substantially the same size as a predetermined diameter. In the fourth step, the second mask pattern is doped with an impurity, and the second mask pattern has high conductivity. In the fifth step, anisotropic etching using charged particles is performed using the second mask pattern as a mask, and an opening pattern having a predetermined diameter and depth is formed in the insulating film. According to the third aspect, in the process of etching the insulating film by the anisotropic etching method, the second
When an insulating deposition film is formed on the above mask pattern, etching is performed by repeating partial etching and ashing alternately.
【００１２】[0012]
【発明の実施の形態】第１の実施形態 図１（ａ）〜（ｅ）は、本発明の第１の実施形態を示す
開口パターンのパターン形成方法の概略の工程図であ
る。この開口パターンは、半導体基板上の絶縁膜に対し
て所定の口径及び深さの開口部（例えば、円形のコンタ
クトホール）を有するパターンであり、次のような工程
（１）〜（５）を経て形成される。 （１） 図１（ａ）の形成工程 ＣＶＤ法により、半導体基板（例えば、シリコン基板）
１１の表面に、膜厚５００〜１５００［ｎｍ］のＳｉＯ
2 による絶縁膜（例えば、ＣＶＤ絶縁膜）１２を堆積す
る。次に、ＣＶＤ絶縁膜１２の表面に、このＣＶＤ絶縁
膜１２を荷電粒子を用いた異方性エッチング法によって
エッチングを行うためのハードマスク材として、リンを
ドーピングして導電性を持たせた膜厚１５０〜３００
［ｎｍ］のポリシリコン膜１３を堆積する。そして、ホ
トリソグラフィプロセスにより、ポリシリコン膜１３の
表面に、形成しようとする開口パターンの所定の口径
（例えば、直径５０［ｎｍ］）よりも大きな寸法（例え
ば、直径２５０［ｎｍ］）の開口部を有するホトレジス
トマスク１４を、選択的に形成する。ホトリソグラフィ
プロセスによってホトレジストマスク１４に形成可能な
開口部１４ａの口径の最小は、直径２５０［ｎｍ］程度
であり、これが現在のホトリソグラフィ技術により安定
してパターンが形成できる限界と考えられている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIGS. 1A to 1E are schematic process diagrams of a method for forming an opening pattern according to a first embodiment of the present invention. This opening pattern is a pattern having an opening (for example, a circular contact hole) of a predetermined diameter and depth with respect to the insulating film on the semiconductor substrate, and includes the following steps (1) to (5). Formed through (1) Step of forming FIG. 1A A semiconductor substrate (for example, a silicon substrate) is formed by a CVD method.
11 having a thickness of 500 to 1500 nm
An insulating film 12 (for example, a CVD insulating film) 12 is deposited. Next, on the surface of the CVD insulating film 12, as a hard mask material for etching the CVD insulating film 12 by an anisotropic etching method using charged particles, a film doped with phosphorus to have conductivity. 150-300 thickness
A [nm] polysilicon film 13 is deposited. Then, an opening having a size (for example, 250 [nm] in diameter) larger than a predetermined diameter (for example, 50 [nm] in diameter) of the opening pattern to be formed is formed on the surface of the polysilicon film 13 by a photolithography process. Is selectively formed. The minimum diameter of the opening 14a that can be formed in the photoresist mask 14 by the photolithography process is about 250 [nm] in diameter, and this is considered to be the limit at which a pattern can be formed stably by the current photolithography technology.
【００１３】（２） 図１（ｂ）の形成工程 ホトレジストマスク１４をマスクとして、高真空域の高
密度プラズマにより、ポリシリコン膜１３の異方性エッ
チングを行う。このエッチング条件は、例えば、ＲＩＥ
（リアクティブ・イオン・エッチング）装置を用いて、
圧力４０［ｍＴｏｒｒ］、使用ガスＣｌ2 、周波数１
３．５６［ＭＨｚ］、高周波電力１．６［ｋＷ］、温度
２０［℃］である。これにより、ポリシリコン膜１３
に、ホトレジストマスク１４とほぼ同一寸法の開口部１
３ａがエッチングされ、第１のマスクパターン１３−１
が得られる。(2) Step of Forming FIG. 1B Using the photoresist mask 14 as a mask, anisotropic etching of the polysilicon film 13 is performed by high-density plasma in a high vacuum region. This etching condition is, for example, RIE
(Reactive ion etching) equipment,
Pressure 40 [mTorr], gas used Cl 2 , frequency 1
3.56 [MHz], high-frequency power 1.6 [kW], and temperature 20 [° C]. Thereby, the polysilicon film 13 is formed.
The opening 1 having substantially the same dimensions as the photoresist mask 14
3a is etched to form a first mask pattern 13-1.
Is obtained.
【００１４】（３） 図１（ｃ）の形成工程 レジスト除去プロセスを用いてホトレジストマスク１４
を除去した後、マスクパターン１３−１の全面に導電材
（例えば、タングステン）を、１００［ｎｍ］の厚さで
デポジション形成する。これにより、マスクパターン１
３−１の開口部に対応する領域に、所定の口径とほぼ同
一寸法の直径（５０［ｎｍ］）の凹部１５ａを有するマ
スク膜（例えば、タングステン膜）１５が形成される。 （４） 図１（ｄ）の形成工程 前記工程（２）と同様の条件で、タングステン膜１５の
表面に対して垂直方向に異方性エッチングを行い、この
タングステン膜１５を除去し、マスクパターン１３−１
の開口部１３ａの内壁面にのみタングステン膜１５が残
る状態にする。この結果、開口部１５ａの直径は、マス
クパターン１３−１の開口部１３ａの内壁面に残ったタ
ングステン膜１５−１によって狭められ、所定の口径と
ほぼ同一寸法の直径５０［ｎｍ］の開口部１５ｂを有す
る第２のマスクパターン１３−２が形成される。(3) Forming Step of FIG. 1C The photoresist mask 14 is formed by using a resist removing process.
Is removed, a conductive material (for example, tungsten) is deposited on the entire surface of the mask pattern 13-1 to a thickness of 100 [nm]. Thereby, the mask pattern 1
A mask film (for example, a tungsten film) 15 having a concave portion 15a having a diameter (50 [nm]) having substantially the same size as a predetermined diameter is formed in a region corresponding to the opening 3-1. (4) Step of forming FIG. 1D Anisotropic etching is performed in the vertical direction on the surface of the tungsten film 15 under the same conditions as in the step (2) to remove the tungsten film 15 and to form a mask pattern. 13-1
The tungsten film 15 is left only on the inner wall surface of the opening 13a. As a result, the diameter of the opening 15a is reduced by the tungsten film 15-1 remaining on the inner wall surface of the opening 13a of the mask pattern 13-1, and the opening having a diameter of 50 [nm] having substantially the same size as a predetermined diameter. A second mask pattern 13-2 having 15b is formed.
【００１５】（５） 図１（ｅ）の形成工程 ポリシリコン膜１３及びタングステン膜１５から成るマ
スクパターン１３−２をマスクとして、高真空域で高密
度プラズマによって、ＣＶＤ絶縁膜１２を選択的に異方
性エッチングする。このエッチング条件は、例えば、Ｒ
ＩＥ（リアクティブ・イオン・エッチング）装置を用い
て、圧力４０［ｍＴｏｒｒ］、使用ガスＣＨＦ3 ／Ｃ
Ｏ、ガス流量３０／１７０［ｓｃｃｍ］、周波数１３．
５６［ＭＨｚ］、高周波電力１．６［ｋＷ］、温度２０
［℃］である。この後、エッチングによって形成された
開口パターン１２ａに、例えばリンをドーピングしたポ
リシリコン等の導電性材料の配線層を埋め込み、電極配
線を行う。以上のように、この第１の実施形態では、次
のような利点（ｉ）〜（iii)がある。(5) Step of forming FIG. 1E Using the mask pattern 13-2 composed of the polysilicon film 13 and the tungsten film 15 as a mask, the CVD insulating film 12 is selectively formed by high-density plasma in a high vacuum region. Perform anisotropic etching. This etching condition is, for example, R
Using an IE (reactive ion etching) apparatus, the pressure was 40 [mTorr], and the gas used was CHF 3 / C.
O, gas flow rate 30/170 [sccm], frequency 13.
56 [MHz], high frequency power 1.6 [kW], temperature 20
[° C.]. After that, a wiring layer made of a conductive material such as phosphorus-doped polysilicon is buried in the opening pattern 12a formed by etching, and electrode wiring is performed. As described above, the first embodiment has the following advantages (i) to (iii).
【００１６】（ｉ） 図１（ｃ）の形成工程において、
ポリシリコン膜１３の表面にタングステン膜１５をデポ
ジション形成し、更に図１（ｄ）の形成工程において、
ポリシリコン膜１３のマスクパターンの開口部１３ａの
内壁面にタングステン膜１５が残るように異方性エッチ
ングを行っている。このため、ホトレジストパターン１
４で生成される開口部１３ａよりも小さな開口径のマス
クパターン１３−２を形成することができ、より微細な
パターンの形成が可能になる。 （ii） 図１（ｄ）の形成工程で、ポリシリコン膜１３
の表面のタングステン膜１５を異方性エッチングしてい
る。この時、これら２つの材質が異なるため、エッチン
グで発生する反応生成物（例えば、シリコンＳｉと塩素
ガスＣｌ2 で生成されるＳｉＣｌ4 等）を検出すること
により、エッチングの終点の検出が容易である。これに
より、最適な状態でエッチングを終了することが可能に
なり、過剰エッチングによりマスクパターンの膜厚や形
状を劣化させる恐れがない。(I) In the forming step of FIG.
A tungsten film 15 is formed on the surface of the polysilicon film 13 by deposition.
Anisotropic etching is performed so that the tungsten film 15 remains on the inner wall surface of the opening 13a of the mask pattern of the polysilicon film 13. Therefore, the photoresist pattern 1
4, the mask pattern 13-2 having an opening diameter smaller than the opening 13a can be formed, and a finer pattern can be formed. (Ii) In the forming process of FIG.
Is anisotropically etched on the surface of the tungsten film 15. At this time, since these two materials are different, it is easy to detect the end point of the etching by detecting a reaction product (eg, SiCl 4 generated by silicon Si and chlorine gas Cl 2 ) generated by the etching. is there. This makes it possible to end the etching in an optimal state, and there is no possibility that the film thickness or shape of the mask pattern is deteriorated due to excessive etching.
【００１７】（iii) 図１（ｃ）及び（ｄ）の形成工程
で形成されたポリシリコン膜１３及びタングステン膜１
５によるマスクパターン１３−２は、導電性を有してい
る。このため、図１（ｅ）の形成工程で、ＣＶＤ絶縁膜
１２にボウイング等による形状異常の無い開口パターン
１２ａを形成することができる。これは、マスクを構成
するポリシリコン膜１３及びタングステン膜１５が全面
的に導電性を有しているので、異方性エッチング法によ
って照射されたプラズマ中の荷電粒子がこのマスク材料
を通して流れ、これにより、マスクパターン１３−２の
開口部１５ｂの壁面での帯電が減少し、イオンは進路を
影響されることなく直進が可能になるためと考えらる。
図４は、従来の工程と本発明の実施形態による工程を、
同一のエッチング条件で実際に行った結果の、パターン
寸法とボウイング位置の関係を示す図である。横軸にパ
ターン寸法即ち開口部１２ａの直径を、縦軸に図３で説
明したボウイング位置を示している。図４中の太線は本
発明の実施形態の工程、細線は従来の工程の場合を示し
ており、本発明の実施形態の工程では、従来の工程に比
べてボウイング位置が大きく、しかもパターン寸法が１
５０［ｎｍ］以上では、ボウイングが発生していないこ
とが分かる。(Iii) The polysilicon film 13 and the tungsten film 1 formed in the forming steps of FIGS. 1 (c) and 1 (d)
5, the mask pattern 13-2 has conductivity. Therefore, in the formation process of FIG. 1E, an opening pattern 12a having no shape abnormality due to bowing or the like can be formed in the CVD insulating film 12. This is because the polysilicon film 13 and the tungsten film 15 constituting the mask are entirely conductive, so that charged particles in the plasma irradiated by the anisotropic etching method flow through the mask material, Accordingly, it is considered that the charge on the wall surface of the opening 15b of the mask pattern 13-2 decreases, and the ions can travel straight without being affected by the course.
FIG. 4 shows a conventional process and a process according to an embodiment of the present invention.
FIG. 9 is a diagram illustrating a relationship between a pattern dimension and a bowing position as a result of actually performing the etching under the same etching condition. The horizontal axis indicates the pattern dimension, that is, the diameter of the opening 12a, and the vertical axis indicates the bowing position described with reference to FIG. The bold line in FIG. 4 shows the process of the embodiment of the present invention, and the thin line shows the case of the conventional process. 1
It can be seen that bowing does not occur at 50 [nm] or more.
【００１８】第２の実施形態 図５（ａ）〜（ｆ）は、本発明の第２の実施形態を示す
開口パターンのパターン形成方法を示す概略の工程図で
あり、図１中の要素と共通の要素には共通の符号が付さ
れている。この開口パターンは、次のような工程（１）
〜（６）を経て形成される。 （１） 図５（ａ）の形成工程 ＣＶＤ法により、シリコン基板１１の表面に、膜厚５０
０〜１５００［ｎｍ］のＣＶＤ絶縁膜１２、及び膜厚１
５０〜３００［ｎｍ］の導電性の低い膜（例えば、ノン
ドープの第１ポリシリコン膜）２３を順次堆積する。ホ
トリソグラフィプロセスにより、ノンドープの第１ポリ
シリコン膜２３の表面に、開口パターンをエッチングす
るためのホトレジストマスク２４を形成する。 Second Embodiment FIGS. 5A to 5F are schematic process diagrams showing a method of forming an opening pattern according to a second embodiment of the present invention. Common elements are denoted by common reference numerals. This opening pattern is formed in the following step (1).
Through (6). (1) Forming Step of FIG. 5A The surface of the silicon substrate 11 is
0-1500 [nm] CVD insulating film 12 and film thickness 1
A low-conductive film (for example, a non-doped first polysilicon film) 23 of 50 to 300 [nm] is sequentially deposited. A photoresist mask 24 for etching an opening pattern is formed on the surface of the non-doped first polysilicon film 23 by a photolithography process.
【００１９】（２） 図５（ｂ）の形成工程 ホトレジストマスク２４をマスクとして、高真空域の高
密度プラズマにより、第１ポリシリコン膜２３の異方性
エッチングを行う。このエッチング条件は、図１（ｂ）
の形成工程と同様である。これにより、ポリシリコン膜
２３に、ホトレジストマスク２４とほぼ同じ寸法のマス
クパターンの開口部２３ａがエッチングされ、マスクパ
ターン２３−１が得られる。 （３） 図５（ｃ）の形成工程 レジスト除去プロセスを用いてホトレジストマスク２４
を除去した後、マスクパターン２３−１の全面に導電性
の低いマスク材料（例えば、ノンドープの第２ポリシリ
コン膜）２５を、１００〜１５０［ｎｍ］の厚さでデポ
ジション形成する。(2) Forming Step of FIG. 5B Using the photoresist mask 24 as a mask, anisotropic etching of the first polysilicon film 23 is performed by high-density plasma in a high vacuum region. This etching condition is shown in FIG.
Is the same as the formation step. Thus, the opening 23a of the mask pattern having substantially the same size as the photoresist mask 24 is etched in the polysilicon film 23, and the mask pattern 23-1 is obtained. (3) Forming Step of FIG. 5C The photoresist mask 24 is formed by using a resist removing process.
Is removed, a low-conductive mask material (for example, a non-doped second polysilicon film) 25 is deposited on the entire surface of the mask pattern 23-1 to a thickness of 100 to 150 [nm].
【００２０】（４） 図５（ｄ）の形成工程 前記工程（２）と同様の条件で、第２ポリシリコン膜２
５の表面に対して垂直方向に異方性エッチングを行い、
この第２ポリシリコン膜２５を除去し、マスクパターン
２３−１の開口部２３ａの内壁面にのみ、第２ポリシリ
コン膜２５が残る状態にする。この結果、マスクパター
ン２３−１の開口部２３ａの寸法は、内壁面に残った第
２ポリシリコン膜２５によって狭められ、第２のマスク
パターン２３−２が形成される。例えば、第２ポリシリ
コン膜２５の膜厚が１００［ｎｍ］であれば、開口部２
５ａの直径は５０［ｎｍ］となる。 （５） 図５（ｅ）の形成工程 第１ポリシリコン膜２３及び第２ポリシリコン膜２５の
全面に不純物のリン等を拡散量５×１０20［原子／ｃｍ
3 ］程度で拡散する。これにより、第１ポリシリコン膜
２３及び第２ポリシリコン膜２５から成るマスクパター
ン２３−２は、高い導電性を持つようになる。(4) Step of Forming FIG. 5D The second polysilicon film 2 is formed under the same conditions as in the step (2).
5. Perform anisotropic etching in the vertical direction on the surface of 5,
The second polysilicon film 25 is removed so that the second polysilicon film 25 remains only on the inner wall surface of the opening 23a of the mask pattern 23-1. As a result, the size of the opening 23a of the mask pattern 23-1 is reduced by the second polysilicon film 25 remaining on the inner wall surface, and the second mask pattern 23-2 is formed. For example, if the thickness of the second polysilicon film 25 is 100 [nm], the opening 2
The diameter of 5a is 50 [nm]. (5) Step of forming FIG. 5E The diffusion amount of impurity such as phosphorus is 5 × 10 20 [atoms / cm] over the entire surface of the first polysilicon film 23 and the second polysilicon film 25.
3 ] diffuse. Accordingly, the mask pattern 23-2 including the first polysilicon film 23 and the second polysilicon film 25 has high conductivity.
【００２１】（６） 図５（ｆ）の形成工程 マスクパターン２３−２をマスクとして、高真空域の高
密度プラズマによって、ＣＶＤ絶縁膜１２の異方性エッ
チングを行う。このエッチング条件は、図１（ｅ）の形
成工程と同様である。この後、エッチングによって形成
された開口パターン１２ａに、例えばリンをドーピング
したポリシリコン等の導電性材料の配線層を埋め込み、
電極配線を行う。以上のように、この第２の実施形態で
は、次の（ｉ），（ii）のような利点がある。(6) Step of Forming FIG. 5F Using the mask pattern 23-2 as a mask, anisotropic etching of the CVD insulating film 12 is performed by high-density plasma in a high vacuum region. The etching conditions are the same as those in the forming step of FIG. Thereafter, a wiring layer of a conductive material such as polysilicon doped with phosphorus is buried in the opening pattern 12a formed by etching,
Perform electrode wiring. As described above, the second embodiment has the following advantages (i) and (ii).
【００２２】（ｉ） 図５（ａ）と図５（ｃ）の形成工
程で第１及び第２のポリシリコン膜２３，２５を形成し
ている。このため、同一の材料で同一の条件で第１及び
第２のポリシリコン膜を形成できるので、形成工程が簡
素化できる。 （ii） 図５（ｅ）の形成工程で、第１及び第２のポリ
シリコン膜２３，２５にリンをドーピングして高い導電
性を持たせている。このため、図５（ｆ）の形成工程で
ＣＶＤ絶縁膜１２には、ボウイング等による形状異常の
無い開口パターンを形成することができる。(I) The first and second polysilicon films 23 and 25 are formed in the forming steps shown in FIGS. 5A and 5C. For this reason, the first and second polysilicon films can be formed from the same material under the same conditions, so that the forming process can be simplified. (Ii) In the forming step of FIG. 5E, the first and second polysilicon films 23 and 25 are doped with phosphorus to have high conductivity. For this reason, in the formation process of FIG. 5F, an opening pattern having no shape abnormality due to bowing or the like can be formed in the CVD insulating film 12.
【００２３】第３の実施形態 前記第１の実施形態の工程（５）及び第２の実施形態の
工程（６）では、ＣＶＤ絶縁膜１２のエッチングは、１
回のエッチング工程によって行っている。しかし、エッ
チングに使用するプラズマガスの種類、流量、圧力等の
エッチング条件によっては、エッチング中にマスクパタ
ーンの上面に絶縁性のデポジション膜が形成されること
がある。このような場合、そのままエッチングを継続す
ると、デポジション膜に電荷が蓄積され、イオンの流れ
が曲げられてボウイングを生ずることがある。この第３
の実施形態では、エッチングを複数回に分割して行い、
その間にデポジション膜を除去する工程を挿入するよう
にしている。図６（ａ）〜（ｅ）は、本発明の第３の実
施形態を示す開口パターンのパターン形成方法を示す概
略の工程図であり、図５中の要素と共通の要素には共通
の符号が付されている。この開口パターンは、次のよう
な工程（１）〜（５）を経て形成される。 Third Embodiment In the step (5) of the first embodiment and the step (6) of the second embodiment, the CVD insulating film 12 is etched by 1
It is performed by two etching steps. However, an insulating deposition film may be formed on the upper surface of the mask pattern during etching depending on the type of plasma gas used, the flow rate, the pressure, and other etching conditions. In such a case, if the etching is continued as it is, charges are accumulated in the deposition film, and the flow of ions may be bent to cause bowing. This third
In the embodiment, the etching is performed by dividing into a plurality of times,
In the meantime, a step of removing the deposition film is inserted. FIGS. 6A to 6E are schematic process diagrams showing a method for forming an opening pattern according to a third embodiment of the present invention. Elements common to the elements in FIG. Is attached. This opening pattern is formed through the following steps (1) to (5).
【００２４】（１） 図６（ａ）の形成工程 第２の実施形態を示す図５（ａ）〜（ｅ）と同様の形成
工程により、シリコン基板１１上に堆積されたＣＶＤ絶
縁膜１２の表面に、第１及び第２のポリシリコン膜２
３，２５にリンがドーピングされた導電性のマスクパタ
ーン２３−２が形成される。 （２） 図６（ｂ）の形成工程 マスクパターン２３−２をマスクとして、図１（５）の
形成工程と同様の条件で、ＣＶＤ絶縁膜１２の全膜厚
（例えば、１５００［ｎｍ］）の内の一部の厚さに対し
て、選択的に異方性エッチングを行う。このエッチング
により，ＣＶＤ絶縁膜１２には所定の口径で深さの浅い
部分開口パターン１２ｂが形成され、マスクパターン２
３−２の表面には絶縁性のデポシション膜２６Ａが形成
される。デポジション膜２６Ａは、エッチングに使用さ
れている炭素とふっ素の混合ガスＣＨＦ3 から、［−Ｃ
Ｆx −］ｎのような構造のポリマーが生成され、マスク
パターン２３−２の表面に堆積したものである。このた
め、マスクパターン２３−２の表面は絶縁性になり、異
方性エッチング法によるエッチング過程でマスクパター
ン２３−２上に照射される荷電粒子は、拡散されずにそ
のままマスクパターン２３−３上に蓄積されることにな
る。(1) Forming Step of FIG. 6A By the same forming step as in FIGS. 5A to 5E showing the second embodiment, the CVD insulating film 12 deposited on the silicon substrate 11 is formed. On the surface, the first and second polysilicon films 2
A conductive mask pattern 23-2 in which phosphorus is doped in 3, 25 is formed. (2) Forming Step of FIG. 6B Using the mask pattern 23-2 as a mask, under the same conditions as the forming step of FIG. 1 (5), the entire thickness of the CVD insulating film 12 (for example, 1500 [nm]). Anisotropic etching is selectively performed on a part of the thickness. By this etching, a shallow partial opening pattern 12b having a predetermined diameter is formed in the CVD insulating film 12, and the mask pattern 2 is formed.
An insulating deposition film 26A is formed on the surface of 3-2. The deposition film 26A is formed from a mixed gas of carbon and fluorine CHF 3 used for etching with [-C
F x −] n is generated and deposited on the surface of the mask pattern 23-2. For this reason, the surface of the mask pattern 23-2 becomes insulative, and charged particles irradiated on the mask pattern 23-2 during the etching process by the anisotropic etching method are not diffused but remain on the mask pattern 23-3. Will be accumulated.
【００２５】（３） 図６（ｃ）の形成工程 マスクパターン２３−２の表面に酸素プラズマを照射
し、デポジション膜２６Ａをアッシング（灰化）して除
去する。これにより、マスクパターン２３−２の表面は
再び導電性を有するようになり、マスクパターン２３−
２上に照射されたプラズマ中の荷電粒子がこのマスクパ
ターン２３−２を通して流れる。マスクパターン２３−
２に帯電する荷電粒子が減少するので、イオンは進路を
影響されることなく直進することが可能になる。 （４） 図６（ｄ）の形成工程 工程（２）と同様の条件でエッチングを行う。これによ
り、ＣＶＤ絶縁膜１２には所定の深さの開口パターン１
２ａが形成される。また、マスクパターンの表面には絶
縁性のデポシション膜２６Ｂが形成される。(3) Forming Step of FIG. 6C The surface of the mask pattern 23-2 is irradiated with oxygen plasma, and the deposition film 26A is removed by ashing (ashing). Thereby, the surface of the mask pattern 23-2 becomes conductive again, and the mask pattern 23-
The charged particles in the plasma irradiated on the mask 2 flow through the mask pattern 23-2. Mask pattern 23-
Since the number of charged particles that are charged in 2 is reduced, ions can travel straight without being affected by the course. (4) Forming Step of FIG. 6D Etching is performed under the same conditions as in step (2). Thus, the opening pattern 1 having a predetermined depth is formed in the CVD insulating film 12.
2a is formed. An insulating deposition film 26B is formed on the surface of the mask pattern.
【００２６】（５） 図６（ｅ）の形成工程 工程（３）と同様の条件でアッシングを行う。これによ
り、マスクパターン上のデポジション膜２６Ｂが除去さ
れる。これ以降の処理工程は、第２の実施形態と同様で
ある。以上のように、この第３の実施形態のパターン形
成方法は、エッチング時に絶縁性のデポジション膜１６
Ａ，１６Ｂがマスクパターン上に堆積する場合に、それ
を除去しながら、エッチングを行うようにしているの
で、マスクパターン面の導電性が保たれ、電荷が蓄積す
ることなく拡散される。これによりボウイング等を生ず
ることなく、形状異常のない開口パターンを形成するこ
とができる。なお、この第３の実施形態の方法は、第１
の実施形態を示す図１（ａ）〜（ｄ）の形成工程に続け
て行うようにしてもよい。なお、本発明は、上記実施形
態に限定されず、種々の変形が可能である。この変形例
としては、例えば、次の（ｉ）〜（vi）のようなものが
ある。(5) Forming Step of FIG. 6E Ashing is performed under the same conditions as in step (3). Thus, the deposition film 26B on the mask pattern is removed. Subsequent processing steps are the same as in the second embodiment. As described above, the pattern forming method according to the third embodiment uses the insulating deposition film 16 during etching.
When A and 16B are deposited on the mask pattern, the etching is performed while removing them, so that the conductivity of the mask pattern surface is maintained, and the charge is diffused without accumulation. This makes it possible to form an opening pattern having no abnormal shape without bowing or the like. Note that the method of the third embodiment is similar to the method of the first embodiment.
1 (a) to 1 (d) showing the embodiment may be performed. Note that the present invention is not limited to the above embodiment, and various modifications are possible. Examples of the modifications include the following (i) to (vi).
【００２７】（ｉ） 図１（ａ）の形成工程では、不純
物のリンがドーピングされて高い導電性を有するポリシ
リコンを用いてポリシリコン膜１３を形成しているが、
これはポリシリコンに限定するものではなく、高い導電
性を有する膜であれば、金属膜またはリンやひ素等のド
ーピングされた無機質の膜でも同様の効果がある。但
し、エッチングの条件は、これらの材質に応じて変える
必要がある。 （ii） 図１（ｃ）の形成工程では、マスク膜をタング
ステン膜１５で形成しているが、タングステン膜１５に
限定するものではなく、高い導電性を有する膜であれ
ば、チタンやアルミニウム等の金属膜、またはリンやひ
素等のドーピングされた無機質の膜でも同様の効果があ
る。但し、エッチングの条件は、これらの材質に応じて
変える必要がある。 （iii) 図５（ａ）及び図５（ｃ）の形成工程では、第
１のマスクパターン及びマスク膜の材料にポリシリコン
を用いて、第１ポリシリコン膜２３及び第２ポリシリコ
ン膜２５を形成しているが、これらの材料は、ポリシリ
コンに限らず、その他の無機質の材料でも良い。(I) In the forming step of FIG. 1A, the polysilicon film 13 is formed by using polysilicon having high conductivity doped with an impurity phosphorus.
This is not limited to polysilicon, and a metal film or an inorganic film doped with phosphorus, arsenic, or the like has the same effect as long as the film has high conductivity. However, it is necessary to change the etching conditions according to these materials. (Ii) In the formation process of FIG. 1C, the mask film is formed of the tungsten film 15, but the mask film is not limited to the tungsten film 15, and any film having high conductivity, such as titanium or aluminum, may be used. The same effect can be obtained by using a metal film or an inorganic film doped with phosphorus or arsenic. However, it is necessary to change the etching conditions according to these materials. (Iii) In the forming steps of FIGS. 5A and 5C, the first polysilicon film 23 and the second polysilicon film 25 are formed by using polysilicon as a material of the first mask pattern and the mask film. Although formed, these materials are not limited to polysilicon and may be other inorganic materials.
【００２８】（iv） 図５（ｅ）の形成工程では、第１
及び第２のポリシリコン膜２３，２５に、不純物として
リンをドーピングしているが、この不純物はリンに限ら
ず、例えばひ素等のように、ポリシリコン膜２３，２５
に電子を伝送できるだけの導電性を与えるものであれば
良い。 （ｖ） 図６（ａ）〜（ｅ）の形成工程では、部分エッ
チング及びアッシングをそれぞれ２回行っているが、２
回に限定せず絶縁性のデポジション膜２６Ａ，２６Ｂ等
の形成状況に応じてマスク面に電子が帯電しないように
アッシングを行う必要がある。 （vi） 図６（ａ）〜（ｅ）の形成工程における、エッ
チングとアッシングの工程は、同一のエッチング装置に
おける同一の処理室（チェンバ）内で行っても、同一の
エッチング装置における異なる処理室内で行っても良
い。また、エッチングとアッシングをそれぞれ異なる装
置を使用して行っても良い。(Iv) In the forming step of FIG.
And the second polysilicon films 23 and 25 are doped with phosphorus as an impurity, but this impurity is not limited to phosphorus, and the polysilicon films 23 and 25 may be made of, for example, arsenic.
Any material can be used as long as it provides conductivity enough to transmit electrons to the substrate. (V) In the forming steps of FIGS. 6A to 6E, partial etching and ashing are performed twice, respectively.
It is necessary to perform ashing so that electrons are not charged on the mask surface in accordance with the state of formation of the insulating deposition films 26A and 26B, not limited to the number of times. (Vi) Even if the etching and ashing steps in the forming steps of FIGS. 6A to 6E are performed in the same processing chamber (chamber) in the same etching apparatus, different processing chambers in the same etching apparatus are used. You may go in. Further, etching and ashing may be performed using different apparatuses.
【００２９】[0029]
【発明の効果】以上詳細に説明したように、第１、第４
及び第５の発明によれば、第１のマスクパターンとマス
ク膜とによる導電性の第２のマスクパターンをマスクと
して、荷電粒子を用いた異方性エッチングを行うので、
荷電粒子が第２のマスクパターン上に蓄積することが無
い。これにより、ボウイング等のない良好な形状の開口
パターンを形成することができる。第２及び第７の発明
によれば、導電性の低い第１のマスクパターンと導電性
の低いマスク膜による第２のマスクパターンを形成し、
この第２のマスクパターンに不純物をドーピングして高
い導電性を持たせるようにしている。このため、第１の
発明の効果に加えて、第１のマスクパターンとマスク膜
を同一の材料で同一の条件で形成できるので、マスクパ
ターンの形成工程が簡素化できる。第３の発明によれ
ば、絶縁膜のエッチング過程でマスクパターン上に形成
される絶縁性のデポジション膜を除去しながらエッチン
グを行うので、エッチング条件にかかわらず、第１の発
明と同様の効果が得られる。第６の発明によれば、第１
のマスクパターンとマスク膜とは、互いに異なる材料を
用いているので、マスク膜の全面をエッチングして第２
のマスクパターンを形成する工程において、エッチング
終点の判定が容易に行える。As described in detail above, the first and fourth embodiments are described.
According to the fifth aspect, anisotropic etching using charged particles is performed using the conductive second mask pattern formed by the first mask pattern and the mask film as a mask.
Charged particles do not accumulate on the second mask pattern. Thereby, an opening pattern having a good shape without bowing or the like can be formed. According to the second and seventh inventions, a second mask pattern is formed by a first mask pattern having low conductivity and a mask film having low conductivity,
The second mask pattern is doped with an impurity to have high conductivity. For this reason, in addition to the effect of the first invention, the first mask pattern and the mask film can be formed of the same material under the same conditions, so that the mask pattern forming process can be simplified. According to the third aspect, the etching is performed while removing the insulating deposition film formed on the mask pattern in the process of etching the insulating film. Therefore, the same effect as in the first aspect is obtained regardless of the etching conditions. Is obtained. According to the sixth aspect, the first aspect
Since the mask pattern and the mask film use different materials from each other, the entire surface of the mask film is etched to
In the step of forming the mask pattern, the end point of the etching can be easily determined.
【図１】本発明の第１の実施形態を示すパターン形成方
法の工程図である。FIG. 1 is a process chart of a pattern forming method according to a first embodiment of the present invention.
【図２】従来のパターン形成方法の工程図である。FIG. 2 is a process chart of a conventional pattern forming method.
【図３】ボウイングによる形状異常の説明図である。FIG. 3 is an explanatory diagram of a shape abnormality due to bowing.
【図４】パターン寸法とボウイング位置の関係を示す図
である。FIG. 4 is a diagram showing the relationship between pattern dimensions and bowing positions.
【図５】本発明の第２の実施形態を示すパターン形成方
法の工程図である。FIG. 5 is a process chart of a pattern forming method according to a second embodiment of the present invention.
【図６】本発明の第３の実施形態を示すパターン形成方
法の工程図である。FIG. 6 is a process chart of a pattern forming method according to a third embodiment of the present invention.
１１ シリコン基板 １２ ＣＶＤ絶縁膜 １３，２３，２５ ポリシリコン膜 １４，２４ ホトレジストマスク １５ タングステン膜 ２６Ａ，２６Ｂ デポジション膜 Reference Signs List 11 silicon substrate 12 CVD insulating film 13, 23, 25 polysilicon film 14, 24 photoresist mask 15 tungsten film 26A, 26B deposition film
Claims (7)
グ法により、半導体基板上の絶縁膜に対して、所定の口
径及び深さの第１の開口部を有する開口パターンを形成
するパターン形成方法において、 前記第１の開口部の口径より大きな寸法の第２の開口部
を有する導電性の第１のマスクパターンを、前記絶縁膜
上に選択的に形成する第１の工程と、 導電材を該第１のマスクパターンの全面に所定の膜厚で
堆積し、前記第２の開口部に対応する領域に凹部を有す
る該導電材からなるマスク膜を形成する第２の工程と、 第２の異方性エッチング法によって、前記マスク膜を全
面エッチングし、前記第２の開口部の内壁面にのみ該マ
スク膜材を残して、前記所定の口径とほぼ同一寸法の第
３の開口部を形成し、該第３の開口部及び前記第１のマ
スクパターンから成る第２のマスクパターンを形成する
第３の工程と、 前記第２のマスクパターンをマスクとして、前記第１の
異方性エッチング法により前記絶縁膜を選択的にエッチ
ングして前記開口パターンを形成する第４の工程とを、 順に施すことを特徴とするパターン形成方法。1. A pattern for forming an opening pattern having a first opening of a predetermined diameter and depth in an insulating film on a semiconductor substrate by a first anisotropic etching method using charged particles. In the forming method, a first step of selectively forming a conductive first mask pattern having a second opening having a size larger than the diameter of the first opening on the insulating film; A second step of depositing a material with a predetermined thickness on the entire surface of the first mask pattern and forming a mask film made of the conductive material having a concave portion in a region corresponding to the second opening; Etching the entire surface of the mask film by the anisotropic etching method (2), leaving the mask film material only on the inner wall surface of the second opening, the third opening having substantially the same size as the predetermined aperture; Forming the third opening and the first mass. A third step of forming a second mask pattern composed of a mask pattern; and using the second mask pattern as a mask, selectively etching the insulating film by the first anisotropic etching method to form the opening. And a fourth step of forming a pattern.
グ法により、半導体基板上の絶縁膜に対して、所定の口
径及び深さの第１の開口部を有する開口パターンを形成
するパターン形成方法において、 前記第１の開口部の口径より大きな寸法の第２の開口部
を有する導電性の低い第１のマスクパターンを、前記絶
縁膜上に選択的に形成する第１の工程と、 前記第１のマスクパターンの全面に所定の膜厚で導電性
の低い膜を堆積し、前記第２の開口部に対応する領域に
凹部を有する導電性の低いマスク膜を形成する第２の工
程と、 第２の異方性エッチング法によって、前記マスク膜を全
面エッチングし、前記第２の開口部の内壁面にのみ該マ
スク膜材を残して、前記所定の口径とほぼ同一寸法の第
３の開口部を形成し、該第３の開口部及び前記第１のマ
スクパターンから成る第２のマスクパターンを形成する
第３の工程と、 前記第２のマスクパターンに不純物をドーピングして導
電性を与える第４の工程と、 前記第２のマスクパターンをマスクとして、前記第１の
異方性エッチング法により前記絶縁膜を選択的にエッチ
ングして前記開口パターンを形成する第５の工程とを、 順に施すことを特徴とするパターン形成方法。2. A pattern for forming an opening pattern having a first opening of a predetermined diameter and depth in an insulating film on a semiconductor substrate by a first anisotropic etching method using charged particles. In the forming method, a first step of selectively forming a low-conductive first mask pattern having a second opening having a size larger than the diameter of the first opening on the insulating film; A second step of depositing a low-conductivity film with a predetermined thickness on the entire surface of the first mask pattern and forming a low-conductivity mask film having a concave portion in a region corresponding to the second opening; And etching the entire mask film by a second anisotropic etching method, leaving the mask film material only on the inner wall surface of the second opening, and forming a third film having substantially the same size as the predetermined diameter. Forming an opening of the third opening and the A third step of forming a second mask pattern composed of a first mask pattern, a fourth step of doping an impurity into the second mask pattern to give conductivity, and A fifth step of selectively etching the insulating film by the first anisotropic etching method to form the opening pattern as a mask.
の第５の工程のエッチングの際に、前記第２のマスクパ
ターン上に絶縁性のデポジション膜が形成される場合に
は、 前記第２のマスクパターンをマスクとして、前記第１の
異方性エッチング法により前記絶縁膜における第１の開
口部領域を一定の深さまで選択的にエッチングする部分
エッチング工程と、 前記部分エッチング工程によって前記第２のマスクパタ
ーン上に形成されたデポジション膜をアッシングして除
去するアッシング工程とを、 前記所定の深さの第１の開口部が形成されるまで複数回
交互に繰り返し行い、前記開口パターンを形成すること
を特徴とするパターン形成方法。3. The fourth step of claim 1, or claim 2.
When an insulating deposition film is formed on the second mask pattern during the etching in the fifth step, the first anisotropic film is formed using the second mask pattern as a mask. A partial etching step of selectively etching a first opening region in the insulating film to a certain depth by an etching method; and ashing the deposition film formed on the second mask pattern by the partial etching step. And an ashing step of removing the first opening by a plurality of times until the first opening having the predetermined depth is formed, thereby forming the opening pattern.
ク膜は、不純物がドーピングされたポリシリコンで形成
されることを特徴とする請求項１記載のパターン形成方
法。4. The method according to claim 1, wherein the first mask pattern and the mask film are formed of polysilicon doped with an impurity.
ク膜は、金属で形成されることを特徴とする請求項１記
載のパターン形成方法。5. The pattern forming method according to claim 1, wherein the first mask pattern and the mask film are formed of a metal.
膜とは、互いに異なる材料で形成されることを特徴とす
る請求項１記載のパターン形成方法。6. The pattern forming method according to claim 1, wherein the first mask pattern and the mask film are formed of different materials.
ク膜はポリシリコンで形成し、そのポリシリコンに前記
不純物としてリンまたはひ素をドーピングすることを特
徴とする請求項２記載のパターン形成方法。7. The pattern forming method according to claim 2, wherein the first mask pattern and the mask film are formed of polysilicon, and the polysilicon is doped with phosphorus or arsenic as the impurity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23912696A JPH1092791A (en) | 1996-09-10 | 1996-09-10 | Pattern formation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23912696A JPH1092791A (en) | 1996-09-10 | 1996-09-10 | Pattern formation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092791A true JPH1092791A (en) | 1998-04-10 |
Family
ID=17040180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23912696A Withdrawn JPH1092791A (en) | 1996-09-10 | 1996-09-10 | Pattern formation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1092791A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734096B2 (en) | 2002-01-17 | 2004-05-11 | International Business Machines Corporation | Fine-pitch device lithography using a sacrificial hardmask |
| JP2010029976A (en) * | 2008-07-29 | 2010-02-12 | Dainippon Printing Co Ltd | Micro structure formation process |
| CN109494153A (en) * | 2017-09-12 | 2019-03-19 | 东京毅力科创株式会社 | The method for handling machined object |
-
1996
- 1996-09-10 JP JP23912696A patent/JPH1092791A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734096B2 (en) | 2002-01-17 | 2004-05-11 | International Business Machines Corporation | Fine-pitch device lithography using a sacrificial hardmask |
| JP2010029976A (en) * | 2008-07-29 | 2010-02-12 | Dainippon Printing Co Ltd | Micro structure formation process |
| CN109494153A (en) * | 2017-09-12 | 2019-03-19 | 东京毅力科创株式会社 | The method for handling machined object |
| KR20190029475A (en) * | 2017-09-12 | 2019-03-20 | 도쿄엘렉트론가부시키가이샤 | Workpiece processing method |
| JP2019050342A (en) * | 2017-09-12 | 2019-03-28 | 東京エレクトロン株式会社 | Method of processing workpiece |
| CN109494153B (en) * | 2017-09-12 | 2023-03-21 | 东京毅力科创株式会社 | Method for treating workpiece |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566206B2 (en) | Systems and methods for anisotropic material breakthrough | |
| US10468251B2 (en) | Method for forming spacers using silicon nitride film for spacer-defined multiple patterning | |
| US5779926A (en) | Plasma process for etching multicomponent alloys | |
| JP5553496B2 (en) | Method to prevent bending and bending of etch profile in high aspect ratio opening by treatment of polymer formed on opening side wall | |
| US6716758B1 (en) | Aspect ratio controlled etch selectivity using time modulated DC bias voltage | |
| KR101103214B1 (en) | Methods for forming high aspect ratio features on a substrate | |
| EP0814500B1 (en) | Method for etching polycide structures | |
| WO2016111811A1 (en) | Self-aligned process | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| US7736914B2 (en) | Plasma control using dual cathode frequency mixing and controlling the level of polymer formation | |
| JPH11354499A (en) | Formation of contact hole | |
| JPH1092791A (en) | Pattern formation | |
| JP2023530554A (en) | Removal of isotropic silicon nitride | |
| CN115803846A (en) | System and method for removing nitride-containing films | |
| JP2005259873A (en) | Etching method | |
| TWI747931B (en) | Method for forming film | |
| US20240096640A1 (en) | High Aspect Ratio Contact (HARC) Etch | |
| JP3550276B2 (en) | Method for manufacturing semiconductor device | |
| JP7503650B2 (en) | Systems and methods for tungsten-containing film removal | |
| JP2003163205A (en) | Oxidation film etching method | |
| JP2822945B2 (en) | Dry etching apparatus and dry etching method | |
| JPH09246249A (en) | Dry etching method and manufacture of semiconductor device | |
| JP2004140415A (en) | Method for producing semiconductor device | |
| TW202335188A (en) | Memory device with staircase free structure and methods for forming the same | |
| CN113643973A (en) | Low-temperature etching method and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |