JP2010028898A - 受電制御装置、受電装置および電子機器 - Google Patents

Abstract

【課題】 レギュレータのバイパス技術によって受電装置における電力損失および発熱を低減し、一方、バイパスのオン／オフの切り換えによって、受電装置の整流電圧に、予想外の瞬時的な大きな電圧変化が生じた場合でも、発振状態を防止して、受電装置の信頼性を高める。
【解決手段】 バイパス制御部１０５は、レギュレータ（ＬＤＯ）４９の出力端の電圧ＶＤ５の電圧を検出する電圧検出回路（ヒステリシスコンパレータ）１０６と、バイパス制御信号出力回路１０９と、バイパスのオン／オフ切り換えに起因して生じる発振を防止するための発振防止回路１１１と、を有し、発振防止回路１１１によって発振状態、あるいは発振状態を生じさせ得る状態が検出されると、バイパス制御信号出力回路１０９は、スイッチ回路ＳＷ１０をオフ状態とする。
【選択図】 図４

Description

本発明は、受電制御装置、受電装置および電子機器等に関する。

近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送が脚光を浴びている。この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。

１次コイルと２次コイルを用いた無接点電力伝送装置は、例えば、特許文献１に記載されている。
特開２００６−６０９０９号公報

近年、携帯型電話機やノートブック型パーソナルコンピュータ等の携帯端末のバッテリとして、リチウムイオン電池やリチウムポリマー電池等の２次電池が広く利用されている。これらリチウムイオン電池やリチウムポリマー電池等の２次電池は、他の電池と比べてエネルギ密度が極めて高いという利点を有するが、一方で、劣化や安全性を考慮した厳密な充電制御を行う必要があり、高精度の充電管理技術が必要となる。

したがって、２次電池を充電するために、高精度な出力制御を行い得るレギュレータ（例えば、シリーズレギュレータ）を利用した充電回路を用いるのが好ましいといえる。

また、携帯端末のユーザの使い勝手を考慮すれば、２次電池の充電時間は短い方がよいが、無接点電力伝送を利用した場合の２次電池の充電効率は、通常の充電器（ＡＣアダプタを使用した充電器）による充電効率よりも低く、充電時間が長くなる傾向がある。したがって、無接点電力伝送を用いて携帯端末の充電を行う際、充電中の電力損失を、可能な限り低減することが重要となる。

本発明の発明者の検討によれば、例えば、消耗の激しい２次電池を充電するときのように、大量の充電電流を流す必要がある場合において、上述のレギュレータにおいて電力損失（電力ロス）が発生し、このことが充電時間の短縮の妨げとなる場合があることが明らかとなった。また、携帯端末の安全性を考慮すれば、充電中におけるレギュレータの発熱は最小限に抑制するのが望ましい。

そこで、本発明の発明者は、２次電池への給電量が不足した場合（例えば、レギュレータの出力ノードの電圧が所与のしきい値電圧よりも低下した場合）に、レギュレータをバイパスするバイパス経路を形成し、このバイパス経路を経由して給電対象の負荷（２次電池等）に必要な電流を供給することによって、レギュレータにおける損失と発熱の低減を図る技術を検討した。

その検討の結果、バイパス経路がオフ状態になった後（例えば、直後）にバイパス経路がオン状態になり、あるいは、バイパス経路がオン状態になった後（例えば、直後）にバイパス経路がオフ状態になる発振動作（さらに、この発振動作が繰り返される場合もある）が生じる場合があることがわかった。

発振が生じる原因としては、例えば、受電側モジュールで採用される２次コイルが、規格の範囲を超えてより多くの電流を流すこと、あるいは、レギュレータのオン抵抗と、バイパス経路を構成するスイッチ回路のオン抵抗との差が、設計値よりも大きいこと等があげられる。

例えば、バイパス経路がオン状態（大電流を流している状態）からオフ状態（レギュレータにより電流や電圧が制御される状態）に切り換ったとき、レギュレータを経由して流れる電流とレギュレータのオン抵抗によって生じる電圧降下によって、レギュレータの出力ノードの電圧が瞬時的に低下する。その低下の程度が、バイパス制御回路に付与されるヒステリシス特性のヒステリシス幅よりも大きいと、バイパス経路は再びオン状態となり、発振状態が生じる。

受電側モジュール（２次コイルと受電装置を含む）の設計に際しては、バイパス制御回路にヒステリシス特性を付与し、例えば、細かなノイズに起因して、バイパスのオン／オフが切り換るような誤動作が生じないようにしている。しかし、２次コイル、レギュレータ（例えば、ＬＤＯのようなシリーズレギュレータ）、ならびに、バイパス経路を形成するためのスイッチ回路（例えば、パワースイッチングトランジスタ）等は、外付け部品であり、外付け部品として、どのような特性をもつ部品を採用するかは、原則として、受電側モジュールを製造するメーカの判断に委ねられる。

したがって、採用された外付け部品の特性によっては、バイパスのオン／オフの切り換えの際に、整流電圧に、予想外の瞬時的な大きな電圧変化が生じる場合が生じ得る。

受電制御装置（受電制御ＩＣ：バイパス制御を実行するバイパス制御回路を含む）を供給するＩＣメーカには、受電側モジュールの信頼性の確保が強く求められる。受電側モジュールの信頼性を高めるためには、バイパスのオン／オフの切り換えに際して、受電装置の整流電圧に、予想外の瞬時的な大きな電圧変化が生じた場合でも、発振状態を確実に防止することが重要である。このような事項が、本発明の発明者による検討によって明らかとされた。

本発明は、このような考察に基づいてなされたものである。本発明の幾つかの態様によれば、例えば、レギュレータのバイパス技術によって受電装置における電力損失および発熱を低減することができ、一方、バイパスのオン／オフの切り換えによって、受電装置の整流電圧に、予想外の瞬時的な大きな電圧変化が生じた場合でも、発振を確実に防止することができ、受電装置の信頼性を高めることができる。

（１）本発明の受電制御装置の一態様では、1次コイルと２次コイルを電磁的に結合させて送電装置から、整流回路およびレギュレータを含む受電装置に対して電力を伝送し、前記受電装置の電圧出力ノードから給電対象の負荷に対して前記電力を供給する無接点電力伝送システムにおける、前記受電装置に設けられる受電制御装置であって、前記受電装置の動作を制御する受電側制御回路を含み、前記受電側制御回路は、前記レギュレータの入力ノードと出力ノードとの間に設けられたスイッチ回路をオンするか否かを制御するバイパス制御部を有し、前記バイパス制御部は、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルを検出する電圧検出回路と、前記電圧検出回路から出力される検出信号に基づいて、前記スイッチ回路をオン状態とするかオフ状態とするかを制御するバイパス制御信号を出力するバイパス制御信号出力回路と、前記スイッチ回路がオフ状態になった後に前記スイッチ回路がオン状態になり、あるいは、前記スイッチ回路がオン状態になった後に前記スイッチ回路がオフ状態になる発振状態を防止するための発振防止回路と、を有し、前記発振防止回路によって前記発振状態、あるいは前記発振状態を生じさせ得る状態が検出されると、前記バイパス制御信号出力回路は、前記スイッチ回路をオフ状態とする。

本態様では、受電制御装置の受電側制御回路はバイパス制御部を有しており、バイパス制御部には、バイパスのオン／オフ（すなわち、スイッチ回路のオン／オフ）の切り換えに伴って生じる可能性のある発振を防止するための発振防止回路が設けられる。発振防止回路は、例えば、スイッチ回路がオフ状態になった後（直後）にスイッチ回路がオン状態になり、あるいは、スイッチ回路がオン状態になった後（直後）にスイッチ回路がオフ状態になる発振状態、あるいは、発振状態を生じさせ得る状態を検出する。

電圧検出回路は、受電装置の整流電圧（レギュレータの入力ノードの電圧、出力ノードの電圧、あるいは、それらの電圧の双方）を監視する。

バイパス制御信号出力回路は、原則として、電圧検出回路の検出信号に基づいて、スイッチ回路のオン／オフ（すなわちバイパスのオン／オフ）を制御する。但し、発振防止回路によって、発振状態または発振状態を生じさせ得る状態が検出されると、バイパス制御信号出力回路からのバイパス制御信号を、例えば非アクティブレベルに固定して、スイッチ回路をオフ状態とする。

したがって、本態様によれば、レギュレータのバイパス技術によって受電装置における電力損失および発熱を低減させることができ、その一方、バイパスのオン／オフの切り換えによって、受電装置の整流電圧に、予想外の瞬時的な大きな電圧変化が生じた場合でも、発振状態を確実に防止することができる。よって、受電装置の信頼性を高めることができる。

（２）本発明の受電制御装置の他の態様では、前記電圧検出回路は、前記検出信号を出力するヒステリシスコンパレータを有し、前記ヒステリシスコンパレータから出力される前記検出信号の電圧レベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが、第１のしきい値電圧を下回ると第１のレベルとなり、前記第１のしきい値電圧より高い電圧である第２のしきい値電圧を超えると第２のレベルとなる。

バイパス制御回路は、ヒステリシス特性をもつヒステリシスコンパレータを有する。つまり、整流電圧が第１のしきい値レベルまで低下するとスイッチ回路（すなわちバイパス）がオンし、その後、整流電圧が第２のしきい値レベルまで上昇したときに、スイッチ回路（すなわちバイパス）がオフする。これによって、例えば、細かなノイズに起因して、バイパスのオン／オフが切り換るような誤動作が生じない。

ここで、例えば、第１のしきい値電圧をさらに低くして、ヒステリシス幅を拡大した場合、バイパスのオン／オフの切り換えの際に、発振状態が生じる可能性は低くなる。しかし、バイパスのオン／オフの切り換えの際に生じる整流電圧の電圧変動の程度は、外付け部品の特性（例えば、入出力特性を決める定数等）によって変動する。また、バイパス制御のためのヒステリシス幅をあまりに広く設定すると、給電対象の負荷への給電量が低下してもバイパスがオンしにくくなる。また、バイパスのオンが解除されにくくなり、この場合、レギュレータによる給電電圧の制御が働かない期間が長くなるため、結果的に、受電装置の耐圧マージンが減少する。この場合には、高効率化を実現し、かつ安全な動作を保障するという本来の目的が達成できなくなる。

そこで、ヒステリシスコンパレータのヒステリシス幅は、上述の本来の目的を達成可能な範囲に設定し、バイパスのオン／オフの際に生じる可能性がある発振については、別途、発振防止回路によって対策するようにしたものである。

（３）本発明の受電制御装置の他の態様では、前記バイパス制御信号出力回路は、前記発振防止回路によって、前記スイッチ回路がオン状態となる回数が所与の許可回数ｍ（ｍは１以上の整数）に達したことが検出されると、（ｍ＋１）回目の前記スイッチ回路のオンを禁止する。

本態様では、バイパス(スイッチ回路)がオン状態となることができる回数（バイパスオン回数）に制限を設けることによって、バイパス(スイッチ回路)のオン／オフ切り換えに起因して生じる発振を確実に防止する。同一の負荷への給電期間中においては、給電不足を補うためにバイパスをオンさせるような事態は、それほど多くは発生しないと考えられる。

そこで、バイパス(スイッチ回路)がオン状態になることが許容される回数(バイパスオン許可回数)をｍ回に設定する。ｍの値を適切な値に設定すれば、給電不足を補うためにバイパス（スイッチ回路）をオンさせることを妨げることなく、発振を確実に防止することができる。すなわち、（ｍ＋１）回目のバイパス（スイッチ回路）のオンは禁止されるため、発振は確実に阻止される。

（４）本発明の受電制御装置の他の態様では、前記所与の許可回数ｍは“１”に設定される。

同一の負荷への給電期間中においては、給電不足を補うためにバイパスをオンさせるような事態は、それほど多くはないと考えられる。基本的には、同一の負荷への給電期間中においては、１回だけバイパスがオンすれば足りる場合が多いと考えられる。例えば、２次電池を充電する場合、充電の初期に、消耗している２次電池に大量に電流を供給する必要性からバイパスがオンすることが多い。その後、２次電池がある程度、充電されると、受電装置の整流電圧は徐々に上昇していき、整流電圧が所与のレベルを超えるバイパスが解除され、受電装置の整流電圧は安定化し、やがて、２次電池は満充電状態となる、というのが、一般的な充電動作である。また、２次電池以外の負荷に給電する場合も、同一の負荷への給電中には、バイパスは１回だけオンすればよい、というケースは多いと考えられる。

そこで、本態様では、同一対象の負荷への給電期間中には、バイパスのオンを１回のみ許可する。したがって、受電装置の給電能力の不足を補うためにバイパスがオンすると、２回目のバイパスのオン（すなわち、２回目のスイッチ回路のオン）は禁止されることになる。

例えば、受電装置の給電能力の不足を補うためにバイパスがオンし（第１回目のオン）、次に、バイパスがオン状態からオフ状態に切り換ったことが発振防止回路により検出されると、第２回目のバイパスのオンが禁止される。この場合、「第1回目のバイパスのオン状態が終了した状態」が、「発振を生じさせ得る状態」である。つまり、発振防止回路によって、発振を生じさせ得る状態となったことが検出されると、第２回目のバイパスのオンが禁止され、これによって、バイパスのオン／オフの切り換えに起因して生じる発振状態は、未然に、確実に防止される。

（５）本発明の受電制御装置の他の態様では、前記バイパス制御信号出力回路は、前記発振防止回路によって前記発振状態または前記発振状態を生じさせ得る状態が検出されると、前記スイッチ回路のオンを所与の時間だけ禁止し、前記所与の時間の経過後に、前記スイッチ回路のオンの禁止を解除する。

同一の給電対象の負荷に対する給電期間中においては、バイパスがオンする回数は基本的には１回程度と考えられるが、しかし、何らかの理由によって、給電能力が不足する状態が、２回、３回と生じる場合もあり得る。このような場合には、バイパスをオンして、十分な電流を負荷に対して供給できるようにするのが好ましい。一方、バイパスのオン／オフに起因して生じる瞬時的な整流電圧の大きな変動は、長く継続せず、ある程度の時間が経過すると収束するのが一般的である。

そこで、本態様では、バイパス制御信号が、例えばアクティブレベルになることを所与の時間内（例えば１０秒程度）において禁止し、これによって、この期間内では、バイパス(スイッチ回路)のオンが禁止される。そして、その所与の時間が経過すると、バイパス（スイッチ回路）のオンの禁止を解除する。バイパスのオン／オフの切り換えタイミングから所与の時間内はバイパスのオンが禁じられることから、バイパスのオン／オフに起因して生じる発振は確実に防止される。また、同一の給電対象の負荷に対する給電期間中において、給電能力が不足する状態が複数回、生じる場合には、その都度、バイパスをオンして給電量の不足を補うことができる。

（６）本発明の受電制御装置の他の態様では、前記バイパス制御信号出力回路は、前記発振防止回路によって、前記スイッチ回路の最初のオン状態からオフ状態への変化が検出されると、前記スイッチ回路のオンを所与の時間だけ禁止し、前記所与の時間の経過後に、前記スイッチ回路のオンの禁止を解除する。

本態様では、受電装置の給電能力の不足を補うためにバイパスがオンし（第１回目のオン）、次に、バイパスがオン状態からオフ状態に切り換ったことが発振防止回路により検出されると、そのタイミングから所与の期間（例えば、１０秒程度の期間）は、第２回目のバイパスのオンが禁止される。この場合、「第1回目のバイパスのオン状態が終了した状態」が、「発振を生じさせ得る状態」である。つまり、発振防止回路によって、発振を生じさせ得る状態となったことが検出されると、所与の時間だけ第２回目のバイパス（スイッチ回路）のオンが禁止され、これによって、バイパスのオン／オフの切り換えに起因して生じる発振状態は、未然に、確実に防止される。

（７）本発明の受電制御装置の他の態様では、前記バイパス制御信号出力回路は、前記発振防止回路によって、前記バイパス経路が最初のオン状態からオフ状態に変化し、さらにオン状態に変化したことが検出されると、前記スイッチ回路のオンを所与の時間だけ禁止し、前記所与の時間の経過後に、前記スイッチ回路のオンの禁止を解除する。

本態様では、受電装置の給電能力の不足を補うためにバイパスがオンし（第１回目のオン）、次に、バイパスがオン状態からオフ状態に切り換り、その後（例えば直後）に、バイパスが再びオン（第２回目のオン）になったことが発振防止回路により検出されるとバイパスがオフされ、そのタイミングから所与の期間（例えば、１０秒程度の期間）は、次のバイパスのオン（第３回目のバイパスのオン）が禁止される。

この場合、バイパスがオン状態からオフ状態に変化し、直後に再びオン状態に変化することによって、１回だけ発振状態が生じるが、その後、バイパスのオンが繰り返される事態が生じない。よって、バイパスのオン／オフの切り換えに起因して生じる発振状態が継続されることが、確実に防止される。本態様では、実際に発振状態が生じたことを検出しているため、誤って発振防止機能が動作することがないという利点がある。

（８）本発明の受電制御装置の他の態様では、前記電圧検出回路は、前記検出信号を出力するヒステリシスコンパレータを有し、前記発振防止回路によって前記発振状態、あるいは前記発振状態を生じさせ得る状態が検出される前においては、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが、第１のしきい値電圧より低下すると第１のレベルとなり、前記第１のしきい値電圧より高い電圧である第２のしきい値電圧を超えると第２のレベルとなり、前記発振防止回路によって前記発振状態、あるいは前記発振状態を生じさせ得る状態が検出されると、前記ヒステリシスコンパレータのヒステリシス特性が変更され、これによって、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが、前記第１のしきい値電圧よりも低い電圧である第３のしきい値電圧を下回ると前記第１のレベルとなり、前記第３のしきい値電圧は、前記発振状態においては下回ることがない電圧であって、かつ、前記給電対象の負荷への給電量が不足する場合においては下回ることがある電圧に設定される。

本態様では、発振防止回路によって発振状態、あるいは発振状態を生じさせ得る状態が検出されると、バイパス制御に使用されるヒステリシスコンパレータのヒステリシス幅を拡大し、発振が生じないようにする。

上述のとおり、ヒステリシスコンパレータのヒステリシス幅を利用して、バイパスのオン／オフの切り換え制御を実行する。つまり、整流電圧が第１のしきい値レベルまで低下するとバイパスがオンし、その後、整流電圧が第２のしきい値レベルまで上昇したときにバイパスがオフする。そして、本態様では、発振防止回路によって発振状態、あるいは発振状態を生じさせ得る状態が検出されると、バイパスをオンするしきい値電圧が、第１のしきい値電圧よりも低い電圧である第３のしきい値電圧に変更される。この結果、発振状態が生じたとしても、整流電圧（レギュレータの入力ノードの電圧および出力ノードの電圧の少なくとも一方）が、第３のしきい値電圧を下回ることが困難となり、発振を阻止すること、あるいは、発振の継続を阻止することができる。

第３のしきい値電圧は、発振状態においては下回ることがない電圧であって、かつ、給電対象の負荷への給電量が不足する場合においては下回ることがある電圧に設定するのが好ましい。すなわち、バイパス制御のためのヒステリシス幅をあまりに広げすぎると、給電対象の負荷への給電量が低下してもバイパスがオンしにくくなり、また、バイパスのオンが解除されにくくなるという不都合が生じるため、第３のしきい値電圧のレベルは、発振を阻止でき、かつ、給電量の不足によるバイパスオンの要請には応えることができるような、適切なレベルに設定するのが好ましい。

（９）本発明の受電制御装置の他の態様では、前記発振防止回路によって、前記スイッチ回路の最初のオン状態からオフ状態への変化が検出されると、前記ヒステリシスコンパレータのヒステリシス特性が変更され、これによって、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが前記第３のしきい値電圧を下回ると前記第１のレベルとなる。

受電装置の給電能力の不足を補うためにバイパスがオンし（第１回目のオン）、次に、バイパスがオン状態からオフ状態に切り換ったことが発振防止回路により検出されると、バイパスをオンさせるためのしきい値が、第１のしきい値電圧から第３のしきい値電圧に変更される。

この場合、「第1回目のバイパスのオン状態が終了した状態」が、「発振を生じさせ得る状態」である。つまり、発振防止回路によって、発振を生じさせ得る状態となったことが検出されると、ヒステリシス幅が拡大される。よって、バイパスのオン／オフの切り換えに起因して生じる発振状態が、未然に防止される。

（１０）本発明の受電制御装置の他の態様では、前記発振防止回路によって、前記スイッチ回路が最初のオン状態からオフ状態に変化し、さらにオン状態に変化したことが検出されると、前記ヒステリシスコンパレータのヒステリシス特性が変更され、これによって、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが前記第３のしきい値電圧を下回ると前記第１のレベルとなる。

本態様では、受電装置の給電能力の不足を補うためにバイパスがオンし（第１回目のオン）、次に、バイパスがオン状態からオフ状態に切り換り、その直後に、バイパスが再びオン（第２回目のオン）になったことが発振防止回路により検出されると、バイパスをオンさせるためのしきい値が、第１のしきい値電圧から第３のしきい値電圧に変更され、ヒステリシス幅が拡大される。よって、バイパスのオン／オフの切り換えに起因して生じる発振状態が防止される。本態様では、実際に発振状態が生じたことを検出しているため、誤って発振防止機能（ヒステリシス幅を拡大する機能）が動作することがないという利点がある。

（１１）本発明の受電制御装置の他の態様では、前記ヒステリシスコンパレータのヒステリシス特性が変更された状態は、前記変更のタイミングから所与の時間だけ継続し、前記時間が経過すると、前記ヒステリシスコンパレータのヒステリシス特性は、前記ヒステリシス特性の変更前の状態に戻る。

本態様では、ヒステリシスコンパレータのヒステリシス幅の変更は、所与の時間（例えば、１０秒程度）だけ継続され、その時間の経過後、ヒステリシスコンパレータのヒステリシス特性は、変更前の状態に戻る。

バイパスのオン／オフの切り換えタイミングから所与の期間内はヒステリシス幅を広げることによって発振を防止する。一方、所与の期間の経過後はヒステリシス幅をもとに戻して、バイパスがオンしにくい状況をなくし、負荷への給電能力の不足が生じたときには、速やかにバイパスをオンさせることができるようにする。

（１２）本発明の受電装置の一態様は、前記整流回路を含み、前記２次コイルの誘起電圧を直流電圧に変換する受電部と、前記レギュレータと、前記レギュレータの入力端および出力端との間に設けられた前記スイッチ回路と、を含み、前記給電対象の負荷への給電を制御する給電制御部と、を含む。

本態様によれば、小型、低損失、低発熱という優れた特性をもち、かつ、バイパスのオン／オフが繰り返される発振状態が確実に防止可能な、高い信頼性をもつ無接点電力伝送システムの受電装置が実現される。

（１３）本発明の受電装置の他の態様では、前記レギュレータおよび前記スイッチ回路は、外付け部品である。

バイパスのオン／オフの切り換えの際に生じる整流電圧の電圧変動の程度は、外付け部品の特性（例えば、入出力特性を決める定数等）によって変動する。本発明を用いない場合は、発振防止の観点から、採用可能な外付け部品が限定される場合もあり得る。本発明によれば、発振が確実に防止される。よって、受電モジュールを使用するユーザは、外付け部品としての２次コイルやレギュレータ、あるいは、バイパス経路を形成するためのパワースイッチングトランジスタ等を自由に選定することができる。

（１４）本発明の電子機器の一態様は、上記の受電装置と、前記受電装置により電力が供給される給電対象の負荷と、を含む。

本発明は、多様な電子機器（例えば、腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、あるいは電動自転車など）に適用可能である。特に好適な電子機器の例としては、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）や時計（ウオッチ）があげられる。本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。また、バイパスのオン／オフが繰り返される発振状態が確実に防止されるため、給電対象の負荷への安定化した電力供給が実現される。よって、電子機器の信頼性はさらに向上する。

以下、図面を参照して、本発明の好適な実施の形態について説明する。
なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

（第１の実施形態）
以下、無接点電力伝送システムについて説明する。

（電子機器の構成）
図１（Ａ）〜図１（Ｃ）は、無接点電力システムの一例の構成を示す図である。図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。

充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させたりすることができる。

なお、本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、電動自転車、或いはＩＣカードなどの種々の電子機器に適用できる。

図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた１次コイルＬ１（送電コイル）と、受電装置４０側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。

なお、図１（Ｂ）では１次コイルＬ１、２次コイルＬ２は、平面上でスパイラル状にコイル線を巻くことで形成された例えば空芯の平面コイルになっている。しかしながら、本実施形態のコイルはこれに限定されず、１次コイルＬ１と２次コイルＬ２を電磁的に結合させて電力を伝送できるものであれば、その形状・構造等は問わない。

例えば図１（Ｃ）では、磁性体コアに対してＸ軸回りでコイル線をスパイラル状に巻くことで１次コイルＬ１が形成されている。携帯電話機５１０に設けられた２次コイルＬ２も同様である。図１（Ｃ）のようなコイルにも本実施形態は適用可能である。なお図１（Ｃ）の場合に、１次コイルＬ１や２次コイルＬ２として、Ｘ軸回りにコイル線を巻いたコイルに加えて、Ｙ軸周りにコイル線を巻いたコイルを組み合わせてもよい。

また、本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、あるいは電動自転車などの種々の電子機器に適用できる。

特に好適な電子機器の例としては、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）や時計（ウオッチ）があげられる。本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。

特に、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）は、高負荷時の充電電流量が大きく、発熱の問題も顕在化しやすい。また、時計（ウオッチ）は小型化かつ低消費電力性が厳しく求められる機器であり、電池の充電時の低損失性が重要である。よって、これらの機器は、本発明が有する低損失かつ低発熱という特性を十分に活かすことが可能な機器といえる。

（送電装置および受電装置の構成の具体例）
図２は、送電装置、受電装置を含む無接点電力伝送システムにおける、各部の具体的な構成の一例を示す回路図である。

送電装置１０は、送電制御装置２０と、送電部１２と、波形モニタ回路１４と、表示部１６と、を有する。また、送電制御装置２０は、送電側制御回路２２と、発振回路２４と、ドライバ制御回路２６と、波形検出回路２８と、を有する。

また、受電装置４０には、受電部４２と、負荷変調部４６と、給電制御部４８と、受電制御装置５０と、が設けられている。また、無接点電力伝送システムにおける給電対象の負荷は、２次電池（例えば、リチウムイオン電池）９４である。２次電池９４の充電は、充電装置（チャージャ）９０により管理される。以下、具体的に説明する。

充電器５００などの送電側の電子機器は、少なくとも図２に示される送電装置１０を含む。また、携帯電話機５１０などの受電側の電子機器は、少なくとも受電装置４０と、充電装置９０と、給電対象の負荷９４と、を含む。

そして、図２の構成により、１次コイルＬ１と２次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力端子ＴＡ１から、給電対象の負荷９４に対して電力を供給する無接点電力伝送（非接触電力伝送）システムが実現される。

送電装置１０（送電モジュール、１次モジュール）は、１次コイルＬ１、送電部１２、波形モニタ回路１４、表示部１６、送電制御装置２０を含むことができる。なお、送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、波形モニタ回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、１次コイルＬ１に供給する。送電部１２は、１次コイルＬ１の一端を駆動する第１の送電ドライバと、１次コイルＬ１の他端を駆動する第２の送電ドライバと、１次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。そして、送電部１２が含む第１、第２の送電ドライバの各々は、例えば、パワーＭＯＳトランジスタにより構成されるインバータ回路（あるいはバッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。

１次コイルＬ１（送電側コイル）は、２次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば、電力伝送が必要なときには、図１に示すように、充電器５００の上に携帯電話機５１０を置き、１次コイルＬ１の磁束が２次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、１次コイルＬ１の磁束が２次コイルＬ２を通らないような状態にする。

１次コイルＬ１と２次コイルＬ２としては、例えば、平面コイルを用いることができる。波形モニタ回路１４は、１次コイルＬ１の誘起電圧を検出する回路であり、例えば、抵抗ＲＡ１、ＲＡ２や、ＲＡ１とＲＡ２の接続ノードＮＡ３とＧＮＤ（広義には低電位側電源）との間に設けられるダイオードＤＡ１を含む。具体的には、１次コイルの誘起電圧を抵抗ＲＡ１、ＲＡ２で分圧することによって得られた信号ＰＨＩＮが、送電制御装置２０の波形検出回路２８に入力される。

表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤ（発光ダイオード）やＬＣＤ（液晶表示装置）などにより実現される。

送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この送電制御装置２０は、送電側制御回路２２と、発振回路２４と、ドライバ制御回路２６と、波形検出回路２８と、を含む。

また、送電側制御回路２２は、送電装置１０や送電制御装置２０の制御を行うものであり、例えば、ゲートアレイやマイクロコンピュータなどにより実現できる。

具体的には、送電側制御回路２２は、電力伝送、負荷検出、周波数変調、異物検出、あるいは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。送電側制御回路２２は、例えば、動作スイッチのオンを契機として、受電装置４０に対する、位置検出やＩＤ認証用の仮送電を開始する。

発振回路２４は、例えば、水晶発振回路により構成され、１次側のクロック（駆動クロックＤＲＣＫ）を生成する。ドライバ制御回路２６は、発振回路２４で生成されたクロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の送電ドライバ（不図示）に出力し、その送電ドライバの動作を制御する。

波形検出回路２８は、１次コイルＬ１の一端の誘起電圧に相当する信号ＰＨＩＮの波形をモニタし、負荷検出、異物検出等を行う。例えば、受電装置４０の負荷変調部４６が、送電装置１０に対してデータを送信するための負荷変調を行うと、１次コイルＬ１の誘起電圧の信号波形が、それに対応して変化する。

例えば、データ「０」を送信するために、受電装置４０の負荷変調部４６が負荷を低くすると、信号波形の振幅（ピーク電圧）が小さくなり、データ「１」を送信するために負荷を高くすると、信号波形の振幅が大きくなる。したがって、波形検出回路２８は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置４０からのデータが「０」なのか「１」なのかを判断できる。なお、波形検出の手法は、上述の手法に限定されない。例えば、受電側の負荷が高くなったか低くなったかを、ピーク電圧以外の物理量（電流と電圧の位相差や、電圧波形に基づいて生成されるパルスのパルス幅等）を用いて判断してもよい。

受電装置４０（受電モジュール、２次モジュール）は、２次コイルＬ２、受電部４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお、受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

受電部４２は、２次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電部４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、２次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と２次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。

受電部４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。

受電部４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧して得られる分圧電圧ＶＤ４は、信号線ＬＰ２を経由して、受電側制御回路５２および位置検出回路５６に入力される。位置検出回路５６に関しては、その分圧電圧ＶＤ４が、位置検出のための信号入力（ＡＤＩＮ）となる。

負荷変調部４６は、負荷変調処理を行う。具体的には、受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（２次側）での負荷を可変に変化させ、１次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。

このトランジスタＴＢ３は、受電制御装置５０の受電側制御回路５２から信号線ＬＰ３を経由して与えられる制御信号Ｐ３Ｑによりオン／オフ制御される。本送電が開始される前の認証ステージにおいて、負荷変調トランジスタＴＢ３をオン／オフ制御して負荷変調を行って送電装置に信号を送信する。

例えば、データ「０」を送信するために２次側を低負荷（インピーダンス大）にする場合には、負荷変調トランジスタＴＢ３の駆動信号Ｐ３ＱがＬレベルになって負荷変調トランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために２次側を高負荷（インピーダンス小）にする場合には、負荷変調トランジスタＴＢ３の駆動信号Ｐ３ＱがＨレベルになって、負荷変調トランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。

給電制御部４８は、給電対象の負荷９４への電力の給電を制御する。レギュレータ（ＬＤＯ）４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。ＶＤ５は、レギュレータ（ＬＤＯ）４９の出力端の電圧である。受電制御装置５０は、この電源電圧ＶＤ５によって動作する。

また、レギュレータ（ＬＤＯ）４９の入力端と出力端との間には、ＰＭＯＳトランジスタ（Ｍ１）からなるスイッチ回路が設けられている。このスイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）をオンすることによって、レギュレータ（ＬＤＯ）４９をバイパスする経路が形成される。例えば、高負荷時（例えば、消耗が激しい２次電池の充電の初期においては、ほぼ一定の大電流を定常的に流すことが必要となり、このようなときが高負荷時に該当する）においては、レギュレータ４９自体の等価インピーダンスによって電力ロスが増大し、発熱も増大することから、レギュレータを迂回して、バイパス経路を経由して電流を負荷に供給するようにする。

バイパス形成用のスイッチとしてのＰＭＯＳトランジスタＭ１のオン／オフを制御するために、パイパス制御用のＮＭＯＳトランジスタＭ２およびプルアップ抵抗Ｒ８が設けられている。

受電側制御回路５２から、信号線ＬＰ４を介して、ハイレベルのバイパス制御信号ＶＰＢＰがＮＭＯＳトランジスタＭ２のゲートに与えられると、ＮＭＯＳトランジスタＭ２がオンする。すると、ＰＭＯＳトランジスタＭ１のゲートがローレベルになり、ＰＭＯＳトランジスタＭ１がオンしてレギュレータ（ＬＤＯ）４９をバイパスする経路が形成される。一方、ＮＭＯＳトランジスタＭ２がオフ状態のときは、ＰＭＯＳトランジスタＭ１のゲートは、プルアップ抵抗Ｒ８を介してハイレベルに維持されるため、ＰＭＯＳトランジスタＭ１はオフし、バイパス経路は形成されない。

バイパス経路のオン／オフ（すなわち、ＮＭＯＳトランジスタＭ２のオン／オフ）は、受電制御装置５０に含まれる受電側制御回路５２によって制御される。バイパスのオン／オフに関係する受電側制御回路５２の構成と、その動作については後述する。

また、トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、電源電圧ＶＤ５の生成ノードＮＢ５（レギュレター４９の出力ノード）とトランジスタＴＢ１（ノードＮＢ６）との間に設けられ、受電制御装置５０の受電側制御回路５２からの信号Ｐ１Ｑにより制御される。具体的には、トランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオン状態となる。

なお、電源電圧生成ノードＮＢ５とトランジスタＴＢ２のゲートのノードＮＢ８との間にはプルアップ抵抗ＲＵ２が設けられる。

受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、２次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また、受電制御装置５０は、受電側制御回路５２と、位置検出回路５６と、発振回路５８と、周波数検出回路６０と、満充電検出回路６２と、を含むことができる。

受電側制御回路５２は、受電装置４０や受電制御装置５０の制御を行うものであり、例えば、ゲートアレイやマイクロコンピュータなどにより実現できる。この受電側制御回路５２は、シリーズレギュレータ（ＬＤＯ）４９の出力ノードの定電圧（ＶＤ５）を電源として動作する。この電源電圧（ＶＤ５）は、電源供給線ＬＰ１を経由して、受電側制御回路５２に与えられる。

この受電側制御回路５２は、具体的には、ＩＤ認証、位置検出、周波数検出、満充電検出、認証用の通信のための負荷変調、異物挿入検出を可能とするための通信のための負荷変調などに必要な各種のシーケンス制御や判定処理を行う。

また、受電側制御回路５２には、通常送電中に、給電対象の負荷９４への給電を一時的に停止するための電力供給制御信号（ＩＣＵＴＸ）を出力するための、電力供給制御信号出力端子ＴＳ１が設けられている。電力供給制御信号（ＩＣＵＴＸ）は、負荷変調が実行される期間（つまり、負荷変調トランジスタＴＢ３がオン／オフされる期間）において、アクティブレベルとなる。電力供給制御信号（ＩＣＵＴＸ）は、充電装置９０に与えられる。すなわち、電力供給制御信号（ＩＣＵＴＸ）は、電力供給制御信号出力端子ＴＳ１、ならびに、受電装置（受電モジュール）４０に設けられた端子ＴＡ３、さらに充電装置９０に設けられた端子ＴＡ７を経由して、充電装置９０に供給される。

充電装置９０には、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３が設けられている。電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３のゲートは、通常状態では、プルダウン抵抗Ｒ１６によって接地され、よって、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３はオン状態である。したがって、通常状態では、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３を経由して、２次電池（給電対象の負荷）９４に電流が供給される。

受電側制御回路５２の電力供給制御信号出力端子ＴＳ１から出力される電力供給制御信号（ＩＣＵＴＸ）がアクティブレベル（Ｈレベル）になると、充電装置９０には、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３のゲートがハイレベルになって、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３がオフする。これによって、２次電池（負荷）９４への給電が一時的に停止する。電力供給制御信号（ＩＣＵＴＸ）が非アクティブレベル（Ｌレベル）になると、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３は、オン状態に復帰する。

また、位置検出回路５６は、２次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、１次コイルＬ１と２次コイルＬ２の位置関係が適正であるかを判断する。具体的には、信号ＡＤＩＮをコンパレータで２値に変換して、位置関係が適正であるか否かを判断する。

発振回路５８は、例えばＣＲ発振回路により構成され、２次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。

満充電検出回路６２（充電検出回路）には、充電装置９０に含まれる充電制御装置９２から出力される信号ＬＥＤＲが、端子ＴＡ４および端子ＴＳ２を経由して入力される。充電制御装置９２は、給電対象の負荷である２次電池９４の充電状態を監視し、所定の条件（例えば、電圧が４．２Ｖであり、電流が所定値以下となる状態が所定時間だけ継続するという条件）を満足するか否かによって、２次電池９４の満充電を検出する。充電制御装置９２は、満充電が検出されると、信号ＬＥＤＲをＨレベルからＬレベルに変化させる。これによって、充電状態の表示に使用される発光ダイオード（ＬＥＤ）が順バイアスされて点灯する。また、満充電検出回路６２は、信号ＬＥＤＲの電圧レベルの変化に基づいて、２次電池９４が満充電状態になったことを知ることができる。

また、充電装置９０は、電力供給制御トランジスタ（ＰＭＯＳトランジスタ）Ｍ３と、給電対象の負荷である２次電池（バッテリ）９４の充電制御等を行う充電制御装置９２と、充電制御トランジスタＭ５と、電流検出抵抗Ｒ１５と、を含む。充電制御装置９２は、例えば、電流検出抵抗Ｒ１５の両端の電位を検出し、検出結果に基づいて負帰還制御を実行し、例えば、充電電流が一定になるように（あるいは、充電電圧が一定になるように）、充電制御トランジスタＭ５のオン状態を制御する。また、充電制御装置９２は、発光装置（ＬＥＤ）の点灯状態に基づいて満充電状態を検出することができる。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。

なお、受電装置４０は、４つの端子（ＴＡ１〜ＴＢ１）を有する。また、充電装置（チャージャ）９０は、５つの端子（ＴＡ５〜ＴＡ９）を有する。受電制御装置５０は、２つの端子（ＩＣＵＴＸ信号の出力端子ＴＳ１，ＬＥＤＲ信号の入力端子ＴＳ２）を有する。なお、給電対象の負荷は、２次電池に限定されるものではない。例えば、所定の回路が動作することによって、その回路が負荷となる場合もあり得る。

（通信方式の説明）

図３（Ａ），図３（Ｂ）は、送電装置と受電装置との間の通信方式を説明するための図である。図３（Ａ）は、送電装置から受電装置に信号を送信する場合の通信方式（周波数変調）を示し、図３（Ｂ）は、受電装置から送電装置に信号を送信する場合の通信方式（負荷変調）を示している。

図３（Ａ）に示すように、周波数変調によって、送信周波数を、ｆ１とｆ２との間で切り換えることによって、送電装置は、受電装置に「１」および「０」を送信することができる。

また、図３（Ｂ）に示すように、受電装置は、受電装置の負荷を変調することによって、送電装置に、「０」および「１」を送信することができる。すなわち、負荷変調部４６に設けられる負荷変調トランジスタＴＢ３がオン／オフされると、１次コイルＬ１のコイル端電圧は、例えば、図３（Ｂ）に示すように示すように変化する。したがって、送電側制御回路２２は、例えば、１次コイルＬ１のコイル端（ノードＮＡ２）の電圧をしきい値電圧と比較することによって、負荷変調信号が「０」であるか、「１」であるかを検出することができる。

（バイパスのオン／オフ切り換えに起因する発振を防止するための構成例）
図４は、バイパスのオン／オフ切り換えに起因する発振を防止するための構成の一例を示す図である。

受電制御装置５０は、受電側制御回路５２を有し、受電側制御回路５２は、バイパス制御部１０５を有する。バイパス制御部１０５は、電圧検出回路１０６と、電圧検出回路１０６から出力される検出信号ＳＣＭＰに基づいて、バイパス制御スイッチ（スイッチ回路）ＳＷ１０のオン／オフを制御するバイパス制御信号ＶＰＢＰを出力するバイパス制御信号出力回路１０９と、発振防止回路１１１と、を有する。

電圧検出回路１０６は、受電装置４０における整流電圧の電圧レベルを検出する。すなわち、電圧検出回路１０６は、レギュレータ（ＬＤＯ）４９の入力ノードの電圧Ｖｉｎおよび出力ノードの電圧ＶＤ５の少なくとも一方を検出することができる。入力ノードの電圧Ｖｉｎが変動すれば、出力ノードの電圧ＶＤ５も変動するため、基本的には、電圧検出回路１０６は、電圧Ｖｉｎと電圧ＶＤ５のいずれかを検出すればよく、また、電圧Ｖｉｎと電圧ＶＤ５の双方を検出することもできる。

但し、レギュレータ（ＬＤＯ）４９の出力ノードの方が、給電対象の負荷（２次電池９４）に近いため、出力ノードの電圧ＶＤ５をモニタした方が、給電電圧の電圧レベルをより正確に検出できる。よって、電圧Ｖｉｎと電圧ＶＤ５のいずれか一方を検出するのであれば、出力ノードの電圧ＶＤ５の電圧レベルを検出するのが好ましい。以下、電圧検出回路１０６は、レギュレータ（ＬＤＯ）４９の出力ノードの電圧ＶＤ５を検出するものとして説明する。

電圧検出回路１０６は、例えば、ヒステリシスコンパレータを含み、ヒステリシスコンパレータから出力される検出信号ＳＣＭＰの電圧レベルは、レギュレータ（ＬＤＯ）４９の出力ノードの電圧ＶＤ５の電圧レベルが、第１のしきい値電圧（例えば、４．９Ｖ）を下回ると第１のレベル（例えばＨ：アクティブレベル）となり、第１のしきい値電圧より高い電圧である第２のしきい値電圧（例えば、５．２Ｖ）を超えると第２のレベル（例えばＬ：非アクティブレベル）となる。

バイパス制御信号出力回路１０９は、電圧検出回路１０６から出力される検出信号ＳＣＭＰがアクティブレベルの期間において、バイパス制御信号ＶＰＢＰをアクティブレベル（例えばＨ）とする。これによって、スイッチ回路（バイパス経路を形成するためのスイッチ回路）ＳＷ１０がオンし、バイパス経路（以下、単にバイパスという場合もある）が形成され、バイパスを経由して電流が給電対象の負荷９４に供給される。よって、給電量の不足が解消し、かつ、レギュレータ（ＬＤＯ）４９における電力損失ならびに発熱が生じない。スイッチ回路ＳＷ１０は、例えば、図２に示されるように、ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２によって構成することができる。

また、バイパス制御信号出力回路１０９は、電圧検出回路１０６から出力される検出信号ＳＣＭＰが非アクティブレベル（例えばＬ）になると、バイパス制御信号ＶＰＢＰを非アクティブレベル（例えばＬ）とする。これによって、バイパス制御スイッチＳＷ１０がオフし、バイパスがオフする。

バイパスのオン／オフ制御のためにヒステリシスコンパレータを使用することによって、例えば、細かなノイズに起因して、バイパスのオン／オフが切り換るような誤動作が生じない。

発振防止回路１１１は、バイパスのオン／オフの切り換えに伴って生じる可能性のある発振状態を防止するために設けられている。ここで、発振とは、例えば、バイパスがオフ状態になった後（具体的には直後）にバイパスがオン状態になり、あるいは、バイパスがオン状態になった後（具体的には直後）にバイパスがオフ状態になる動作、あるいは、その動作が繰り返されることをいう。

上述のとおり、バイパス制御信号出力回路１０９は、原則として、電圧検出回路１０６の検出信号ＳＣＭＰに基づいて、バイパスのオン／オフを制御する。但し、発振防止回路１１１によって、「発振状態」または「発振状態を生じさせ得る状態」が検出されると、バイパス正制御信号出力回路１０９は、バイパス制御信号ＶＰＢＰのレベルを非アクティブレベルに固定して、スイッチ回路ＳＷ１０をオフ状態とする。つまり、バイパス制御信号出力回路１０９は、発振状態または発振状態を生じさせ得る状態が検出されると、バイパスのオンを禁止する。ここで、「発振状態を生じさせ得る状態」は、例えば、オン状態のバイパスがオフ状態に移行したときである。つまり、その直後に、バイパスが再びオン状態に移行すると発振状態となる。言い換えるならば、オン状態のバイパスがオフ状態に移行したとき、その直後に発振が生じる可能性が生じたと考えることができる。このように「発振が生じる可能性が生じた状態」が、「発振状態を生じさせ得る状態」である。

したがって、図４の回路構成によれば、レギュレータ（ＬＤＯ）４９のバイパス技術によって受電装置４０における電力損失および発熱を低減させることができ、その一方、バイパスのオン／オフの切り換えによって、受電装置の整流電圧に、予想外の瞬時的な大きな電圧変化が生じた場合でも、発振状態を確実に防止することができる。よって、受電装置の信頼性を高めることができる。

図５は、バイパスのオン／オフの制御例を説明するための図である。図５に示すように、レギュレータ（ＬＤＯ）４９の出力ノードの電圧ＶＤ５は、時刻ｔ１に第１のしきい値電圧（４．９Ｖ）を下回り、この状態は、時刻ｔ４まで継続する。したがって、時刻ｔ１〜時刻ｔ４までの期間Ｔ１００がバイパスオン期間となる。時刻ｔ４に、電圧ＶＤ５は第２のしきい値電圧（５．２Ｖ）を超えるため、バイパスはオフする。期間Ｔ９９ならびに期間Ｔ１０１はバイパスオフ期間である

（発振状態の説明）
図６は、バイパスのオン／オフに起因して生じる発振状態を説明するための図である。図６では、時刻ｔ４以降、バイパスのオン／オフが繰り返され、発振状態が生じている。

上述のとおり、２次コイル、レギュレータ（例えば、ＬＤＯのようなシリーズレギュレータ）、ならびに、バイパス経路を形成するためのスイッチ回路（例えば、パワースイッチングトランジスタ）等は、外付け部品であり、採用された外付け部品の特性によっては、バイパスのオン／オフの切り換えの際に、整流電圧に、予想外の瞬時的な大きな電圧変化が生じる場合が生じ得る。

例えば、バイパスがオン状態（大電流を流している状態）からオフ状態（レギュレータ４９により電流や電圧が制御される状態）に切り換ったとき、レギュレータ４９を経由して流れる電流とレギュレータのオン抵抗によって生じる電圧降下によって、レギュレータ４９の出力ノードの電圧ＶＤ５が瞬時的に低下する。その低下の程度が、バイパス制御のためのヒステリシス幅（図５における５．２Ｖと４．９Ｖの差電圧）よりも大きいと、バイパスは再びオン状態となり、発振状態が生じる。

ここで、例えば、第２のしきい値電圧（４．９Ｖ）をさらに低くして、ヒステリシス幅を拡大した場合、バイパスのオン／オフの切り換えの際に、発振状態が生じる可能性は低くなる。しかし、バイパスのオン／オフの切り換えの際に生じる整流電圧（電圧ＶＤ５）の電圧変動の程度は、外付け部品の特性（例えば、入出力特性を決める定数等）によって変動する。また、バイパス制御のためのヒステリシス幅をあまりに広く設定すると、給電対象の負荷９４への給電量が低下してもバイパスがオンしにくくなる。また、バイパスのオンが解除されにくくなり、この場合、レギュレータ（ＬＤＯ）４９による給電電圧の制御が働かない期間が長くなるため、結果的に、受電装置の耐圧マージンが減少する。この場合には、高効率化を実現し、かつ安全な動作を保障するという本来の目的が達成できなくなる。

そこで、本実施形態では、バイパスのオン／オフ制御のためのヒステリシス幅（つまり、ヒステリシスコンパレータのヒステリシス幅）は、上述の本来の目的を達成可能な範囲に設定し、バイパスのオン／オフの際に生じる可能性がある発振については、別途、発振防止回路１１１を設けることによって対策する。

（具体的な発振対策の説明）
発振防止のための対策としては、バイパスのオン回数を制限する方法と、バイパス禁止区間を設定する方法と、ヒステリシス幅を拡大する方法と、がある。以下、順に説明する。

（１）バイパスのオン回数を制限する方法
図７は、発振対策の一例（バイパスのオン回数制限）を説明するための図である。例えば、バイパス制御信号出力回路１０９は、発振防止回路１１１によって、バイパスがオン状態となる回数が所与の許可回数ｍ（ｍは１以上の整数）に達したことが検出されると、（ｍ＋１）回目のバイパスのオン（すなわちスイッチ回路のオン）を禁止する。すなわち、バイパスがオン状態となることができる回数（バイパスオン回数）に制限を設けることによって、バイパスのオン／オフ切り換えに起因して生じる発振を確実に防止することができる。

図７において、時刻ｔ１〜時刻ｔ４までの期間（期間Ｔ１００）が、バイパス制御信号ＶＰＢＰの第１回目の出力期間（すなわち、ＶＰＢＰがアクティブレベルになる第１回目の期間）である。時刻ｔ４にバイパスは解除される。

ここで、バイパスのオン許可回数ｍ＝１のときは、２回目以降のバイパスのオンは禁止される。つまり、時刻ｔ５において、電圧ＶＤ５は第１のしきい値４．９Ｖを下回るが、バイパス制御信号ＶＰＢＰがアクティブレベルにならないため、バイパスがオンしない。よって、発振が未然に防止される。

ここで、ｍ＝１の場合について考察する。基本的には、同一の負荷への給電期間中においては、１回だけバイパスがオンすれば足りる場合が多いと考えられる。例えば、２次電池を充電する場合、充電の初期に、消耗している２次電池に大量に電流を供給する必要性からバイパスがオンすることが多い。その後、２次電池がある程度、充電されると、受電装置の整流電圧は徐々に上昇していき、整流電圧が所与のレベルを超えるバイパスが解除され、受電装置の整流電圧は安定化し、やがて、２次電池は満充電状態となる、というのが、一般的な充電動作である。また、２次電池以外の負荷に給電する場合も、同一の負荷への給電中には、バイパスは１回だけオンすればよい、というケースは多いと考えられる。

この場合には、ｍ＝１に設定するのが有効である。つまり、同一対象の負荷への給電期間中には、バイパスのオン（スイッチ回路ＳＷ１０のオン）を１回のみ許可する。したがって、受電装置の給電能力の不足を補うためにバイパスがオンすると、２回目のバイパスのオンは禁止される。

図７において、受電装置４０の給電能力の不足を補うためにバイパスがオンし（第１回目のオン：時刻ｔ１）、次に、バイパスがオン状態からオフ状態に切り換わる（時刻ｔ４）。上述のとおり、第1回目のバイパスのオン状態が終了した状態（時刻ｔ４における状態）が、「発振を生じさせ得る状態」である。つまり、発振防止回路１１１によって、発振を生じさせ得る状態となったことが検出されると、時刻ｔ５における第２回目のバイパスのオンが禁止され、これによって、バイパスのオン／オフの切り換えに起因して生じる発振状態は、未然に、確実に防止される。

また、ｍ＝２に設定される場合は、同一対象の負荷への給電中において、２回のバイパスのオンが許容され、３回目のバイパスのオンが禁止される。図７において、時刻ｔ５にバイパスが瞬時的にオンするが（第２回目のオン）、時刻ｔ７における第３回目のオンは、確実に防止される。

バイパスがオン状態になることが許容される回数(バイパスオン許可回数)ｍの値を適切な値に設定すれば、給電不足を補うためにバイパスをオンさせることを妨げることなく、発振を確実に防止することができる。すなわち、（ｍ＋１）回目のバイパスのオンは禁止されるため、発振は確実に阻止される。

（２）バイパス禁止区間を設定する方法
図８は、発振対策の他の例（バイパスの禁止区間を設定する方法）を説明するための図である。図８に示されるように、発振防止回路１１１によって発振状態または発振状態を生じさせ得る状態が検出されると、バイパス制御信号ＶＰＢＰのレベルが所与の時間（例えば１０秒間）だけ非アクティブレベルに固定され、その期間中は、スイッチ回路ＳＷ１０のオンが禁止される。そして、その所与の時間の経過後に、スイッチ回路ＳＷ１０のオンの禁止が解除される。

例えば、バイパスがオン状態からオフ状態になったことが発振防止回路１１１によって検出されると（図８の時刻ｔ４）、そのタイミング（（時刻ｔ４）から、例えば、１０秒間のバイパス禁止区間Ｔ２００を設けることができる。

第1回目のバイパスのオン状態が終了した状態（時刻ｔ４における状態）が、発振を生じさせ得る状態である。つまり、発振防止回路１１１によって、発振を生じさせ得る状態となったことが検出されると、所与の時間だけバイパスのオンが禁止される。これによって、バイパスのオン／オフの切り換えに起因して生じる発振状態は、未然に確実に防止される。

また、バイパスがオン状態からオフ状態になり（時刻ｔ４）、その直後、再びオン状態になったことが発振防止回路１１１によって検出されると（図８の時刻ｔ５）、そのタイミング（（時刻ｔ５）から、例えば、１０秒間のバイパス禁止区間Ｔ２０１を設けることができる。この例の場合、受電装置の給電能力の不足を補うためにバイパスがオンし（時刻ｔ１）、次に、バイパスがオン状態からオフ状態に切り換り（時刻ｔ４）、その直後に、バイパスが再びオンになったことが発振防止回路により検出されると（時刻ｔ５）、バイパスはオフされ、そのタイミング（時刻ｔ５）から所与の期間（例えば、１０秒程度の期間）は、次のバイパスのオン（第３回目のバイパスのオン）が禁止される。

この場合、バイパスがオン状態からオフ状態に変化し、直後に再びオン状態に変化することによって、１回だけ発振状態が生じるが、その後、バイパスのオンが繰り返される事態が生じない。よって、バイパスのオン／オフの切り換えに起因して生じる発振状態が継続されることが、確実に防止される。この例の場合、実際に発振状態が生じたことを検出しているため、誤って発振防止機能が動作することがないという利点がある。

同一の給電対象の負荷に対する給電期間中においては、バイパスがオンする回数は基本的には１回程度と考えられるが、しかし、何らかの理由によって、給電能力が不足する状態が、２回、３回と生じる場合もあり得る。このような場合には、バイパスをオンして、十分な電流を負荷に対して供給できるようにするのが好ましい。一方、バイパスのオン／オフに起因して生じる瞬時的な整流電圧の大きな変動は、長く継続せず、ある程度の時間が経過すると収束するのが一般的である。

そこで、本実施例では、バイパス制御信号ＶＰＢＰがアクティブレベルになることによるバイパス（スイッチ回路）のオンを、所与の時間内（例えば１０秒程度）において禁止し、その時間が経過すると、バイパス制御信号の出力禁止を解除する。バイパスのオンが禁止される期間は、バイパスのオン／オフに起因して生じる瞬時的な整流電圧の大きな変動が継続する時間よりも十分に長く設定される。

本実施例では、バイパスのオン／オフの切り換えタイミングから所与の時間内はバイパス（スイッチ回路）のオンが禁じられることから、バイパスのオン／オフに起因して生じる発振は確実に防止される。また、本実施例では、バイパスのオンの回数が制限されないため、同一の給電対象の負荷９４に対する給電期間中において、給電能力が不足する状態が複数回、生じる場合には、その都度、バイパスをオンして給電量の不足を補うことが可能である。

（３）ヒステリシス幅を拡大する方法
図９は、発振対策のさらに他の例（ヒステリシス幅を拡大する方法）を説明するための図である。

本実施例では、発振防止回路１１１によって発振状態、あるいは発振状態を生じさせ得る状態が検出されると、バイパス制御に使用されるヒステリシスコンパレータのヒステリシス幅を拡大し、発振が生じないようにする。

上述のとおり、ヒステリシスコンパレータのヒステリシス幅を利用して、バイパスのオン／オフの切り換え制御を実行する。つまり、整流電圧が第１のしきい値レベルまで低下するとバイパスがオンし、その後、整流電圧が第２のしきい値レベルまで上昇したときにバイパスがオフする。そして、本実施例では、発振防止回路１１１によって発振状態、あるいは発振状態を生じさせ得る状態が検出されると、バイパスをオンするしきい値電圧が、第１のしきい値電圧（例えば４．９Ｖ）よりも低い電圧である第３のしきい値電圧（例えば、４．７５Ｖ）に変更される。

この結果、発振状態が生じたとしても、整流電圧（電圧ＶＤ５）が、第３のしきい値電圧を下回ることが困難となり、発振を阻止すること、あるいは、発振の継続を阻止することができる。

第３のしきい値電圧は、発振状態においては下回ることがない電圧であって、かつ、給電対象の負荷への給電量が不足する場合においては下回ることがある電圧に設定するのが好ましい。すなわち、バイパス制御のためのヒステリシス幅をあまりに広げすぎると、給電対象の負荷への給電量が低下してもバイパスがオンしにくくなり、また、バイパスのオンが解除されにくくなるという不都合が生じるため、第３のしきい値電圧のレベルは、発振を阻止でき、かつ、給電量の不足によるバイパスオンの要請には応えることができるようなレベルに設定するのが好ましい。

図９に示されるように、時刻ｔ４を、ヒステリシス幅を変更するタイミングとする場合（例（１）および例（３））と、時刻ｔ５を、ヒステリシス幅を変更するタイミングとする場合（例（２）および例（４））とがある。

ここで、時刻ｔ４は、上述のとおり、発振が生じ得る状態が発振防止回路１１１によって検出されるタイミングである。時刻ｔ５は、発振防止回路１１１によって、発振状態が検出されるタイミングである。

また、図９の例（３），例（４）に示されるように、変更したヒステリシス幅を、所与の時間経過後に、元のヒステリシス幅に戻すこともできる。

図９の例１の場合、発振を生じさせ得る状態となったことが検出されると（時刻ｔ４）、バイパスをオンさせるためのしきい値電圧が、第１のしきい値電圧から第３のしきい値電圧に変更され、これによってヒステリシス幅が第１のヒステリシス幅ＨＹ１から第２のヒステリシス幅ＨＹ２に拡大される。よって、バイパスのオン／オフの切り換えに起因して生じる発振状態が、未然に防止される。

また、図９の例２の場合、発振が生じたことが発振防止回路１１１により検出されると（時刻ｔ５）、バイパスをオンさせるためのしきい値電圧が、第１のしきい値電圧から第３のしきい値電圧に変更され、ヒステリシス幅が第１のヒステリシス幅ＨＹ１から第２のヒステリシス幅ＨＹ２に拡大される。よって、バイパスのオン／オフの切り換えに起因して生じる発振状態を防止することができる。この例（２）では、実際に発振状態が生じたことを検出しているため、誤って発振防止機能（ヒステリシス幅を拡大する機能）が動作することがないという利点がある。

また、図９の例（３）、例（４）では、ヒステリシスコンパレータのヒステリシス幅の変更は、所与の時間（例えば、１０秒程度）だけ継続され、その時間の経過後、ヒステリシスコンパレータのヒステリシス性は、変更前の状態に戻る。

すなわち、バイパスのオン／オフの切り換えタイミングから所与の期間内はヒステリシス幅を広げることによって発振を防止する。一方、所与の期間の経過後はヒステリシス幅をもとに戻して、バイパスがオンしにくい状況をなくし、負荷への給電能力の不足が生じたときには、速やかにバイパスをオンさせることができるようにする。

図９の例（３）では、時刻ｔ４〜時刻ｔ１０までの期間Ｔ２５０において、ヒステリシス幅が第２のヒステリシス幅ＨＹ２に拡大され、時刻ｔ１０以降の期間（期間Ｔ２６０）では、元のヒステリシス幅（すなわち第１のヒステリシス幅ＨＹ１）に戻る。

図９の例（４）では、時刻ｔ５〜時刻ｔ１１までの期間Ｔ２７０において、ヒステリシス幅が第２のヒステリシス幅ＨＹ２に拡大され、時刻ｔ１１以降の期間（期間Ｔ２８０）では、元のヒステリシス幅（すなわち第１のヒステリシス幅ＨＹ１）に戻る。

（発振防止回路を有するバイパス制御部の具体的な回路構成の例）
図１０は、発振防止回路を有するバイパス制御部の具体的な回路構成の一例を示す図である。

受電制御装置５０に含まれる受電側制御回路５２は、バイパス制御部１０５と、を有する。

また、受電装置の給電制御部４８には、バイパス制御スイッチＡと、バイパス制御スイッチの制御回路Ｂとが設けられる。バイパス制御スイッチＡは、ＰＭＯＳトランジスタＭ１により構成される。また、バイパス制御スイッチの制御回路Ｂは、ＮＭＯＳトランジスタＭ２と、プルアップ抵抗Ｒ８と、により構成される。なお、バイパス制御スイッチＡおよびバイパス制御スイッチの制御回路Ｂによって、バイパスをオン／オフするためのスイッチ回路ＳＷ１０が構成される（但し、この構成に限定されるものではない）。

バイパス制御部１０５は、レギュレータ（ＬＤＯ）４９の出力端の電圧ＶＤ５の電圧レベルを検出する電圧検出回路１０６と、電圧検出回路１０６から出力される検出信号（コンパレータ出力）ＳＣＭＰに基づいて、バイパス制御信号ＶＰＢＰの電圧レベルを切り換えるロジック回路１０７と、を有する。

ロジック回路１０７は、バイパス制御信号出力回路１０９と、発振防止回路１１１と、ヒステリシス制御回路１１３と、を有する。

電圧検出回路１０６は、例えば、ヒステリシスコンパレータによって構成される。図１０の電圧検出回路１０６は、コンパレータ１０８と、分圧抵抗Ｒ５０〜Ｒ５３と、しきい値を切り換えるためのトランジスタＭＡ，ＭＢと、を有する。コンパレータ１０８の反転端子には、分圧抵抗Ｒ５０と分圧抵抗Ｒ５１の共通接続点Ｘ１の電圧が供給され、非反転端子には、基準電圧Ｖｒｅｆ（例えば１．３Ｖ）が供給される。

分圧抵抗Ｒ５２の抵抗値は、分圧抵抗Ｒ５３の抵抗値よりも大きく設定される。よって、トランジスタＭＡがオンしたときに流れるバイアス電流Ｉ１の電流量は、トランジスタＭＢがオンしたときに流れるバイアス電流Ｉ２の電流量よりも小さい。

バイパスがオフしている状態では、ヒステリシス制御回路１１３の制御によって、トランジスタＭＡがオンし、トランジスタＭＢがオフしている。したがって、分圧抵抗Ｒ５０，Ｒ５１ならびにＲ５２を経由してバイアス電流Ｉ１が流れている。このとき、コンパレータ１０８の反転端子の電圧（ノードＸ１の電位）は、基準電圧Ｖｒｅｆよりも大きく、コンパレータ１０８の出力はＬレベルになっている。

また、上述のとおり、抵抗Ｒ５２の抵抗値は抵抗５３の抵抗値に比べて大きいため、バイアス電流Ｉ１の電流量は小さい。よって、分圧抵抗Ｒ５０で発生する電圧降下は小さい。したがって、レギュレータ４９の出力端の電圧ＶＤ５が十分に小さくならない限り、コンパレータ１０８の反転端子に供給される電圧レベル（ノードＸ１の電位）は、非反転端子に供給される基準電圧Ｖｒｅｆ（例えば１．３Ｖ）を下回らない。

次に、電圧ＶＤ５が第１のしきい値（４．９Ｖ）よりも低下すると、コンパレータ１０８の反転端子の電圧（ノードＸ１の電位）が基準電圧Ｖｒｅｆよりも低下し、コンパレータ１０８の出力（ＳＣＭＰ）がＬレベル（非アクティブレベル）からＨレベル（アクティブレベル）に変化する。すると、ヒステリシス制御回路１１３は、トランジスタＭＡをオフさせ、トランジスタＭＢをオンさせる。

抵抗Ｒ５３の抵抗値は、抵抗Ｒ５２の抵抗値よりも小さいため、バイアス電流Ｉ２の電流量は、バイパス電流Ｉ１の電流量よりも大きい。よって、抵抗Ｒ５０における電圧降下が大きくなる。したがって、電圧ＶＤ５の電圧レベルが十分に高くならないと、コンパレータ１０８の反転端子の電圧（ノードＸ１の電位）が基準電圧Ｖｒｅｆを超えない。つまり、バイパスがオンした後は、電圧ＶＤ５が第２のしきい値電圧（５．２Ｖ）を超えたときに、コンパレータ１０８の出力（ＳＣＭＰ）の電圧レベルが、ＨレベルからＬレベルに変化する。このようにして、ヒステリシスを用いたバイパスのオン／オフ制御が実行される。

一方、バイパス制御信号出力回路１０９は、上述のとおり、コンパレータ１０８の出力（ＳＣＭＰ）の電圧レベルがアクティブレベル（Ｈ）である期間において、バイパス制御信号ＶＰＢＰを出力する（すなわち、バイパス制御信号ＶＰＢＰをアクティブレベル（Ｈ）とする）。

また、発振防止回路１１１は、コンパレータ１０８の出力（ＳＣＭＰ）の電圧を監視し、発振状態となったこと、あるいは、発振状態が生じ得る状態となったことを検出する。

（発振防止回路の構成の一例）
図１１は、発振防止回路の構成の一例を示す図である。図１１の回路構成によれば、図７および図８を用いて説明した対策（バイパスのオン回数を制限する対策、ならびに、バイパスオンの禁止区間を設ける対策）を実行することができる。

図１１の発振防止回路１１１は、レベル判定回路と２０１と、カウンタ２０３と、リセット回路２０５と、を有する。

バイパスのオンの回数制限を実行する場合は、カウンタ２０３に許可回数ｍがセットされる。カウンタ２０３のカウント値が、許可回数ｍに満たない場合は、カウンタ２０３から出力される制御信号ＱＸはアクティブレベルである。この制御信号ＱＸがアクティブレベルであるときは、バイパス制御信号出力回路１０９は、コンパレータ１０８の出力（電圧検出回路１０６の検出信号）ＳＣＭＰに基づいてバイパス制御信号ＶＰＢＰのレベルを切り換えて、バイパス（スイッチ回路）のオン／オフを制御することができる。

レベル判定回路２０１は、コンパレータ１０８の出力（電圧検出回路１０６の検出信号）ＳＣＭＰの非アクティブレベル（Ｌ）からアクティブレベル（Ｈ）への変化を検出する。その検出毎にカウンタ２０３がインクリメントされ、カウント値がｍに一致すると、カウンタ２０３から出力される制御信号ＱＸは非アクティブレベルに変化する。これによって、それ以降は、コンパレータ１０８の出力（電圧検出回路１０６の検出信号）ＳＣＭＰに関係なく、バイパス制御信号出力回路１０９は、バイパス制御信号ＶＰＢＰのレベルを非アクティブレベルに固定して、バイパス（スイッチ回路）のオンを禁止する。

また、バイパス禁止区間を設定する場合は、例えば、以下のような動作が実行される。すなわち、カウンタ２０３のカウント値がｍに一致するタイミングで、制御信号ＱＸが非アクティブレベルになる。リセット回路２０５は、そのタイミングから所定時間が経過したことを、タイマ１２１を利用して計測し、そのタイミングでカウンタ２０３をリセットする。これによって、制御信号ＱＸがアクティブレベルに変化し、それ以降は、バイパスのオンが可能となる。

（発振防止回路を有するバイパス制御部の具体的な回路構成の他の例）
図１２は、発振防止回路を有するバイパス制御部の具体的な回路構成の他の例を示す図である。図１２のバイパス制御部によれば、図９を用いて説明した対策（ヒステリシス幅を変更する対策）を実行することができる。

図１２に示される電圧検出回路１０６では、トランジスタＭＣおよび分圧抵抗Ｒ５４が追加されている。分圧抵抗Ｒ５４の抵抗値は、分圧抵抗Ｒ５２の抵抗値よりも大きい。よって、バイアス電流Ｉ１，Ｉ２，Ｉ３の電流量を比較すると、Ｉ３＜Ｉ１＜Ｉ２である。

バイアス電流Ｉ３の電流量は小さいことから、分圧抵抗Ｒ５０で発生する電圧降下は小さい。したがって、レギュレータ４９の出力端の電圧ＶＤ５が、さらに小さくならない限り（すなわち、第３のしきい値電圧である４．７５Ｖを下回らない限り）、コンパレータ１０８の反転端子に供給される電圧レベル（ノードＸ１の電位）は、非反転端子に供給される基準電圧Ｖｒｅｆ（例えば１．３Ｖ）を下回らない。よって、バイパスオフ時において、トランジスタＭＡをオフして、トランジスタＭＣをオンさせることによって、バイパスのオン判定に用いるしきい値の電圧レベルを、例えば、４．９Ｖから４．７５Ｖに低下させることができる。すなわち、ヒステリシス幅を拡大することができる。

（発振防止回路の構成の他の例）
図１３は、発振防止回路の構成の他の例（図１２の回路構成に対応した構成）を示す図である。図１３に示される発振防止回路１１１の回路構成は、図１１に示される回路構成と、ほとんど同じである。但し、図１３の発振防止回路１１１では、カウンタ２０３から出力される制御信号ＱＹは、ヒステリシス制御回路１１３に供給される。

図１３の発振防止回路１１１において、例えば、カウンタ２０３のカウント値がｍに一致するタイミングで、制御信号ＱＹが非アクティブレベルになる。ヒステリシス制御回路１１３は、そのタイミングで、トランジスタＭＡをオフし、トランジスタＭＣをオンさせる。これによって、バイパスのオン判定に用いるしきい値の電圧レベルを、例えば、４．９Ｖから４．７５Ｖに低下させることができ、ヒステリシス幅が拡大される。

また、所定時間経過後に、拡大したヒステリシス幅を元のヒステリシス幅に戻す場合には、以下の制御が実行される。すなわち、リセット回路２０５は、そのタイミングから所定時間が経過したことを、タイマ１２１を利用して計測し、そのタイミングでカウンタ２０３をリセットする。これによって、制御信号ＱＸがアクティブレベルに変化する。このタイミングで、ヒステリシス制御回路１１３は、トランジスタＭＣをオフさせ、トランジスタＭＡをオンさせる。これによって、ヒステリシス幅が元のヒステリシス幅に戻る。

以上説明したように、本発明の幾つかの態様によれば、例えば、レギュレータのバイパス技術によって受電装置における電力損失および発熱を低減することができ、一方、バイパスのオン／オフの切り換えによって、受電装置の整流電圧に、予想外の瞬時的な大きな電圧変化が生じた場合でも、発振状態を確実に防止することができ、受電装置の信頼性を高めることができる。

したがって、小型、低損失、低発熱という優れた特性をもち、かつ、バイパスのオン／オフの切り換えに起因する発振が生じない、高い信頼性をもつ、無接点電力伝送システム用の受電装置ならびに受電制御装置が実現される。

本態様によれば、小型、低損失、低発熱という優れた特性をもち、かつ、バイパスのオン／オフが繰り返される発振状態が確実に防止可能な、高い信頼性をもつ無接点電力伝送システムの受電装置が実現される。

また、バイパスのオン／オフの切り換えの際に生じる整流電圧の電圧変動の程度は、外付け部品の特性（例えば、入出力特性を決める定数等）によって変動するため、本発明を用いない場合は、発振防止の観点から、採用可能な外付け部品が限定される場合もあり得る。本発明によれば、発振が確実に防止される。よって、受電モジュールを使用するユーザは、外付け部品としての２次コイルやレギュレータ、あるいは、バイパス経路を形成するためのパワースイッチングトランジスタ等を自由に選定することができる。

また、本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。また、バイパスのオン／オフが繰り返される発振状態が確実に防止されるため、給電対象の負荷への安定化した電力供給が実現される。よって、電子機器の信頼性はさらに向上する。

本発明は、多様な電子機器（例えば、腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、あるいは電動自転車など）に適用可能である。特に好適な電子機器の例としては、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）や時計（ウオッチ）があげられる。本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。また、バイパスのオン／オフの切り換えに起因する発振が生じないため、常に、負荷への安定した給電が実現される。よって、電子機器の信頼性はさらに向上する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。

例えば、スイッチ回路をオンしてレギュレータをバイパスするときに、併せてレギュレータ自体の動作を停止させることによって、無駄な電力消費および発熱をさらに抑制し、受電した電力のロスを最小限化することができる。レギュレータの構成要素の全部を非動作とする場合には、レギュレータにおける消費電力および発熱を零にすることができる。また、一部の構成要素だけを非動作状態とする場合にも、レギュレータの消費電力および発熱の低減が可能である。したがって、この態様によれば、無接点電力伝送を用いた受電装置における、受電した電力のロスを最小化しつつ、負荷に対する給電能力を効果的に向上させることができ、レギュレータにおける発熱の問題も解消する。

また、例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（外部電源供給装置、低電位側電源、電子機器等）と共に記載された用語（ＡＣアダプタ、ＧＮＤ、携帯電話端末・充電器等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また受電制御装置、その他の制御回路の構成・動作や、ＡＣアダプタ接続検出時の送電手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

レギュレータ（ＬＤＯ）をバイパスさせるためのスイッチ回路の構成、そのオン／オフのためのバイパス制御部の構成も適宜、最適なものを選択することができる。例えば、複数の半導体素子からなる高機能な回路を用いることもできる。また、レギュレータ周りの温度を検出し、その温度が高温となったときに、バイパス経路をオンさせてレギュレータの発熱を積極的に低減する、といった使用方法も可能である。

本発明は、例えば、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）における電力損失および発熱を、簡単な構成によって効果的に低減することができ、かつ、バイパスのオン／オフに起因する発振を確実に防止することができるという効果を奏し、したがって、例えば、無接点電力伝送を用いた受電制御装置（受電制御ＬＳＩ）、受電装置（受電モジュール）および電子機器（携帯端末等）等として有用である。

図１（Ａ）〜図１（Ｃ）は、無接点電力システムの一例の構成を示す図 送電装置、受電装置を含む無接点電力伝送システムにおける、各部の具体的な構成の一例を示す回路図 図３（Ａ），図３（Ｂ）は、送電装置と受電装置との間の通信方式を説明するための図 バイパスのオン／オフ切り換えに起因する発振を防止するための構成の一例を示す図 バイパスのオン／オフの制御例を説明するための図 バイパスのオン／オフに起因して生じる発振状態を説明するための図 発振対策の一例（バイパスのオン回数制限）を説明するための図 発振対策の他の例（バイパスの禁止区間を設定する方法）を説明するための図 発振対策のさらに他の例（ヒステリシス幅を拡大する方法）を説明するための図 発振防止回路を有するバイパス制御部の具体的な回路構成の一例を示す図 発振防止回路の構成の一例を示す図 発振防止回路を有するバイパス制御部の具体的な回路構成の他の例を示す図 発振防止回路の構成の他の例（図１２の回路構成に対応した構成）を示す図

符号の説明

Ｌ１ １次コイル、Ｌ２ ２次コイル、１０ 送電装置、１２ 送電部、
１４ 波形モニタ回路、１６ 表示部、２０ 送電制御装置、２２ 送電側制御回路、
２４ 発振回路、２６ ドライバ制御回路、２８ 波形検出回路、４０ 受電装置、
４２ 受電部、４３ 整流回路、４６ 負荷変調部、４８ 給電制御部、
４９ レギュレータ（ＬＤＯ）、５０ 受電制御装置、５２ 受電側制御回路、
５６ 位置検出回路、５８ 発振回路、６０ 周波数検出回路、６２ 満充電検出回路、
７２ 電圧検出回路、９０ 充電装置（チャージャ）、
９２ 充電制御装置（充電制御ＩＣ）、９４ 給電対象の負荷（２次電池，バッテリ）、
１０３ 負荷変調部、１０５ バイパス制御部、１０７ ロジック回路、
１０６ 電圧検出回路（ヒステリシスコンパレータ）、
１０９ バイパス制御信号出力回路、１１１ 発振防止回路、
１１３ ヒステリシス制御回路、１２１ タイマ、
ＳＷ１０ スイッチ回路、
Ａ バイパス制御スイッチ、Ｂ バイパス制御スイッチの制御回路、
Ｍ１ バイパス制御スイッチとしてのＰＭＯＳトランジスタ、
Ｍ２ バイパス制御スイッチの制御回路としてＮＭＯＳトランジスタ、
ＶＰＢＰ バイパス制御信号、ＱＸ 発振防止制御信号

Claims (14)

1. １次コイルと２次コイルを電磁的に結合させて送電装置から、整流回路およびレギュレータを含む受電装置に対して電力を伝送し、前記受電装置の電圧出力ノードから給電対象の負荷に対して前記電力を供給する無接点電力伝送システムにおける、前記受電装置に設けられる受電制御装置であって、
   前記受電装置の動作を制御する受電側制御回路を含み、
   前記受電側制御回路は、前記レギュレータの入力ノードと出力ノードとの間に設けられたスイッチ回路をオンするか否かを制御するバイパス制御部を有し、
   前記バイパス制御部は、
   前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルを検出する電圧検出回路と、
   前記電圧検出回路から出力される検出信号に基づいて、前記スイッチ回路をオン状態とするかオフ状態とするかを制御するバイパス制御信号を出力するバイパス制御信号出力回路と、
   前記スイッチ回路がオフ状態になった後に前記スイッチ回路がオン状態になり、あるいは、前記スイッチ回路がオン状態になった後に前記スイッチ回路がオフ状態になる発振状態を防止するための発振防止回路と、を有し、
   前記発振防止回路によって前記発振状態、あるいは前記発振状態を生じさせ得る状態が検出されると、前記バイパス制御信号出力回路は、前記スイッチ回路をオフ状態とする、
   ことを特徴とする受電制御装置。
2. 請求項１記載の受電制御装置であって、
   前記電圧検出回路は、前記検出信号を出力するヒステリシスコンパレータを有し、
   前記ヒステリシスコンパレータから出力される前記検出信号の電圧レベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが、第１のしきい値電圧を下回ると第１のレベルとなり、前記第１のしきい値電圧より高い電圧である第２のしきい値電圧を超えると第２のレベルとなることを特徴とする受電制御装置。
3. 請求項１または請求項２記載の受電制御装置であって、
   前記バイパス制御信号出力回路は、前記発振防止回路によって、前記スイッチ回路がオン状態となる回数が所与の許可回数ｍ（ｍは１以上の整数）に達したことが検出されると、（ｍ＋１）回目の前記スイッチ回路のオンを禁止することを特徴とする受電制御装置。
4. 請求項３記載の受電制御装置であって、
   前記所与の許可回数ｍは“１”に設定されることを特徴とする受電制御装置。
5. 請求項１または請求項２記載の受電制御装置であって、
   前記バイパス制御信号出力回路は、前記発振防止回路によって前記発振状態または前記発振状態を生じさせ得る状態が検出されると、前記スイッチ回路のオンを所与の時間だけ禁止し、前記所与の時間の経過後に、前記スイッチ回路のオンの禁止を解除することを特徴とする受電制御装置。
6. 請求項５記載の受電制御装置であって、
   前記バイパス制御信号出力回路は、前記発振防止回路によって、前記バイパス経路の最初のオン状態からオフ状態への変化が検出されると、前記スイッチ回路のオンを所与の時間だけ禁止し、前記所与の時間の経過後に、前記スイッチ回路のオンの禁止を解除することを特徴とする受電制御装置。
7. 請求項５記載の受電制御装置であって、
   前記バイパス制御信号出力回路は、前記発振防止回路によって、前記バイパス経路が最初のオン状態からオフ状態に変化し、さらにオン状態に変化したことが検出されると、前記スイッチ回路のオンを所与の時間だけ禁止し、前記所与の時間の経過後に、前記スイッチ回路のオンの禁止を解除することを特徴とする受電制御装置。
8. 請求項１または請求項２記載の受電制御装置であって、
   前記電圧検出回路は、前記検出信号を出力するヒステリシスコンパレータを有し、
   前記発振防止回路によって前記発振状態、あるいは前記発振状態を生じさせ得る状態が検出される前においては、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが、第１のしきい値電圧より低下すると第１のレベルとなり、前記第１のしきい値電圧より高い電圧である第２のしきい値電圧を超えると第２のレベルとなり、
   前記発振防止回路によって前記発振状態、あるいは前記発振状態を生じさせ得る状態が検出されると、前記ヒステリシスコンパレータのヒステリシス特性が変更され、これによって、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが、前記第１のしきい値電圧よりも低い電圧である第３のしきい値電圧を下回ると前記第１のレベルとなり、
   前記第３のしきい値電圧は、前記発振状態においては下回ることがない電圧であって、かつ、前記給電対象の負荷への給電量が不足する場合においては下回ることがある電圧に設定されることを特徴とする受電制御装置。
9. 請求項８記載の受電制御装置であって、
   前記発振防止回路によって、前記スイッチ回路の最初のオン状態からオフ状態への変化が検出されると、前記ヒステリシスコンパレータのヒステリシス特性が変更され、これによって、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが前記第３のしきい値電圧を下回ると前記第１のレベルとなることを特徴とする受電制御装置。
10. 請求項８記載の受電制御装置であって、
    前記発振防止回路によって、前記スイッチ回路が最初のオン状態からオフ状態に変化し、さらにオン状態に変化したことが検出されると、前記ヒステリシスコンパレータのヒステリシス特性が変更され、これによって、前記ヒステリシスコンパレータの出力信号のレベルは、前記レギュレータの前記入力ノードおよび前記出力ノードの少なくとも一方の電圧レベルが前記第３のしきい値電圧を下回ると前記第１のレベルとなることを特徴とする受電制御装置。
11. 請求項９または請求項１０記載の受電制御装置であって、
    前記ヒステリシスコンパレータのヒステリシス特性が変更された状態は、前記変更のタイミングから所与の時間だけ継続し、前記時間が経過すると、前記ヒステリシスコンパレータのヒステリシス特性は、前記ヒステリシス特性の変更前の状態に戻ることを特徴とする受電制御装置。
12. 請求項１〜請求項１１のいずれかに記載の受電制御装置と、
    前記整流回路を含み、前記２次コイルの誘起電圧を直流電圧に変換する受電部と、
    前記レギュレータと、前記レギュレータの入力端および出力端との間に設けられた前記スイッチ回路と、を含み、前記給電対象の負荷への給電を制御する給電制御部と、
    を含むことを特徴とする受電装置。
13. 請求項１２記載の受電装置であって、
    前記レギュレータおよび前記スイッチ回路は、外付け部品であることを特徴とする受電装置。
14. 請求項１２または請求項１３記載の受電装置と、
    前記受電装置により電力が供給される、前記給電対象の負荷と、を含むことを特徴とする電子機器。

Images