JP2010028670A - シリアル通信システム - Google Patents

シリアル通信システム Download PDF

Info

Publication number
JP2010028670A
JP2010028670A JP2008190103A JP2008190103A JP2010028670A JP 2010028670 A JP2010028670 A JP 2010028670A JP 2008190103 A JP2008190103 A JP 2008190103A JP 2008190103 A JP2008190103 A JP 2008190103A JP 2010028670 A JP2010028670 A JP 2010028670A
Authority
JP
Japan
Prior art keywords
connector
line
switch
communication
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008190103A
Other languages
English (en)
Other versions
JP2010028670A5 (ja
Inventor
Atsushi Kishihara
敦史 岸原
Takashi Yokoi
横井  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2008190103A priority Critical patent/JP2010028670A/ja
Publication of JP2010028670A publication Critical patent/JP2010028670A/ja
Publication of JP2010028670A5 publication Critical patent/JP2010028670A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】簡単な作業により柔軟なシステム構築及び高速通信を可能としたシリアル通信システムを提供する。
【解決手段】第1装置ないし第3装置のそれぞれは、通信ドライバ及びレシーバ、通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗、スイッチを制御する制御手段、入力コネクタ及び出力コネクタを有する。第1装置ないし第3装置は、1つの装置の出力コネクタが他の装置の入力コネクタと通信線を含む接続手段で接続されてシリアル接続される。第1装置ないし第3装置の上記制御手段は、入力コネクタ及び出力コネクタの両方に上記接続手段が接続された状態を検知してスイッチを制御して終端抵抗を通信経路に接続しない第1動作、又は入力コネクタ又は出力コネクタのいずれれか一方のみに上記接続手段が接続された状態のときにスイッチを制御して終端抵抗を通信経路に接続する第2動作を行う。
【選択図】図1

Description

本発明は、シリアル通信システム関し、例えば自動販売機に好適なシリアル通信システムに利用して有効な技術に関するものである。
特開2001−266231号公報には、自動販売機の各種設定や売上の各データをオンラインで収集するため、ユニット本体にRS−232Cに基づく複数の汎用インタフェースを備え、各汎用インタフェースにDoPaモジュール(登録商標)、PHSモジュール、モデム装置、又はパーソナルコンピュータ等がそれぞれ接続された構成が示されている。特開2006−184964号公報には、主制御部に対して、メンテナンスで用いるリモコンや、商品の金額を表示する金額表示機や、商品を選択するためのボタンがシリアルバスで接続された自動販売機が示されている。この公報では、シリアル通信処理における割り込み回数の低減を図ることで高機能化を図っている。
特開平7−21452号公報、配線作業の簡単化に伴うコストの低減を実現し、売切れ表示機能が誤動作する事態を防止した自動販売機の制御装置が示されている。具体的には、ベンド機構内で電磁ソレノイドのための交流配線と売切れ検出スイッチのための直流配線とを独立に設けた場合に、配線の複雑化やノイズの重畳が問題となっていたが、これをベンド機構内の回路構成の工夫によって解決したものとなっている。
特開2001−266231号公報 特開2006−184964号公報 特開平7−21452号公報
自動販売機の高機能化に伴い、自動販売機内には、多種多様なモジュールが実装されるようになってきた。この際に、特許文献1に示されるように、各モジュールをユニット本体(主制御部)に対してパラレルに接続する構成を用いると、コネクタや配線が煩雑化すると共にコネクタの数によってはモジュールの増設が困難となる。そこで、特許文献2に示されるように、各モジュールをシリアルバスで接続する構成が有益である。
自動販売機では、特許文献3にも記載されているように、ノイズ環境が劣悪であることが知られている。自動販売機内のシリアルバスは、配線長が例えば数十メートルにも及ぶことがあり、その分外来ノイズを受けやすくなる。差動シリアルによるデータ通信は耐ノイズ性に強く、自動販売機内のような環境において非常に有効な手段であり、IE−BUSのような低速な差動データ通信方式においては正確にイピーダンス整合を取らなくても通信は成立する。
上記のように自動販売機内の各モジュール間でデータ転送量が増えてきたことにより、高速にシリアルデータ通信を行うシリアル通信システムが必要となった。高速な差動シリアルデータ通信ではケーブル末端の不要反射がデータ通信与える影響が大きく、動作が不安定になるになるなどの問題が発生することが発生する。そこで、不要反射を防ぐには、でるだけ正確にインピーダンス整合をとる必要がある。正確なインピーダンス整合をとるためには、例えば本願発明者等において検討された図8や図9のようにケーブル末端に終端抵抗を接続して、高周波信号のエネルギーを消費させるような通信回路を構成しなくてはならない。
図8では、終端抵抗を接続した装置と、終端抵抗を接続しない装置とを用意し、終端抵抗を接続した装置を両終端側に配置し、終端抵抗が設けられていない装置を中間部に配置してシリアル接続するというものである。この構成は、終端に配置される装置が決まっており配線の自由度が制限され、柔軟なシステム構築が必要とされる自動販売機等には不向であり実用的とはいえない。
図9では、終端とされた装置に対して人手により通信ケーブルの終端に終端抵抗を接続するものである。この構成は、システムの柔軟性や自由度は制限されないが、人手により通信ケーブルの終端に抵抗を接続しなければならない。自動販売機内モジュール構成はシステムにより違いがあり、―意に配線することができない。構成する自動販売機ごとに配線が違うため作業が煩雑になり人為的ミスが発生する可能性が大きい。この構成においては、終端抵抗の取り付け忘れ、取り付け位置間違い、煩雑な配線の作業時間増加、配線ミスの原因調査によるコストアップという問題が生じる。
ちなみに、図8や図9の構成において、装置間を約30cmの長さのケーブルでシリアル接続して、装置(終端)にそれぞれ約100Ωの終端抵抗を接続して、約10MHzのような高速データを左側の装置(終端)から装置(中間)及び右側の装置(終端)に送信したときの受信波形が図10及び図11に示されている。図10は、装置(中間)の波形であり、図11は右側の装置(終端)の波形であり、いずれも上記のような終端抵抗の接続によって不要反射の影響の少ない高品質での信号伝達が可能になるものである。
これに対して、上記図8及び図9の構成において、上記装置(終端)のそれぞれから終端抵抗を削除した場合の波形が図12及び図13に示されている。同図から明らかなように、終端抵抗の削除によって信号振幅は増大するものの不要反射等の影響が大きく現れていることが判る。実際の自動販売機ではシリアル接続される装置の数が多くなり、しかもケーブルの長さも長くなることから上記終端抵抗なしでのシリアル通信は不可能といえるものである。
この発明の目的は、簡単な作業により柔軟なシステム構築及び高速通信を可能としたシリアル通信システムを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される1つの実施例は、以下の通りである。第1装置ないし第3装置のそれぞれは、通信ドライバ及びレシーバと、上記通信ドライバ及びレシーバの通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗と、上記スイッチを制御する制御手段と、第1コネクタ及び第2コネクタとを有する。上記第1装置ないし第3装置は、1つの装置の第2コネクタが他の装置の第1コネクタと通信線を含む接続手段で接続されてシリアル接続される。上記第1装置ないし第3装置の上記制御手段は、上記第1コネクタ及び第2コネクタの両方に上記接続手段が接続された状態を検知して上記スイッチを制御して終端抵抗を通信経路に接続しない第1動作、又は上記第1コネクタ又は第2コネクタのいずれれか一方のみに上記接続手段が接続された状態のときに上記スイッチを制御して終端抵抗を通信経路に接続する第2動作を行う。
本願において開示される他の1つの実施例は、以下の通りである。第1装置は、通信ドライバ及びレシーバと、上記通信ドライバ及びレシーバの通信経路に接続された終端抵抗と、第1コネクタを有する。第2装置及び第3装置のそれぞれは、通信ドライバ及びレシーバと、上記通信ドライバ及びレシーバの通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗と、上記スイッチを制御する制御手段と、第1コネクタ及び第2コネクタとを有する。上記第1装置ないし第3装置は、1つの装置の第2コネクタが他の装置の第1コネクタと通信線と制御線を含む接続手段で接続されてシリアル接続される。上記第2装置及び第3装置の上記制御手段それぞれは、上記第2コネクタに上記接続手段が接続されない状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続するとともに、上記第1コネクタを介して制御線に対して2値信号のいずれか一方の信号を出力し、上記第2コネクタに上記接続手段が接続された状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続しないととともに、上記第1コネクタを介して制御線に対して上記第2コネクタを介して入力された上記一方の信号を出力する。
本願において開示される更に他の1つの実施例は、以下の通りである。第1装置ないし第3装置のそれぞれは、通信ドライバ及びレシーバと、上記通信ドライバ及びレシーバの通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗と、上記スイッチを制御する制御手段と、第1コネクタ及び第2コネクタとを有する。上記第1装置ないし第3装置は、1つの装置の第2コネクタが他の装置の第1コネクタと通信線と第1及び第2制御線を含む接続手段で接続されてシリアル接続される。上記第1装置ないし第3装置の上記制御手段それぞれは、上記第2コネクタに上記接続手段が接続されない状態のときは上記第1コネクタを介して上記第1制御線に対して2値信号のいずれか一方の信号を出力し、上記第2コネクタに上記接続手段が接続された状態のときは上記第1コネクタを介して上記第1制御線に対して上記第2コネクタを介して入力された上記一方の信号を出力し、上記第1コネクタに上記接続手段が接続されない状態のときは上記第2コネクタを介して第2制御線に対して2値信号のいずれか一方の信号を出力し、上記第1コネクタに上記接続手段が接続された状態のときは上記第2コネクタを介して第2制御線に対して上記第2コネクタを介して入力された上記一方の信号を出力し、上記第2コネクタ及び第1コネクタの双方に上記接続手段が接続された状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続せず、上記第2コネクタ又は第1コネクタのいずれか一方のみに上記接続手段が接続された状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続する。
コネクタを介した通信線及びシールド線や制御線の接続という簡単な作業により、シリアル接続される両端側装置には終端抵抗が通信路に接続され、中間部の装置には終端抵抗が接続されないので柔軟なシステム構築及び高速通信が可能となる。終端抵抗の取り付け忘れ、取り付け位置間違い、煩雑な配線の作業時間増加、配線ミスの原因調査によるコストアップが解消できる。
図1には、この発明に係るシリアル通信システムの一実施例のブロック図が示されている。同図においては、シリアル通信システムの最も単純な構成である3つの装置からなるものが代表として例示的に示されている。つまり、シリアル接続の両端に対応した2つの装置(終端)と、その間に設けられた装置(中間)から構成される。上記装置(中間)は、同図のように最低1個であり、シリアル通信システム構成に対応して同じものが複数個設けられる。
上記3つの各装置は、互いに同じ構成とされる。装置(中間)が代表として例示的に示されているように、通信ドライバ/レシーバの差動入出力端子D+とD−に接続された通信経路には、スイッチSW1とSW2を介して終端抵抗が設けられる。この通信経路は、一方において入力コネクタに接続され、他方において出力コネクタに接続される。上記入力コネクタと出力コネクタには、それぞれ2端子が割り当てられて接続検知機能が付加される。上記2つの端子は、一方が接地電位GNDに接続され、他方がプルアップ抵抗RP1,RP2に接続される。上記プルアップ抵抗RP1,RP2と入力コネクタ及び出力コネクタの接続ノードの電位が、終端接続判定回路としてのナンド(NAND)ゲート回路の入力信号とされる。
上記終端接続判定回路(NAND)の出力信号は、上記スイッチSW1,SW2の制御信号とされる。つまり、NANDゲート回路の出力信号が論理0(ハイレベル)のときには、スイッチSW1とSW2がオフ状態(OFF)となり、上記通信経路には終端抵抗が接続されない。上記NANDゲート回路の出力信号が論理1(ロウレベル)のときには、スイッチSW1とSW2がオン状態(ON)となり、上記通信経路には終端抵抗が接続される。この実施例では、上記のように論理1をロウレベルとし、論理0をハイレベルとする負論理が採用される。
上記3つの装置のうちの残り2つの装置(終端)も、上記装置(中間)と同じ構成にされる。そして、これら3つの装置がツイストペア線等で構成された差動シリアル通信線及びシールド線により相互に接続される。同図の例では、左端の装置(終端)の出力コネクタと装置(中間)の入力コネクタが上記差動シリアル通信線及びシールド線により接続される。また、装置(中間)の出力コネクタと右端の装置(終端)の入力コネクタが上記差動シリアル通信線及びシールド線により接続される。
上記のような接続検知機能を実現するために、回線側のコネクタにおいては、上記入力コネクタ又は出力コネクタの接続検知機能のための2端子と接続される2端子は、相互に接続されるとともにシールド線に接地電位を与える端子としても利用される。具体的には、装置(中間)の接地電位GNDは、入力コネクタ−回線側コネクタ−シールド線−回線側コネクタ−出力コネクタの経路で左側の装置(終端)の接地電位GNDと接続される。また、装置(中間)の接地電位GNDは、出力コネクタ−回線側コネクタ−シールド線−回線側コネクタ−入力コネクタの経路で右側の装置(終端)の接地電位GNDと接続される。
このように差動シリアル通信線及びシールド線の両端に回線側コネクタが設けられた2つの接続手段を用いて上記3つの装置(終端)−装置(中間)−装置(終端)が接続される。上記装置(中間)においては、入力コネクタ及び出力コネクタの両方に上記接続手段である回線側コネクタが接続されているので、終端接続判定回路であるNANDゲート回路の1つの入力信号は、入力コネクタ−回線コネクタ−入力コネクタの経路が形成されてロウレベルの信号となり、他の1つの入力信号は、出力コネクタ−回線コネクタ−出力コネクタの経路が形成されてロウレベルの信号となる。これにより、NANDゲート回路は、2つの入力が共にロウレベル(論理1)であるのでハイレベル(論理0)を出力する。したがって、スイッチSW1,SW2がオフ状態になって終端抵抗が接続されない。
上記左側の装置(終端)においては、出力コネクタのみが上記接続手段である回線側コネクタが接続されているので、終端接続判定回路であるNANDゲート回路の1つの入力信号は、入力コネクタに回線側コネクタが接続されないことによりプルアップ抵抗RP1で形成されたハイレベル(論理0)となる。他の1つの入力信号は、出力コネクタ−回線コネクタ−出力コネクタの経路が形成されてロウレベルの信号となる。これにより、NANDゲート回路は、2つの入力がハイレベル(論理0)とロウレベル(論理1)であるのでロウレベル(論理1)を出力する。したがって、スイッチSW1,SW2がオン状態になって終端抵抗が接続される。
上記右側の装置(終端)においては、入力コネクタのみが上記接続手段である回線側コネクタが接続されているので、終端接続判定回路であるNANDゲート回路の1つの入力信号は、入力コネクタ−回線コネクタ−入力コネクタの経路が形成されてロウレベルの信号となり、出力コネクタに回線側コネクタが接続されないことによりプルアップ抵抗RP2で形成されたハイレベル(論理0)となる。これにより、NANDゲート回路は、2つの入力がハイレベル(論理0)とロウレベル(論理1)であるのでロウレベル(論理1)を出力する。したがって、上記同様にスイッチSW1,SW2がオン状態になって終端抵抗が接続される。
この実施例のシリアル通信システムは、上記装置(中間)と左側又は右側の装置(終端)のいずれとも入れ換えることができる。つまり、3つの装置は、どの位置に接続しても、自身が終端なら終端抵抗が接続され、中間なら終端抵抗が接続されない。これにより、、例えば後述するような自動販売機に適用した場合、システムによりモジュール構成が違っていても―意に配線することができるので簡単な作業で実現できる。したがって、構成する自動販売機ごとに配線が違ため作業が煩雑になり人為的ミスが発生することもなく、終端抵抗の取り付け忘れ、取り付け位置間違い、煩雑な配線の作業時間増加、配線ミスの原因調査によるコストアップという問題も回避できる。そして、前記図10や図11に示したような良好な伝達波形での通信が可能になる。
この実施例では、コネクタに接続検知機能を付加しつつ、シールド線への接地電位GNDの供給も兼ねているので、1つの端子を接続検知機能として追加するだけでよい。逆にいうならば、入力コネクタ、出力コネクタ及び回線側コネクタを5端子として、差動シリアル通信線用に2端子、シールド線用に1端子及び上記接続検知機能のために2端子それぞれ設ける構成としてもよい。
上記入力コネクタと出力コネクタは、発明の理解を容易にするために便宜的に付けたものであり、例えばAコネクタとBコネクタあるいは第1コネクタと第2コネクタのように言い換えることもできるものである。つまり、入力コネクタをA(第1)又はB(第2)コネクタとし、出力コネクタをB(第2)又はA(第1)コネクタのように入れ換えて特定することもできる。前記のような装置間を接続するためのに用いられる接続手段としての2つのコネクタであればよい。このことは、以下の実施例においても同様である。
図2には、この発明に係るシリアル通信システムの他の一実施例のブロック図が示されている。この実施例は、前記図1の実施例の変形例であり、接続手段が異なるだけで他は前記図1と同様である。接続手段は、差動シリアル通信線と、2本の接続判定線及びその両端に設けられた4端子の回線側コネクタから構成される。上記2本の接続判定線は、1本が他の装置に接地電位GNDを出力させるために用い、他の1つは他の装置からの接地電位GNDを入力させるために用いられる。
同図において装置(中間)で説明すると、入力コネクタの2つの端子のうちの1つは、左側の装置(終端)の出力コネクタの1つの端子を用いて出力された接地電位GNDを入力するために用いられる。他の1つは、上記左側の装置(終端)の出力コネクタの他の1つの端子に接地電位GNDを入力するために用いられる。同様に、出力コネクタの2つの端子のうちの1つは、右側の装置(終端)の入力コネクタの1つの端子を用いて出力された接地電位GNDを入力するために用いられる。他の1つは、上記右側の装置(終端)の入力コネクタの他の1つの端子に接地電位GNDを入力するために用いられる。
このように入力コネクタ−回線側コネクタ−接続判定線−出力コネクタといった経路で隣接する装置が互いに接地電位GNDをやり取りすることにより、隣接して他の装置が接続されているか否かを判定することができる。この場合には、上記差動シリアル通信線にはシールド線が設けられない。シールド線が必要なら1端子追加して接続すればよいし、上記接続判定線をシールド線と兼用させてもよい。
この実施例では、装置間での接地電位GNDに電位差があると、終端接続判定回路(NAND)のレベルマージンを悪化させる。そこで、この実施例では特に制限されないが、電源から供給された接地電位GNDを各装置に供給し、接続判定線の接地電位GNDのレベルを合わせるように工夫されている。
図3には、この発明に係るシリアル通信システムの更に他の一実施例のブロック図が示されている。この実施例は、前記図2の実施例の変形例であり、接続手段の接続判定線の構成が異なるだけで他は前記図1と同様である。接続手段は、差動シリアル通信線と、1本の接続判定線及びその両端に設けられた4端子の回線側コネクタから構成される。上記1本の接続判定線は、回線側コネクタの2つの端子間を短絡(ループバック)するために用いられ、図2の実施例のように装置間を接続するものではない。
この構成は、入力コネクタ又は出力コネクタに、それに接続される回線側コネクタとでスイッチ機能を実現するものである。つまり、入力コネクタ又は出力コネクタに回線側コネクタが接続されると、スイッチオン状態に相当して終端接続判定回路の入力信号に自身の接地電位GNDを供給し、回線側コネクタが接続されないとスイッチオフ状態に相当して、プルアップ抵抗によるハイレベルを形成する。この構成では、各装置間の接地電位GNDに電位差があっても問題なく上記終端接続判定回路の判定動作を行わせることができる。
この実施例は、図1の実施例に比べてシールド線がない通信線でも実現可能である。図2の実施例に比べて専用の接続判定線を必要としないためコストダウンが図れる。そして、上記のようよ各装置問で接続判定信号が閉しているため、共通の電源を用意する必要がなく自由度が高い。
図4には、この発明に係るシリアル通信システムの更に他の一実施例のブロック図が示されている。この実施例は、制御信号生成部を有する装置において、制御線を使用した終端抵抗自動接続を行うようにするものである。そして、装置(ホスト)には、出力コネクタのみを設けて終端に配置することを限定して、終端抵抗を固定的に接続するものである。上記装置(ホスト)を除く周辺モジュールは、互いに同じ構成とされて、中間部に配置されたものは終端抵抗が接続されず、終端に配置されたものは終端抵抗が接続される。
上記のような終端抵抗自動接続のために、装置(終端)に代表として点線で示した判定回路が設けられる。判定回路は、フリップフロップ回路FF、スイッチSW4及びプルダウン抵抗RD1により構成される。プルダウン抵抗RD1は、スイッチSW4を介して制御線に接続される。終端抵抗は、前記実施例と同様にスイッチSW1,SW2を介して通信経路に接続される。また、出力コネクタから入力コネクタとを接続する制御線にスイッチSW3が設けられる。上記制御信号生成部から出力される制御信号HSCTONは、インバータ回路を介して入力コネクタ側の制御線に伝えられる。
フリップフロップ回路FFは、システムリセットSRSによりリセット状態にされる。制御信号生成部は、初期状態では信号HSCTONをハイレベルからロウレベルに変化させる。装置(終端)のフリップフロップFFは、出力コネクタには何も接続されておらず、受け取る信号の変化がないため、制御線の制御信号はプルダンウ抵抗RD1によるロウレベルままである。フリップフロップ回路FFはリセット状態を維持し、出力信号Dのハイレベルをインバータ回路N1が反転してロウレベルとしてスイッチSW4をオン状態のままとし、スイッチSW1,SW2もオン状態にして通信経路に終端抵抗を接続する。上記出力信号DのハイレベルによりスイッチSW3をオフ状態のままにする。
装置(中間)においても初期状態ではフリップフロップ回路FFがリセット状態にされる。しかしながら、装置(終端)における初期状態での信号HSCTONをハイレベルからロウレベルに変化が、入力コネクタ−制御線及び出力コネクタを介して装置(中間)に入力されて、フリップフロップ回路FFの出力信号Dをロウレベルにする。出力信号Dのロウレベルになることによって、前記装置(終端)とは逆に、制御線のホスト装置との接続を行うスイッチSW3はオン状態となり、制御線にプルダンウ抵抗RD1を接続させるスイッチSW4と通信経路に終端抵抗を接続するスイッチSW1,SW2がオフ状態となる。
フリップフロップ回路FFは、システムリセットSRSによってのみデータ保持がクリアされるため、システム起動後は、装置(終端)において出力コネクタの制御線は変化することはないが、ノイズ等の発生による誤作動回避および初期値フリップフロップ回路FFへの入力不定状態回避のため、プルダンウ抵抗RD1及びデータ固定用スイッチSW4が設けられるものである。この実施例では、装置(ホスト)は、終端抵抗の実装(固定接続)と接続位置が固定となるが、このような方式を採用することにより、人手による作業依存がなくなり、出力コネクタのみを設けてるので誤接続の心配がなくなる。
図4において、入力コネクタと出力コネクタは、前記のように便宜的なものであり、例えば上記装置(ホスト)に、入力コネクタのみを設けて同図の右側の終端に限定して配置することもできる。
図5には、この発明に係るシリアル通信システムの更に他の一実施例のブロック図が示されている。この実施例は、前記図4の実施例の変形例であり、制御線を2本使用した終端抵抗自動接続に向けられている。前記図4の実施例に制御線を一本追加し、同様の判定回路を1つ追加した構成にすると、両端の終端を判別することが可能になる。つまり、前記図4の実施例では、装置(ホスト)を左側に配置し、右側の装置(終端)側から制御線及び制御信号を順次に伝えて右側に他の装置の接続の有無を判定するものであるが、同じ判定回路を追加し、左側の装置(終端)側から制御線及び制御信号を順次に伝えて左側に他の装置の接続の有無を判定するというものである。
この構成は、前記図1ないし図3の実施例と同様に、装置(中間)と左側又は右側の装置(終端)のいずれとも入れ換えることができる。つまり、3つの装置は、どの位置に接続しても、自身が終端なら終端抵抗が接続され、中間なら終端抵抗が接続されない。これにより、、例えば後述するような自動販売機に適用した場合、システムによりモジュール構成が違っていても―意に配線することができるので簡単な作業で実現できる。したがって、構成する自動販売機ごとに配線が違ため作業が煩雑になり人為的ミスが発生することもなく、終端抵抗の取り付け忘れ、取り付け位置間違い、煩雑な配線の作業時間増加、配線ミスの原因調査によるコストアップという問題も回避できる。
装置(中間)では、2つの判定回路の両方ともに他の装置が接続された状態が一致していることを排他的論理和回路により判定し、その出力信号によりスイッチSW1,SW2をオフ状態にし、2つの判定回路のそれぞれにより入力コネクタと出力コネクタとの間で制御線を接続するスイッチSW5,SW6をオン状態にする。
左側の装置(終端)では、2つの判定回路のうち右側に他の装置が接続され状態の判定信号と、左側に他の装置が接続されてい状態の判定信号との不一致を上記排他的論理和回路が判定して、出力信号により終端抵抗を接続し、2つの判定回路のそれぞれにより左側からの制御信号を右側に伝えるスイッチSW6をオフ状態にし、右側からの制御信号を左側に伝えるスイッチSW5をオン状態にする。
右側の装置(終端)では、2つの判定回路のうち左側に他の装置が接続され状態の判定信号と、右側に他の装置が接続されてい状態の判定信号との不一致を上記排他的論理和回路が判定して、出力信号により終端抵抗を接続し、2つの判定回路のそれぞれにより左側からの制御信号を右側に伝えるスイッチSW6をオン状態にし、右側からの制御信号を左側に伝えるスイッチSW5をオフ状態にする。
図6は、この発明が適用されるシリアル通信システムを構成する1つの装置(モジュール)の内部回路10とインタフェース回路20の具体的なブロック図が示されている。インタフェース回路10は、前記図1〜3の通信ドライバ/レシーバを含み、前記図4,5の制御信号生成部を含む。インタフェース回路20は、内部回路10の制御を受けて制御線CLを接地電圧GNDにプルダウンするトランジスタQ1と、CLの信号を内部回路10に取り込む入力バッファIBF、CLを電源電圧VDDにプルアップする抵抗R1を含む。このCLに対する接地電圧GNDは、通信線路LNに含まれる接地線GNDに接続される。
インタフェース回路10は、信号線DP(D+),DN(D−)に向けて内部回路10からのデータを送信し、信号線DP,DNからのデータを内部回路10に向けて受信する入出力バッファIOBを含む。この入出力バッファIOBは、特に制限されないが、EIA−485(RS−485規格)に適合したものである。このIOBの接地電圧GNDは通信線路LNに含まれるシールド線SLDに接続される。更に、インタフェース回路20のCL−VDD間およびCL−GND間には、それぞれ、クランプ用のダイオードDD1およびDD2が備わっている。上記トランジスタQ1と抵抗R1は、前記図4,図5の信号HSCTONを出力するインバータ回路に対応している。
内部回路10における制御線CL関連の回路ブロックについて説明する。制御信号出力部CLOは、制御レジスタ群REGaによる制御を受けてトランジスタQ1のオン/オフを制御する。この際に、トランジスタQ1のオン時間は、出力タイマTM1によって規定される。出力タイマTM1は、制御レジスタ群REGaによって制御され、例えば、内部回路10におけるハードリセット命令発行時のロウレベル期間などを定める。
制御信号検出部CLIは、入力バッファIBFからの信号を受けて、ステイタスレジスタREGsに書き込みを行う。この際に、CLIは、制御レジスタ群REGaによって制御される検出タイマTM2を用いてIBFからの信号(すなわち制御線CLの状態)を監視する。したがって、例えば、周辺モジュールにおいて、TM2にハードリセット時のロウレベル期間を設定しておくと、CLIは、ハードリセット命令が発行されたことを検出可能となる。なお、制御レジスタ群REGaやステイタスレジスタREGsは、CPUバスBUSを介して図示しないCPUからの制御を受ける。
内部回路10における信号線DP,DN関連(通信ドライバ/レシーバ)の回路ブロックについて説明する。データ送信時は、図示しないCPUからCPUバスBUSを介して送信FIFO(TXF)に送信データが書き込まれ、この送信データが、符号部ECDおよび送信データ生成部TXを介して入出力バッファIOBに伝送される。符号部ECDおよび送信データ生成部TXは、例えば、送信データに対してマンチェスタ符号化やエラー符号(CRC(Cyclic Redundancy Check)コード等)の付加を行い、これに対してパラレル−シリアル変換を行ったものをIOBに伝送する。
データ受信時は、IOBからの受信データを受信データ検出部RXおよびタイミング検出部RXTGを用いて取り込み、この受信データが復号部DCDを介して受信FIFO(RXF)に書き込まれる。タイミング検出部RXTGは、所謂クロックリカバリ回路である。受信データ検出部RXおよび復号部DCDは、シリアル−パラレル変換や、エラー符号の確認によるエラー検出またはエラー訂正や、マンチェスタ符号の復号化などを行う。そして、RXFに書き込まれた受信データがCPUバスBUSを介して図示しないCPUに伝送される。なお、CPUバスBUSには、更にCPUによって制御される制御レジスタ群REGbが接続され、送受信制御部TRXCが、このREGbによる制御を受けてIOBに対する入出力の切り替えを行う。
図7には、この発明が適用された自動販売機の一実施例のブロック図が示されている。通信線路LN上に、主制御部MCTL_Wと複数の周辺モジュールMD_Wa〜MD_Wjとがシリアルに電気的に接続され、通信線路LNの両端に配置された周辺モジュールMD_We及びMD_Wjには終端抵抗が接続され、それ以外の周辺モジール及びホスト装置には終端抵抗が接続されない。
図7において、MD_Waは、無線モデムであり、アンテナANTを介して外部との間で無線データの送受信を行う機能を備える。MD_Wbは、金額表示部であり、ユーザによって投入された金銭を表示する機能を備える。MD_Wcは、所謂コインメックであり、ユーザによって投入されたコインを識別する機能を備える。MD_Wdは、所謂ビルバリであり、ユーザによって投入されたお札を識別する機能を備える。MD_Weは、電子マネーリーダ/ライタであり、ICカード等を用いた金銭の支払いを処理する機能を備える。MD_Wfは、パネル制御部であり、商品表示パネル140を制御する機能を備える。商品表示パネル140は、例えば、MD_Wfによって制御される、低速信号伝達の従来より用いられる一般的なシリアルバスSB上に、商品を選択する複数のボタンや商品の表示部が接続された構成となっている。MD_Wfは、商品表示パネル140を介してユーザからの商品の購入情報を管理する。
MD_Wgは、ベンド制御部であり、商品排出部141を制御する機能を備える。商品排出部141は、例えば、MD_Wgによって制御される、低速信号伝達の従来より用いられる一般的なシリアルバスSB上に、それぞれ異なる商品が格納された複数のベンドが接続された構成となっている。ベンド制御部MD_Wgは、パネル制御部MD_Wfでのユーザの商品購入情報を得て商品排出部141を制御し、対応する商品を排出する。
MD_Whは、コンテンツ表示部であり、液晶パネル142を制御する。MD_Whは、例えば無線モデムMD_Waを介して取得したコンテンツデータ(広告やニュース等)を液晶パネル142に表示する。MD_WiおよびMD_Wjは、それぞれハンディターミナルおよびプリンタであり、これらは、自動販売機の保守・点検等で使用される。
このように、信号線DP,DNおよび制御線CLを含む通信線路LN上に、主制御部MCTL_W並びに全ての周辺モジュールMD_Wa〜MD_Wjをシリアルバス形式で接続した構成を用いることで、前述したように保守性および信頼性に優れた簡潔な自動販売機を実現可能となる。特に、無線モデムMD_Waやコンテンツ表示部MD_Whは、高速データ転送が必要とされる。本実施の形態においては、信号線DP,DNを高速化することで全てをシリアルバスで接続可能となる。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、信号線は差動信号である必要はない。自動販売機のようにノイズ環境が劣悪でないシステムにおいては、単線での信号の伝達を行うことができる。通信ドライバ/レシーバの具体的構成は、種々の実施形態を採ることができる。終端接続判定回路は、NANDゲート回路の他、ノア(NOR)ゲート回路等の入力される接続判定信号に対応して種々の実施形態を採ることができる。
この発明は、自動販売機の他に各種シリアル通信システムとして広く利用することができる。
この発明に係るシリアル通信システムの一実施例のブロック図である。 この発明に係るシリアル通信システムの他の一実施例のブロック図である。 この発明に係るシリアル通信システムの更に他の一実施例のブロック図である。 この発明に係るシリアル通信システムの更に他の一実施例のブロック図である。 この発明に係るシリアル通信システムの更に他の一実施例のブロック図である。 この発明が適用されるシリアル通信システムを構成する1つの装置(モジュール)の主制御部10とインタフェース回路20の具体的なブロック図である。 この発明が適用された自動販売機の一実施例のブロック図である。 本願発明者等において検討されたシリアル通信システムのブロック図である。 本願発明者等において検討されたシリアル通信システムのブロック図である。 図8,9のシリアル通信システムにおける装置(中間)の波形図である。 図8,9のシリアル通信システムにおける装置(終端)の波形図である。 図8,9のシリアル通信システムにおいて終端抵抗を接続しないときの装置(中間)の波形図である。 図8,9のシリアル通信システムにおいて終端抵抗を接続しないときの装置(終端)の波形図である。
符号の説明
SW1〜SW6…スイッチ、RP1,RP2…プルアップ抵抗、FF…フリップフロップ回路、RD1…プルダウン抵抗、N1…インバータ回路、
MCTL…主制御部、LN…通信線路、MD…周辺モジュール、DP,DN…信号線、CL…制御線、GND…接地線(接地電圧)、VDD…電源電圧、PT…ポート、R…抵抗、Q…トランジスタ、IBF…入力バッファ、IOB…入出力バッファ(通信ドライバ/レシーバ)、BUS…CPUバス、REGa,REGb…レジスタ群、REGs…ステイタスレジスタ、CLO…制御信号出力部、TM…タイマ、CLI…制御信号検出部、DD…ダイオード、TXF…送信FIFO、ECD…符号部、TX…送信データ生成部、TRXC…送受信制御部、RX…受信データ検出部、RXTG…タイミング検出部、DCD…復号部、RXF…受信FIFO、ANT…アンテナ、SB…シリアルバス、10…内部回路、20…インタフェース回路、140…商品表示パネル、141…商品排出部、

Claims (7)

  1. 第1装置、第2装置及び第3装置を備え、
    上記第1装置ないし第3装置のそれぞれは、
    通信ドライバ及びレシーバと、
    上記通信ドライバ及びレシーバの通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗と、
    上記スイッチを制御する制御手段と、
    第1コネクタ及び第2コネクタとを有し、
    上記第1装置ないし第3装置は、1つの装置の第2コネクタが他の装置の第1コネクタと通信線を含む接続手段で接続されてシリアル接続され、
    上記第1装置ないし第3装置の上記制御手段は、
    上記第1コネクタ及び第2コネクタの両方に上記接続手段が接続された状態を検知して上記スイッチを制御して終端抵抗を通信経路に接続しない第1動作、又は上記第1コネクタ又は第2コネクタのいずれれか一方のみに上記接続手段が接続された状態のときに上記スイッチを制御して終端抵抗を通信経路に接続する第2動作を行うシリアル通信システム。
  2. 請求項1において、
    上記接続手段は、上記第1コネクタ及び第2コネクタのそれぞれに対応した入力回線側コネクタ及び出力回線側コネクタを有し、
    上記第1コネクタと上記入力回線側コネクタの接続により第1信号の伝達経路が形成され、
    上記第2コネクタと上記出力回線側コネクタの接続により第2信号の伝達経路が形成され、
    上記制御手段は、第1信号及び第2信号の論理和信号により上記スイッチの制御信号を形成するシリアル通信システム。
  3. 請求項2において、
    上記接続手段は、上記通信線をシールドするシールド線を含んで上記第1装置ないし第3装置をシリアル接続するものであり、
    上記第1信号及び第2信号は、上記シールド線により伝えられる接地電位であるシリアル通信システム。
  4. 請求項2において、
    上記接続手段は、上記接続判定線を含んで上記第1装置ないし第3装置をシリアル接続するものであり、
    上記第1信号及び第2信号は、上記接続判定線により伝えられる2値信号のいずれか一方であるシリアル通信システム。
  5. 第1装置、第2装置及び第3装置を備え、
    上記第1装置は、
    通信ドライバ及びレシーバと、
    上記通信ドライバ及びレシーバの通信経路に接続された終端抵抗と、
    第1コネクタを有し、
    上記第2装置及び第3装置のそれぞれは、
    通信ドライバ及びレシーバと、
    上記通信ドライバ及びレシーバの通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗と、
    上記スイッチを制御する制御手段と、
    第1コネクタ及び第2コネクタとを有し、
    上記第1装置ないし第3装置は、1つの装置の第2コネクタが他の装置の第1コネクタと通信線と制御線を含む接続手段で接続されてシリアル接続され、
    上記第2装置及び第3装置の上記制御手段それぞれは、
    上記第2コネクタに上記接続手段が接続されない状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続するとともに、上記第1コネクタを介して制御線に対して2値信号のいずれか一方の信号を出力し、
    上記第2コネクタに上記接続手段が接続された状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続しないととともに、上記第1コネクタを介して制御線に対して上記第2コネクタを介して入力された上記一方の信号を出力するシリアル通信システム。
  6. 第1装置、第2装置及び第3装置を備え、
    上記第1装置ないし第3装置のそれぞれは、
    通信ドライバ及びレシーバと、
    上記通信ドライバ及びレシーバの通信経路に対してスイッチにより選択的に接続可能にされた終端抵抗と、
    上記スイッチを制御する制御手段と、
    第1コネクタ及び第2コネクタとを有し、
    上記第1装置ないし第3装置は、1つの装置の第2コネクタが他の装置の第1コネクタと通信線と第1及び第2制御線を含む接続手段で接続されてシリアル接続され、
    上記第1装置ないし第3装置の上記制御手段それぞれは、
    上記第2コネクタに上記接続手段が接続されない状態のときは上記第1コネクタを介して上記第1制御線に対して2値信号のいずれか一方の信号を出力し、上記第2コネクタに上記接続手段が接続された状態のときは上記第1コネクタを介して上記第1制御線に対して上記第2コネクタを介して入力された上記一方の信号を出力し、
    上記第1コネクタに上記接続手段が接続されない状態のときは上記第2コネクタを介して第2制御線に対して2値信号のいずれか一方の信号を出力し、上記第1コネクタに上記接続手段が接続された状態のときは上記第2コネクタを介して第2制御線に対して上記第2コネクタを介して入力された上記一方の信号を出力し、
    上記第2コネクタ及び第1コネクタの双方に上記接続手段が接続された状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続せず、
    上記第2コネクタ又は第1コネクタのいずれか一方のみに上記接続手段が接続された状態のときは、上記スイッチを制御して終端抵抗を通信経路に接続するシリアル通信システム。
  7. 請求項1ないし6のいずれかにおいて、
    上記通信ドライバ及びレシーバは、EIA−485(RS−485規格)に適合したものであるシリアル通信システム。
JP2008190103A 2008-07-23 2008-07-23 シリアル通信システム Pending JP2010028670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008190103A JP2010028670A (ja) 2008-07-23 2008-07-23 シリアル通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008190103A JP2010028670A (ja) 2008-07-23 2008-07-23 シリアル通信システム

Publications (2)

Publication Number Publication Date
JP2010028670A true JP2010028670A (ja) 2010-02-04
JP2010028670A5 JP2010028670A5 (ja) 2011-06-02

Family

ID=41734038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008190103A Pending JP2010028670A (ja) 2008-07-23 2008-07-23 シリアル通信システム

Country Status (1)

Country Link
JP (1) JP2010028670A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5420121B1 (ja) * 2013-04-15 2014-02-19 三菱電機株式会社 通信アダプタ
JP2015507863A (ja) * 2012-10-29 2015-03-12 エルジー・ケム・リミテッド 差動入力方式通信の終端抵抗発生装置および差動入力方式通信装置
JP2016062254A (ja) * 2014-09-17 2016-04-25 パナソニック デバイスSunx株式会社 プログラマブルコントローラ、プログラマブルコントローラの制御方法
JP2016092607A (ja) * 2014-11-05 2016-05-23 日本電気株式会社 ハブ装置および制御システム
US10084397B2 (en) 2016-07-29 2018-09-25 Semiconductor Components Industries, Llc Motor driver with multipurpose pin
US10503134B2 (en) 2016-07-29 2019-12-10 Semiconductor Components Industries, Llc Motor driver with multipurpose pin
JP2020022016A (ja) * 2018-07-30 2020-02-06 株式会社リコー 通信システム、通信方法および画像形成装置
JP2020529765A (ja) * 2017-07-27 2020-10-08 日本テキサス・インスツルメンツ合同会社 2ワイヤ通信インタフェースシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270697A (ja) * 1996-04-02 1997-10-14 Toshiba Corp 終端抵抗装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270697A (ja) * 1996-04-02 1997-10-14 Toshiba Corp 終端抵抗装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507863A (ja) * 2012-10-29 2015-03-12 エルジー・ケム・リミテッド 差動入力方式通信の終端抵抗発生装置および差動入力方式通信装置
JP5420121B1 (ja) * 2013-04-15 2014-02-19 三菱電機株式会社 通信アダプタ
WO2014170944A1 (ja) * 2013-04-15 2014-10-23 三菱電機株式会社 通信アダプタ
JP2016062254A (ja) * 2014-09-17 2016-04-25 パナソニック デバイスSunx株式会社 プログラマブルコントローラ、プログラマブルコントローラの制御方法
JP2016092607A (ja) * 2014-11-05 2016-05-23 日本電気株式会社 ハブ装置および制御システム
US10454699B2 (en) 2014-11-05 2019-10-22 Nec Corporation Hub apparatus and control system
US10404194B2 (en) 2016-07-29 2019-09-03 Semiconductor Components Industries, Llc Motor driver with multipurpose pin
US10084397B2 (en) 2016-07-29 2018-09-25 Semiconductor Components Industries, Llc Motor driver with multipurpose pin
US10503134B2 (en) 2016-07-29 2019-12-10 Semiconductor Components Industries, Llc Motor driver with multipurpose pin
US10948891B2 (en) 2016-07-29 2021-03-16 Semiconductor Components Industries, Llc Motor driver with multipurpose pin
JP2020529765A (ja) * 2017-07-27 2020-10-08 日本テキサス・インスツルメンツ合同会社 2ワイヤ通信インタフェースシステム
JP7311938B2 (ja) 2017-07-27 2023-07-20 テキサス インスツルメンツ インコーポレイテッド 2ワイヤ通信インタフェースシステム
JP2020022016A (ja) * 2018-07-30 2020-02-06 株式会社リコー 通信システム、通信方法および画像形成装置

Similar Documents

Publication Publication Date Title
JP2010028670A (ja) シリアル通信システム
CN104811273B (zh) 一种高速单总线通信的实现方法
US10108578B2 (en) Single wire communications interface and protocol
CN100373780C (zh) 数据传输控制装置及电子设备
US7123048B2 (en) Signal transmitting device suited to fast signal transmission
US20080001621A1 (en) Dynamic transmission line termination
CN100363913C (zh) 数据传输控制装置及电子设备
CN109644020A (zh) 用于自适应均衡、自适应边沿跟踪以及延迟校准的c-phy训练模式
US20020066791A1 (en) Method and apparatus for communicating with a host
US20010014925A1 (en) Bus emulation apparatus
CN106687942A (zh) 具有经修改uart接口的可变帧长度虚拟gpio
US20100064083A1 (en) Communications device without passive pullup components
US8190800B2 (en) Automatic vending machine with a plurality of modules and serial bus system
US9678919B2 (en) Collision detection in EIA-485 bus systems
CN109240165A (zh) 一种基于i/o接口的信号输出方法和装置
US20080235405A1 (en) USB controller and a testing method of the USB controller
CN107797951A (zh) 显示设备以及电子装置切换器
US5668834A (en) Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line
US10585834B2 (en) I2C device extender for inter-board communication over a single-channel bidirectional link
WO1996021974A1 (en) Serial peripheral interface
CN205910687U (zh) 一种适用于mdb/icp总线的简化通信电路
US6438636B2 (en) Updating termination for a bus
CN101674074B (zh) 一种自适应电平的单总线接口转换电路
CN105893287B (zh) 一种适用于mdb/icp总线的简化通信电路
CN116437070B (zh) 一种终端状态检测系统、方法、计算机设备及存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130306