JP2010027730A - Ceramic multilayer electronic component and manufacturing method thereof - Google Patents

Ceramic multilayer electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP2010027730A
JP2010027730A JP2008185012A JP2008185012A JP2010027730A JP 2010027730 A JP2010027730 A JP 2010027730A JP 2008185012 A JP2008185012 A JP 2008185012A JP 2008185012 A JP2008185012 A JP 2008185012A JP 2010027730 A JP2010027730 A JP 2010027730A
Authority
JP
Japan
Prior art keywords
base electrode
electrode
element body
glass layer
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008185012A
Other languages
Japanese (ja)
Other versions
JP5131067B2 (en
Inventor
Takashi Kajino
隆 楫野
Toshiyuki Abe
寿之 阿部
Yuki Morita
友紀 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008185012A priority Critical patent/JP5131067B2/en
Publication of JP2010027730A publication Critical patent/JP2010027730A/en
Application granted granted Critical
Publication of JP5131067B2 publication Critical patent/JP5131067B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic multilayer electronic component and its manufacturing method capable of maintaining a good electrical connection between an internal electrode and a base electrode while protecting the surface of an element assembly with a glass layer. <P>SOLUTION: A ceramic multilayer electronic component 1 related to this embodiment includes: an element assembly 2 principally composed of ceramics, internal electrodes 3 arranged inside the element assembly 2 that project from the end surface of the element assembly 2, first base electrodes 5 formed on the end surface of the element assembly 2, glass layers 6 that cover the first base electrodes 5 and the front surface of the element assembly 2, and second base electrodes 7 formed on the glass layers 6 located on the position comparable to the end surface of the element assembly 2. The internal electrodes 3 penetrate the first base electrodes 5 and the glass layers 6, and reach the second base electrodes 7. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、セラミックスからなる素体と内部電極の積層構造を備えるセラミック積層電子部品およびその製造方法に関する。   The present invention relates to a multilayer ceramic electronic component having a multilayer structure of an element body made of ceramics and internal electrodes, and a method for manufacturing the same.

近年、サーミスタ、コンデンサ、インダクタ、LTCC(Low Temperature Co-fired Ceramics)、バリスタやそれらの複合体からなるセラミック積層電子部品では、セラミックスからなる素体の内部に内部電極が形成されている。素体の端面には内部電極が露出しており、素体の端面に内部電極に接続する下地電極を形成した後に、下地電極上に、めっきにより例えばNi層およびSn層からなる端子電極が形成されている。   2. Description of the Related Art In recent years, in a ceramic multilayer electronic component made of a thermistor, a capacitor, an inductor, a LTCC (Low Temperature Co-fired Ceramics), a varistor, or a composite thereof, an internal electrode is formed inside a ceramic body. The internal electrode is exposed on the end face of the element body, and after forming a base electrode connected to the internal electrode on the end face of the element body, a terminal electrode made of, for example, a Ni layer and an Sn layer is formed on the base electrode by plating. Has been.

Ni層およびSn層のめっきにおいて、セラミックスからなる素体の浸食や、素体の表面へのめっき金属の析出を防止するため、素体の表面にガラス等の被膜を施す技術が提案されている(特許文献1参照)。特許文献1では、素体の表面をガラスで被覆した後に、素体の端面に相当するガラス上にAgからなる電極(下地電極)を形成している。このAgからなる電極上に、めっきによりNi層およびSn層が形成される。内部電極とAgからなる電極との接続は、カーケンドール(Kirkendall)効果を利用している。   In the plating of the Ni layer and the Sn layer, a technique for applying a coating such as glass on the surface of the element body has been proposed in order to prevent the erosion of the element body made of ceramics and the deposition of the plating metal on the surface of the element body. (See Patent Document 1). In Patent Document 1, an electrode (base electrode) made of Ag is formed on glass corresponding to an end face of an element body after the surface of the element body is coated with glass. On the electrode made of Ag, a Ni layer and a Sn layer are formed by plating. The connection between the internal electrode and the electrode made of Ag utilizes the Kirkendall effect.

特開2001−135501号公報JP 2001-135501 A

しかしながら、上記の特許文献1に記載の技術では、内部電極と下地電極との接続不良が生じてしまうという問題があった。   However, the technique described in Patent Document 1 has a problem that a connection failure occurs between the internal electrode and the base electrode.

そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、素体の表面をガラス層により保護しつつ、内部電極と下地電極との良好な電気的接続を確保することができるセラミック積層電子部品およびその製造方法を提供することにある。   Therefore, the present invention has been made in view of the above circumstances, and its purpose is to secure a good electrical connection between the internal electrode and the base electrode while protecting the surface of the element body with a glass layer. An object of the present invention is to provide a ceramic multilayer electronic component and a method for manufacturing the same.

上記の目的を達成するため、本発明のセラミック積層電子部品は、主としてセラミックスからなる素体と、素体の内部に設けられ、かつ素体の端面から突出した内部電極と、素体の端面に形成された第1の下地電極と、第1の下地電極及び素体の表面を被覆するガラス層と、素体の端面に相当する部位におけるガラス層上に形成された第2の下地電極と、を有し、内部電極が、第1の下地電極及びガラス層を貫通して第2の下地電極に達している。   In order to achieve the above object, a ceramic multilayer electronic component according to the present invention includes an element body mainly made of ceramics, an internal electrode provided inside the element body and protruding from the end face of the element body, and an end face of the element body. A first ground electrode formed; a glass layer covering the surface of the first ground electrode and the element body; a second ground electrode formed on the glass layer in a portion corresponding to an end surface of the element body; The internal electrode passes through the first base electrode and the glass layer and reaches the second base electrode.

上記構成では、素体の端面におけるガラス層の内側には、第1の下地電極が形成されている。この第1の下地電極は、カーケンドール効果により内部電極が突き出て第2の下地電極に達するための金属の供給源として機能する。本発明では、内部電極が第1の下地電極及びガラス層を貫通して第2の下地電極に達していることから、内部電極と第2の下地電極との電気的接続が十分に確保される。好ましくは、内部電極は第2の下地電極の内部に達している。   In the above configuration, the first base electrode is formed inside the glass layer at the end face of the element body. The first base electrode functions as a metal supply source for the internal electrode to protrude and reach the second base electrode due to the Kirkendall effect. In the present invention, since the internal electrode passes through the first base electrode and the glass layer and reaches the second base electrode, the electrical connection between the internal electrode and the second base electrode is sufficiently ensured. . Preferably, the internal electrode reaches the inside of the second base electrode.

好ましくは、内部電極及び第1の下地電極は、Ag及び/又はPdを含み、第1の下地電極中のPdの含有量が、内部電極より小さい。本願発明者らの研究の結果、Pdの多い電極の方へAgが移動するという知見が得られたことから、上記構成にすることにより第1の下地電極から内部電極へとAgが移動し、内部電極の突き出しが促進される。   Preferably, the internal electrode and the first base electrode contain Ag and / or Pd, and the content of Pd in the first base electrode is smaller than that of the internal electrode. As a result of the study by the inventors of the present application, the knowledge that Ag moves toward an electrode having a large amount of Pd has been obtained. By the above configuration, Ag moves from the first base electrode to the internal electrode, Protrusion of the internal electrode is promoted.

好ましくは、第1の下地電極のフリット(ガラス成分)の軟化点が、ガラス層の軟化点よりも低い。通常、ガラス層の軟化点よりも高い温度でガラス層が焼成される。従って、上述した軟化点の条件を満たすことにより、ガラス層の焼成により、第1の下地電極のフリットが軟化されて、第1の下地電極は内部電極により貫通されやすくなる。   Preferably, the softening point of the frit (glass component) of the first base electrode is lower than the softening point of the glass layer. Usually, the glass layer is fired at a temperature higher than the softening point of the glass layer. Therefore, by satisfying the softening point condition described above, the frit of the first base electrode is softened by the firing of the glass layer, and the first base electrode is easily penetrated by the internal electrode.

さらに、上記の目的を達成するため、本発明のセラミック積層電子部品の製造方法は、主としてセラミックスからなる素体と、素体に内蔵されかつ素体の端面において露出した内部電極を備える積層構造体を形成する工程と、素体の端面に第1の下地電極を形成する工程と、第1の下地電極及び素体の表面を被覆するガラス層を形成する工程と、ガラス層を焼成する工程と、素体の端面に相当する部位におけるガラス層上に第2の下地電極を形成する工程と、を有する。   Furthermore, in order to achieve the above object, a method for manufacturing a ceramic multilayer electronic component according to the present invention includes a multilayer structure including an element body mainly made of ceramics and an internal electrode embedded in the element body and exposed at an end face of the element body. Forming the first base electrode on the end face of the element body, forming the glass layer covering the surface of the first base electrode and the element body, and firing the glass layer And forming a second base electrode on the glass layer in a portion corresponding to the end face of the element body.

上記の本願発明では、素体の端面におけるガラス層の内側には、第1の下地電極が形成される。この状態でガラス層を焼成すると、カーケンドール効果により第1の下地電極から内部電極へと金属原子が移動し、内部電極の端部が外側へ突き出ることとなる。この結果、内部電極の端部は、金属の供給源である第1の下地電極を貫通し、さらにガラス層の内部に達し、好ましくはガラス層をも貫通することなる。その後にガラス層上に形成される第2の下地電極の焼成時にさらに内部電極が突き出して第2の下地電極に達することにより、内部電極との電気的な導通が確保される。好ましくは内部電極は第2の下地電極の内部に達している。   In the present invention, the first base electrode is formed inside the glass layer at the end face of the element body. When the glass layer is baked in this state, metal atoms move from the first base electrode to the internal electrode due to the Kirkendall effect, and the end of the internal electrode protrudes outward. As a result, the end portion of the internal electrode penetrates the first base electrode, which is a metal supply source, and further reaches the inside of the glass layer, and preferably also penetrates the glass layer. Thereafter, when the second base electrode formed on the glass layer is fired, the internal electrode further protrudes and reaches the second base electrode, thereby ensuring electrical continuity with the internal electrode. Preferably, the internal electrode reaches the inside of the second base electrode.

ガラスの軟化点は、第2の下地電極の焼成温度よりも高い。こうすることで第2の下地電極の焼成時にガラス層は軟化せず、チップ同士の固着を防止することが出来る。   The softening point of glass is higher than the firing temperature of the second base electrode. By doing so, the glass layer is not softened when the second base electrode is baked, and sticking between the chips can be prevented.

第2の下地電極を形成する工程の後に、第2の下地電極上にめっきにより端子電極を形成する工程をさらに有する。本願発明では、第2の下地電極の被覆部位以外の素体の表面は、ガラス層で保護されていることから、端子電極形成用のめっき液による素体の浸食が防止される。   After the step of forming the second base electrode, the method further includes a step of forming a terminal electrode on the second base electrode by plating. In the present invention, since the surface of the element body other than the covering portion of the second base electrode is protected by the glass layer, erosion of the element body by the plating solution for forming the terminal electrode is prevented.

本発明のセラミック積層電子部品およびその製造方法によれば、ガラス層の内側に第1の下地電極が形成されており、この第1の下地電極が内部電極の突き出しのための金属供給源として機能するので、内部電極は確実にガラス層を貫通でき、内部電極と第2の下地電極との良好な接続を確保することができる。   According to the ceramic multilayer electronic component and the manufacturing method thereof of the present invention, the first base electrode is formed inside the glass layer, and the first base electrode functions as a metal supply source for protruding the internal electrode. Therefore, the internal electrode can surely penetrate the glass layer, and a good connection between the internal electrode and the second base electrode can be ensured.

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Furthermore, the present invention can be variously modified without departing from the gist thereof.

<第1実施形態>
図1は、本発明によるセラミック積層電子部品の第1実施形態の概略構造を示す断面図である。
セラミック積層電子部品1は、セラミックスからなる素体2と、素体2内に形成された複数の内部電極3とを含む積層体4を有する。より具体的には、素体2の一方の側面(端面)から突出した端部を有する内部電極3と、素体2の他方の側面から突出した端部を有する内部電極3とが、素体2を介在させて交互に積層されている。
<First Embodiment>
FIG. 1 is a cross-sectional view showing a schematic structure of a ceramic multilayer electronic component according to a first embodiment of the present invention.
The ceramic multilayer electronic component 1 has a multilayer body 4 including an element body 2 made of ceramics and a plurality of internal electrodes 3 formed in the element body 2. More specifically, the internal electrode 3 having an end protruding from one side surface (end surface) of the element body 2 and the internal electrode 3 having an end protruding from the other side surface of the element body 2 are the element body. 2 are alternately stacked.

素体2の両側面には、それらの側面を覆うように第1の下地電極5が設けられており、各第1の下地電極5は、素体2の一方の側面から突出した内部電極3の群、あるいは素体2の他方の面から露出した内部電極3の群に電気的に接続されている。   A first base electrode 5 is provided on both side surfaces of the element body 2 so as to cover those side surfaces, and each first base electrode 5 is an internal electrode 3 protruding from one side surface of the element body 2. Or a group of internal electrodes 3 exposed from the other surface of the element body 2.

素体2の表面には、素体2及び第1の下地電極5を被覆するガラス層6が形成されている。素体2の両側面に相当する部位におけるガラス層6上には、第2の下地電極7が形成されている。各第2の下地電極7は、素体2の一方の側面においてガラス層6から突出した内部電極3の群、あるいは素体2の他方の面においてガラス層6から突出した内部電極3の群に電気的に接続されている。   A glass layer 6 that covers the element body 2 and the first base electrode 5 is formed on the surface of the element body 2. A second base electrode 7 is formed on the glass layer 6 at portions corresponding to both side surfaces of the element body 2. Each of the second base electrodes 7 is formed into a group of internal electrodes 3 protruding from the glass layer 6 on one side surface of the element body 2 or a group of internal electrodes 3 protruding from the glass layer 6 on the other surface of the element body 2. Electrically connected.

第2の下地電極7の表面には、さらに、めっきによりNi層8a及びSn層8bからなる端子電極8が形成されている。これらの端子電極8と、例えば、配線基板上の電極とがはんだ等により接合される。   On the surface of the second base electrode 7, a terminal electrode 8 composed of a Ni layer 8a and a Sn layer 8b is further formed by plating. These terminal electrodes 8 and, for example, electrodes on the wiring board are joined by solder or the like.

以下、各構成要素について説明する。
素体2はセラミックスからなり、具体的には、半導体セラミックス又は誘電体セラミックスからなる必要がある。このようなセラミック材料に限定はなく、例えば、チタン酸バリウム、窒化ホウ素、フェライト、チタン酸ジルコン酸鉛、炭化ケイ素、窒化ケイ素、ステアタイト、酸化亜鉛、ジルコニア等が挙げられる。特に酸化亜鉛の場合は本発明の効果
が顕著である。酸化亜鉛は積層チップバリスタの素体として好ましく使用されるが、耐薬品性が乏しくめっき中にめっき液により容易に溶解する。また電気抵抗が低いので素体表面にめっきが付着し外観不良を多発する。また半田実装時にフラックスが素体表面の酸化亜鉛を還元してリーク電流の増大を引き起こす。本発明を用いると以上3つの不具合の全てを解決することが出来る。
Hereinafter, each component will be described.
The element body 2 is made of ceramics, and specifically needs to be made of semiconductor ceramics or dielectric ceramics. Such a ceramic material is not limited, and examples thereof include barium titanate, boron nitride, ferrite, lead zirconate titanate, silicon carbide, silicon nitride, steatite, zinc oxide, and zirconia. In particular, in the case of zinc oxide, the effect of the present invention is remarkable. Zinc oxide is preferably used as an element of a multilayer chip varistor, but has poor chemical resistance and is easily dissolved by a plating solution during plating. In addition, since the electrical resistance is low, plating adheres to the surface of the element body, resulting in frequent appearance defects. In addition, the flux reduces zinc oxide on the element surface during solder mounting, causing an increase in leakage current. By using the present invention, all of the above three problems can be solved.

素体2を形成するために用いられるセラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。   A method for synthesizing the ceramic powder used for forming the element body 2 is not particularly limited, and for example, a hydrothermal method, a hydrolysis method, a coprecipitation method, a solid phase method, a sol-gel method, or the like is used. And may be calcined as necessary.

内部電極3は、好ましくは、Pd及び/又はAgを含む。内部電極3は、このような金属成分を含む導電性ペーストを印刷することにより形成される。   The internal electrode 3 preferably contains Pd and / or Ag. The internal electrode 3 is formed by printing a conductive paste containing such a metal component.

第1の下地電極5は、カーケンドール効果による内部電極3の突き出しのための金属供給源として機能し、好ましくは、Ag及び/又はPdを含む。さらに好ましくは、第1の下地電極5中のPdの含有量が、内部電極3より小さいことが好ましい。本願発明者らの研究の結果、Pdの多い電極の方へAgが移動するという知見が得られたことから、上記構成にすることにより第1の下地電極5から内部電極3へとAgが移動し、内部電極3の突き出しが促進されるからである。また、ガラス層6の焼成時に、内部電極3が第1の下地電極5を容易に貫通できるように、第1の下地電極5のフリットの軟化点は、ガラス層6の軟化点よりも低いことが好ましい。   The first base electrode 5 functions as a metal supply source for protruding the internal electrode 3 by the Kirkendall effect, and preferably contains Ag and / or Pd. More preferably, the content of Pd in the first base electrode 5 is preferably smaller than that of the internal electrode 3. As a result of the study by the inventors of the present application, it was found that Ag moves toward an electrode having a large amount of Pd. Therefore, Ag moves from the first base electrode 5 to the internal electrode 3 by the above configuration. This is because the protrusion of the internal electrode 3 is promoted. In addition, when the glass layer 6 is baked, the softening point of the frit of the first base electrode 5 is lower than the softening point of the glass layer 6 so that the internal electrode 3 can easily penetrate the first base electrode 5. Is preferred.

ガラス層6は、Ni層8aおよびSn層8bのめっきにおいて、セラミックスからなる素体2の浸食や、素体2の表面へのめっき金属の析出を防止するために形成され、めっき液による溶解が小さい組成が好ましい。内部電極3の突き出しを許容しつつ、十分に素体2を保護するため、ガラス層の厚さは、0.5〜10μmであることが好ましい。ガラスの軟化点が高い方は好ましく、具体的には、ガラスの軟化点は600℃以上であることが好ましい。一般的にガラスの軟化点が高いほうがめっき液による溶解が小さく、また焼成温度が高いほど内部電極の突き出しが大きいので、ガラスの焼成時に、内部電極3によるガラス層6の貫通が容易となる。   The glass layer 6 is formed in order to prevent erosion of the ceramic body 2 and precipitation of plating metal on the surface of the ceramic body 2 during the plating of the Ni layer 8a and the Sn layer 8b. A small composition is preferred. In order to sufficiently protect the element body 2 while allowing the protrusion of the internal electrode 3, the thickness of the glass layer is preferably 0.5 to 10 μm. A glass having a higher softening point is preferred. Specifically, the softening point of glass is preferably 600 ° C. or higher. Generally, the higher the softening point of the glass, the smaller the dissolution by the plating solution, and the higher the firing temperature, the larger the protrusion of the internal electrode, so that the glass layer 6 can be easily penetrated by the internal electrode 3 when the glass is fired.

第2の下地電極7の材料に特に限定はなく、例えば、第1の下地電極5と同様の材料により形成される。第2の下地電極7のフリットの軟化点も、ガラス層6のガラスの軟化点よりも小さいことが好ましい。これにより第2の下地電極の焼成時に内部電極の突き出しが容易になり、より確実に第2の下地電極まで達することが出来る。   The material of the second base electrode 7 is not particularly limited, and for example, it is formed of the same material as that of the first base electrode 5. The softening point of the frit of the second base electrode 7 is also preferably smaller than the softening point of the glass of the glass layer 6. This facilitates the protrusion of the internal electrode during firing of the second base electrode, and can reach the second base electrode more reliably.

端子電極8は、Ni層8aおよびSn層8bの積層体からなる。Ni層8aは、実装時にSn層8bと第2の下地電極7が相互拡散して半田付け不良を引き起こすのを防止するバリアメタルとして機能するものであり、その厚さは例えば1〜3μm程度である。また、Sn層8bは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば2〜4μm程度である。Ni層8aおよびSn層8bは、電気めっきを用いて形成される。電気めっき中にガラス層6が浸食するのを防ぐため、めっき液のpHは5以上12以下が好ましい。また、めっき液にキレート剤を含まない組成が好ましい。   The terminal electrode 8 is composed of a stacked body of a Ni layer 8a and a Sn layer 8b. The Ni layer 8a functions as a barrier metal that prevents the Sn layer 8b and the second base electrode 7 from interdiffusion during mounting to cause soldering failure, and has a thickness of, for example, about 1 to 3 μm. is there. The Sn layer 8b has a function of improving the wettability of the solder, and the thickness thereof is, for example, about 2 to 4 μm. The Ni layer 8a and the Sn layer 8b are formed using electroplating. In order to prevent the glass layer 6 from being eroded during electroplating, the pH of the plating solution is preferably 5 or more and 12 or less. Moreover, the composition which does not contain a chelating agent in a plating solution is preferable.

次に、上記の本実施形態に係るセラミック積層電子部品1の製造方法について、図2〜図6を参照して説明する。図2〜図6は、セラミック積層電子部品1を製造する手順の一例を示す工程図である。   Next, a method for manufacturing the ceramic multilayer electronic component 1 according to the present embodiment will be described with reference to FIGS. 2-6 is process drawing which shows an example of the procedure which manufactures the ceramic multilayer electronic component 1. FIG.

まず、図2に示すように、素体2と内部電極3との積層構造からなる積層体4を形成する。積層体4は、例えば以下のようにして製造される。
セラミック粉末、有機溶剤、有機バインダおよび可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、シート状の素体、いわゆるセラミックグリーンシートを得る。
続いて、セラミックグリーンシート上に、Pd及び/又はAgを金属成分として含有する導電性ペーストをスクリーン印刷することにより、内部電極3のパターンを形成する。 さらに、続いて、内部電極3が形成された複数の素体2と内部電極3が形成されていない複数の素体2とを交互に積層し、それを更に加圧して積層構造体を得る。
それから、積層構造体を切断することにより個々の積層体4に分割する。これにより、切断後の積層体4の側面からは、内部電極3の端部が露出した状態となる。
次に、積層体4を、大気中で脱バインダ処理した後、焼成を行うことにより、焼結された積層体4が得られる。
First, as shown in FIG. 2, a laminated body 4 having a laminated structure of an element body 2 and internal electrodes 3 is formed. The laminated body 4 is manufactured as follows, for example.
A ceramic powder, an organic solvent, an organic binder, a plasticizer, and the like are mixed to form a ceramic slurry, and then molded by a doctor blade method to obtain a sheet-like body, a so-called ceramic green sheet.
Subsequently, a pattern of the internal electrode 3 is formed by screen printing a conductive paste containing Pd and / or Ag as a metal component on the ceramic green sheet. Further, subsequently, a plurality of element bodies 2 in which the internal electrodes 3 are formed and a plurality of element bodies 2 in which the internal electrodes 3 are not formed are alternately laminated, and further pressed to obtain a laminated structure.
Then, the laminated structure is divided into individual laminated bodies 4 by cutting. Thereby, the edge part of the internal electrode 3 will be in the state exposed from the side surface of the laminated body 4 after a cutting | disconnection.
Next, the laminate 4 is subjected to a binder removal treatment in the air and then fired to obtain a sintered laminate 4.

次に、図3に示すように、素体2の側面に、例えば、Ag及び/又はPdを金属成分として含む導電性ペーストを塗布し、焼成して第1の下地電極5を形成する。なお、このときの焼成条件によっては、カーケンドール効果により内部電極3の端部3aは下地電極側に突き出す場合がある。図3には、説明の簡略化のため、内部電極3は未だ第1の下地電極5を貫通していない状態を示しているが、これに限定する趣旨ではない。   Next, as shown in FIG. 3, a conductive paste containing, for example, Ag and / or Pd as a metal component is applied to the side surface of the element body 2 and baked to form the first base electrode 5. Depending on the firing conditions at this time, the end 3a of the internal electrode 3 may protrude toward the base electrode due to the Kirkendall effect. FIG. 3 shows a state in which the internal electrode 3 has not yet penetrated the first base electrode 5 for the sake of simplification of the description, but the present invention is not limited to this.

次に、図4に示すように、第1の下地電極5及び素体2の全面に、ガラス粉末、バインダ樹脂及び溶剤を含むガラススラリーを塗布してガラス塗膜6aを形成する。ガラススラリーの塗布は、例えば、バレルスプレー法にて行なう。   Next, as shown in FIG. 4, a glass slurry containing glass powder, a binder resin and a solvent is applied to the entire surface of the first base electrode 5 and the element body 2 to form a glass coating film 6a. The glass slurry is applied by, for example, a barrel spray method.

次に、図5に示すように、ガラス塗膜6aの軟化温度以上でガラス塗膜6aを焼成することによって、ガラス層6を形成する。ガラスの軟化点以上で焼成することによって、緻密で高密度のガラス膜が形成される。この焼成時において、カーケンドール効果により第1の下地電極5から内部電極3へと金属原子が移動し、内部電極3の端部3aが外側へ突き出ることとなる。この結果、内部電極3の端部3aは、金属の供給源である第1の下地電極5を貫通し、好ましくはガラス層6をも貫通することなる。   Next, as shown in FIG. 5, the glass layer 6 is formed by baking the glass coating film 6a above the softening temperature of the glass coating film 6a. By firing above the softening point of the glass, a dense and high-density glass film is formed. At the time of firing, metal atoms move from the first base electrode 5 to the internal electrode 3 due to the Kirkendall effect, and the end portion 3a of the internal electrode 3 protrudes outward. As a result, the end 3a of the internal electrode 3 penetrates the first base electrode 5 which is a metal supply source, and preferably also penetrates the glass layer 6.

このとき、内部電極3及び第1の下地電極5として、Ag及び/又はPdを含む電極を形成し、かつ、第1の下地電極5中のPdの含有量を内部電極3よりも低くすることにより、第1の下地電極5から内部電極3へのAgの移動が促進され、これにより、内部電極3の突き出しが促進されることがわかっている。さらに、ガラス層6の軟化点よりも低い軟化点をもつフリットを含有する第1の下地電極5を形成することにより、ガラス層の焼成時において、第1の下地電極5のフリットが軟化されて、第1の下地電極5は内部電極3により貫通されやすくなる。   At this time, an electrode containing Ag and / or Pd is formed as the internal electrode 3 and the first base electrode 5, and the content of Pd in the first base electrode 5 is made lower than that of the internal electrode 3. Thus, it is known that the movement of Ag from the first base electrode 5 to the internal electrode 3 is promoted, and thereby the protrusion of the internal electrode 3 is promoted. Further, by forming the first base electrode 5 containing a frit having a softening point lower than the softening point of the glass layer 6, the frit of the first base electrode 5 is softened when the glass layer is fired. The first base electrode 5 is easily penetrated by the internal electrode 3.

次に、図6に示すように、素体2の両側面に相当する部位におけるガラス層6上に、第2の下地電極7を形成する。例えば、Ag及び/又はPdを金属成分として含む導電性ペーストを塗布し、焼成して第2の下地電極7を形成する。ガラス層6の表面から内部電極3の端部3aが突き出ていることから、内部電極3と第2の下地電極7とが確実に電気的に接続される。   Next, as shown in FIG. 6, the second base electrode 7 is formed on the glass layer 6 in portions corresponding to both side surfaces of the element body 2. For example, a conductive paste containing Ag and / or Pd as a metal component is applied and baked to form the second base electrode 7. Since the end 3a of the internal electrode 3 protrudes from the surface of the glass layer 6, the internal electrode 3 and the second base electrode 7 are reliably electrically connected.

以降の工程としては、図1に示すように、第2の下地電極7の表面に、電気めっきによりNi層8aおよびSn層8bを順次堆積させて端子電極8を形成する。例えば、Ni層8aの形成では、バレルめっき方式を採用し、ワット系浴を用いてNiを2μm析出させる。また、Sn層8bの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Snを4μm析出させる。以上により、セラミック積層電子部品1が製造される。   In the subsequent steps, as shown in FIG. 1, the Ni electrode 8 a and the Sn layer 8 b are sequentially deposited on the surface of the second base electrode 7 by electroplating to form the terminal electrode 8. For example, in the formation of the Ni layer 8a, a barrel plating method is adopted, and 2 μm of Ni is deposited using a watt bath. Further, in the formation of the Sn layer 8b, a barrel plating method is adopted, and Sn is deposited by 4 μm using a neutral tin plating bath. Thus, the ceramic multilayer electronic component 1 is manufactured.

上述した構成のセラミック積層電子部品1によれば、内部電極3が、第1の下地電極5及びガラス層6を貫通して第2の下地電極7に達していることから、内部電極3と第2の下地電極7との良好な電気的接続を確保することができる。   According to the ceramic multilayer electronic component 1 having the above-described configuration, the internal electrode 3 passes through the first base electrode 5 and the glass layer 6 and reaches the second base electrode 7. Good electrical connection with the two underlying electrodes 7 can be ensured.

また、上述したセラミック積層電子部品1の製造方法によれば、ガラス層6の内側に第1の下地電極5を形成しておくことにより、ガラス層及び第2の下地電極の焼成時において、カーケンドール効果により第1の下地電極5から内部電極3へと金属原子が移動し、内部電極3の端部3aを外側へ突き出させることができる。この結果、内部電極3の端部3aがガラス層6を貫通し、内部電極3と第2の下地電極7との電気的な導通を確保することができる。   Further, according to the method for manufacturing the ceramic multilayer electronic component 1 described above, the first base electrode 5 is formed inside the glass layer 6, so that the glass layer and the second base electrode are fired at the time of firing. The metal atom moves from the first base electrode 5 to the internal electrode 3 by the Kendall effect, and the end 3a of the internal electrode 3 can be projected outward. As a result, the end 3 a of the internal electrode 3 penetrates the glass layer 6, and electrical conduction between the internal electrode 3 and the second base electrode 7 can be ensured.

<第2実施形態>
図7は、第2実施形態に係るセラミック積層電子部品1の断面図である。
図7に示すように、本実施形態では、内部電極3の端部3aが太くなっている点を除いて、第1実施形態と同様である。
<Second Embodiment>
FIG. 7 is a cross-sectional view of the ceramic multilayer electronic component 1 according to the second embodiment.
As shown in FIG. 7, this embodiment is the same as the first embodiment except that the end 3a of the internal electrode 3 is thick.

図8は、FIB(Focused Ion Beam)装置を用いて観察された端部3aの近傍の写真である。なお、図8中には、図7の各符号に対応する数字を付記している。図8は、第2の下地電極7を形成前の状態のセラミック積層電子部品1を示す。図8に示すように、内部電極3は、第1の下地電極5及びガラス層6を貫通しており、さらに、内部電極3の端部3aは、素体2中の内部電極3の幅に比べて太いことがわかる。このように、内部電極3の端部3aが太くなっていることにより、内部電極3の端部3aと第2の下地電極7との接触面積を増やすことができ、両者の接触抵抗を低減することができる。   FIG. 8 is a photograph of the vicinity of the end 3a observed using a FIB (Focused Ion Beam) apparatus. In FIG. 8, numerals corresponding to the respective symbols in FIG. 7 are added. FIG. 8 shows the ceramic multilayer electronic component 1 in a state before the second base electrode 7 is formed. As shown in FIG. 8, the internal electrode 3 penetrates the first base electrode 5 and the glass layer 6, and the end portion 3 a of the internal electrode 3 has the width of the internal electrode 3 in the element body 2. You can see that it is thicker. As described above, since the end 3a of the internal electrode 3 is thick, the contact area between the end 3a of the internal electrode 3 and the second base electrode 7 can be increased, and the contact resistance between the two is reduced. be able to.

以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited to these examples.

(実施例1)
内部電極がPdであり、外形が1.6×0.8×0.4mmのZnOを主成分とするバリスタに第1の下地電極5を形成した。第1の下地電極5は、Ag100%からなる金属成分と、軟化点が580℃のフリットとを含む。第1の下地電極5の焼成温度は、670℃とした。このチップにバレルスプレー法にてバインダーを含むガラススラリーを塗布し、チップの全面に6μmのガラス塗膜6aを形成した。このときスラリー中のガラスの平均粒径は0.4μmであり、軟化点は740℃である。このチップを770℃で焼成して厚さ4μmのガラス層6を形成した。このとき、FIB(Focused Ion Beam)装置を用いて観察した結果、内部電極3は第1の下地電極5とガラス層6を貫通して表面に露出していることが確認された。次に、第1の下地電極5とほぼ同じ位置に同様の方法で第2の下地電極7を形成した。このときに、FIB装置で用いて観察した結果、内部電極3は第2の下地電極7の内部にまで達していることが確認された。次に電気バレルめっきで第2の下地電極7の上にワット系のpH5.5の液でNi層8aを2μm、pH5.5の中性Snめっき液でSn層8bを4μm形成した。このとき端子の導通不良は0/100であった。
Example 1
The first base electrode 5 was formed on a varistor mainly composed of ZnO having an internal electrode of Pd and an outer shape of 1.6 × 0.8 × 0.4 mm. The first base electrode 5 includes a metal component made of 100% Ag and a frit having a softening point of 580 ° C. The firing temperature of the first base electrode 5 was 670 ° C. A glass slurry containing a binder was applied to the chip by a barrel spray method to form a 6 μm glass coating film 6a on the entire surface of the chip. At this time, the average particle diameter of the glass in the slurry is 0.4 μm, and the softening point is 740 ° C. This chip was baked at 770 ° C. to form a glass layer 6 having a thickness of 4 μm. At this time, as a result of observation using a FIB (Focused Ion Beam) apparatus, it was confirmed that the internal electrode 3 penetrated the first base electrode 5 and the glass layer 6 and was exposed to the surface. Next, a second base electrode 7 was formed in substantially the same position as the first base electrode 5 by the same method. At this time, as a result of observation using the FIB apparatus, it was confirmed that the internal electrode 3 reached the inside of the second base electrode 7. Next, 2 μm of the Ni layer 8 a was formed on the second base electrode 7 by a watt-based pH 5.5 solution and 4 μm of the Sn layer 8 b was formed using a neutral Sn plating solution of pH 5.5 on the second base electrode 7. At this time, the terminal conduction failure was 0/100.

(比較例1)
第1の下地電極5を形成しない点以外は、実施例1と同様の方法でセラミック積層電子部品を製造した。このとき端子間の導通不良は100/100であった。FIB装置を用いて観察した結果、内部電極3がガラス層6を貫いていないことが確認された。導通不良の原因は、第1の下地電極5がないので内部電極3が突き出す際の銀の供給源がないことによると考えられる。
(Comparative Example 1)
A ceramic multilayer electronic component was manufactured in the same manner as in Example 1 except that the first base electrode 5 was not formed. At this time, the conduction failure between the terminals was 100/100. As a result of observation using the FIB apparatus, it was confirmed that the internal electrode 3 did not penetrate the glass layer 6. It is considered that the cause of the conduction failure is that there is no silver supply source when the internal electrode 3 protrudes because there is no first base electrode 5.

(比較例2)
軟化点が645℃のガラスを用いた点以外は、実施例1と同様の方法でセラミック積層電子部品を製造した。このとき端子の導通不良は37/100であった。FIB装置を用いて観察した結果、内部電極3の突き出しが不十分であることが確認された。導通不良の原因は、ガラスの軟化点が低いため、カーケンドール効果による内部電極3の突き出しが十分でなかったことによると考えられる。
(Comparative Example 2)
A ceramic multilayer electronic component was produced in the same manner as in Example 1 except that glass having a softening point of 645 ° C. was used. At this time, the conduction failure of the terminal was 37/100. As a result of observation using the FIB apparatus, it was confirmed that the protrusion of the internal electrode 3 was insufficient. The cause of the conduction failure is considered to be that the protrusion of the internal electrode 3 due to the Kirkendall effect was not sufficient because the softening point of the glass was low.

本発明は、サーミスタ、コンデンサ、インダクタ、LTCC(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなるセラミック積層電子部品等、および、それらを備える機器、装置、システム、設備等、ならびに、それらの製造に広く利用することができる。   The present invention includes a thermistor, a capacitor, an inductor, a LTCC (Low Temperature Co-fired Ceramics), a varistor, a ceramic multilayer electronic component composed of a composite part thereof, and a device, an apparatus, a system, a facility, and the like including the same, and It can be widely used for their production.

第1実施形態に係るセラミック積層電子部品の概略断面図である。It is a schematic sectional drawing of the ceramic multilayer electronic component which concerns on 1st Embodiment. セラミック積層電子部品を製造する手順の一例を示す工程断面図である。It is process sectional drawing which shows an example of the procedure which manufactures a ceramic multilayer electronic component. セラミック積層電子部品を製造する手順の一例を示す工程断面図である。It is process sectional drawing which shows an example of the procedure which manufactures a ceramic multilayer electronic component. セラミック積層電子部品を製造する手順の一例を示す工程断面図である。It is process sectional drawing which shows an example of the procedure which manufactures a ceramic multilayer electronic component. セラミック積層電子部品を製造する手順の一例を示す工程断面図である。It is process sectional drawing which shows an example of the procedure which manufactures a ceramic multilayer electronic component. セラミック積層電子部品を製造する手順の一例を示す工程断面図である。It is process sectional drawing which shows an example of the procedure which manufactures a ceramic multilayer electronic component. 第2実施形態に係るセラミック積層電子部品の概略断面図である。It is a schematic sectional drawing of the ceramic multilayer electronic component which concerns on 2nd Embodiment. 内部電極の端部近傍の断面写真を示す図である。It is a figure which shows the cross-sectional photograph of the edge part vicinity of an internal electrode.

符号の説明Explanation of symbols

1…セラミック積層電子部品、2…素体、3…内部電極、3a…端部、4…積層体、5…第1の下地電極、6…ガラス層、6a…ガラス塗膜、7…第2の下地電極、8…端子電極、8a…Ni層、8b…Sn層。   DESCRIPTION OF SYMBOLS 1 ... Ceramic laminated electronic component, 2 ... Element body, 3 ... Internal electrode, 3a ... End part, 4 ... Laminated body, 5 ... 1st base electrode, 6 ... Glass layer, 6a ... Glass coating film, 7 ... 2nd Base electrode, 8 ... terminal electrode, 8a ... Ni layer, 8b ... Sn layer.

Claims (6)

主としてセラミックスからなる素体と、
前記素体の内部に設けられ、かつ前記素体の端面から突出した内部電極と、
前記素体の端面に形成された第1の下地電極と、
前記第1の下地電極及び前記素体の表面を被覆するガラス層と、
前記素体の端面に相当する部位における前記ガラス層上に形成された第2の下地電極と、を有し、
前記内部電極が、前記第1の下地電極及び前記ガラス層を貫通して前記第2の下地電極に達している、
セラミック積層電子部品。
An element made mainly of ceramics,
An internal electrode provided inside the element body and projecting from an end face of the element body;
A first base electrode formed on an end face of the element body;
A glass layer covering a surface of the first base electrode and the element body;
A second base electrode formed on the glass layer in a portion corresponding to the end face of the element body,
The internal electrode reaches the second base electrode through the first base electrode and the glass layer;
Ceramic multilayer electronic components.
前記内部電極及び前記第1の下地電極は、Ag及び/又はPdを含み、
前記第1の下地電極中のPdの含有量が、内部電極より小さい、
請求項1記載のセラミック積層電子部品。
The internal electrode and the first base electrode include Ag and / or Pd,
The Pd content in the first base electrode is smaller than the internal electrode;
The ceramic multilayer electronic component according to claim 1.
前記第1の下地電極のフリットの軟化点が、前記ガラス層の軟化点よりも低い、
請求項1又は2に記載のセラミック積層電子部品。
The softening point of the frit of the first base electrode is lower than the softening point of the glass layer;
The ceramic multilayer electronic component according to claim 1 or 2.
主としてセラミックスからなる素体と、前記素体に内蔵されかつ前記素体の端面において露出した内部電極を備える積層構造体を形成する工程と、
前記素体の端面に第1の下地電極を形成する工程と、
前記第1の下地電極及び前記素体の表面を被覆するガラス層を形成する工程と、
前記ガラス層を焼成する工程と、
前記素体の端面に相当する部位における前記ガラス層上に第2の下地電極を形成する工程と、を有するセラミック積層電子部品の製造方法。
Forming a multilayer structure including an element body mainly made of ceramics, and an internal electrode embedded in the element body and exposed at an end surface of the element body;
Forming a first base electrode on an end face of the element body;
Forming a glass layer covering a surface of the first base electrode and the element body;
Firing the glass layer;
Forming a second base electrode on the glass layer at a portion corresponding to the end face of the element body.
前記ガラスの軟化点は、第2の下地電極の焼成温度よりも高い、
請求項4記載のセラミック積層電子部品の製造方法。
The softening point of the glass is higher than the firing temperature of the second base electrode,
The manufacturing method of the ceramic multilayer electronic component of Claim 4.
前記第2の下地電極を形成する工程の後に、前記第2の下地電極上にめっきにより端子電極を形成する工程をさらに有する、
請求項4記載のセラミック積層電子部品の製造方法。
After the step of forming the second base electrode, the method further includes the step of forming a terminal electrode on the second base electrode by plating.
The manufacturing method of the ceramic multilayer electronic component of Claim 4.
JP2008185012A 2008-07-16 2008-07-16 Ceramic multilayer electronic component and manufacturing method thereof Active JP5131067B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008185012A JP5131067B2 (en) 2008-07-16 2008-07-16 Ceramic multilayer electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008185012A JP5131067B2 (en) 2008-07-16 2008-07-16 Ceramic multilayer electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010027730A true JP2010027730A (en) 2010-02-04
JP5131067B2 JP5131067B2 (en) 2013-01-30

Family

ID=41733295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008185012A Active JP5131067B2 (en) 2008-07-16 2008-07-16 Ceramic multilayer electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5131067B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197509A (en) * 2012-03-22 2013-09-30 Tdk Corp Ceramic electronic component
JP2014060331A (en) * 2012-09-19 2014-04-03 Tdk Corp Multilayer electronic component
WO2015151810A1 (en) * 2014-04-02 2015-10-08 株式会社村田製作所 Chip-type electronic component
JP2017059815A (en) * 2015-09-15 2017-03-23 Tdk株式会社 Laminate electronic component
JP2017162956A (en) * 2016-03-09 2017-09-14 株式会社村田製作所 Electronic component and manufacturing method for the same
US20180082788A1 (en) * 2016-09-20 2018-03-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US10297387B2 (en) * 2016-11-21 2019-05-21 Samsung Electro-Mechanics Co., Ltd. Stress and moisture resistant capacitor and method of manufacturing the same
US10395838B2 (en) * 2016-09-20 2019-08-27 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including an organic layer
US20220293343A1 (en) * 2021-03-08 2022-09-15 Tdk Corporation Ceramic electronic device
WO2022264637A1 (en) * 2021-06-15 2022-12-22 株式会社村田製作所 Electronic component
US11961675B2 (en) * 2021-03-08 2024-04-16 Tdk Corporation Ceramic electronic device having an element body with a boundary layer including Ba and Ti at an end of a ceramic layer

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326503A (en) * 1991-04-25 1992-11-16 Tokin Corp Multilayered ceramic capacitor
JPH0547510A (en) * 1991-08-20 1993-02-26 Murata Mfg Co Ltd Chip varistor
JPH0696907A (en) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd Manufacture of chip varistor
JP2002170736A (en) * 2000-11-29 2002-06-14 Kyocera Corp Laminated electronic component and its manufacturing method
JP2002217004A (en) * 2001-01-18 2002-08-02 Murata Mfg Co Ltd Ceramic electronic component
JP2003243246A (en) * 2002-02-15 2003-08-29 Murata Mfg Co Ltd Laminated ceramic electronic component
JP2004214643A (en) * 2002-12-17 2004-07-29 Tdk Corp Laminated chip varistor and manufacturing method therefor
JP2007242995A (en) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component and its manufacturing method
JP2008159965A (en) * 2006-12-26 2008-07-10 Tdk Corp Electronic component and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326503A (en) * 1991-04-25 1992-11-16 Tokin Corp Multilayered ceramic capacitor
JPH0547510A (en) * 1991-08-20 1993-02-26 Murata Mfg Co Ltd Chip varistor
JPH0696907A (en) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd Manufacture of chip varistor
JP2002170736A (en) * 2000-11-29 2002-06-14 Kyocera Corp Laminated electronic component and its manufacturing method
JP2002217004A (en) * 2001-01-18 2002-08-02 Murata Mfg Co Ltd Ceramic electronic component
JP2003243246A (en) * 2002-02-15 2003-08-29 Murata Mfg Co Ltd Laminated ceramic electronic component
JP2004214643A (en) * 2002-12-17 2004-07-29 Tdk Corp Laminated chip varistor and manufacturing method therefor
JP2007242995A (en) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component and its manufacturing method
JP2008159965A (en) * 2006-12-26 2008-07-10 Tdk Corp Electronic component and manufacturing method thereof

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197509A (en) * 2012-03-22 2013-09-30 Tdk Corp Ceramic electronic component
JP2014060331A (en) * 2012-09-19 2014-04-03 Tdk Corp Multilayer electronic component
US10128043B2 (en) 2014-04-02 2018-11-13 Murata Manufacturing Co., Ltd. Chip-type electronic component
JPWO2015151810A1 (en) * 2014-04-02 2017-04-13 株式会社村田製作所 Chip-type electronic components
CN106133860A (en) * 2014-04-02 2016-11-16 株式会社村田制作所 Chip-type electronic component
WO2015151810A1 (en) * 2014-04-02 2015-10-08 株式会社村田製作所 Chip-type electronic component
JP2017059815A (en) * 2015-09-15 2017-03-23 Tdk株式会社 Laminate electronic component
KR102015809B1 (en) * 2016-03-09 2019-08-29 가부시키가이샤 무라타 세이사쿠쇼 Electronic component and manufacturing method for the same
JP2017162956A (en) * 2016-03-09 2017-09-14 株式会社村田製作所 Electronic component and manufacturing method for the same
KR20170105414A (en) * 2016-03-09 2017-09-19 가부시키가이샤 무라타 세이사쿠쇼 Electronic component and manufacturing method for the same
CN107180699A (en) * 2016-03-09 2017-09-19 株式会社村田制作所 Electronic unit and its manufacture method
US10418180B2 (en) 2016-03-09 2019-09-17 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method for the same
US10541085B2 (en) * 2016-09-20 2020-01-21 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including an organic layer
US10395838B2 (en) * 2016-09-20 2019-08-27 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including an organic layer
US20180082788A1 (en) * 2016-09-20 2018-03-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US10297387B2 (en) * 2016-11-21 2019-05-21 Samsung Electro-Mechanics Co., Ltd. Stress and moisture resistant capacitor and method of manufacturing the same
US11967466B2 (en) 2020-12-31 2024-04-23 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic electronic component
US20220293343A1 (en) * 2021-03-08 2022-09-15 Tdk Corporation Ceramic electronic device
US11961675B2 (en) * 2021-03-08 2024-04-16 Tdk Corporation Ceramic electronic device having an element body with a boundary layer including Ba and Ti at an end of a ceramic layer
WO2022264637A1 (en) * 2021-06-15 2022-12-22 株式会社村田製作所 Electronic component

Also Published As

Publication number Publication date
JP5131067B2 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
JP5131067B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
JP5180753B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
US20230005656A1 (en) Electronic component
US9997293B2 (en) Ceramic electronic component and manufacturing method therefor
JP5142090B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
JP5289794B2 (en) Multilayer electronic component and manufacturing method thereof
JP5293506B2 (en) Ceramic electronic component and method for manufacturing ceramic electronic component
KR101107236B1 (en) Ceramic electronic component
JP4636180B2 (en) Multilayer ceramic electronic components
CN102315017B (en) Ceramic electronic component and manufacturing method therefor
TWI704587B (en) Multilayer ceramic capacitor and its manufacturing method
JP6060945B2 (en) Ceramic electronic component and manufacturing method thereof
CN102222563B (en) Laminated ceramic electronic component and manufacturing method therefor
JP4998800B2 (en) Multilayer chip varistor and manufacturing method thereof
JP2006060147A (en) Ceramic electronic component and capacitor
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
US7110241B2 (en) Substrate
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JP7055588B2 (en) Electronic components
JP2012119373A (en) Manufacturing method of laminated coil component
JP2009206430A (en) Multilayer electronic component and manufacturing method thereof
JP5169314B2 (en) Laminated electronic components
JP5218499B2 (en) Manufacturing method of ceramic multilayer electronic component
KR20140013289A (en) Ceramic electronic component and manufacturing method thereof
JP5221282B2 (en) Ceramic multilayer electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5131067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150