JP2013197509A - Ceramic electronic component - Google Patents
Ceramic electronic component Download PDFInfo
- Publication number
- JP2013197509A JP2013197509A JP2012065892A JP2012065892A JP2013197509A JP 2013197509 A JP2013197509 A JP 2013197509A JP 2012065892 A JP2012065892 A JP 2012065892A JP 2012065892 A JP2012065892 A JP 2012065892A JP 2013197509 A JP2013197509 A JP 2013197509A
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- thickness
- glass
- element body
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、セラミックスを主組成（主成分）とした素体を備えるセラミック電子部品に関する。 The present invention relates to a ceramic electronic component including an element body having ceramic as a main composition (main component).
セラミック電子部品は単板型バリスタ、単板ＮＴＣ、単板ＰＴＣ等の単板型セラミック電子部品、セラミック積層コイル、チップコンデンサー、これらを１チップ中に複合したフィルター、積層チップバリスタ、積層ＮＴＣ、積層ＰＴＣ等の内部電極を有するセラミック積層電子部品、及び巻き線コイルでコアに端子電極を形成したもの等が挙げられるが、いずれの場合も素体がセラミックスであり、素体の外表面には複数の外部電極が形成されている。 Ceramic electronic components are single plate type varistors, single plate type ceramic electronic components such as single plate NTC and single plate PTC, ceramic multilayer coils, chip capacitors, filters in which these are combined in one chip, multilayer chip varistors, multilayer NTCs, multilayers. There are ceramic laminated electronic parts having internal electrodes such as PTC, and winding coils in which terminal electrodes are formed on the core. In either case, the element body is ceramic, and the outer surface of the element body has a plurality of elements. External electrodes are formed.
外部電極は素体の表面の所定の位置に下地電極を形成し、好ましくは、この上に、Ｎｉめっき層およびＳｎめっき層を設ける。かかる構成のセラミック電子部品が例えばプリント配線基板等に実装される際には、端子電極がプリント配線基板の所定の配線部分に設けられた電極にはんだ付けされる。 As the external electrode, a base electrode is formed at a predetermined position on the surface of the element body. Preferably, a Ni plating layer and a Sn plating layer are provided thereon. When the ceramic electronic component having such a configuration is mounted on, for example, a printed wiring board, terminal electrodes are soldered to electrodes provided on predetermined wiring portions of the printed wiring board.
ここで、セラミック電子部品の製造において、Ｎｉ層およびＳｎ層の形成のためにセラミックスからなる素体をめっき液に浸漬させた場合には、素体及び下地電極に存在する微小な細孔にめっき液が侵入し、素体が浸食されたり、素体表面へ直接めっき金属が析出したりといった不具合が発生することがある。また、素体にはんだペーストが接触すると、はんだペーストに含まれるフラックスが素体を直接還元し、接続不良が発生するといった問題も生じ得る。 Here, in the production of ceramic electronic components, when an element body made of ceramics is immersed in a plating solution for forming the Ni layer and the Sn layer, the fine pores existing in the element body and the base electrode are plated. In some cases, the liquid may invade and the element body may be eroded or the plated metal may be deposited directly on the element surface. Further, when the solder paste comes into contact with the element body, the flux contained in the solder paste directly reduces the element body, which may cause a problem of poor connection.
そこで、このような素体中にめっき液が侵入することによる不具合を抑制する技術として、素体の表面を被覆するガラス層を形成する技術が提案されている（特許文献１参照）。 In view of this, as a technique for suppressing problems caused by the penetration of the plating solution into the element body, a technique for forming a glass layer covering the surface of the element body has been proposed (see Patent Document 1).
一方、近年チップ部品の小型化が進展しているが、ガラスコートした小型のセラミック電子部品をプリント基板に実装後、周囲温度の上昇、下降が繰り返されると素体の辺部の表面に形成されたガラスにクラックが発生する場合がある。これは以下の理由によるものと推察される。プリント基板とセラミック電子部品の素体とは熱膨張係数が異なり、周囲温度の上昇、下降に伴い素体は熱応力が発生し、基板から大きな力を受けるが、この力は基板の種類と厚さによりほぼ決定され、素体の大きさにはよらない。一方素体が小さくなると基板から受ける力はほとんど同じであるので、単位体積に作用する応力は大きくなる。ここでガラスは割れやすく、またガラス焼成時にガラスと素体の熱膨張係数の違いによりガラスと素体の間には熱ひずみが発生しているので、ガラス層にクラックが発生すると考えられる。また辺部の表面のガラス層にクラックが発生するのは、この部分に応力が集中することによると考えられる。このようなクラックが発生すると、高湿雰囲気で水分が素体内部に侵入して特性が変動する可能性がある。 On the other hand, chip parts have been miniaturized in recent years, but after mounting a small glass-coated ceramic electronic component on a printed circuit board, the ambient temperature is repeatedly raised and lowered, and formed on the surface of the side of the element body. Cracks may occur in the glass. This is presumably due to the following reasons. The thermal expansion coefficient differs between the printed circuit board and the ceramic electronic component body, and as the ambient temperature rises and falls, the body generates thermal stress and receives a large force from the board. This force depends on the type and thickness of the board. It is almost determined by the size and does not depend on the size of the prime field. On the other hand, since the force received from the substrate is almost the same when the element body is small, the stress acting on the unit volume is large. Here, the glass is easily cracked, and it is considered that cracks are generated in the glass layer because thermal strain is generated between the glass and the base body due to the difference in thermal expansion coefficient between the glass and the base body when the glass is fired. Moreover, it is thought that a crack generate | occur | produces in the glass layer of the surface of a side part by stress concentrating on this part. When such a crack occurs, there is a possibility that moisture may enter the element body in a high-humidity atmosphere and the characteristics may change.
本発明は上述の課題に鑑みてなされたものであり、周囲温度の上昇及び下降が繰り返されることにより発生するガラス層のクラックが防止できるセラミック電子部品を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a ceramic electronic component that can prevent a glass layer from cracking due to repeated increase and decrease in ambient temperature.
上述した課題を解決し、目的を達成するために、本発明のセラミック電子部品は、素体と、前記素体の外表面に形成された複数の外部電極及びガラス層とを有し、前記素体は辺部および面部を有し、前記辺部の表面のガラス層の厚さが前記面部の表面のガラス層より薄いことを特徴とする。これにより、周囲温度の上昇及び下降が繰り返されることによって発生するガラス層のクラックを防止することができる。 In order to solve the above-described problems and achieve the object, a ceramic electronic component of the present invention includes an element body, and a plurality of external electrodes and a glass layer formed on an outer surface of the element body. The body has a side part and a surface part, and the thickness of the glass layer on the surface of the side part is thinner than the glass layer on the surface of the surface part. Thereby, the crack of the glass layer which generate | occur | produces when the raise and fall of ambient temperature are repeated can be prevented.
また本発明のセラミック電子部品は辺部の表面のガラス厚／面部の表面のガラス厚が０．１以上０．８以下であることが好ましい。これにより、周囲温度の上昇及び下降が繰り返されることによって発生するガラス層のクラックをより確実に防止できる。 In the ceramic electronic component of the present invention, the glass thickness of the surface of the side part / the glass thickness of the surface part of the surface part is preferably 0.1 or more and 0.8 or less. Thereby, the crack of the glass layer which generate | occur | produces by repeating the raise and fall of ambient temperature can be prevented more reliably.
また本発明のセラミック電子部品は面部のガラス層の厚さが０．１μｍ以上で４μｍ以下であることが好ましい。これにより周囲温度の上昇及び下降が繰り返されることによって発生するガラス層のクラックをより一層確実に防止できる。 Moreover, it is preferable that the thickness of the glass layer of a surface part is 0.1 to 4 micrometer in the ceramic electronic component of this invention. Thereby, the crack of the glass layer which generate | occur | produces by repeating the raise and fall of ambient temperature can be prevented much more reliably.
また本発明のセラミック電子部品は部品のセラミック部の体積が１ｍｍ３以下であることが好ましい。このような場合に、特にガラス層のクラック低減効果が顕著となる。 In the ceramic electronic component of the present invention, the volume of the ceramic portion of the component is preferably 1 mm 3 or less. In such a case, the effect of reducing cracks in the glass layer is particularly remarkable.
本発明によれば、周囲温度の上昇及び下降が繰り返されることにより発生するガラス層のクラックを防止できる。 According to the present invention, it is possible to prevent the glass layer from cracking due to repeated increase and decrease of the ambient temperature.
以下、本発明の好適な実施形態について詳細に説明するが、本発明は以下の実施形態に限定されるものではない。 Hereinafter, preferred embodiments of the present invention will be described in detail, but the present invention is not limited to the following embodiments.
本実施形態によるセラミック電子部品の一例として、セラミック積層電子部品の例を示す。図１は、本実施形態によるセラミック積層電子部品の一例を示す斜視図である。図２は、図１のＩ−Ｉ線における断面図であり、図３は、図１のII−II線における断面図である。 As an example of the ceramic electronic component according to the present embodiment, an example of a ceramic multilayer electronic component is shown. FIG. 1 is a perspective view showing an example of the ceramic multilayer electronic component according to the present embodiment. 2 is a cross-sectional view taken along the line II of FIG. 1, and FIG. 3 is a cross-sectional view taken along the line II-II of FIG.
セラミック積層電子部品１は、セラミックスからなる素体２と、複数の内部電極３とを含む積層体４を有し、換言すれば、素体２と内部電極３が積層された単位構造１０を少なくとも１つ備えたものである。より具体的には、積層体４の一方の表面に露出した端部を有する内部電極３と、積層体４の他方の表面に露出した端部を有する内部電極３とが交互に積層されている。積層体４の両表面には、それらの表面を覆うように下地電極６が設けられており、各下地電極６は、積層体４の一方の表面から露出した内部電極３の群、あるいは積層体４の他方の面から露出した内部電極３の群に電気的に接続されている。 The ceramic multilayer electronic component 1 has a multilayer body 4 including an element body 2 made of ceramics and a plurality of internal electrodes 3. In other words, at least a unit structure 10 in which the element body 2 and the internal electrodes 3 are laminated is provided. It has one. More specifically, the internal electrodes 3 having end portions exposed on one surface of the laminate 4 and the internal electrodes 3 having end portions exposed on the other surface of the laminate 4 are alternately laminated. . Base electrodes 6 are provided on both surfaces of the laminate 4 so as to cover the surfaces, and each base electrode 6 is a group of internal electrodes 3 exposed from one surface of the laminate 4 or a laminate. 4 is electrically connected to the group of internal electrodes 3 exposed from the other surface.
セラミック積層電子部品１の素体２はセラミックス、具体的には、半導体セラミックス、誘電体セラミックス及び磁性体セラミックスからなる。いずれの場合にも、素体２にはＺｎが含まれることがある。半導体セラミックスでは、バリスタ、サーミスタなどの主成分として、また、誘電体セラミックス及び磁性体セラミックスでは、焼結助剤としてＺｎを含む低融点ガラスが好ましく用いられる。特に後者では、セラミック積層部品の小型化に伴い薄層化が進み、このためにさらに焼結温度の低下が進んでおり、使用例も一段と増加している。 The element body 2 of the ceramic multilayer electronic component 1 is made of ceramics, specifically, semiconductor ceramics, dielectric ceramics, and magnetic ceramics. In either case, the element body 2 may contain Zn. For semiconductor ceramics, low melting point glass containing Zn as a sintering aid is preferably used as the main component of varistors, thermistors, etc., and dielectric ceramics and magnetic ceramics. In particular, in the latter case, the thickness of the ceramic multilayer component has been reduced with the reduction in the size of the ceramic laminated part. For this reason, the sintering temperature has been further lowered, and the number of usage examples has further increased.
特に積層コイル、チップコンデンサー等のセラミック電子部品では小型化のトレンドが顕著であり、この為には材料の焼結温度を下げる必要がある。これを達成する為に焼結助剤として亜鉛系等の低融点ガラスを添加することが好ましく行われる。この場合焼結温度は低下する反面、素体２の強度及び耐薬品性は低下する傾向にある。よって、素体２の表面が露出していると、後の工程で端子電極をめっき処理にて形成する場合に素体２の粒界部分が選択的にエッチングされて機械的強度はさらに低下し、端子剥離及び素体のクラック発生の可能性が出てくる。 In particular, ceramic electronic components such as multilayer coils and chip capacitors are prominent in miniaturization. For this purpose, it is necessary to lower the sintering temperature of the material. In order to achieve this, it is preferable to add a low melting point glass such as zinc as a sintering aid. In this case, the sintering temperature decreases, but the strength and chemical resistance of the element body 2 tend to decrease. Therefore, if the surface of the element body 2 is exposed, the grain boundary portion of the element body 2 is selectively etched when the terminal electrode is formed by plating in a later step, and the mechanical strength further decreases. There is a possibility of terminal peeling and cracking of the element body.
また、実装時にフラックスが素体を還元したり、ピンホールから素体の内部に侵入したりするので、実装後にＩＲ（絶縁抵抗）不良が発生したり、長期信頼性試験でマイグレーション不良が発生したりする場合がある。 In addition, the flux reduces the element body during mounting or penetrates into the element body from the pinhole, resulting in IR (insulation resistance) failure after mounting or migration failure in long-term reliability tests. Sometimes.
またチップバリスタの場合は、主組成に酸化物としてＺｎを含み、素体２の表面が露出していると、めっき中に素体２そのものがエッチングされ、素体２の強度が低下して、例えば端子電極にＮｉめっき層を形成する場合はこの層の応力により剥離不良が発生して実装時に半田食われが多発する場合がある。また、少なくとも素体２の粒内の抵抗が低いので、めっき中に素体２表面にめっきが付着して外観不良、ショート不良が発生する場合もある。 In the case of a chip varistor, if the main composition contains Zn as an oxide and the surface of the element body 2 is exposed, the element body 2 itself is etched during plating, and the strength of the element body 2 decreases. For example, when a Ni plating layer is formed on the terminal electrode, peeling failure may occur due to the stress of this layer, and solder erosion may occur frequently during mounting. In addition, at least the resistance in the grains of the element body 2 is low, so that plating may adhere to the surface of the element body 2 during plating, resulting in appearance defects and short circuit defects.
上記の不具合を防止する為に、本実施形態のセラミック積層電子部品１では、素体２の外表面にはガラス層５が形成されている。これにより、めっき中のめっき液、及び実装中のフラックス等、素体を腐食したり還元したりして悪影響を与える可能性のある薬液が素体と直接に触れることを防止し、信頼性を高めることが出来る。また、ガラスは絶縁体であるので、電気めっき中にめっきが、ガラス表面に析出することも防止出来る。 In order to prevent the above problems, a glass layer 5 is formed on the outer surface of the element body 2 in the ceramic multilayer electronic component 1 of the present embodiment. This prevents chemical solutions that may adversely affect the base body, such as plating liquid during plating and flux during mounting, from directly touching the base body and improve reliability. Can be raised. Moreover, since glass is an insulator, plating can be prevented from being deposited on the glass surface during electroplating.
ガラス層５の形成方法は、スパッター法、電子ビーム蒸着法、熱ＣＶＤ法、プラズマＣＶＤ法、ガラススラリーをスプレーして加熱する方法、ディップ法、ゾルゲル法、等が挙げられる。 Examples of the method for forming the glass layer 5 include a sputtering method, an electron beam evaporation method, a thermal CVD method, a plasma CVD method, a method of spraying and heating a glass slurry, a dipping method, a sol-gel method, and the like.
一例を挙げると、端子電極形成前のチップをバレルの内部に投入して、バレルを回転させながら上記の方法でガラス層を積層体４の６面全面及び１２辺に連続的に形成する。次に所定の位置にＣｕ、Ａｇ等の金属ペーストを塗布して
焼成し、下地電極６を形成する。下地電極６と内部電極３との導通は金属ペーストの焼成中にガラスが下地電極６内部に拡散するので、確保出来る。
For example, the chip before forming the terminal electrode is put into the barrel, and the glass layer is continuously formed on the entire 6 surfaces and 12 sides of the laminate 4 by the above method while rotating the barrel. Next, a metal paste such as Cu or Ag is applied at a predetermined position and baked to form the base electrode 6. The conduction between the base electrode 6 and the internal electrode 3 can be ensured because the glass diffuses into the base electrode 6 during firing of the metal paste.
本実施形態のセラミック積層電子部品１は、素体２が外部に露出している部分、すなわち外表面に辺部と面部とを有している。そして、図２に示すように、辺部の表面のガラス層５ｂの厚さが面部の表面のガラス層５ａの厚さより薄い。こうすることにより、基板に実装した後に温度が上下する環境に置かれた場合のセラミック積層電子部品１の辺部の表面のガラス層のクラックの発生を低減することが出来、特に小型の電子部品の場合に著しい効果がある。 The ceramic multilayer electronic component 1 of the present embodiment has a portion where the element body 2 is exposed to the outside, that is, an outer surface, and a side portion and a surface portion. And as shown in FIG. 2, the thickness of the glass layer 5b of the surface of a side part is thinner than the thickness of the glass layer 5a of the surface of a surface part. By doing so, it is possible to reduce the occurrence of cracks in the glass layer on the surface of the side of the ceramic multilayer electronic component 1 when it is placed in an environment where the temperature rises and falls after being mounted on the substrate, and in particular, a small electronic component. In the case of, there is a significant effect.
ここで辺部の表面のガラス層の厚さは次のように評価する。まず積層体（積層部品でない場合は焼結体）４の辺に垂直に部品を切断、研磨し、ＳＥＭ写真を撮影する。この断面における積層体（焼結体）４の角部、すなわちＲの形成されている表面部分を辺部として、辺部の表面のガラスの断面積を辺部の長さで割ったものを辺部の表面のガラス厚とする。辺部の表面のガラスの断面積及び辺部の長さは、ＳＥＭ写真を画像処理して算出する。尚、辺部のＲが場所により変化している場合は表面部分の各点の曲率半径を画像処理で算出して、最小となる点を求め、この点から曲率半径が２倍になるまでの範囲を辺部とする。 Here, the thickness of the glass layer on the surface of the side portion is evaluated as follows. First, the part is cut and polished perpendicularly to the side of the laminated body (or a sintered body if it is not a laminated part) 4 and an SEM photograph is taken. The corner of the laminate (sintered body) 4 in this cross section, that is, the surface portion where R is formed as a side, and the cross-sectional area of the glass on the surface of the side divided by the length of the side. The glass thickness of the surface of the part. The cross-sectional area of the glass on the surface of the side part and the length of the side part are calculated by image processing of the SEM photograph. In addition, when R of a side part changes with places, the radius of curvature of each point of the surface portion is calculated by image processing to obtain a minimum point, and from this point until the radius of curvature is doubled The range is the side.
また、面部は、前述のようにして求めた辺部以外の範囲、すなわち、断面において隣り合う２つの辺部の互いに近接した側にある２つの端点の間に存在する範囲を指す。この面部の表面のガラス層の厚さは、上記断面において、面部の表面の中心点から両側に、辺部の長さの１／２の範囲のガラスの断面積を辺部の長さで割ったものとする。 Further, the surface portion refers to a range other than the side portion obtained as described above, that is, a range existing between two end points on the adjacent sides of two side portions adjacent to each other in the cross section. The thickness of the glass layer on the surface of the surface is determined by dividing the cross-sectional area of the glass in the range of ½ of the length of the side by the length of the side on both sides from the center point of the surface of the surface. Shall be.
一般的な略六面体の電子部品の場合、断面には４つの辺部及び面部があるが、これらの表面のガラス層の厚さの平均値をこの部品の辺部及び面部の表面のガラス層の厚さとする。 In the case of a general substantially hexahedron electronic component, the cross section has four sides and a surface portion. The average value of the thickness of the glass layer on the surface is the average value of the glass layer on the surface of the side and the surface portion of the component. Thickness.
また、異なる辺部の交点では、基板実装後に温度が上下する環境に置かれた場合の熱応力が最大になるので、辺部の表面よりもさらにガラス厚が薄いことが好ましい。 Further, at the intersection of different side portions, since the thermal stress is maximized when placed in an environment where the temperature rises and falls after mounting on the substrate, the glass thickness is preferably thinner than the surface of the side portion.
辺部のうち、最小となる曲率半径は１０〜５０μｍが好ましい。１０μｍより小さい場合は基板実装後に温度が上下する環境に置かれた場合の熱応力が辺部に集中して、本実施形態によるクラックの低減効果が十分に得られない場合がある。また、５０μｍより大きい場合は機能部の有効体積が減少して特性が低下する場合がある。 Of the sides, the minimum curvature radius is preferably 10 to 50 μm. If it is smaller than 10 μm, the thermal stress when placed in an environment where the temperature rises and falls after mounting on the substrate is concentrated on the side, and the crack reduction effect according to this embodiment may not be sufficiently obtained. On the other hand, if it is larger than 50 μm, the effective volume of the functional part may decrease and the characteristics may deteriorate.
小型のセラミック電子部品をプリント基板に実装後、温度が上下する環境に置かれると、素体の辺部の表面に形成されたガラスにクラックが発生する場合があるが、このメカニズムは次のように推察される。これはプリント基板とセラミック電子部品の素体とは熱膨張係数が異なり、ヒートサイクル試験では素体は熱応力の発生に伴い、基板から大きな力を受けるが、この力は基板の種類と厚さによりほぼ決定され、素体の大きさにはよらない。一方素体が小さくなると基板から受ける力はほとんど同じであるので、単位体積に作用する応力は大きくなる。ここでガラスは割れやすく、またガラス層を形成するため焼成を行うが、このときにガラスと素体の熱膨張係数の違いによりガラスと素体の間には熱ひずみが発生しているので、焼成後の冷却によってガラス層にクラックが発生すると考えられる。また辺部の表面のガラス層にクラックが発生するのは、この部分に応力が集中することによると考えられる。 If small ceramic electronic components are mounted on a printed circuit board and placed in an environment where the temperature rises or falls, cracks may occur in the glass formed on the surface of the side of the element body. This mechanism is as follows. Is inferred. This is because the thermal expansion coefficient is different between the printed circuit board and the ceramic electronic component element, and in the heat cycle test, the element element receives a large force from the substrate as thermal stress occurs. This force depends on the type and thickness of the substrate. It is almost determined by and does not depend on the size of the prime field. On the other hand, since the force received from the substrate is almost the same when the element body is small, the stress acting on the unit volume is large. Here, the glass is easy to break, and is baked to form a glass layer. At this time, due to the difference in thermal expansion coefficient between the glass and the body, thermal strain is generated between the glass and the body, It is thought that cracks occur in the glass layer due to cooling after firing. Moreover, it is thought that a crack generate | occur | produces in the glass layer of the surface of a side part by stress concentrating on this part.
ここで辺部の表面のガラス層の厚さを薄くすると、まずこの部分のガラスの柔軟性が上がり割れにくくなる。これは、多くのプラスチックでは膜厚が厚いと割れたりクラックが発生したりするが、膜厚を薄くしてフィルム状に形成すると柔軟性が増して割れにくくなるのと同じメカニズムであると考えられる。次にガラス形成時の熱応力が小さくなる。これは、熱応力がガラス厚にほぼ比例することによる。このように、辺部の表面のガラス層を薄くすると、この部分のガラスの柔軟性が上がり、また層に内在する熱応力を小さく出来るので、基板実装後に温度が上下する環境に置かれた場合のガラス層のクラックの発生を低減出来ると考えられる。 Here, when the thickness of the glass layer on the surface of the side portion is reduced, first, the flexibility of the glass in this portion is increased and it is difficult to break. This is thought to be the same mechanism that many plastics crack or crack when the film thickness is large, but when the film thickness is reduced and formed into a film shape, it becomes flexible and difficult to crack. . Next, the thermal stress at the time of glass formation becomes small. This is because the thermal stress is approximately proportional to the glass thickness. In this way, if the glass layer on the surface of the side is made thinner, the glass of this part will be more flexible, and the thermal stress inherent in the layer can be reduced, so if it is placed in an environment where the temperature rises and falls after mounting on the board It is considered that the occurrence of cracks in the glass layer can be reduced.
辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さは０．１〜０．８であることが好ましい。辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さがこの範囲にある場合、基板実装後に温度が上下する環境に置かれた場合を想定した試験として、たとえば−４０〜１２５℃でのヒートサイクル試験を１０００サイクル行った場合に辺部の表面のガラス層のクラックの発生を効果的に低減することが出来る。上記比率が０．８より大きいとヒートサイクル試験時のクラックの発生の低減効果が不十分であり、また０．１未満では辺部の表面のガラス層の連続性を担保するのが困難になる。 The thickness of the glass layer 5b on the surface of the side / the thickness of the glass layer 5a on the surface of the surface is preferably 0.1 to 0.8. When the thickness of the glass layer 5b on the surface of the side portion / the thickness of the glass layer 5a on the surface of the surface portion is within this range, as a test assuming a case where the temperature is increased or decreased after mounting on the substrate, for example, − When 1000 cycles of the heat cycle test at 40 to 125 ° C. are performed, the generation of cracks in the glass layer on the side surface can be effectively reduced. If the ratio is greater than 0.8, the effect of reducing the occurrence of cracks during the heat cycle test is insufficient, and if it is less than 0.1, it is difficult to ensure the continuity of the glass layer on the side surface. .
また、辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さは０．１〜０．６であることがさらに好ましい。この場合は前述のヒートサイクル試験を２０００サイクル行った場合でも辺部の表面のガラス層のクラックの発生を効果的に低減することが出来る。 Further, the thickness of the glass layer 5b on the surface of the side part / the thickness of the glass layer 5a on the surface of the surface part is more preferably 0.1 to 0.6. In this case, the occurrence of cracks in the glass layer on the side surface can be effectively reduced even when the above heat cycle test is performed 2000 times.
また、辺部の表面のガラス層５ｂの厚さ／面部の表面のガラス層５ａの厚さは０．１〜０．４であることが最も好ましい。この場合は前述のヒートサイクル試験を３０００サイクル行った場合でも辺部の表面のガラス層のクラックの発生を効果的に低減することが出来る。 The thickness of the glass layer 5b on the surface of the side part / the thickness of the glass layer 5a on the surface of the surface part is most preferably 0.1 to 0.4. In this case, even when the above-described heat cycle test is performed for 3000 cycles, the generation of cracks in the glass layer on the surface of the side portion can be effectively reduced.
また、面部の表面のガラス層５ａの厚さは４μｍ以下が好ましい。こうすることにより、ガラス層５全体の柔軟性を上げると同時に内在する熱応力を低下出来るので前述のヒートサイクル試験でのクラックの発生をより低減出来る。 Moreover, the thickness of the glass layer 5a on the surface of the surface portion is preferably 4 μm or less. By doing so, the flexibility of the glass layer 5 as a whole can be raised and the thermal stress inherent in the glass layer 5 can be lowered, so that the occurrence of cracks in the heat cycle test can be further reduced.
また内部電極のあるセラミック電子部品の場合ではガラスが厚いと内部電極と下地電極との導通を担保するのが難しくなるので、面部の表面のガラス層の厚さは２μｍ以下が好ましい。 In the case of a ceramic electronic component having an internal electrode, if the glass is thick, it becomes difficult to ensure conduction between the internal electrode and the base electrode. Therefore, the thickness of the glass layer on the surface portion is preferably 2 μm or less.
さらに内部電極にＰｄを含まない場合は下地電極焼成時の内部電極の突き出しがないので、面部の表面のガラス層の厚さは１μｍ以下が好ましい。Ｐｄを含まない内部電極の例としてＡｇ、Ｎｉ、Ｃｕが挙げられる。 Furthermore, when the internal electrode does not contain Pd, there is no protrusion of the internal electrode during firing of the base electrode, and therefore the thickness of the glass layer on the surface portion is preferably 1 μm or less. Examples of internal electrodes not containing Pd include Ag, Ni, and Cu.
一方面部の表面のガラス層の厚さが０．１μｍ以下になると面部の表面のガラス層にピンホールが多くなり信頼性に影響を与える場合が出てくる。 On the other hand, when the thickness of the glass layer on the surface portion is 0.1 μm or less, there are cases where pinholes increase in the glass layer on the surface portion and affect the reliability.
またガラス層５は面部の表面、辺部の表面ともに連続して形成されていることが好ましい。ガラス層５が不連続であると、めっき中にこの部分からめっき液が素体内部に侵入して素体を腐食したり、また実装時にフラックスが素体内部に侵入して素体を還元したりするので、特性変動もしくは信頼性の低下を来す場合がある。 Moreover, it is preferable that the glass layer 5 is continuously formed in the surface of a surface part, and the surface of a side part. If the glass layer 5 is discontinuous, the plating solution penetrates into the element body from this part during plating and corrodes the element body, or the flux penetrates into the element body during mounting and reduces the element body. As a result, characteristic fluctuations or reliability degradation may occur.
また、ガラス層５が連続である場合でも、辺部又は面部それぞれの中で局所的にガラス厚が薄い部分があると基板実装後に温度が上下する環境に置かれた際この部分に熱応力が集中してクラックが生じる場合があるので好ましくない。ガラス厚の最小値は辺部の表面もしくは面部の表面のガラス厚の１／１０以上であることが好ましい。 Further, even when the glass layer 5 is continuous, if there is a portion where the glass thickness is locally thin in each of the side portions or the surface portions, thermal stress is applied to this portion when placed in an environment where the temperature rises and falls after mounting the substrate. This is not preferable because cracks may occur due to concentration. The minimum value of the glass thickness is preferably 1/10 or more of the glass thickness of the surface of the side portion or the surface of the face portion.
辺部の表面のガラス層５ｂの厚さを面部の表面のガラス層５ａの厚さより薄くする方法は、特に限定されないが、例えばガラス層形成後バレル研磨を行う方法が適用できる。バレル研磨でのガラス層厚の減少は、辺部の表面が大きいので、辺部の表面のガラス層５ｂの厚さが面部の表面のガラス層５ａの厚さより薄くなる。また、ガラススラリーをスプレーして素体表面にスラリー層を形成して、その後に加熱してスラリー中のガラス粉を溶かし、連続的なガラス層を形成する、いわゆるバレルスプレー法では、加熱する前にバレル研磨を行うことが好ましい。こうすることにより辺部の表面のスラリー層にある程度ピンホールが発生しても、加熱時に溶融したガラスの濡れ広がりで修復が可能であり、辺部の表面のガラス層５ｂをより薄くしてもガラス層５の連続性が担保出来る。 Although the method of making the thickness of the glass layer 5b on the surface of the side portion thinner than the thickness of the glass layer 5a on the surface of the surface portion is not particularly limited, for example, a method of performing barrel polishing after forming the glass layer can be applied. The reduction of the glass layer thickness in the barrel polishing is such that the surface of the side portion is large, so that the thickness of the glass layer 5b on the surface of the side portion is thinner than the thickness of the glass layer 5a on the surface of the surface portion. In addition, the glass slurry is sprayed to form a slurry layer on the surface of the element body, and then heated to melt the glass powder in the slurry to form a continuous glass layer. It is preferable to perform barrel polishing. By doing this, even if pinholes are generated to some extent in the slurry layer on the side surface, it can be repaired by spreading the glass melted during heating, and even if the glass layer 5b on the side surface is made thinner. The continuity of the glass layer 5 can be ensured.
ガラス層５の組成は、耐薬品性を考慮してアルカリ酸化物の含有量が１０ｗｔ．％以下、Ｚｎ酸化物の含有量が５ｗｔ．％以下であることが好ましく、同様の理由でガラスの融点は６５０℃以上であることが好ましい。後者はガラスの融点が高いほど耐薬品性が良好であることによる。また、アルカリ酸化物を含まない無アルカリガラスは耐マイグレーション性が高く、高温耐湿試験でガラスの比抵抗が低下しないので好ましいが、ＳｉＯ２が１００％の石英ガラスは熱膨張係数が非常に小さく、固く脆いので、ヒートショックによりクラック発生もしくは素体から剥離する場合がある。 The composition of the glass layer 5 has an alkali oxide content of 10 wt. % Or less, the Zn oxide content is 5 wt. %, And for the same reason, the melting point of the glass is preferably 650 ° C. or higher. The latter is because the higher the melting point of the glass, the better the chemical resistance. Further, an alkali-free glass containing no alkali oxide is preferable because it has high migration resistance and does not decrease the specific resistance of the glass in a high-temperature moisture resistance test, but quartz glass with 100% SiO 2 has a very small thermal expansion coefficient, Since it is hard and brittle, it may crack or peel off from the element body due to heat shock.
また、連続性を担保する為に、ガラス層５は非晶質であることが好ましい。結晶化ガラスは焼成時にチップ同士の固着を防止出来るメリットがあるが、ガラス層が多孔質になる傾向があり、めっき中にめっき液が素体の内部に侵入したり、実装時にフラックスが素体に接触して素体を還元したりする可能性がある。 In order to ensure continuity, the glass layer 5 is preferably amorphous. Crystallized glass has the merit of preventing sticking between chips during firing, but the glass layer tends to be porous, so that the plating solution penetrates into the body during plating or the flux is mounted during mounting. There is a possibility that the element body may be reduced by contact with the substrate.
また、ガラスの熱膨張係数は素体２の熱膨張係数の１．５倍より小さいことが好ましい。こうすることにより、ガラス焼成の冷却時に発生する熱応力によるガラス層のクラックをより確実に防止することが出来る。 Further, the thermal expansion coefficient of the glass is preferably smaller than 1.5 times the thermal expansion coefficient of the element body 2. By doing so, it is possible to more reliably prevent cracking of the glass layer due to thermal stress generated during cooling of the glass firing.
本実施形態によるガラスクラック低減効果はチップの体積が小さいほど顕著であり、１ｍｍ３以下で効果が明確に現れ、０．２５ｍｍ３
以下でさらに顕著になり、０．０５ｍｍ３以下で最も有効である。
Glass crack reducing effect of the present embodiment is more conspicuous as the volume of the chip is small, the effect appears clearly in 1 mm 3 or less, 0.25 mm 3
It becomes more prominent below, and is most effective at 0.05 mm 3 or less.
内部電極３には、素体２との間での確実なオーミック接触を可能とする観点から、例えば、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕ、またはＡｌを主成分とする材料が用いられるが、特に材料に限定はない。 For the internal electrode 3, for example, a material mainly composed of Ag, Pd, Ni, Cu, or Al is used from the viewpoint of enabling reliable ohmic contact with the element body 2. There is no limitation.
下地電極６は、例えば、積層体４の表面への導電性ペーストの塗布および焼成により得られる。下地電極６を形成するための導電性ペーストとしては、主として、ガラス粉末（フリット）と、有機ビヒクル（バインダー）と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極６が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。例えば、下地電極６は、金属成分としてＡｇ、Ｃｕ、および、Ｚｎを含む。 The base electrode 6 is obtained, for example, by applying and baking a conductive paste on the surface of the laminate 4. The conductive paste for forming the base electrode 6 mainly includes a glass powder (frit), an organic vehicle (binder), and a metal powder. By firing the conductive paste, the organic vehicle is The base electrode 6 that volatilizes and finally contains a glass component and a metal component is formed. In addition, you may add various additives, such as a viscosity modifier, an inorganic binder, and an oxidizing agent, to an electrically conductive paste as needed. For example, the base electrode 6 contains Ag, Cu, and Zn as metal components.
図４に示すように、セラミック積層電子部品１の下地電極６の表面に、さらに、電気めっき等の手段により端子電極７が形成される。これらの端子電極７と、例えば、配線基板上の電極とが半田等により接合される。 As shown in FIG. 4, a terminal electrode 7 is further formed on the surface of the base electrode 6 of the ceramic multilayer electronic component 1 by means of electroplating or the like. These terminal electrodes 7 are joined to, for example, electrodes on the wiring board by soldering or the like.
端子電極７は、例えば、下地電極６側から積層形成されたＮｉ層７ａおよびＳｎ層７ｂを含む２層構造を有する。Ｎｉ層７ａは、実装時に溶融状態の半田と下地電極６との接触を防止して、半田食われを防止するものである。その厚さは例えば２μｍ程度である。Ｎｉ層７ａを厚くするほど半田食われは抑制できるが生産性は低下する。またＮｉ層７ａを電気めっき法で形成する場合は、層を厚くすると応力が増大し、Ｎｉ層７ａと下地電極６間、もしくは下地電極６と素体２間で剥離が発生する場合がある。 The terminal electrode 7 has, for example, a two-layer structure including a Ni layer 7a and a Sn layer 7b that are stacked from the base electrode 6 side. The Ni layer 7a prevents contact between the molten solder and the base electrode 6 during mounting, and prevents solder erosion. The thickness is about 2 μm, for example. The thicker the Ni layer 7a, the more the solder erosion can be suppressed, but the productivity is lowered. When the Ni layer 7a is formed by electroplating, the stress increases as the layer is thickened, and peeling may occur between the Ni layer 7a and the base electrode 6 or between the base electrode 6 and the element body 2.
Ｎｉ層７ａは好ましくは電気めっき法で形成される。めっき装置は電気バレルめっき装置が好ましく用いられる。この場合、バケットと称する不導通性の網籠にチップ及びメディアと称する金属球を投入し、これを回転させながらタンブラーと称する陰極をこの混合体の内部に挿入してめっきを行う。電子はタンブラーからメディアを介してチップの下地電極６に供給され、下地電極６上にＮｉが析出する。 The Ni layer 7a is preferably formed by electroplating. As the plating apparatus, an electric barrel plating apparatus is preferably used. In this case, a metal ball called a chip and a medium is put into a non-conductive net called a bucket, and a cathode called a tumbler is inserted into the mixture while rotating to perform plating. The electrons are supplied from the tumbler to the base electrode 6 of the chip through the medium, and Ni is deposited on the base electrode 6.
Ｎｉめっき液の種類はワット浴、もしくはスルファミン酸Ｎｉめっき液が好ましく用いられる。ワット浴からの析出被膜は素地との密着性がよく、半光沢で耐食性がある。ワット浴の組成は、硫酸Ｎｉ６水和物２００〜３８０ｇ／Ｌ、塩化Ｎｉ６水和物３０〜６０ｇ／Ｌ、ほう酸３０〜４５ｇ／Ｌである。通常ｐＨ１．５〜５、温度４０〜７０℃で用いられ、ｐＨ調整剤は炭酸Ｎｉがよく用いられる。 As the type of the Ni plating solution, a Watt bath or a sulfamic acid Ni plating solution is preferably used. The deposited film from the Watt bath has good adhesion to the substrate, and is semi-glossy and corrosion resistant. The composition of the Watt bath is 200 to 380 g / L of sulfuric acid Ni hexahydrate, 30 to 60 g / L of Ni chloride hexachloride, and 30 to 45 g / L of boric acid. Usually, the pH is 1.5 to 5 and the temperature is 40 to 70 ° C., and the pH adjuster is often Ni carbonate.
スルファミン酸Ｎｉめっき液の組成は、通常、スルファミン酸Ｎｉ４水和物３５０〜４５０ｇ／Ｌ、ほう酸３０〜４０ｇ／Ｌ、臭化Ｎｉ３〜１０ｇ／Ｌであり、ｐＨ４〜４．５、温度４０〜６０℃で用いられる。ｐＨ調整剤はワット浴と同様に炭酸Ｎｉが用いられる。 The composition of the sulfamic acid Ni plating solution is usually 350 to 450 g / L sulfamic acid Ni tetrahydrate, 30 to 40 g / L boric acid, 3 to 10 g / L bromide, pH 4 to 4.5, and temperature 40 to 60. Used at ° C. As the pH adjuster, Ni carbonate is used as in the Watts bath.
Ｓｎ層７ｂは、半田の濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度とされる。Ｓｎ層７ｂも好ましくは電気バレルめっきで形成される。 The Sn layer 7b has a function of improving the wettability of the solder, and the thickness thereof is, for example, about 4 μm. The Sn layer 7b is also preferably formed by electric barrel plating.
Ｓｎめっき液にはｐＨが１２以上のアルカリ性Ｓｎめっき液（Ｓｎ酸塩浴）、ｐＨが２以下の酸性Ｓｎめっき液、ｐＨが４〜５の中性Ｓｎめっき液があるが、セラミックス素体は耐薬品性に課題がある場合が多く、強アルカリ、強酸ともに素体が腐食されるので中性のＳｎめっき液が好ましい。 The Sn plating solution includes an alkaline Sn plating solution (Sn salt bath) having a pH of 12 or more, an acidic Sn plating solution having a pH of 2 or less, and a neutral Sn plating solution having a pH of 4 to 5. In many cases, there is a problem in chemical resistance, and since the element body is corroded with both strong alkali and strong acid, a neutral Sn plating solution is preferable.
中性Ｓｎめっき液の組成の例として、Ｓｎ塩としてメタンスルホン酸Ｓｎを４０〜６０ｇ／Ｌ、導電塩としてメタンスルホン酸アンモニウムを３０〜５０ｇ／Ｌ、キレート剤としてグルコン酸ナトリウムを１５０〜２５０ｇ／Ｌ添加しアンモニアでｐＨを４に調整したものが挙げられる。 Examples of the composition of the neutral Sn plating solution include 40 to 60 g / L of methanesulfonic acid Sn as the Sn salt, 30 to 50 g / L of ammonium methanesulfonate as the conductive salt, and 150 to 250 g / L of sodium gluconate as the chelating agent. Examples include those in which L is added and the pH is adjusted to 4 with ammonia.
本発明の内容を実施例を参照してより具体的に説明するが、本発明は以下の実施例に限定されるものではない。 The content of the present invention will be described more specifically with reference to examples, but the present invention is not limited to the following examples.
＜辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さ及び面部の表面のガラス層の厚さとクラック発生数との関係＞
外形寸法が１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、面部のガラス層の厚さが１、２、３、４、５、６μｍであり、辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さ０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１である積層セラミックコンデンササンプルを各水準で１００個作成し、プリント基板に実装してヒートサイクル試験を行い、試験後のチップのガラス層のクラック不良の発生率を調べた。
<The thickness of the glass layer on the surface of the side part / the thickness of the glass layer on the surface part of the surface part and the relationship between the thickness of the glass layer on the surface part of the surface part and the number of cracks>
The outer dimensions are 1.0 mm × 0.5 mm × 0.5 mm, the thickness of the glass layer on the face is 1, 2, 3, 4, 5, 6 μm, and the thickness of the glass layer on the side surface / Multilayer ceramic whose thickness is 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1 100 capacitor samples were prepared at each level, mounted on a printed circuit board, subjected to a heat cycle test, and the incidence of crack defects in the glass layer of the chip after the test was examined.
ここで積層セラミックコンデンササンプルの素体はチタン酸バリウムであり、内部電極はＮｉより構成され、内部電極の間隔は５μｍである。ガラス層はシリカ系の融点が７４０℃である材料で作製した。平均粒径が１μｍのガラス粉と有機バインダーを混合してスラリーを作製して、これを素体表面にバレルスプレー法で塗布した後にバレル研磨を行い、辺部の表面のスラリー層を薄くした。次にこれを７７０℃で焼成して積層体の外表面全体に辺部の表面のガラス層の厚さが面部より薄いガラス層を形成した。下地電極はＣｕ製であり、Ｎｉ層は２μｍ、Ｓｎ層は４μｍである。 Here, the element body of the multilayer ceramic capacitor sample is barium titanate, the internal electrodes are made of Ni, and the interval between the internal electrodes is 5 μm. The glass layer was made of a material having a silica melting point of 740 ° C. A glass powder having an average particle diameter of 1 μm and an organic binder were mixed to prepare a slurry, which was applied to the base body surface by a barrel spray method and then barrel-polished to thin the slurry layer on the side surface. Next, this was baked at 770 ° C. to form a glass layer in which the thickness of the glass layer on the surface of the side portion was thinner than that of the surface portion on the entire outer surface of the laminate. The base electrode is made of Cu, the Ni layer is 2 μm, and the Sn layer is 4 μm.
ヒートサイクル試験用のプリント基板は１．６ｍｍ厚のＦＲ４基板を使用し、鉛フリー半田でチップを実装した。ヒートサイクル試験は−４０〜１２５℃を１０００サイクルで行った。試験後チップを基板から取り外し、ガラス層の表面を５００倍のＳＥＭで観察してクラックの有無を判定した。
結果を表１に示す。またクラック発生部の表面写真を図５に示す。クラックは辺の延びる方向に沿って、辺とほぼ平行に発生している。これは熱応力が素体とガラス層の界面内で辺と垂直の方向に発生し、クラックは応力と垂直方向に発生することによると考えられる。また、辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さが０．１で、面部の表面のガラス層の厚さが６μｍの場合の辺部の断面写真を図６に示す。
The printed circuit board for the heat cycle test was a 1.6 mm thick FR4 board, and the chip was mounted with lead-free solder. The heat cycle test was performed at -40 to 125 ° C. in 1000 cycles. After the test, the chip was removed from the substrate, and the surface of the glass layer was observed with a 500 times SEM to determine the presence or absence of cracks.
The results are shown in Table 1. Moreover, the surface photograph of a crack generating part is shown in FIG. The crack is generated substantially parallel to the side along the direction in which the side extends. This is presumably because thermal stress is generated in the direction perpendicular to the sides in the interface between the element body and the glass layer, and cracks are generated in the direction perpendicular to the stress. Further, FIG. 6 shows a cross-sectional photograph of the side when the thickness of the glass layer on the surface of the side / thickness of the glass layer on the surface of the side is 0.1 and the thickness of the glass layer on the surface of the side is 6 μm. Shown in
辺部の表面のガラス層を面部の表面のガラス層より薄くすると、ヒートサイクル試験でのクラックの発生を低減出来ることが分かる。また、辺部の表面のガラス層の厚さを面部の０．８倍以下にすると、クラックの発生をより低減できることが分かる。さらに、面部の表面のガラス層の厚さを４μｍ以下にするとクラックの発生が無くなることが分かる。 It can be seen that when the glass layer on the surface of the side portion is made thinner than the glass layer on the surface portion of the surface portion, generation of cracks in the heat cycle test can be reduced. Moreover, it turns out that generation | occurrence | production of a crack can be reduced more when the thickness of the glass layer of the surface of a side part is 0.8 times or less of a surface part. Furthermore, it can be seen that when the thickness of the glass layer on the surface of the surface portion is 4 μm or less, the generation of cracks is eliminated.
＜チップ体積による効果依存性＞
次にチップ体積の依存性を検討した。チップの形状を変えて、面部の表面のガラス層の厚さと辺部の表面のガラス層の厚さが共に２μｍの条件（Ｃ１）と、面部の表面のガラス層の厚さが２μｍで辺部の表面のガラス層の厚さが１．２μｍの条件（Ｃ２）でヒートサイクル試験を行った。結果を表２に示す。
<Effect dependency by chip volume>
Next, the dependence of the chip volume was examined. Changing the shape of the chip, the condition (C1) that the thickness of the glass layer on the surface of the surface and the thickness of the glass layer on the surface of the side are both 2 μm, and the thickness of the glass layer on the surface of the surface is 2 μm The heat cycle test was conducted under the condition (C2) where the thickness of the glass layer on the surface of the surface was 1.2 μm. The results are shown in Table 2.
チップ体積が１ｍｍ３を超えると面部の表面のガラス層の厚さと辺部の表面のガラス層の厚さが同じでもクラックが非常に少ないことが分かる。一方、チップ体積が１ｍｍ３以下の場合は面部の表面のガラス層の厚さと辺部の表面のガラス層の厚さが同じであるとクラックが発生してチップ体積が小さくなると急増することが分かる。また、辺部の表面のガラス層の厚さ／面部の表面のガラス層の厚さを０．６にすると、チップの体積が０．００２の場合でもクラックが発生しないことが分かる。 It can be seen that when the chip volume exceeds 1 mm 3 , cracks are very small even if the thickness of the glass layer on the surface portion and the thickness of the glass layer on the side surface are the same. On the other hand, when the chip volume is 1 mm 3 or less, it can be seen that if the thickness of the glass layer on the surface is the same as the thickness of the glass layer on the side, cracks occur and the chip volume rapidly increases as the chip volume decreases. . Further, it can be seen that when the thickness of the glass layer on the surface of the side portion / the thickness of the glass layer on the surface portion of the surface portion is 0.6, no crack occurs even when the volume of the chip is 0.002.
以上のように、本発明に係る、素体の外表面がガラス層で被われているセラミック電子部品は、周囲温度の上昇及び下降が繰り返されるような環境に置かれても、ガラス層にクラックが発生することを防止できる。 As described above, the ceramic electronic component according to the present invention in which the outer surface of the element body is covered with the glass layer is cracked in the glass layer even if it is placed in an environment where the ambient temperature is repeatedly increased and decreased. Can be prevented.
１ セラミック積層電子部品
２ 素体
３ 内部電極
４ 積層体（焼結体）
５ ガラス層
５ａ 面部の表面のガラス層
５ｂ 辺部の表面のガラス層
６ 下地電極
７ 端子電極
７ａ Ｎｉ層
７ｂ Ｓｎ層
１０ 単位構造
DESCRIPTION OF SYMBOLS 1 Ceramic laminated electronic component 2 Element body 3 Internal electrode 4 Laminated body (sintered body)
DESCRIPTION OF SYMBOLS 5 Glass layer 5a Glass layer of the surface part 5b Glass layer of the side part surface 6 Base electrode 7 Terminal electrode 7a Ni layer 7b Sn layer 10 Unit structure
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012065892A JP5835047B2 (en) | 2012-03-22 | 2012-03-22 | Ceramic electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012065892A JP5835047B2 (en) | 2012-03-22 | 2012-03-22 | Ceramic electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013197509A true JP2013197509A (en) | 2013-09-30 |
| JP5835047B2 JP5835047B2 (en) | 2015-12-24 |
Family
ID=49396047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012065892A Active JP5835047B2 (en) | 2012-03-22 | 2012-03-22 | Ceramic electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5835047B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015204337A (en) * | 2014-04-11 | 2015-11-16 | アルプス・グリーンデバイス株式会社 | Electronic component, method of manufacturing electronic component and electronic apparatus |
| JPWO2016042884A1 (en) * | 2014-09-19 | 2017-06-15 | 株式会社村田製作所 | Chip ceramic semiconductor electronic components |
| WO2022202039A1 (en) * | 2021-03-26 | 2022-09-29 | 株式会社村田製作所 | Electronic component |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468502A (en) * | 1990-07-09 | 1992-03-04 | Murata Mfg Co Ltd | Varistor and its manufacture |
| JPH04266006A (en) * | 1991-02-21 | 1992-09-22 | Matsushita Electric Ind Co Ltd | Thick film capacitor and its manufacture |
| JP2001135501A (en) * | 1999-11-02 | 2001-05-18 | Mitsubishi Materials Corp | Chip type thermistor |
| JP2009285631A (en) * | 2008-05-30 | 2009-12-10 | Tdk Corp | Method of forming glass membrane |
| JP2010027730A (en) * | 2008-07-16 | 2010-02-04 | Tdk Corp | Ceramic multilayer electronic component and manufacturing method thereof |
-
2012
- 2012-03-22 JP JP2012065892A patent/JP5835047B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468502A (en) * | 1990-07-09 | 1992-03-04 | Murata Mfg Co Ltd | Varistor and its manufacture |
| JPH04266006A (en) * | 1991-02-21 | 1992-09-22 | Matsushita Electric Ind Co Ltd | Thick film capacitor and its manufacture |
| JP2001135501A (en) * | 1999-11-02 | 2001-05-18 | Mitsubishi Materials Corp | Chip type thermistor |
| JP2009285631A (en) * | 2008-05-30 | 2009-12-10 | Tdk Corp | Method of forming glass membrane |
| JP2010027730A (en) * | 2008-07-16 | 2010-02-04 | Tdk Corp | Ceramic multilayer electronic component and manufacturing method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015204337A (en) * | 2014-04-11 | 2015-11-16 | アルプス・グリーンデバイス株式会社 | Electronic component, method of manufacturing electronic component and electronic apparatus |
| JPWO2016042884A1 (en) * | 2014-09-19 | 2017-06-15 | 株式会社村田製作所 | Chip ceramic semiconductor electronic components |
| WO2022202039A1 (en) * | 2021-03-26 | 2022-09-29 | 株式会社村田製作所 | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5835047B2 (en) | 2015-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6070288B2 (en) | Ceramic multilayer electronic components | |
| JP4561831B2 (en) | Ceramic substrate, electronic device, and method for manufacturing ceramic substrate | |
| JP3555563B2 (en) | Manufacturing method of multilayer chip varistor and multilayer chip varistor | |
| JP2007281400A (en) | Surface mounted ceramic electronic component | |
| JP2009295602A (en) | Laminated electronic component, and method for manufacturing laminated electronic component | |
| JP2006339536A (en) | Electronic parts and manufacturing method thereof | |
| JP2010267901A (en) | Laminated electronic component, and manufacturing method therefor | |
| JPWO2013132966A1 (en) | Method for forming electronic component and bonded structure of electronic component and object to be bonded | |
| JP5142090B2 (en) | Ceramic multilayer electronic component and manufacturing method thereof | |
| CN112242254B (en) | Laminated electronic component and mounting structure thereof | |
| JP2014053551A (en) | Ceramic electronic component | |
| US6604276B2 (en) | Method for fabricating a chip-type varistor having a glass coating layer | |
| JP6070287B2 (en) | Ceramic multilayer electronic components | |
| JP2011204705A (en) | Laminated ceramic electronic component and method of manufacturing the same | |
| JP5835047B2 (en) | Ceramic electronic components | |
| JP4539719B2 (en) | Manufacturing method of ceramic electronic component and Sn plating bath | |
| JP2020061468A (en) | Multilayer ceramic electronic component and mounting structure thereof | |
| JP4998800B2 (en) | Multilayer chip varistor and manufacturing method thereof | |
| JP2010232320A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP3735756B2 (en) | Chip-shaped electronic component and manufacturing method thereof | |
| JP4775082B2 (en) | Electronic components | |
| JP5974457B2 (en) | Ceramic electronic components | |
| JP2012043842A (en) | Laminated ceramic electronic component | |
| US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
| JP5000912B2 (en) | Chip varistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5835047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |