JP2010016263A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010016263A JP2010016263A JP2008176208A JP2008176208A JP2010016263A JP 2010016263 A JP2010016263 A JP 2010016263A JP 2008176208 A JP2008176208 A JP 2008176208A JP 2008176208 A JP2008176208 A JP 2008176208A JP 2010016263 A JP2010016263 A JP 2010016263A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit
- diode
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
Abstract
【課題】内部に流入するイミュニティノイズを接地端子に逃がすことで、イミュニティ耐性を向上させる半導体装置を提供する。
【解決手段】静電気保護素子51の一端及び抵抗体Rの一端は、電源端子または基準電源端子に接続され、静電気保護素子51の他端は、グランド端子に接続され、静電気保護素子51は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つである。
【選択図】図8
【解決手段】静電気保護素子51の一端及び抵抗体Rの一端は、電源端子または基準電源端子に接続され、静電気保護素子51の他端は、グランド端子に接続され、静電気保護素子51は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つである。
【選択図】図8
Description
本発明は、半導体集積回路に外部から電圧を供給する、電源端子または基準電源端子に対する静電気放電保護回路を有する半導体装置に関するものである。
各種の電子機器に用いられる電子デバイスは、その製造過程や電子機器への実装時などにおいて、静電放電により破壊(劣化)することがある。従って、電子デバイスの設計に際しては、静電気に対する耐量を十分に確保することが必要となる。
この静電気放電に対する破壊耐量を測定するために、電子デバイスにおける静電気放電をシミュレーションする試験が静電破壊試験であり、近年重要性が指摘されている。従来から、静電破壊のモデルはその発生要因によって、HBM(human-body model:人体モデル)、CDM(charged-device model:帯電デバイス・モデル)、MM(machine model:マシン・モデル)の三つに大別されてきた。
HBMやMMは、電子デバイス自体は帯電していないが、静電帯電した他の物体(人や機械)が電子デバイスの端子に触れることにより、放電が起こり、これにより電子デバイスが破壊するモードである。CDMは、電子デバイス自体が、摩擦や、誘電あるいは帯電物体との直接な接触により帯電し、電子デバイスの端子へ外部の導体が接触したときに起こる放電によって、電子デバイスが破壊するモードである。
この他にも、静電気放電に関連した試験として、電磁妨害に対する耐性を評価するイミュニティ試験があり、複数の電子デバイスで構成された電子機器装置の品質確認のひとつとして採用されている。
国際電気標準会議(International Electrotechnical Commission:IEC)では、静電気放電に関するイミュニティ試験として、IEC-61000-4-2という試験規格を設けている。IEC-61000-4-2試験規格に基づく試験は、帯電した人体や物体から評価対象装置への静電気放電をシミュレーションする目的で行われており、概略構成が図15の回路図で示される、ESDガンと呼ばれる高電圧を印加可能な印加機を用いて、評価対象装置に高電圧を印加し、印加後も評価対象装置が正常動作するかを試験している。
印加機の出力電流の波形は、IEC-61000-4-2試験規格により図16に示される波形図のように決められており、正常動作が確認できた印加電圧の大小で、評価対象装置のイミュニティ耐性の強弱を判断している。
電子機器装置を構成する電子デバイスの中で、上記イミュティ耐性が弱いものとして、半導体装置がある。半導体装置のイミュニティ耐性を向上させるために、半導体装置内に静電気などのサージノイズを流入させない保護回路が特許文献1で考案されている。特許文献1では、定電圧ダイオード(ツェナーダイオード)、抵抗体及びコンデンサーから成るローパスフィルターを、半導体装置の端子部に設けることにより、半導体装置内に静電気などのサージノイズが流入を防止することが開示されている。
特開2005−228807号公報(2005年8月25日公開)
しかし、液晶ディスプレイやプラズマディスプレイ等の表示パネル駆動用LSIは、電源電圧が10V以上のものが多く、ツェナー降伏電圧が10V以上となる定電圧ダイオード(ツェナーダイオード)を、表示パネル駆動用LSI内に形成することは困難である。
また、特許文献1に開示されている方法で形成されるコンデンサーは、金属、絶縁膜及びP型半導体から成るMIS容量(MISコンデンサー、Metal Insulator Semiconductor capacitor)であるので、高周波ノイズに対しては、P型半導体表面に空乏層が形成される。このため、MISコンデンサーの静電容量が低下する。従って、カットオフ周波数が上昇し、ローパスフィルターとしてのフィルター能力が低下してしまう。
また、MISコンデンサーを構成する絶縁膜は、10V以上の電圧に耐える必要があることから膜厚が厚くなり、必要な静電容量を得るのに必要な電極面積が大きくなる。さらに、表示パネル駆動用LSIは、COF(Chip On Film)と呼ばれる、フィルムキャリア上に実装されることが多い。COF(Chip On Film)実装では、LSIの、入力端子、出力端子、基準電源端子及び電源端子と、フィルムキャリア上に形成される配線パターンとが対向する形で実装される。このため、LSIの裏面から電極を取り出すことは困難である。
このように、表示パネル駆動用LSIへの適用を考えた場合、特許文献1で考案されている保護回路は、高いツェナー電圧を有するツェナーダイオードの形成、高い耐圧を有するコンデンサーを形成するのに要する電極面積、COF(Chip On Film)実装に伴うLSI裏面での電極形成といった課題がある。
本発明は、上記の問題点に鑑みてなされたものであって、その目的は、内部に流入するイミュニティノイズを接地端子に逃がすことで、イミュニティ耐性を向上させる半導体装置を提供することにある。
本発明の半導体装置は、上記半導体装置の外部から電圧を供給される、電圧供給端子に一端が接続され、上記半導体装置の内部回路に他端が接続される抵抗体と、上記電圧供給端子と、電気的に接地される接地端子との間に接続される第1回路保護手段とを備える半導体装置において、上記第1回路保護手段の一端及び抵抗体の一端は、上記電圧供給端子に接続され、上記第1回路保護手段の他端は、上記接地端子に接続され、上記第1回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであることを特徴とする。
上記発明によれば、上記半導体装置の内部にイミュニティノイズが流入する場合、上記第1回路保護手段に電圧が印加される。例えば上記第1回路保護手段として上記ダイオードを用いる場合、上記第1ダイオードに逆バイアスの電圧が印加され、該逆バイアスの電圧が、上記第1ダイオードの降伏電圧を上回る。同様に、上記第1回路保護手段として上記PMOSトランジスターを用いる場合、上記PMOSトランジスターのドレイン−ソース間電圧が、上記MOSトランジスターのドレイン−ソース間耐圧を上回る。
この時、上記第1回路保護手段に電流が流れる。上記第1回路保護手段として上記ダイオードを用いる場合、上記ダイオードのカソードから上記ダイオードのアノードへアバランシェ降伏により大きな電流が流れる。上記第1回路保護手段として上記PMOSトランジスターを用いる場合、上記第1PMOSトランジスターのソースから上記第1PMOSトランジスターのドレインへアバランシェ降伏により大きな電流が流れる。
従って、上記半導体装置の内部に流入するイミュニティノイズを上記接地端子に逃がすことが可能となり、上記半導体装置のイミュニティ耐性を向上させることが可能となる。特に、表示パネル駆動用LSIのイミュニティ耐性を向上させることが可能となる。
また、上記電圧供給端子と上記内部回路との間に上記抵抗体を介することで、上記内部回路に流入する電流を低減させている。
さらに、上記第1回路保護手段として上記ダイオードを用いる場合、通常のアバランシェダイオードを用いているので、高いツェナー電圧を有するツェナーダイオードやコンデンサーを形成する必要が無い。
上記半導体装置では、第2回路保護手段をさらに備え、上記第2回路保護手段の一端は、上記抵抗体の上記他端に接続され、上記第2回路保護手段の他端は、上記接地端子に接続され、上記第2回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであってもよい。
上記第1回路保護手段のみを備え、上記第2回路保護手段を備えない半導体装置においては、HBMモデルやMMモデルでの静電破壊試験時のサージノイズは、上記抵抗体を通った後に上記接地端子にサージノイズが向かう。例えば上記第1回路保護手段として上記ダイオードを用いる場合、上記ダイオードの逆方向特性を利用して上記接地端子に上記サージノイズを逃がすが、この場合、上記抵抗体を介するので上記ダイオードの逆方向特性が悪くなり、耐量が低下する場合がある。
電源ラインとグランドラインとの間に上記第2回路保護手段を備えることにより、HBMモデルやMMモデルでの静電破壊試験時のサージノイズは、上記抵抗体を介することなく、上記第2回路保護手段を経由して、上記接地端子へ逃げることができる。このため、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。
上記半導体装置では、上記内部回路の、入力端子または出力端子に一端が接続され、上記第1回路保護手段の一端に他端が接続される第3回路保護手段をさらに備えてもよい。
また、上記半導体装置では、上記第3回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであってもよい。
これにより、HBMモデルやMMモデルにおいて静電破壊試験を行う時のサージノイズは、抵抗体Rを介することなく、上記第1回路保護手段を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。
上記いずれかの半導体装置では、前記電圧供給端子と、前記接地端子とは、上記半導体装置を形成する、半導体基板の同じ面に形成されてもよい。
これにより、上記第1回路保護手段を備え、かつCOF(Chip On Film)実装を行う半導体装置を実現できる。
上記いずれかの半導体装置では、上記抵抗体は、多結晶シリコン膜、または多結晶シリコン膜と高融点金属膜とを積層した膜であってもよい。
これにより、上記内部回路に流入する電流を低減することが可能となる。
本発明の半導体装置は、以上のように、第1回路保護手段の一端及び抵抗体の一端は、電圧供給端子に接続され、上記第1回路保護手段の他端は、接地端子に接続され、上記第1回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであるものである。
それゆえ、内部に流入するイミュニティノイズを接地端子に逃がすことで、イミュニティ耐性を向上させる半導体装置を提供するという効果を奏する。
本発明の一実施形態について実施例1〜実施例9、及び図1〜図14に基づいて説明すれば、以下の通りである。
〔実施例1〕
図1は、本実施例1に係る静電気放電保護回路10の横断面図である。静電気放電保護回路10では、ボロンを注入したP型半導体基板1に厚さ(Y方向の長さ)が0.2μm〜0.8μmの酸化膜で素子分離部2を形成する。P型半導体基板1の基板濃度は、1×1015 /cm3〜1×1018 /cm3である。
図1は、本実施例1に係る静電気放電保護回路10の横断面図である。静電気放電保護回路10では、ボロンを注入したP型半導体基板1に厚さ(Y方向の長さ)が0.2μm〜0.8μmの酸化膜で素子分離部2を形成する。P型半導体基板1の基板濃度は、1×1015 /cm3〜1×1018 /cm3である。
P型半導体基板1の表面1aの内側(Y<0)に、リンや砒素を注入したN型不純物領域3とボロンを注入したP型不純物領域4とを形成する。N型不純物領域3の不純物濃度は、1×1018 /cm3〜5×1020 /cm3であり、P型不純物領域4の不純物濃度は1×1018 /cm3〜5×1020 /cm3である。
また、P型半導体基板1の表面1a上(Y>0)に、多層膜5を形成する。多層膜5は、厚さが50nm〜500nmであり、リンや砒素、ボロンなどを注入した多結晶シリコン膜であるか、または多結晶シリコン膜と高融点金属膜とを積層した膜である。
その後、P型半導体基板1の表面1a上(Y>0)に、厚さが100nm〜1500nmの層間絶縁膜6を形成し、接続穴を開口後、厚さが100nm〜1500nmの、アルミ合金、チタン合金または銅、もしくはアルミ合金、チタン合金及び銅の少なくとも1つを含む多層膜から成るメタル配線7〜メタル配線9を形成する。
本実施例1では、N型不純物領域3、P型半導体基板1及びP型不純物領域4がダイオードDを形成している。N型不純物領域3がダイオードDのカソード電極であり、P型不純物領域4がダイオードDのアノード電極である。P型半導体基板1は、ダイオードDの本体を構成する。
また、多結晶シリコン膜、または多結晶シリコン膜と高融点金属膜とを積層した膜である多層膜5は、抵抗体Rを形成している。
さらに、メタル配線7は、P型不純物領域4と、静電気放電保護回路10が接続される半導体装置のグランド端子(接地端子)とを接続する。メタル配線8は、N型不純物領域3、多層膜5及び上記半導体装置の電源端子を接続するか、N型不純物領域3、多層膜5及び上記半導体装置の基準電源端子を接続する。メタル配線9は、多層膜5と上記半導体装置の内部回路とを接続する。電源端子及び基準電源端子は、電圧供給端子である。
図2は、静電気放電保護回路10の等価回路である。図2の等価回路では、電源端子または基準電源端子とグランド端子との間にダイオードDを設けて、イミュニティノイズを逃がすと共に、電源端子または基準電源端子と上記半導体装置の内部回路との間に抵抗体Rを介することで半導体装置内部回路に流入する電流を低減させている。
抵抗体Rの抵抗値は、LSIの動作時にLSI内部の電源ラインに流れる電流と、LSIの動作時に抵抗体Rにより生じる電圧降下とを考慮して選ぶ必要があり、通常は1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。また、ダイオードDは複数に分割したものを並列に接続しても良いが、その総周囲長は1000μm〜20000μmの範囲で選ぶことが望ましい。
以上のように、本実施例1に係る静電気放電保護回路10では、上記半導体装置の内部に流入するイミュニティノイズが流入する場合、ダイオードDに逆バイアスの電圧が印加され、該逆バイアスの電圧が、ダイオードDの降伏電圧を上回る。
この時、ダイオードDのカソードからダイオードDのアノードへらアバランシェ降伏により大きな電流が流れる。これにより、上記半導体装置の内部に流入するイミュニティノイズをグランド端子に逃がすことが可能となり、上記半導体装置のイミュニティ耐性を向上させることが可能となる。特に、表示パネル駆動用LSIのイミュニティ耐性を向上させることが可能となる。
本実施例1に係る静電気放電保護回路10は、通常のアバランシェダイオードを用いているので、高いツェナー電圧を有するツェナーダイオードやコンデンサーを形成する必要が無い。また、電極(ダイオードDのカソード電極、ダイオードDのアノード電極)は、P型半導体基板1の表面1a側にのみ形成できる。これらの理由から、本実施例1に係る静電気放電保護回路10は、COF(Chip On Film)実装を行う半導体装置に適している。
〔実施例2〕
図3は、本実施例2に係る静電気放電保護回路20の横断面図である。静電気放電保護回路20では、ボロンを注入したP型半導体基板21に厚さが0.2μm〜0.8μmの酸化膜で素子分離部22を形成する。P型半導体基板21の基板濃度は、1×1015 /cm3〜1×1018 /cm3である。
図3は、本実施例2に係る静電気放電保護回路20の横断面図である。静電気放電保護回路20では、ボロンを注入したP型半導体基板21に厚さが0.2μm〜0.8μmの酸化膜で素子分離部22を形成する。P型半導体基板21の基板濃度は、1×1015 /cm3〜1×1018 /cm3である。
P型半導体基板21の表面21aの内側(Y<0)側に、リンや砒素を注入した、N型不純物領域23a及びN型不純物領域23b、並びにボロンを注入した、P型不純物領域24a及びP型不純物領域24bを形成する。N型不純物領域23a及びN型不純物領域23bの不純物濃度は、1×1018 /cm3〜5×1020 /cm3であり、P型不純物領域24a及びP型不純物領域24bの不純物濃度は、1×1018 /cm3〜5×1020 /cm3である。
また、P型半導体基板21の表面21a上(Y>0)に、多層膜25を形成する。多層膜25は、厚さが50nm〜500nmであり、リンや砒素、ボロンなどを注入した多結晶シリコン膜であるか、または多結晶シリコン膜と高融点金属膜とを積層した膜である。
その後、P型半導体基板21の表面21a上(Y>0)に、厚さが100nm〜1500nmの層間絶縁膜26を形成し、接続穴を開口後、厚さが100nm〜1500nmの、アルミ合金、チタン合金または銅、もしくはアルミ合金、チタン合金及び銅の少なくとも1つを含む多層膜から成るメタル配線27〜メタル配線29を形成する。
本実施例2では、N型不純物領域23a、P型半導体基板21及びP型不純物領域24aが第1のダイオードD1を形成しており、N型不純物領域23b、P型半導体基板21及びP型不純物領域24bが第2のダイオードD2を形成している。
N型不純物領域23aが第1のダイオードD1のカソード電極であり、P型不純物領域24aが第1のダイオードD1のアノード電極であり、P型半導体基板21は、第1のダイオードD1の本体を構成する。同様に、N型不純物領域23bが第2のダイオードD2のカソード電極であり、P型不純物領域24bが第2のダイオードD2のアノード電極であり、P型半導体基板21は、第2のダイオードD2の本体を構成する。
さらに、多結晶シリコン膜、または多結晶シリコン膜と高融点金属膜とを積層した膜である多層膜25は、抵抗体Rを形成している。
メタル配線27は、P型不純物領域24aと、静電気放電保護回路20が接続される半導体装置のグランド端子とを接続する。メタル配線28は、N型不純物領域23a、多層膜25及び上記半導体装置の電源端子を接続するか、N型不純物領域23a、多層膜25及び上記半導体装置の基準電源端子を接続する。メタル配線29は、多層膜25、N型不純物領域23b及び上記半導体装置の内部回路を接続する。
なお、図3には図示していないが、P型不純物領域24bは、P型不純物領域24aと同様に、上記半導体装置のグランド端子に接続される。
図4は、静電気放電保護回路20の等価回路である。図4の等価回路では、電源端子または基準電源端子とグランド端子との間に第1のダイオードD1を設け、イミュニティノイズを逃がすと共に、電源端子または基準電源端子と上記半導体装置の内部回路との間に抵抗体Rを介することで、上記半導体装置の内部回路に流入する電流を低減させている。
また、静電破壊試験には、試験規格IEC-61000-4-2の他にも、HBMモデル(human-body model:人体モデル)やMMモデル(machine model:マシン・モデル)による規格も存在する。HBMモデルやMMモデルでの静電破壊試験では、グランド端子を基準とした、入力端子や出力端子へのサージ印加試験の項目がある。
入力端子や出力端子へ、静電気などのサージノイズが印加される場合、図10及び図11に示されるように、入力端子や出力端子から入ったサージノイズは、入力端子や出力端子に設置された静電気保護素子や内部回路の中を通ってグランド端子へと向かう。
実施例1の静電気放電保護回路10を備える場合、図10に示すように、抵抗体Rを通った後にダイオードの逆方向特性を利用してグランド端子にサージノイズが向かうのであるが、抵抗体Rを介するのでダイオードの逆方向特性が悪くなり耐量が低下する場合がある。
本実施例2の静電気放電保護回路20を備える場合、図11に示すように、電源ラインPとグランドラインGとの間に第2のダイオードD2を設けており、HBMモデルやMMモデルでの静電破壊試験時のサージノイズは、抵抗体Rを介することなく、第2のダイオードD2を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。各ダイオードについては、実施例1と同様に、複数に分割したものを並列に接続しても良いが、第1のダイオードD1の総周囲長は1000μm〜20000μmの範囲から選ぶことが望ましく、第2のダイオードD2の総周囲長は1000〜10000umの範囲から選ぶことが望ましい。
なお、電極(ダイオードD1のカソード電極、ダイオードD1のアノード電極、ダイオードD2のカソード電極、ダイオードD2のアノード電極)は、P型半導体基板21の表面21a側にのみ形成できる。これらの理由から、本実施例2に係る静電気放電保護回路20は、COF(Chip On Film)実装を行う半導体装置に適している。
〔実施例3〕
図5は、本実施例3に係る静電気放電保護回路30の横断面図である。静電気放電保護回路30では、ボロンを注入したP型半導体基板31にさらにリンを注入し、N型不純物ウェル32をP型半導体基板31内に形成する。また、P型半導体基板31には、厚さ(Y方向の長さ)が0.2μm〜0.8μmの酸化膜で素子分離部33を形成する。
図5は、本実施例3に係る静電気放電保護回路30の横断面図である。静電気放電保護回路30では、ボロンを注入したP型半導体基板31にさらにリンを注入し、N型不純物ウェル32をP型半導体基板31内に形成する。また、P型半導体基板31には、厚さ(Y方向の長さ)が0.2μm〜0.8μmの酸化膜で素子分離部33を形成する。
P型半導体基板31の基板濃度は、1×1015 /cm3〜1×1018 /cm3である。N型不純物ウェル32の不純物濃度は、1×1015 /cm3〜1×1018 /cm3であり、N型不純物ウェル32の深さは(Y方向の長さ)は、0.5μm〜5μmである。
P型半導体基板31の表面31a上(Y>0)に、厚さが10nm〜100nmの酸化膜34と、厚さが50nm〜500nmの多層膜35とでゲート電極を形成する。多層膜35は、リンや砒素、ボロンなどを注入した多結晶シリコン膜であるか、または多結晶シリコン膜と高融点金属膜とを積層した膜である。
P型半導体基板31の表面31aの内側(Y<0)側に、ボロンを注入したP型不純物領域36aでドレイン領域を形成する。同様に、P型半導体基板31の表面31aの内側(Y<0)側に、ボロンを注入したP型不純物領域36bでソース領域を形成する。P型不純物領域36a及びP型不純物領域36bの不純物濃度は、1×1018 /cm3〜5×1020 /cm3である。
また、リンや砒素を注入したN型不純物領域37でNウェルコンタクト領域を形成する。N型不純物領域37の不純物濃度は、1×1018 /cm3〜5×1020 /cm3である。
さらに必要に応じて、P型半導体基板31の表面31aの内側(Y<0)側の、酸化膜34と対向する位置に、閾値電圧を調整するためのチャンネル注入領域38を形成する。
また、P型半導体基板31の表面31a上(Y>0)に、多層膜39を形成する。多層膜39は、厚さが50nm〜500nmであり、リンや砒素、ボロンなどを注入した多結晶シリコン膜であるか、または多結晶シリコン膜と高融点金属膜とを積層した膜である。
その後、P型半導体基板31の表面31a上(Y>0)に、厚さが100nm〜1500nmの層間絶縁膜41を形成し、接続穴を開口後、厚さが100nm〜1500nmの、アルミ合金、チタン合金または銅、もしくはアルミ合金、チタン合金及び銅の少なくとも1つを含む多層膜から成るメタル配線42〜メタル配線44を形成する。
本実施例3では、N型不純物ウェル32、酸化膜34、多層膜35、P型不純物領域36a、P型不純物領域36b及びN型不純物領域37がPMOSトランジスターMPを形成している。
また、P型不純物領域36aはPMOSトランジスターMPのドレイン電極であり、P型不純物領域36bはPMOSトランジスターMPのソース電極である。N型不純物領域37はPMOSトランジスターMPのNウェルコンタクト電極であり、多層膜35はPMOSトランジスターMPのゲート電極である。N型不純物ウェル32は、PMOSトランジスターMPのNウェル領域を構成する。
さらに、多結晶シリコン膜、または多結晶シリコン膜と高融点金属膜とを積層した膜である多層膜39は、抵抗体Rを形成している。
メタル配線42は、P型不純物領域36aと、静電気放電保護回路30が接続される半導体装置のグランド端子とを接続する。メタル配線43は、P型不純物領域36b、N型不純物領域37、多層膜35、多層膜39及び上記半導体装置の電源端子を接続するか、またはP型不純物領域36b、N型不純物領域37、多層膜35、多層膜39及び上記半導体装置の基準電源端子を接続する。メタル配線44は、多層膜39と上記半導体装置の内部回路とを接続する。
図6は、静電気放電保護回路30の等価回路である。図6の等価回路では、電源端子または基準電源端子とグランド端子との間に、ソース電極、ゲート電極及びNウェルコンタクト電極を共通に接続したPMOSトランジスターMPを設けている。
図6の等価回路では、PMOSトランジスターMPを設けることでイミュニティノイズを逃がすと共に、電源端子または基準電源端子と上記半導体装置の内部回路との間に抵抗体を介することで、上記半導体装置の内部回路に流入する電流を低減させている。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。PMOSトランジスターMPのチャンネル長は、0.5μm〜10μmの範囲から選ぶことが望ましく、PMOSトランジスターMPのチャンネル幅は、300μm〜7000μmの範囲から選ぶことが望ましい。
また、PMOSトランジスターMPは、複数のPMOSトランジスターに分割したものを並列に接続しても良いが、その総チャンネル幅が300um〜7000umの範囲から選ぶことが望ましい。
以上のように、本実施例3に係る静電気放電保護回路30では、上記半導体装置の内部にイミュニティノイズが流入する場合、PMOSトランジスターMPのドレイン−ソース間電圧が、PMOSトランジスターMPのドレイン−ソース間耐圧を上回る。
この時、PMOSトランジスターMPのソースからPMOSトランジスターMPのドレインへアバランシェ降伏により大きな電流が流れる。これにより、上記半導体装置の内部に流入するイミュニティノイズを上記接地端子に逃がすことが可能となり、上記半導体装置のイミュニティ耐性を向上させることが可能となる。
なお、電極(PMOSトランジスターMPのゲート電極、PMOSトランジスターMPのソース電極、PMOSトランジスターMPのドレイン電極、PMOSトランジスターMPのNウェルコンタクト電極)は、P型半導体基板31の表面31a側にのみ形成できる。これらの理由から、本実施例3に係る静電気放電保護回路30は、COF(Chip On Film)実装を行う半導体装置に適している。
〔実施例4〕
図7は、本実施例4の静電気放電保護回路40の等価回路である。図7の等価回路では、実施例2の静電気放電保護回路20と同様に、電源ラインPとグランドラインGとの間に、第2のPMOSトランジスターMP2を設けている。電源端子または基準電源端子とグランド端子との間には、第1のPMOSトランジスターMP1を設けている。
図7は、本実施例4の静電気放電保護回路40の等価回路である。図7の等価回路では、実施例2の静電気放電保護回路20と同様に、電源ラインPとグランドラインGとの間に、第2のPMOSトランジスターMP2を設けている。電源端子または基準電源端子とグランド端子との間には、第1のPMOSトランジスターMP1を設けている。
静電気放電保護回路40を備える半導体装置では、HBMモデルやMMモデルにおいて静電破壊試験を行う時のサージノイズは、抵抗体Rを介することなく、第2のPMOSトランジスターMP2を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルにおいて静電破壊試験を行う時の耐量の向上が図られる。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。各PMOSトランジスターは、実施例3と同様に、複数に分割したものを並列に接続しても良いが、第1のPMOSトランジスターMP1の総チャンネル幅は、300μm〜7000μmの範囲から選ぶことが望ましく、第2のPMOSトランジスターMP2の総チャンネル幅は、300μm〜3500μmの範囲から選ぶことが望ましい。
〔実施例5〕
より一般的な静電気放電保護回路の等価回路は、本実施例5の図8、及び後述する実施例6の図9に示されるような等価回路となる。図8は、本実施例5の静電気放電保護回路50の等価回路である。図8の等価回路では、静電気保護素子51を1つ用いており、電源端子または基準電源端子とグランド端子との間に静電気保護素子51を設けている。
より一般的な静電気放電保護回路の等価回路は、本実施例5の図8、及び後述する実施例6の図9に示されるような等価回路となる。図8は、本実施例5の静電気放電保護回路50の等価回路である。図8の等価回路では、静電気保護素子51を1つ用いており、電源端子または基準電源端子とグランド端子との間に静電気保護素子51を設けている。
図8の等価回路では、静電気保護素子51を設けることで、イミュニティノイズを逃がすと共に、電源端子または基準電源端子と、静電気放電保護回路50が接続される半導体装置の内部回路との間に、抵抗体Rを介することで、上記半導体装置の内部回路に流入する電流を低減させている。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。
〔実施例6〕
図9は、本実施例6の静電気放電保護回路60の等価回路である。図9の等価回路では、静電気保護素子を2つ用いており、電源ラインPとグランドラインGとの間に第2の静電気保護素子62を設けている。電源端子または基準電源端子とグランド端子との間には、第1の静電気保護素子61を設けている。
図9は、本実施例6の静電気放電保護回路60の等価回路である。図9の等価回路では、静電気保護素子を2つ用いており、電源ラインPとグランドラインGとの間に第2の静電気保護素子62を設けている。電源端子または基準電源端子とグランド端子との間には、第1の静電気保護素子61を設けている。
静電気放電保護回路60を備える半導体装置では、HBMモデルやMMモデルにおいて静電破壊試験を行う時のサージノイズは、抵抗体Rを介することなく、第2の静電気保護素子62を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルにおいて静電破壊試験を行う時の耐量の向上が図られる。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。
図8及び図9で示される等価回路の、静電気保護素子51、61、62としては、本実施形態の実施例1〜4で述べている、ダイオードやPMOSトランジスターの他にも、NMOSトランジスターやバイポーラトランジスター、サイリスター構造を有するものを用いても良い。
〔実施例7〕
図12は、本実施例7の静電気放電保護回路70を備える半導体装置における、HBMモデルまたはMMモデルでのサージノイズの経路を示すブロック図である。上記サージノイズの経路は、グランド端子基準+印加でのサージノイズ経路である。
図12は、本実施例7の静電気放電保護回路70を備える半導体装置における、HBMモデルまたはMMモデルでのサージノイズの経路を示すブロック図である。上記サージノイズの経路は、グランド端子基準+印加でのサージノイズ経路である。
図12のブロック図では、静電気保護素子であるダイオードD7は、実施例1と同じ要領で形成されるが、入力端子や出力端子と電源ラインPとの間に接続されている、静電気保護素子(回路保護装置)71の一端の接続方法を工夫することにより、実施例2の静電気放電保護回路20と同様に、HBMモデルやMMモデルでの耐量向上を実現するものである。
図12の、本実施例8の静電気放電保護回路70を備える半導体装置では、入力端子や出力端子と電源ラインPとの間に接続されている、静電気保護素子71の一端E71を、ダイオードD7のカソード電極と抵抗体Rの一端との接続点P71に接続している。
静電気放電保護回路70を備える半導体装置では、HBMモデルやMMモデルにおいて静電破壊試験を行う時のサージノイズは、抵抗体Rを介することなく、ダイオードD7を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。ダイオードD7は、実施例1と同様に、複数に分割したものを並列に接続しても良いが、ダイオードの総周囲長は1000μm〜20000μmの範囲から選ぶことが望ましい。
〔実施例8〕
図13は、本実施例8の静電気放電保護回路80を備える半導体装置における、HBMモデルまたはMMモデルでのサージノイズの経路を示すブロック図である。上記サージノイズの経路は、グランド端子基準+印加でのサージノイズ経路である。
図13は、本実施例8の静電気放電保護回路80を備える半導体装置における、HBMモデルまたはMMモデルでのサージノイズの経路を示すブロック図である。上記サージノイズの経路は、グランド端子基準+印加でのサージノイズ経路である。
図13のブロック図では、静電気保護素子であるPMOSトランジスターMP8は、実施例3と同じ要領で形成されるが、入力端子や出力端子と電源ラインPとの間に接続されている、静電気保護素子(回路保護装置)81の一端の接続方法を工夫することにより、実施例4の静電気放電保護回路40と同様に、HBMモデルやMMモデルでの耐量向上を実現するものである。
図13の、本実施例8の静電気放電保護回路80を備える半導体装置では、入力端子や出力端子と電源ラインPとの間に接続されている、静電気保護素子81の一端E81を、PMOSトランジスターMP8のソース電極、PMOSトランジスターMP8のゲート電極及び抵抗体Rの一端の接続点P81に接続している。
静電気放電保護回路80を備える半導体装置では、HBMモデルやMMモデルにおいて静電破壊試験を行う時のサージノイズは、抵抗体Rを介することなく、PMOSトランジスターMP8を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。PMOSトランジスターMP8は、実施例3と同様に、複数に分割したものを並列に接続しても良いが、PMOSトランジスターの総チャンネル幅は300μm〜7000μmの範囲から選ぶことが望ましい。
〔実施例9〕
図14は、本実施例9の静電気放電保護回路90を備える半導体装置における、HBMモデルまたはMMモデルでのサージノイズの経路を示すブロック図である。上記サージノイズの経路は、グランド端子基準+印加でのサージノイズ経路である。図14の半導体装置は、より一般的な静電気放電保護回路90を備える半導体装置である。
図14は、本実施例9の静電気放電保護回路90を備える半導体装置における、HBMモデルまたはMMモデルでのサージノイズの経路を示すブロック図である。上記サージノイズの経路は、グランド端子基準+印加でのサージノイズ経路である。図14の半導体装置は、より一般的な静電気放電保護回路90を備える半導体装置である。
図14のブロック図では、静電気保護素子92は、実施例5と同じ要領で形成されるが、入力端子や出力端子と電源ラインPとの間に接続されている、静電気保護素子(回路保護装置)91の一端の接続方法を工夫することにより、実施例6の静電気放電保護回路60と同様に、HBMモデルやMMモデルでの耐量向上を実現するものである。
図14の、本実施例9の静電気放電保護回路90を備える半導体装置では、入力端子や出力端子と電源ラインPとの間に接続されている、静電気保護素子91の一端E91を、電源端子または基準電源端子とグランド端子との間に接続されている、静電気保護素子92の一端E92と、抵抗体Rの一端との接続点P91に接続している。
静電気放電保護回路90を備える半導体装置では、HBMモデルやMMモデルにおいて静電破壊試験を行う時のサージノイズは、抵抗体Rを介することなく、電源端子または基準電源端子とグランド端子との間に接続されている、静電気保護素子92を経由して、グランド端子へ逃げることができる。このため、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。
抵抗体Rの抵抗値は、実施例1と同様に1Ω〜10Ω程度の抵抗値を選ぶことが望ましい。図14に示される静電気放電保護回路90において、電源端子または基準電源端子とグランド端子との間に接続されている、静電気保護素子92としては、本実施形態の実施例1〜実施例4で述べている、ダイオードやPMOSトランジスターの他にも、NMOSトランジスターやバイポーラトランジスター、サイリスター構造を有するものでも良い。
実施例7〜実施例9では、内部回路の両端にさらなる静電気保護素子を追加することなく、HBMモデルやMMモデルでの静電破壊試験時の耐量の向上が図られる。従って、半導体装置の大きさを増加させる必要がないので、チップコストを増加させることなく、HBMモデルやMMモデルにおいて静電破壊試験を行う時の耐量の向上が実現できる。
また、実施例7〜実施例9では、静電気保護素子71、81、91としては、本実施形態の実施例1〜実施例4で述べている、ダイオードやPMOSトランジスターの他にも、NMOSトランジスターやバイポーラトランジスター、サイリスター構造を有するものでも良い。
なお、本実施の形態において、抵抗体Rの両端に複数の静電気放電保護を用いる場合、同じ素子を使用しているが、これに限定されず、異なる素子を組み合わせてもよい。例えば図4において、ダイオードD2の代りにPMOSトランジスターを設けてもよい。
本発明の半導体装置は、内部に流入するイミュニティノイズを接地端子に逃がすことで、イミュニティ耐性を向上させているので、液晶ディスプレイやプラズマディスプレイ等の表示パネル駆動用LSIに好適に用いることが出来る。
1、21、31 P型半導体基板
1a、21a、31a 表面
2、22、33 素子分離部
3、23a、23b、37 N型不純物領域
4、24a、24b、36a、36b P型不純物領域
5、25、35、39 多層膜
6、26、41 層間絶縁膜
7〜9、27〜29、42〜44 メタル配線
10、20、30、40、50、60、70、80、90 静電気放電保護回路
32 N型不純物ウェル
38 チャンネル注入領域
51、92 静電気保護素子(第1回路保護手段)
61 第1の静電気保護素子(第1回路保護手段)
62 第2の静電気保護素子(第2回路保護手段)
71、81、91 静電気保護素子(第3回路保護手段)
D ダイオード(第1回路保護手段)
D1 第1のダイオード(第1回路保護手段)
D2 第2のダイオード(第2回路保護手段)
D7 ダイオード(第1回路保護手段)
E71、E81、E91、E92 一端
G グランドライン
MP、MP1、MP8 PMOSトランジスター(第1回路保護手段)
MP2 PMOSトランジスター(第2回路保護手段)
P 電源ライン
P71、P81、P91 接続点
R 抵抗体
1a、21a、31a 表面
2、22、33 素子分離部
3、23a、23b、37 N型不純物領域
4、24a、24b、36a、36b P型不純物領域
5、25、35、39 多層膜
6、26、41 層間絶縁膜
7〜9、27〜29、42〜44 メタル配線
10、20、30、40、50、60、70、80、90 静電気放電保護回路
32 N型不純物ウェル
38 チャンネル注入領域
51、92 静電気保護素子(第1回路保護手段)
61 第1の静電気保護素子(第1回路保護手段)
62 第2の静電気保護素子(第2回路保護手段)
71、81、91 静電気保護素子(第3回路保護手段)
D ダイオード(第1回路保護手段)
D1 第1のダイオード(第1回路保護手段)
D2 第2のダイオード(第2回路保護手段)
D7 ダイオード(第1回路保護手段)
E71、E81、E91、E92 一端
G グランドライン
MP、MP1、MP8 PMOSトランジスター(第1回路保護手段)
MP2 PMOSトランジスター(第2回路保護手段)
P 電源ライン
P71、P81、P91 接続点
R 抵抗体
Claims (6)
- 上記半導体装置の外部から電圧を供給される、電圧供給端子に一端が接続され、上記半導体装置の内部回路に他端が接続される抵抗体と、
上記電圧供給端子と、電気的に接地される接地端子との間に接続される第1回路保護手段とを備える半導体装置において、
上記第1回路保護手段の一端及び抵抗体の一端は、上記電圧供給端子に接続され、
上記第1回路保護手段の他端は、上記接地端子に接続され、
上記第1回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであることを特徴とする半導体装置。 - 第2回路保護手段をさらに備え、
上記第2回路保護手段の一端は、上記抵抗体の上記他端に接続され、上記回路保護手段の他端は、上記接地端子に接続され、
上記第2回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであることを特徴とする、請求項1に記載の半導体装置。 - 上記内部回路の、入力端子または出力端子に一端が接続され、
上記第1回路保護手段の一端に他端が接続される第3回路保護手段をさらに備えることを特徴とする、請求項1に記載の半導体装置。 - 上記第3回路保護手段は、ダイオード、PMOSトランジスター、NMOSトランジスター、バイポーラトランジスター及びサイリスター構造を有するもののいずれか1つであることを特徴とする、請求項3に記載の半導体装置。
- 前記電圧供給端子と、前記接地端子とは、上記半導体装置を形成する、半導体基板の同じ面に形成されることを特徴とする、請求項1〜4のいずれか1項に記載の半導体装置。
- 上記抵抗体は、多結晶シリコン膜、または多結晶シリコン膜と高融点金属膜とを積層した膜であることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176208A JP2010016263A (ja) | 2008-07-04 | 2008-07-04 | 半導体装置 |
PCT/JP2009/062114 WO2010001958A1 (ja) | 2008-07-04 | 2009-07-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176208A JP2010016263A (ja) | 2008-07-04 | 2008-07-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010016263A true JP2010016263A (ja) | 2010-01-21 |
Family
ID=41466049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008176208A Pending JP2010016263A (ja) | 2008-07-04 | 2008-07-04 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010016263A (ja) |
WO (1) | WO2010001958A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133924A (ja) * | 2010-12-20 | 2012-07-12 | Denso Corp | 静電気保護回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101582596B1 (ko) * | 2014-08-25 | 2016-01-05 | 주식회사 지앤브이 | 밀봉하우징과 이를 이용한 매설형 전열장치 시설체 및 이의 제작방법 |
CN108847176A (zh) * | 2018-07-13 | 2018-11-20 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332207A (ja) * | 1999-05-25 | 2000-11-30 | Hitachi Ltd | 過電圧保護回路 |
-
2008
- 2008-07-04 JP JP2008176208A patent/JP2010016263A/ja active Pending
-
2009
- 2009-07-02 WO PCT/JP2009/062114 patent/WO2010001958A1/ja active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332207A (ja) * | 1999-05-25 | 2000-11-30 | Hitachi Ltd | 過電圧保護回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133924A (ja) * | 2010-12-20 | 2012-07-12 | Denso Corp | 静電気保護回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2010001958A1 (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368761B1 (en) | Electrostatic discharge protection device and fabrication method thereof | |
JP3484081B2 (ja) | 半導体集積回路及び保護素子 | |
KR101923763B1 (ko) | 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자 | |
CN103579224B (zh) | Esd保护 | |
KR20060050160A (ko) | 반도체 집적 회로 장치 | |
EP3116027A1 (en) | An electrostatic discharge protection device comprising a silicon controlled rectifier | |
KR20140145263A (ko) | 고전압용 esd 트랜지스터 및 그 정전기 보호 회로 | |
JP2005064374A (ja) | 半導体集積回路装置 | |
US10366974B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
US20130057993A1 (en) | Semiconductor integrated circuit and protection circuit | |
US9117673B2 (en) | Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor | |
US8093683B2 (en) | Semiconductor device | |
KR20080076403A (ko) | 정전기 방전 보호 소자 | |
US8736022B2 (en) | Semiconductor device with a diode-type ESD protection circuit | |
WO2010001958A1 (ja) | 半導体装置 | |
TWI449150B (zh) | 靜電放電保護元件結構 | |
CN104766858B (zh) | 静电放电保护装置 | |
US6894881B1 (en) | ESD protection methods and devices using additional terminal in the diode structures | |
US6784496B1 (en) | Circuit and method for an integrated charged device model clamp | |
US7843673B2 (en) | Antenna diodes with electrical overstress (EOS) protection | |
CN109983576B (zh) | 静电放电保护装置 | |
US10446539B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
TWI481009B (zh) | 靜電放電防護裝置及其中之靜電放電防護元件 | |
US20150108538A1 (en) | Chip, electrostatic discharge protection device and fabrication thereof | |
US20140160606A1 (en) | ESD Protection Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A02 | Decision of refusal |
Effective date: 20130402 Free format text: JAPANESE INTERMEDIATE CODE: A02 |