JP2010010891A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2010010891A JP2010010891A JP2008165780A JP2008165780A JP2010010891A JP 2010010891 A JP2010010891 A JP 2010010891A JP 2008165780 A JP2008165780 A JP 2008165780A JP 2008165780 A JP2008165780 A JP 2008165780A JP 2010010891 A JP2010010891 A JP 2010010891A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- esd protection
- protection circuit
- fet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ESD保護回路を共通化してチップ面積を低減し且つESD保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避する。
【解決手段】点火回路4とダイアグ回路5の各ノードを同一極性のダイオード10〜12を通して共通ノード31に接続し、共通ノード31とESD保護回路6との間に切り離し回路23を備える。ESD保護回路6が短絡故障していないときには、ダイオード41は非導通、分圧電圧Vb>基準電圧Vrとなり、FET35がオフ、FET34がオン可能となる。ESD保護回路6が短絡故障すると、ダイオード41は導通、分圧電圧Vb<基準電圧Vrとなり、FET35がオン、FET34がオフとなり、共通ノード31とESD保護回路6とを電気的に切り離す。
【選択図】図1
【解決手段】点火回路4とダイアグ回路5の各ノードを同一極性のダイオード10〜12を通して共通ノード31に接続し、共通ノード31とESD保護回路6との間に切り離し回路23を備える。ESD保護回路6が短絡故障していないときには、ダイオード41は非導通、分圧電圧Vb>基準電圧Vrとなり、FET35がオフ、FET34がオン可能となる。ESD保護回路6が短絡故障すると、ダイオード41は導通、分圧電圧Vb<基準電圧Vrとなり、FET35がオン、FET34がオフとなり、共通ノード31とESD保護回路6とを電気的に切り離す。
【選択図】図1
Description
本発明は、ESD保護回路を備えた半導体集積回路装置に関する。
半導体集積回路装置(IC)には、静電放電(ESD;Electro Static Discharge)による破壊を防止するためESD保護回路が設けられている。特許文献1に記載のESD保護回路は、通常動作時に、サイリスタがラッチアップするフィードバックループを遮断可能に構成されている。この構成では、ESD保護回路に対する設計の制約を緩和でき、ESD保護回路における素子の幅や端子間に挿入するESD保護回路の個数を低減できる。その結果、ESD保護回路の集積回路装置に占める面積を削減できる。
特許文献2に記載のESD保護回路は、外部接続端子としての第1、第2のパッド間にクランプ回路と、このクランプ回路を導通可能状態または非導通状態に制御する制御回路を備えている。この構成によれば、クランプ回路に時定数回路を必要としないため、チップサイズを低減することができる。
特開2005−142432号公報
特開2005−056892号公報
上記特許文献1、2が効果として挙げているように、ESD保護回路のレイアウト面積は、チップ面積全体に占める割合が大きいので、ESD保護回路のレイアウト面積を低減してチップ面積を低減することが1つの課題となっている。
図6は、車両用のエアバッグECUのうち特に駆動制御用ICにおけるESD保護に係る回路構成を示している。エアバッグECU1に搭載されたIC2は、スクイブ3に電流を流す点火回路4と、車両用エアバッグに関する診断結果を出力するダイアグ回路5を備えている。これら点火回路4とダイアグ回路5には、それぞれ個別のESD保護回路6が接続されている。このESD保護回路6は、FET7とツェナーダイオード8と抵抗9とから構成されており、その非接地側端子と接地側端子との間に規定電圧Vaを超える電圧が加わると、FET7がオンして点火回路4およびダイアグ回路5をESDによるサージから保護する。
この回路構成に対し、各ダイオード10、11、12のカソード同士を共通に接続し、ESD保護回路6を共通化すれば、ESD保護回路6の数を減らすことができ、その分だけチップ面積を低減できる。しかしながら、ESDによるサージがESD保護回路6に印加され、FET7に過大な電流が流れてFET7が短絡故障すると、当該ESD保護回路6に接続された点火回路4とダイアグ回路5の両者がともに動作できなくなる。エアバッグ用IC2において、両回路が同時に動作不能となることはあってはならない。このように、ESD保護回路の共通化はチップ面積の低減には非常に有効であるが、共通のESD保護回路により保護される被保護回路が同時に動作不能となることが許されない構成においては、ESD保護回路の共通化は採用できない。
本発明は上記事情に鑑みてなされたもので、その目的は、複数の被保護回路についてESD保護回路を共通化してチップ面積を低減でき、ESD保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避できる半導体集積回路装置を提供することにある。
請求項1に記載した手段によれば、複数の被保護回路のノードは、それぞれ同一極性のダイオードを介して1つの共通ノードに接続され、当該共通ノードは切り離し回路を介してESD保護回路に接続されている。ダイオードの存在により、被保護回路の各ノード間での回り込み電流が遮断され、複数の被保護回路を共通のESD保護回路により保護可能となる。その結果、ESD保護回路の数を低減でき、ESD保護回路のレイアウト面積ひいては半導体集積回路装置のチップ面積を低減することができる。
切り離し回路は、共通ノードとESD保護回路との間に接続されたスイッチ回路と、スイッチ回路に対して開閉信号を出力する制御回路とから構成されている。制御回路は、ESD保護回路が短絡故障していない正常動作時においては、ESDにより生じるサージの侵入時も含め閉信号を出力する。一方、ESD保護回路が短絡故障して、その端子間が、ESDにより生じるサージに対し想定される最大継続時間を超えて導通し続けると、開信号を出力して共通ノードとESD保護回路とを電気的に切り離す。これにより、ESD保護回路の短絡故障に起因して被保護回路が同時に動作不能となることを回避できる。
請求項2に記載した手段によれば、ESD保護回路が短絡故障していない通常動作の場合、分圧電圧は基準電圧よりも高いので、比較回路は閉信号を出力する。このとき、第2のFETはオフするので、ESDによるサージが加わるとその電圧により第1のFETがオンし、ESD保護回路を通してサージを逃すことで被保護回路を保護する。一方、ESD保護回路に短絡故障が生じると、分圧回路の分圧出力ノードはダイオードとESD保護回路を介して接地されることになるので、分圧電圧は基準電圧よりも低下する。このとき、比較回路は開信号を出力し、第2のFETがオンして第1のFETがオフする。すなわち、ESD保護回路に継続的な短絡故障が生じると、被保護回路からESD保護回路が切り離される。
また、通常動作時にサージが印加されると、一時的にESD保護回路が導通し、その端子間電圧によっては分圧電圧が基準電圧よりも低下して比較回路の出力信号が一時的に反転する場合が生じる。しかし、比較回路の出力にはフィルタ回路が存在するため、サージの印加により第2のFETに与えられる開閉信号が反転することはない。従って、サージ印加時に誤ってESD保護回路が切り離されることが防止される。
請求項3に記載した手段によれば、1つの共通ノードには、切り離し回路とESD保護回路とが対をなして複数組(ただし、被保護回路の数より少ない数)接続されている。この構成によれば、上述した作用、効果に加え、保護耐量を増大させることができる。さらに、1つのESD保護回路に短絡故障が生じても、残りのESD保護回路による保護作用を得ることができる。
請求項4に記載した手段によれば、被保護回路は、車両用エアバッグのスクイブに電流を流す点火回路と、車両用エアバッグに関する診断結果を出力するダイアグ回路である。これら点火回路とダイアグ回路は、半導体集積回路装置の端子を通して外部と接続されるのでESDの影響を受け易いとともに、同時に動作不能となることが許されないという事情を有している。本発明に係る半導体集積回路装置を採用することにより、チップ面積を低減しつつESD保護を図れるとともに、ESD保護回路が故障しても同時に動作不能となることを回避できる。
請求項5に記載した手段によれば、点火回路とダイアグ回路が対をなして半導体チップの四隅部の近傍にそれぞれ配置されており、2組の切り離し回路とESD保護回路が、半導体チップの1対の対角をなす各隅部の近傍に配置されている。そして、四隅部の近傍において点火回路とダイアグ回路とを相互接続する配線およびこれら四隅部の相互接続配線を順に接続する配線が共通ノードとして形成されている。
この配置および配線によれば、ESD保護回路を共通化する上で、4組の点火回路およびダイアグ回路と何れか近い方のESD保護回路との距離を極力短くできる。これにより、被保護回路(点火回路およびダイアグ回路)から切り離し回路およびESD保護回路を通して接地線に至る配線経路が短くなり、サージ侵入時の各ノードの電圧上昇をより確実に抑えることができる。
(第1の実施形態)
以下、本発明の第1の実施形態について図1および図2を参照しながら説明する。
図1は、車両用のエアバッグECUのうち特に駆動制御用ICのESD保護に係る回路構成を示しており、図6と同一構成部分には同一符号を付している。車両のエアバッグシステムは、車両の加速度を検知する加速度センサと、エアバッグを展開させるスクイブ3と、加速度センサからの信号に基づいて衝突の有無を判定しスクイブ3に点火用の電流を流すエアバッグECU21(Electronic Control Unit)とから構成されている。
以下、本発明の第1の実施形態について図1および図2を参照しながら説明する。
図1は、車両用のエアバッグECUのうち特に駆動制御用ICのESD保護に係る回路構成を示しており、図6と同一構成部分には同一符号を付している。車両のエアバッグシステムは、車両の加速度を検知する加速度センサと、エアバッグを展開させるスクイブ3と、加速度センサからの信号に基づいて衝突の有無を判定しスクイブ3に点火用の電流を流すエアバッグECU21(Electronic Control Unit)とから構成されている。
エアバッグECU21は、IC22(半導体集積回路装置に相当)と、制御用の電源電圧Vccを生成する電源回路(図示せず)を搭載している。IC22は、衝突の有無を判定して点火指令信号を生成する判定回路(図示せず)、エアバッグに関する故障診断を行う診断回路(図示せず)、点火指令信号に応じてスクイブ3に電流を流す点火回路4、診断結果を出力するダイアグ回路5、点火回路4とダイアグ回路5(被保護回路に相当)を静電放電(ESD)から保護するESD保護回路6、点火回路4とダイアグ回路5からESD保護回路6を電気的に切り離す切り離し回路23などを備えている。
点火回路4は、IC22の端子22a、22b間に接続されたPチャネルFET24と、端子22c、22d間に接続されたNチャネルFET25と、端子22b、22cにそれぞれ接続されたダイオード10、11とから構成されている。FET24、25は、例えばLD(Laterally Defused)MOSで構成されている。端子22aは抵抗26を介して制御電源に接続されており、端子22b、22c間にはECU21の端子を介してスクイブ3が接続されるようになっている。判定回路から点火指令信号が与えられると、FET24、25のゲートにそれぞれLレベル(0V)、Hレベル(Vcc)のゲート電圧が与えられ、FET24、25がオンする。
ダイアグ回路5は、IC22の端子22e、22f間に接続されたNチャネルFET27と、端子22eに接続されたダイオード12から構成されている。端子22eには、ECU21の端子を介して外部の表示回路28が接続されるようになっている。表示回路28は、電源VDとグランドとの間に直列接続された抵抗29と発光ダイオード30から構成されている。診断回路から与えられるダイアグ表示信号に応じてFET27が駆動され、発光ダイオード30が所定の態様で発光してダイアグ情報を報知する。
点火回路4とダイアグ回路5に対し共通に設けられたESD保護回路6は、NチャネルFET7と、そのドレイン・ゲート間に接続されたツェナーダイオード8と、ゲート・ソース間に接続された抵抗9とから構成されている。FET7のドレイン(非接地側端子)とソース(接地側端子)との間に規定電圧Vaを超える電圧が入力されている期間、これら端子間が導通して放電経路を形成する。規定電圧Vaは、FET7のオン状態でのゲート・ソース間電圧VGS(FET7)とツェナーダイオード8のツェナー電圧Vzを加えた電圧に等しい。ESDにより生じるサージ電流を流す放電経路を形成するため、FET7のサイズは他の素子のサイズと比べて大きくする必要がある。
ダイオード10、11、12は、共通ノード31側がカソードとなるように同一極性で接続されている。この共通ノード31とESD保護回路6との間には、切り離し回路23が接続されている。この切り離し回路23は、スイッチ回路32とその開閉状態を制御する制御回路33とから構成されている。
スイッチ回路32は、共通ノード31とESD保護回路6との間にドレイン・ソース間が接続されたNチャネルFET34(第1のFETに相当)、FET34のゲート・ソース間に接続されたNチャネルFET35(第2のFETに相当)、FET34のドレイン・ゲート間に接続された抵抗36、およびFET34のドレイン・ソース間に接続されたダイオード37から構成されている。
制御回路33は、抵抗38、39からなる電源電圧Vccの分圧回路40を備えており、その分圧出力ノードとESD保護回路6との間には、図示極性のダイオード41が接続されている。コンパレータ42(比較器に相当)は、分圧回路40から出力される分圧電圧Vbと基準電圧生成回路43から出力される基準電圧Vrとを比較し、開閉信号Skを出力する。ダイオード41が非導通のとき、Vb>Vrの関係が成立している。
コンパレータ42の出力端子は、フィルタ回路44とインバータ45を介してFET35のゲートに接続されている。ここで、フィルタ回路44は抵抗46とコンデンサ47からなるローパスフィルタである。その時定数は、後述するように印加されるサージの最大継続時間に応じて決められている。
次に、本実施形態の作用について図2を参照しながら説明する。
図2は、IC22の各部の波形図である。(a)、(b)は、ESD保護回路6が正常に動作し、時刻t1からt2の間それぞれESDによる正極性、負極性のサージ電圧が端子22b、22c、22eの何れかに印加された場合、(c)は、時刻t1からt2の間ESDによる正極性のサージが印加された結果、時刻t2でESD保護回路6のFET7が短絡故障した場合の波形である。波形は、上から順に共通ノード31の電圧V1、ESD保護回路6の非接地側端子の電圧V2、FET7のゲート電圧V3、分圧電圧Vb、フィルタ回路44の出力電圧V4、開閉信号Sk、FET34のゲート電位V5を示している。
図2は、IC22の各部の波形図である。(a)、(b)は、ESD保護回路6が正常に動作し、時刻t1からt2の間それぞれESDによる正極性、負極性のサージ電圧が端子22b、22c、22eの何れかに印加された場合、(c)は、時刻t1からt2の間ESDによる正極性のサージが印加された結果、時刻t2でESD保護回路6のFET7が短絡故障した場合の波形である。波形は、上から順に共通ノード31の電圧V1、ESD保護回路6の非接地側端子の電圧V2、FET7のゲート電圧V3、分圧電圧Vb、フィルタ回路44の出力電圧V4、開閉信号Sk、FET34のゲート電位V5を示している。
(a)ESD保護回路6が正常で、ESDによる正極性のサージ電圧が印加された場合
サージ電圧が印加されていない時、共通ノード31とESD保護回路6の非接地側端子は何れも高インピーダンス状態(図2ではHi−Zと記載)となる。このためダイオード41は非導通となり、分圧電圧Vbは、抵抗38、39により定まる分圧比通りの値となって基準電圧Vrより高くなる。その結果、開閉信号SkはLレベル(閉信号に相当)となりFET35はオフ状態となる。
サージ電圧が印加されていない時、共通ノード31とESD保護回路6の非接地側端子は何れも高インピーダンス状態(図2ではHi−Zと記載)となる。このためダイオード41は非導通となり、分圧電圧Vbは、抵抗38、39により定まる分圧比通りの値となって基準電圧Vrより高くなる。その結果、開閉信号SkはLレベル(閉信号に相当)となりFET35はオフ状態となる。
時刻t1で正極性のサージが印加されると、FET34がオンとなり、ESD保護回路6に規定電圧Va(=VGS(FET7)+Vz)を超える電圧が入力される。このとき、ツェナーダイオード8が導通してFET7がオンとなり、共通ノード31の電圧V1ひいては端子22b、22c、22eの電圧の上昇が抑制される。
(b)ESD保護回路6が正常で、ESDによる負極性のサージ電圧が印加された場合
時刻t1で負極性のサージ電圧が印加されると、グランドから抵抗9、ツェナーダイオード8、ダイオード37を通して電流が流れる。サージ電圧が印加される何れかのダイオード10〜12も導通する。FET34はオフである。このとき、サージ電圧の時間幅だけダイオード41が通電し、分圧電圧Vbが基準電圧Vrより低下してコンパレータ42の出力信号がLレベルに反転する。しかし、フィルタ回路44の時定数は、印加されるサージ電圧の最大継続時間(最大幅)と同等以上に設定されているので、コンパレータ42の出力信号がサージ電圧の時間幅だけ反転しても、開閉信号SkはLレベルを維持し続ける。
時刻t1で負極性のサージ電圧が印加されると、グランドから抵抗9、ツェナーダイオード8、ダイオード37を通して電流が流れる。サージ電圧が印加される何れかのダイオード10〜12も導通する。FET34はオフである。このとき、サージ電圧の時間幅だけダイオード41が通電し、分圧電圧Vbが基準電圧Vrより低下してコンパレータ42の出力信号がLレベルに反転する。しかし、フィルタ回路44の時定数は、印加されるサージ電圧の最大継続時間(最大幅)と同等以上に設定されているので、コンパレータ42の出力信号がサージ電圧の時間幅だけ反転しても、開閉信号SkはLレベルを維持し続ける。
(c)正極性のサージが印加された結果、ESD保護回路6が短絡故障した場合
時刻t2までの動作は(a)と同様となる。時刻t2でFET7が短絡故障すると、ESD保護回路6の非接地側端子の電圧V2が0Vになる。このとき、ダイオード41が導通し、分圧電圧Vbが基準電圧Vrよりも低下してコンパレータ42の出力信号がLレベルに反転する。その結果、フィルタ回路44の出力電圧V4は、フィルタ時定数に応じて徐々に低下し、やがてインバータ45のしきい値電圧(例えばVcc/2)よりも低下すると、開閉信号SkはLレベルからHレベル(開信号に相当)に反転する(時刻t3)。
時刻t2までの動作は(a)と同様となる。時刻t2でFET7が短絡故障すると、ESD保護回路6の非接地側端子の電圧V2が0Vになる。このとき、ダイオード41が導通し、分圧電圧Vbが基準電圧Vrよりも低下してコンパレータ42の出力信号がLレベルに反転する。その結果、フィルタ回路44の出力電圧V4は、フィルタ時定数に応じて徐々に低下し、やがてインバータ45のしきい値電圧(例えばVcc/2)よりも低下すると、開閉信号SkはLレベルからHレベル(開信号に相当)に反転する(時刻t3)。
開閉信号SkがHレベルになるとFET35がオンするので、たとえ正極性のサージ電圧が印加されても、FET34はオフ状態を維持する。すなわち、被保護回路である点火回路4とダイアグ回路5から、短絡故障したESD保護回路6が電気的に切り離される。なお、ここでは時刻t2にFET7が短絡故障するとしたが、どのタイミングで故障しても同様の動作となる。また、FET7が短絡故障してESD保護回路6が切り離された後はESD保護機能が失われるが、FET7が短絡状態から復帰すれば再びESDから保護されるようにななる。
以上説明したように、本実施形態のIC22では、IC外部との接続配線を通してESDによるサージの影響を受け易い点火回路4とダイアグ回路5に対し、1つのESD保護回路6を共通に設けてESDから保護している。点火回路4とダイアグ回路5は、同一極性のダイオード10〜12を通して共通ノード31に接続されているので、点火回路4とダイアグ回路5の各ノード間での電流の回り込みが遮断されている。これにより、ESD保護回路6の数を低減でき、ESD保護回路6のレイアウト面積ひいてはIC22のチップ面積を低減することができる。ESD保護回路6のFET7は大きなレイアウト面積を必要となるため、ESD保護回路6の削減によるチップ面積の低減効果は非常に大きくなる。
エアバッグ用IC22においては、点火回路4とダイアグ回路5が同時に動作不能となることは許されない。そこで、共通ノード31とESD保護回路6との間に切り離し回路23を備えている。この切り離し回路23は、ESD保護回路6が短絡故障していないときには、共通ノード31とESD保護回路6とを電気的に接続し、ESD保護回路6が短絡故障したときには、共通ノード31とESD保護回路6とを電気的に切り離す。これにより、ESD保護回路6に短絡故障が生じたときに、被保護回路である点火回路4とダイアグ回路5が同時に動作不能となることを回避できる。
切り離し回路23は、フィルタ回路44を備えている。従って、ESDによるサージ電圧が印加されただけでESD保護回路6が切り離されることはなく、ESD保護回路6の端子間が少なくともサージの最大継続時間を超えて導通状態を維持したときに切り離し動作に移行する。これにより、切り離し回路23を備えてもESDに対して確実に保護することができる。
(第2の実施形態)
図3は、エアバッグ用IC内のESD保護に係る回路構成を示しており、図1と同一部分には同一符号を付している。IC51には、点火回路4とダイアグ回路5が複数チャネル分形成されている。各チャネルの点火回路4とダイアグ回路5のノードは、図1と同様に同一極性のダイオード(図3には示していない)を介して共通ノード31に接続されている。共通ノード31とグランドとの間には、1組の切り離し回路23とESD保護回路6とが直列に接続されている。この構成によっても、第1の実施形態と同様の作用および効果が得られる。さらに、複数チャネルについてESD保護回路6を共通化したので、より一層チップサイズの低減効果が得られる。
図3は、エアバッグ用IC内のESD保護に係る回路構成を示しており、図1と同一部分には同一符号を付している。IC51には、点火回路4とダイアグ回路5が複数チャネル分形成されている。各チャネルの点火回路4とダイアグ回路5のノードは、図1と同様に同一極性のダイオード(図3には示していない)を介して共通ノード31に接続されている。共通ノード31とグランドとの間には、1組の切り離し回路23とESD保護回路6とが直列に接続されている。この構成によっても、第1の実施形態と同様の作用および効果が得られる。さらに、複数チャネルについてESD保護回路6を共通化したので、より一層チップサイズの低減効果が得られる。
(第3の実施形態)
次に、本発明の第3の実施形態について図4および図5を参照しながら説明する。
図4は、エアバッグIC内のESD保護に係る回路構成を示しており、図5は、ICチップのESD保護に係る回路のレイアウトを示している。図1と同一部分には同一符号を付している。IC61には、点火回路4とダイアグ回路5が4チャネル分形成されている。各チャネルの点火回路4とダイアグ回路5のノードは、図1と同様に同一極性のダイオード(図4には示していない)を介して共通ノード31に接続されている。共通ノード31とグランドとの間には、2組の切り離し回路23とESD保護回路6が接続されている。
次に、本発明の第3の実施形態について図4および図5を参照しながら説明する。
図4は、エアバッグIC内のESD保護に係る回路構成を示しており、図5は、ICチップのESD保護に係る回路のレイアウトを示している。図1と同一部分には同一符号を付している。IC61には、点火回路4とダイアグ回路5が4チャネル分形成されている。各チャネルの点火回路4とダイアグ回路5のノードは、図1と同様に同一極性のダイオード(図4には示していない)を介して共通ノード31に接続されている。共通ノード31とグランドとの間には、2組の切り離し回路23とESD保護回路6が接続されている。
ICチップ62(半導体チップに相当)において、点火回路4とダイアグ回路5は、対をなしてICチップ62の四隅部の近傍にそれぞれ配置されている。2組の切り離し回路23とESD保護回路6は、ICチップ62の1対の対角をなす各隅部の近傍にそれぞれ配置されている。四隅部の近傍において点火回路4とダイアグ回路5は共通ノード31により相互接続されており、その四隅部の相互接続配線(共通ノード31)はさらに共通ノード31により互いにほぼ最短距離で順に接続されている。
この配置および配線によれば、ESD保護回路6を共通化する上で、4組の各点火回路4およびダイアグ回路5について、それぞれ何れか近い方のESD保護回路6との距離を極力短くできる。仮に4つの点火回路4に対しESD保護回路6を共通化し、4つのダイアグ回路5に対しESD保護回路6を共通化すると、点火回路4とESD保護回路6との距離およびダイアグ回路5とESD保護回路6との距離が長くなるとともに、共通ノードの配線が錯綜することになる。
本実施形態によれば、点火回路4およびダイアグ回路5から切り離し回路23とESD保護回路6を通して接地線に至る配線経路が短くなり、ESDによるサージ侵入時の各ノードの電圧上昇をより確実に抑えることができる。
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ESDによるサージは、サージ電圧とサージ電流の両者を含む。
FET24は、Nチャネル型としてもよい。
FET(特にはMOSFET)を用いた回路構成を示したが、FETをバイポーラトランジスタに置き替えてもよい。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ESDによるサージは、サージ電圧とサージ電流の両者を含む。
FET24は、Nチャネル型としてもよい。
FET(特にはMOSFET)を用いた回路構成を示したが、FETをバイポーラトランジスタに置き替えてもよい。
ESD保護回路は、図1に示した構成に限られず、非接地側端子と接地側端子との間に規定電圧Vaを超える電圧が入力されている期間、これら端子間が導通して放電経路を形成する構成であればよい。
被保護回路として車両用エアバッグシステムにおける点火回路4とダイアグ回路5を示したが、その他の回路を被保護回路としてもよい。この場合、同時に動作不能となることが許されない回路同士であっても、ESD保護回路を共通化することができる。
被保護回路として車両用エアバッグシステムにおける点火回路4とダイアグ回路5を示したが、その他の回路を被保護回路としてもよい。この場合、同時に動作不能となることが許されない回路同士であっても、ESD保護回路を共通化することができる。
n個の被保護回路を共通ノード31に接続した場合、m組(0<m<n)の切り離し回路23とESD保護回路6を設ければよい。
図5において、2組の切り離し回路23とESD保護回路6を、ICチップ62の1対の対辺の各中央部近傍に配置してもよい。この場合であっても、第3の実施形態と同様の作用および効果が得られる。
図5において、2組の切り離し回路23とESD保護回路6を、ICチップ62の1対の対辺の各中央部近傍に配置してもよい。この場合であっても、第3の実施形態と同様の作用および効果が得られる。
図面中、3はスクイブ、4は点火回路(被保護回路)、5はダイアグ回路(被保護回路)、6はESD保護回路、10、11、12、41はダイオード、22、51、61はIC(半導体集積回路装置)、23は切り離し回路、31は共通ノード、32はスイッチ回路、33は制御回路、34はFET(第1のFET)、35はFET(第2のFET)、36は抵抗、40は分圧回路、42はコンパレータ(比較回路)、43は基準電圧生成回路、44はフィルタ回路、62はICチップ(半導体チップ)である。
Claims (5)
- ESDにより生じるサージから保護すべき複数の被保護回路と、
非接地側端子と接地側端子との間に規定電圧を超える電圧が入力されている期間、これら端子間が導通して放電経路を形成するESD保護回路と、
前記複数の被保護回路のノードと前記複数の被保護回路に対して設けられた1つの共通ノードとの間にそれぞれ同一極性で接続されたダイオードと、
前記共通ノードと前記ESD保護回路との間に接続された切り離し回路とを備え、
前記切り離し回路は、
前記共通ノードと前記ESD保護回路の非接地側端子との間に接続され、開閉信号に応じて開閉状態が制御されるスイッチ回路と、
前記ESD保護回路の正常動作時においては前記スイッチ回路に対して閉信号を出力し、前記ESD保護回路の端子間が、ESDにより生じるサージの最大継続時間を超えて導通し続けたときに、前記スイッチ回路に対して開信号を出力する制御回路とから構成されていることを特徴とする半導体集積回路装置。 - 前記スイッチ回路は、前記共通ノードと前記ESD保護回路の非接地側端子との間にドレイン・ソース間が接続された第1のFETと、前記第1のFETのゲート・ソース間に接続され、前記閉信号によりオフし前記開信号によりオンする第2のFETと、前記第1のFETのドレイン・ゲート間に接続された抵抗とから構成され、
前記制御回路は、基準電圧を生成する基準電圧生成回路と、定電圧を分圧して前記基準電圧よりも高い分圧電圧を生成する分圧回路と、前記分圧回路の分圧出力ノードと前記ESD保護回路の非接地側端子との間に接続されたダイオードと、前記分圧電圧と前記基準電圧とを比較する比較回路と、この比較回路の出力端子と前記第2のFETのゲートとの間に接続されたフィルタ回路とから構成されていることを特徴とする請求項1記載の半導体集積回路装置。 - 前記1つの共通ノードには、前記切り離し回路と前記ESD保護回路とが対をなして複数組接続されていることを特徴とする請求項1または2記載の半導体集積回路装置。
- 前記被保護回路は、車両用エアバッグのスクイブに電流を流す点火回路と、車両用エアバッグに関する診断結果を出力するダイアグ回路であることを特徴とする請求項1ないし3の何れかに記載の半導体集積回路装置。
- 前記被保護回路は、車両用エアバッグのスクイブに電流を流す点火回路と、車両用エアバッグに関する診断結果を出力するダイアグ回路であって、これら点火回路とダイアグ回路は、対をなして半導体チップの四隅部の近傍にそれぞれ配置されており、2組の前記切り離し回路とESD保護回路が、前記半導体チップの1対の対角をなす各隅部の近傍に配置されており、前記四隅部の近傍において前記点火回路とダイアグ回路とを相互接続する配線およびこれら四隅部の相互接続配線を順に接続する配線が前記共通ノードとして形成されていることを特徴とする請求項3記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165780A JP2010010891A (ja) | 2008-06-25 | 2008-06-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165780A JP2010010891A (ja) | 2008-06-25 | 2008-06-25 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010891A true JP2010010891A (ja) | 2010-01-14 |
Family
ID=41590890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008165780A Pending JP2010010891A (ja) | 2008-06-25 | 2008-06-25 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010891A (ja) |
-
2008
- 2008-06-25 JP JP2008165780A patent/JP2010010891A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863183B2 (ja) | 半導体装置 | |
US6690555B1 (en) | Electrostatic discharge protection circuit with cascoded trigger-switch suitable for use with over-voltage tolerant CMOS input/output buffers | |
JP5519052B2 (ja) | 負荷駆動装置 | |
JP5064905B2 (ja) | 半導体装置 | |
JP4783220B2 (ja) | 過電圧保護回路、電子装置 | |
US8934204B2 (en) | Protection circuit for semiconductor integrated circuit and driving method therefor | |
US7835124B2 (en) | Short circuit and over-voltage protection for a data bus | |
JP2007082036A (ja) | 半導体集積回路装置、電源装置、電気機器 | |
JP2005160268A (ja) | インバータ回路 | |
US11482858B2 (en) | Protection circuit | |
JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
JP2014090357A (ja) | 半導体装置、電子回路、及びエアバック制御システム | |
JP3678156B2 (ja) | 静電気保護回路 | |
US20140168831A1 (en) | Esd protection circuit | |
JP2009159121A (ja) | 電子回路装置、回路システム、集積回路装置および電子機器 | |
JP2008061339A (ja) | インバータ回路 | |
JP2008103945A (ja) | 半導体装置 | |
JP2007088599A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
US20220082606A1 (en) | Integrated circuit and semiconductor device | |
JP2010010891A (ja) | 半導体集積回路装置 | |
JP4480229B2 (ja) | パワーオフ検出回路 | |
JP4957916B2 (ja) | 半導体素子駆動回路 | |
JP5082841B2 (ja) | 半導体装置 | |
JP4149151B2 (ja) | 入出力バッファ回路 | |
WO2023199472A1 (ja) | 半導体装置 |