JP2010010442A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2010010442A
JP2010010442A JP2008168617A JP2008168617A JP2010010442A JP 2010010442 A JP2010010442 A JP 2010010442A JP 2008168617 A JP2008168617 A JP 2008168617A JP 2008168617 A JP2008168617 A JP 2008168617A JP 2010010442 A JP2010010442 A JP 2010010442A
Authority
JP
Japan
Prior art keywords
substrate
electrode
solder
wiring board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008168617A
Other languages
English (en)
Other versions
JP5206154B2 (ja
Inventor
Mototoshi Nishizawa
元亨 西沢
Nawalage Florence Cooray
フローレンス クーレイ ナワラゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008168617A priority Critical patent/JP5206154B2/ja
Publication of JP2010010442A publication Critical patent/JP2010010442A/ja
Application granted granted Critical
Publication of JP5206154B2 publication Critical patent/JP5206154B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/15

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 配線基板の製造方法に関し、基板電極に予備はんだを印刷プリコート法で形成する際に、ブリッジを発生させることなく、且つ、均一なはんだ量の予備はんだを予め定めた位置に再現性良く形成する。
【解決手段】 基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、前記基板の表面に疎水性を付与する工程と、次いで、前記有機物を除去する工程と、次いで、前記電極領域にはんだを付着する工程とにより配線基板を製造する。
【選択図】 図3

Description

本発明は配線基板の製造方法に関するものであり、例えば、半導体チップを実装するために形成された狭ピッチのペリフェラル電極上にはんだ接合に必要な量の予備はんだ層を再現性良く形成するための構成に関するものである。
近年、電子機器の小型化・高性能化に伴い、表面実装する電子部品の端子ピッチの微細化が進んでいる。特に、携帯電話やデジタルカメラ、デジタルビデオなどの民生向け小型機器においては、多ピンLSI(大規模集積回路装置)の実装は、LSIの外周部に配置されたスタッドバンプと回路基板に形成された基板電極とをフリップチップ接合により直接接続することが一般的になってきている。
基板電極とLSIのAuスタッドバンプとを接合する場合、封止樹脂を硬化させる時に発生する接圧力によって接合する圧接方式がある。しかし、この圧接方式では、大きな接合加重が必要で、パッドピッチ微細化に伴い位置ずれが発生し、また、基板電極とスタッドバンプは金属結合を持たないため、アンダーフィル樹脂が劣化すると、接圧力低下によるオープンが発生してしまう。
一方で、基板電極に予め予備はんだを形成しておき、LSIのAuスタッドバンプとの間でAuはんだ接合を行う方法もある。代表的なものにスーパージャフィット(SJ)法がある(例えば、特許文献1参照)。SJ法では、プリント基板電極部にのみ粘着性を付与させ、この粘着力によって半田粉を電極上のみに付着させ、フラックスを塗布してリフローすることで、予備はんだを形成している。
また、従来のペースト印刷法と同様に、メタルマスクを用いて周囲のソルダーレジスト領域を含む広い範囲にペースト印刷を行い、その後のリフロー、洗浄によって各電極への予備はんだを形成する所謂全面印刷プリコート法も提案されている(例えば、特許文献2或いは非特許文献1参照)。
ここで、図6及び図7を参照して、従来の全面印刷プリコート法を説明する。例えば、まず、図6(a)に示すような基板41にストレート型のペリフェラル基板電極42を設けたペリフェラル基板40に対して、図6(b)に示すようにはんだペースト44を全面に印刷する。なお、この時、はんだペースト44を印刷する前にストレート型のペリフェラル基板電極42の両端部をソルダーレジスト43で覆っておく。
次いで、図6(c)に示すようにリフロー処理を行ってストレート型のペリフェラル基板電極42の上に予備はんだ層45を形成したのち、図6(d)に示すように洗浄処理してはんだペースト44の残渣46を除去することによってはんだをプリコートしたペリフェラル基板40が得られる。
この時、図7(a)に示すように、ストレート型のペリフェラル基板電極42を60μmピッチで設けたペリフェラル基板40において、ストレート型のペリフェラル基板電極42の電極長さをL、電極幅をWとした時、L/W≦4の場合に、プリコート形状が悪化(欠落)することなく予備はんだ層45が形成できることが報告されている。
さらに、図7(b)に示すように、プリコート形状の安定化のために、Auスタッドバンプとの接合箇所のみ電極幅の大きい幅太のパッド部48を形成したHV(High Volume)タイプのペリフェラル基板電極47も提案されている。
このHV型のストレート型のペリフェラル基板電極47において、全体の電極長さをL、主要部の電極幅をW、幅太のパッド部48の電極長さをL、幅太のパッド部48の電極幅をWとした場合、L/Lが0.5程度の比率において、好ましいはんだプリコートができ、はんだ高さ15μm、標準偏差2μmの予備はんだ層45が形成可能であることが報告されている。なお、この時、W=20μm、W=30〜35μmにしている。
特開平09−036533号公報 特開2008−080396号公報 HARIMA Quarterly,No.91,p.1−6,2007
しかし、高集積化のために電極ピッチがさらに狭くなると、上述の特許文献2に示されるように、封止樹脂へのボイド発生防止などの観点から、基板表面の電極を表層のソルダーレジスト内に埋め込んだ、基板表面の電極の段差のほとんどない表面電極埋め込み(フラット)基板が使用される。
このようなフラット基板に上述した全面印刷プリコート法を適用する場合、リフロー時に、溶媒の粘性が下がり、ペーストの状態で一箇所に集まったり、ペースト中の有機成分が蒸発した後に、溶融したはんだが一箇所に集まってしまうという問題があるので、この事情を図8を参照して説明する。
図8に示すように、基板41上に所定ピッチで設けたストレート型のペリフェラル基板電極42をソルダーレジスト43で埋め込んだペリフェラル基板40に全面印刷プリコート法を適用すると、ペーストの状態で一箇所に集まったり、ペースト中の有機成分が蒸発した後に、溶融したはんだが一箇所に集まってしまうことにより、冷却後、各ストレート型のペリフェラル基板電極42に形成される予備はんだ層45の量や高さが均一にならない。また、はんだブリッジ49が発生してしまうという課題もある。
この様なストレート型のペリフェラル基板電極42に全面印刷プリコート法で予備はんだ層45を形成する際、電極パッド部に効率的にはんだを集め、かつ互いに隣接するストレート型のペリフェラル基板電極42間のはんだブリッジ49を防ぐためには、基板樹脂部を疎水性を有するシランカップリング剤で疎水処理することが簡易かつ有効である。
しかしながら、このようなシランカップリング剤を用いて樹脂基板表面の樹脂部分のみを疎水性付与可能な物質で修飾する場合、隣接する電極部まで疎水化されてしまい、ペースト印刷後にリフローした際に、ペーストの金属成分が効率的に電極上に集まらないという問題が発生する。
したがって、本発明は、基板電極に予備はんだを全面印刷プリコート法で形成する際に、ブリッジを発生させることなく、且つ、均一なはんだ量の予備はんだを予め定めた位置に再現性良く形成することを目的とする。
本発明の一観点からは、基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、前記基板の表面に疎水性を付与する工程と、次いで、前記有機物を除去する工程と、次いで、前記電極領域にはんだを付着する工程とを有することを特徴とする配線基板の製造方法が提供される。
開示の配線基板の製造方法によれば、微細電極の特定箇所のみに予備はんだ層を堆積することができ、各電極への予備はんだ量の均一化が図れるとともに、はんだブリッジを防止することができる。それによって、従来不可能であった狭い電極ピッチへの予備はんだ形成が可能となり、半導体装置の高性能化に寄与するところが大きい。
ここで、本発明の実施の形態を説明するが、本発明は、樹脂と基板電極とが微細ピッチで、交互に配列する状態の基板表面の樹脂部を疎水化するとともに、電極部のみを選択的に親水化することにより、微細ピッチ電極への予備はんだを形成するものであるので、図1乃至図4を参照して説明する。
図1乃至図3は、本発明の実施の形態の配線基板の製造方法の工程説明図であり、まず、図1(a)及び(b)に示すように、ベースを樹脂で形成した多層配線基板11の表面にペリフェラル基板電極12を設けるとともに、ペリフェラル基板電極12の周囲をソルダーレジスト13で埋め込むことによってペリフェラル基板10を構成する。
この場合、図1(a)に示すように、ペリフェラル基板電極12は多層配線基板11の表面に、後にフリップチップボンディングする半導体チップに設けたペリフェラル電極、例えば、Auスタッドバンプに対応した位置に所定のピッチで設ける。
また、このペリフェラル基板電極12はストレート型でも良いし、或いは、HV型でも良いが、全体として長尺パターンになるように形成する。このように、長尺パターンとすることによって、後述するリフロー工程において溶融したはんだが表面張力により丸まって中央部に集まるので、ペリフェラル基板電極12の幅が狭くなってもAuスタッドバンプとの接合位置に形成する予備はんだ層を十分な高さに形成することができる。
次いで、図1(c)に示すように、ペリフェラル基板10の表面全体をOプラズマ処理することによって、ソルダーレジスト13の表面に水酸基(−OH)を付与して、後工程におけるシランカップリング剤の付与を容易にする。
その後、Oプラズマ処理することによって、ペリフェラル基板電極12の表面に生じた酸化膜を除去する。
次いで、図2(d)に示すように、ペリフェラル基板10の表面全体にチオールの単分子膜14を形成する。この時、チオールの単分子膜14はペリフェラル基板電極12の表面上にのみに選択的に付与されることになる。
次いで、図2(e)に示すように、ペリフェラル基板電極12の中央部の予備はんだを付けたい箇所以外のチオールの単分子膜14をUV照射により除去して、ペリフェラル基板電極12の中央部以外の表面を露出させる。
次いで、図2(f)に示すように、疎水性のシランカップリング剤15を基板表面全体に付与する。この時、チオールの単分子膜14が付与された箇所はチオールの先端のアルキル基がシランカップリング剤15との結合を阻害するためマスクとなり、チオールの単分子膜14が付与された箇所にはシランカップリング剤15が付着しない。
次いで、図3(g)に示すように、再び、UV照射を行うことによってマスクとなっていたチオールの単分子膜14を除去してペリフェラル基板電極12の中央部を露出させる。次いで、図3(h)に示すように、ペリフェラル基板電極12と、ペリフェラル基板電極12の間に設けたソルダーレジスト13からなる電極領域にはんだペースト16を全面印刷する。
次いで、図3(i)に示すように、はんだペースト16をリフロー処理することによりペリフェラル基板電極12の中央部に予備はんだ層17を形成する。図3(j)は予備はんだ形成後の概略的要部断面図であり、HV型のペリファラル基板電極12の中央部のみに予備はんだ層17が均一に形成されることになる。
この実施の形態におけるチオール基を有する化合物としては、一般式Cn2n-1SH(3≦n≦20、X=HまたはF)で表されるアルカンチオールを用いる。アルカンチオールとしては、例えば、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、ノナンチオール、デカンチオール、ウンデカンチオール、または、これらの水素の一部または全部がフッ素で置換された有機化合物が挙げられる。
また、チオール基を有する化合物に代わる使用可能な化合物としては、一般式(Cn2n+1m NH3-m (3≦n≦20、m=1,2)で表されるアミン類を用いることができる。このようなアミン類としては、例えば、プロピルアミン、ブチルアミン、ペンチルアミン、ヘプチルアミン、オクチルアミン、ノニルアミン、ジエチルアミンやこれらの構造異性体、有機セレン分子、有機テルル分子、ニトリル化合物などが挙げられる。
また、疎水性のシランカップリング剤としては、フッ素化シランカップリング剤が好適である。フッ素化シランカップリング剤としては、例えば、SIP6716.3、SIT8170.0、SIT8174.0、SIT8175.0(いずれもGELEST Inc.社製商品型番)などが挙げられる。
また、フッ素化シランカップリング剤以外の使用可能なカップリング剤としては、RSiX3 、R2 SiX2 、R3 SiXなどが挙げられる。ここで、Rはメチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ターシャリブチル基等のアルキル基、Xはメトキシ基、エトキシ基等のアルコキシ基または塩素等のハロゲン置換基である。
また、はんだペーストとしては狭いピッチ化に対応するために、最大粒径が20μm以下で、融点が250℃以下の金属粒子を含んだはんだペーストを用いる。入手容易性等の観点からはSnはんだペーストが典型的なものである。
以上を前提として、次に、図1乃至図3を借用して本発明の実施例1の配線基板の製造方法を説明する。まず、図1(b)に示すように、ペリフェラル基板10として電極ピッチが40μmのフリップチップ接合用のCu製のペリフェラル基板電極12を有する京セラSLC社製の樹脂基板を用意する。この樹脂基板においてはペリフェラル基板電極12とその周囲を埋め込むソルダーレジスト13の高さが等しくなっている。
次いで、図1(c)に示すように、ペリフェラル基板10全体を真空チャンバー中で酸素プラズマ処理を行うことにより樹脂基板表面のソルダーレジスト13の表面に−OH基を付与する。なお、この時の処理条件は、O2 圧力を10Paとし、印加電力を100Wとして、例えば、10分間酸素プラズマ中に晒す。
次いで、ペリフェラル基板10の表面を、例えば、5%の濃度の塩酸でで処理することによって、ペリフェラル基板電極12の表面に形成された酸化膜を除去する。
次いで、図2(d)に示すように、ペリフェラル基板10全体を、末端基にチオール基を含む有機物である、例えば、11−メルカプトウンデカン酸の2%エタノール水溶液に1時間浸漬することでCu製のペリフェラル基板電極12全体にチオアルコールの単分子膜14を付与する。
次いで、図2(e)に示すように、チオアルコールの単分子膜14を残したい部分をマスクしてUV露光することで、必要箇所以外のチオアルコールの単分子膜14を除去する。なお、このUV露光において、例えば、波長が172nmのXeエキシマランプを用いて、光強度8.4mW/cm2 で20分間照射する。
次いで、図2(f)に示すように、ペリフェラル基板10全体を、例えば、フッ素含有シランカップリング剤のエタノール溶液に浸漬することで、ペリフェラル基板電極12のチオアルコール形成箇所以外の箇所にフッ素化シランカップリング剤からなるシランカップリング剤15を付与する。
次いで、図3(g)に示すように、再び、UV露光することによってマスクとして作用したチオアルコールの単分子膜14を除去してペリフェラル基板電極12の中央部の表面を露出させる。なお、このUV露光においても、例えば、波長が172nmのXeエキシマランプを用いて、光強度8.4mW/cm2 で20分間照射する。
次いで、図3(h)に示すように、例えば、最大粒径が20μm以下で平均粒径0.1μmのSnナノ粒子3.0g、臭化水素酸エチルアミン0.3g、グリセリン1.55g、水0.15gを混ぜ、ロールミルを用いて2時間混練することで作製したSnペーストをはんだペースト16をスクリーン印刷法により電極形成領域に対して全面印刷する。
次いで、はんだリフロー装置を用いて、例えば、250℃で30秒の条件でN2 フロー処理を行う。リフロー処理後の基板を、例えば、イソプロパノールで洗浄し、さらに、濃度3%の塩酸水溶液で洗浄することにより、残渣ならびに基板ソルダーレジスト上に残ったSn粒子を除去する。
以上の処理により、図3(i)及び(j)に示すようにペリフェラル基板電極12の接合部電極パッドとなる中央部の上には、平均高さ約10.0μmのSnからなる予備はんだ層17が形成された。この場合、予備はんだ層17の高さは±1μm以内のばらつき内にあり、はんだブリッジは発生しなかった。
次に、本発明の効果を検証するために比較試料を作製した。
〔比較例〕
京セラSLC社製の、実施例と同じ基板を用い、上述の実施例1で説明した表面処理をせずに、実施例と同じ組成のSnペーストをスクリーン印刷法により印刷する。印刷後、はんだリフロー装置を用いて、250℃、30秒の同じ条件でN2 リフロー処理を行う。リフロー処理後の基板をイソプロパノールで洗浄し、さらに、濃度3%の塩酸水溶液で洗浄する実施例1と同じ洗浄条件で洗浄することにより、残渣ならびに基板ソルダーレジスト上に残ったSn粒子を除去した。
図4は、比較例の構成説明図であり、図4(a)は概念的平面図であり、図4(b)は、図4(a)におけるA−A′を結ぶ一点鎖線に沿った概念的断面図である。図に示すように、このペリフェラル基板10においては、一部のペリフェラル基板電極12上のみに直径30μm以上のSn粒子21が堆積し、その両隣の電極上には、Sn層22の堆積が1μm以下であった。また、はんだブリッジ23が多数観察された。
このように、本発明の実施例1においては、予備はんだ層17を形成する以外の領域を疎水性にしているので、ペリフェラル基板電極12の接合部電極パッドとなる中央部の上のみに、均一な高さの予備はんだ層17を再現性良く形成することができる。
また、予備はんだ層17を形成する以外の領域を疎水性にする際に、マスク剤としてそれ自体が疎水性であり、且つ、UV照射により容易に除去が可能な末端基にチオール基を有する有機物を使用しているので、疎水化工程が簡素化される。なお、この末端基にチオール基を有する有機物は、疎水性を有するシランカップリング剤を選択的に形成するためのマスクの作用をするだけであるので単分子膜で十分である。
以降は、図5(a)に示すように、再び、酸素プラズマ処理することにより、シランカップリング剤15を除去する。この時の酸素プラズマ処理条件もO2 圧を10Paとして、100Wの電力で10分間とする。このように、シランカップリング剤15をペリフェラル基板10の表面から除去することによって表面が親水性となるので、次のアンダーフィル工程においてアンダーフィルの注入が容易になる。
次いで、図5(b)に示すように、Auスタッドバンプ31を形成したLSIチップ30をフリップチップボンディングして、Auスタッドバンプ31と予備はんだ層17とをはんだ接合させる。次いで、LSIチップ30とペリフェラル基板10との間にエポキシ樹脂等のアンダーフィル樹脂32を注入して熱硬化することによって、半導体パッケージ基板が完成する。
なお、この半導体パッケージ基板は、ペリフェラル基板10の他方の主面に形成されたBGA(ボールグリッドアレイ)等を介してマザーボードに搭載され、このマザーボードが電子機器に取り付けられる。
以上、本発明の実施の形態及び実施例1を説明してきたが、本発明は、実施の形態及び実施例1に示した条件に限られるものではない。例えば、実施例1においては、ペリフェラル基板電極をHV型の電極で構成しているが、ストレート型の電極にも適用されることは言うまでもない。
また、上記の実施例1においては、ペリフェラル基板電極がソルダーレジストで埋め込まれたフラット基板として説明しているが、ペリフェラル基板電極の表面がソルダーレジストの表面より突出した基板にも適用されるものである。
ここで、実施例1を含む本発明の実施の形態に関して、以下の付記を開示する。
(付記1) 基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、
前記基板の表面に疎水性を付与する工程と、
次いで、前記有機物を除去する工程と、
次いで、前記電極領域にはんだを付着する工程と
を有することを特徴とする配線基板の製造方法。
(付記2) 前記電極領域にはんだを付着する工程が、少なくとも前記電極領域と該電極領域の間の基板の表面全面にはんだペーストを設ける工程と、次いで、はんだペーストをリフローする工程とを含むことを特徴とする付記1に記載の配線基板の製造方法。
(付記3) 前記はんだペーストが、最大粒径が20μm以下で、融点が250℃以下の金属粒子を含むペーストであることを特徴とする付記2に記載の配線基板の製造方法。
(付記4) 前記有機物の除去を、紫外線照射により行うことを特徴とする付記1乃至3に記載の配線基板の製造方法。
(付記5) 前記有機物は、少なくともアルキル基またはフッ素化アルキル基を有する骨格を含むことを特徴とする付記1乃至4のいずれか1に記載の配線基板の製造方法。
(付記6) 前記有機物は、単分子膜として付与されることを特徴とする付記5に記載の配線基板の製造方法。
(付記7) 前記疎水性を付与する工程は、疎水性を有するシランカップリング剤を付与する工程であることを特徴とする付記1乃至6のいずれか1に記載の配線基板の製造方法。
(付記8) 前記疎水性シランカップリング剤が、フッ素化シランカップリング剤であることを特徴とする付記7に記載の配線基板の製造方法。
(付記9) 前記有機物を付与する工程の前処理として、前記基板の表面に水酸基を付与する工程を有することを特徴とする付記1乃至8のいずれか1に記載の配線基板の製造方法。
(付記10) 前記水酸基を付与した後に、前記電極の表面に生じた酸化膜を除去する工程を有することを特徴とする付記9に記載の配線基板の製造方法。
本発明の実施の形態の配線基板の製造方法の途中までの工程説明図である。 本発明の実施の形態の配線基板の製造方法の図1以降の途中までの工程説明図である。 本発明の実施の形態の配線基板の製造方法の図2以降の工程説明図である。 比較例の構成説明図である。 半導体パッケージ基板の製造工程の工程説明図である。 従来の全面印刷プリコート法の工程説明図である。 予備はんだ層のプリコート状態のペリフェラル基板電極の形状依存性の説明図である。 従来の問題点の説明図である。
符号の説明
10 ペリフェラル基板
11 多層配線基板
12 ペリフェラル基板電極
13 ソルダーレジスト
14 単分子膜
15 シランカップリング剤
16 はんだペースト
17 予備はんだ層
21 Sn粒子
22 Sn層
23 はんだブリッジ
30 LSIチップ
31 Auスタッドバンプ
32 アンダーフィル樹脂
40 ペリフェラル基板
41 基板
42 ペリフェラル基板電極
43 ソルダーレジスト
44 はんだペースト
45 予備はんだ層
47 ペリフェラル基板電極
46 残渣
48 パッド部
49 はんだブリッジ

Claims (5)

  1. 基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、
    前記基板の表面に疎水性を付与する工程と、
    次いで、前記有機物を除去する工程と、
    次いで、前記電極領域にはんだを付着する工程と
    を有することを特徴とする配線基板の製造方法。
  2. 前記有機物の除去を、紫外線照射により行うことを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記有機物は、少なくともアルキル基またはフッ素化アルキル基を有する骨格を含むことを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記疎水性を付与する工程は、疎水性を有するシランカップリング剤を付与する工程であることを特徴とする請求項1乃至3のいずれか1項に記載の配線基板の製造方法。
  5. 前記有機物を付与する工程の前処理として、前記基板の表面に水酸基を付与する工程を有することを特徴とする請求項1乃至4のいずれか1項に記載の配線基板の製造方法。
JP2008168617A 2008-06-27 2008-06-27 配線基板の製造方法 Expired - Fee Related JP5206154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008168617A JP5206154B2 (ja) 2008-06-27 2008-06-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168617A JP5206154B2 (ja) 2008-06-27 2008-06-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010010442A true JP2010010442A (ja) 2010-01-14
JP5206154B2 JP5206154B2 (ja) 2013-06-12

Family

ID=41590569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168617A Expired - Fee Related JP5206154B2 (ja) 2008-06-27 2008-06-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5206154B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168289A (ja) * 1985-01-21 1986-07-29 ソニー株式会社 電気部品を実装したプリント基板とその製造方法
JPS63278296A (ja) * 1986-12-10 1988-11-15 Minoru Tsuda プリント基板及びその製造方法
JPH06326451A (ja) * 1993-05-12 1994-11-25 Canon Inc はんだ付け方法
JPH11330666A (ja) * 1998-05-14 1999-11-30 Seiko Epson Corp 特定パターン形成用基板およびその製造方法
JP2002185129A (ja) * 2000-12-15 2002-06-28 Olympus Optical Co Ltd 回路基板の絶縁劣化不良の防止方法
JP2003060331A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168289A (ja) * 1985-01-21 1986-07-29 ソニー株式会社 電気部品を実装したプリント基板とその製造方法
JPS63278296A (ja) * 1986-12-10 1988-11-15 Minoru Tsuda プリント基板及びその製造方法
JPH06326451A (ja) * 1993-05-12 1994-11-25 Canon Inc はんだ付け方法
JPH11330666A (ja) * 1998-05-14 1999-11-30 Seiko Epson Corp 特定パターン形成用基板およびその製造方法
JP2002185129A (ja) * 2000-12-15 2002-06-28 Olympus Optical Co Ltd 回路基板の絶縁劣化不良の防止方法
JP2003060331A (ja) * 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
JP5206154B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP2003338522A (ja) バンプ電極付き電子部品およびその製造方法
JP2008078682A (ja) フリップチップ実装装置
KR101940237B1 (ko) 미세 피치 pcb 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
KR101175482B1 (ko) 플립 칩 실장 방법 및 범프 형성 방법
US9674952B1 (en) Method of making copper pillar with solder cap
KR101228904B1 (ko) 마이크로 볼을 이용한 범프 제조방법
JP2005322915A (ja) 構成要素の表面実装アタッチメント
TW201315304A (zh) 印刷電路板及其製造方法
TW201414386A (zh) 印刷電路基板之製造方法
JP5206154B2 (ja) 配線基板の製造方法
TWI613741B (zh) 銲點凸塊製造方法
CN1166480C (zh) 高分辨率焊接凸块形成方法
JP5147723B2 (ja) 電極構造体
KR100765146B1 (ko) 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
JP4702271B2 (ja) 導電性バンプの形成方法
JP4453919B2 (ja) バンプ電極付き電子部品の製造方法
KR101019385B1 (ko) 솔더볼 부착 방법 및 이를 이용한 솔더링 방법
KR20110013902A (ko) 패키지 및 그 제조방법
JP5316209B2 (ja) 回路基板及び回路基板の製造方法
JP4703835B2 (ja) アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
US7538021B2 (en) Removing dry film resist residues using hydrolyzable membranes
JP2006100844A (ja) バンプ電極付き電子部品
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP2008004938A (ja) 再配線にはんだを付ける方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees